CN104882476B - 横向igbt及其制作方法 - Google Patents
横向igbt及其制作方法 Download PDFInfo
- Publication number
- CN104882476B CN104882476B CN201510271962.5A CN201510271962A CN104882476B CN 104882476 B CN104882476 B CN 104882476B CN 201510271962 A CN201510271962 A CN 201510271962A CN 104882476 B CN104882476 B CN 104882476B
- Authority
- CN
- China
- Prior art keywords
- production method
- offset plate
- photoetching offset
- gbt
- spacing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 238000001259 photo etching Methods 0.000 claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 3
- 238000000427 thin-film deposition Methods 0.000 claims description 3
- 240000007594 Oryza sativa Species 0.000 claims 1
- 235000007164 Oryza sativa Nutrition 0.000 claims 1
- 235000009566 rice Nutrition 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 8
- 230000003068 static effect Effects 0.000 abstract description 8
- 238000009826 distribution Methods 0.000 description 14
- 238000000034 method Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种横向IGBT及其制作方法，所述制作方法包括以下步骤：S1、形成掩模图形，所述掩模图形包括多个光刻胶图形，所述光刻胶图形的间距依次增大；S2、向所述光刻胶图形之间注入N型掺杂，形成N型缓冲层。与现有横向IGBT的制作方法相比，本发明通过设置多个间距依次增大的光刻胶图形，并向每个间距内注入掺杂，在IGBT的漏端形成掺杂浓度渐变分布的N型缓冲层，使得利用本发明制作方法制成的IGBT器件具有更优的电场、静态特性、动态特性以及开关特性。
Description
技术领域
本发明涉及半导体器件领域，特别涉及一种横向IGBT(Insulated Gate BipolarTransistor，绝缘栅双极型晶体管)及其制作方法。
背景技术
IGBT是一种新型的电力半导体器件，现已成为电力电子领域的新一代主流产品，它集成MOS栅极控制与双极电导调制以获得高的输入阻抗和低的通态电阻，是目前最理想的功率开关器件。其中，IGBT的基本结构包括横向型和纵向型两类。
纵向IGBT的发展经历了PT(Punch Through，穿通)、NPT(Non Punch Through，非穿通)以及Field Stop(电场截止)三代的发展。Field Stop IGBT主要是通过在IGBT的背面形成了一层掺杂浓度比较淡的N型缓冲层，降低了背面空穴的注入效率，从而提高了IGBT的击穿电压，减短了IGBT漂移区的长度，减小了IGBT的导通压降。但是，纵向IGBT通常为分离器件，不容易与IC(Integrated Circuit，集成电路)集成在一起。
横向IGBT与IC具有很好的兼容性，可以与通常的CMOS(Complementary MetalOxide Semiconductor，互补金属氧化物半导体)工艺集成在一起。但是，目前横向IGBT中N型缓冲层的掺杂浓度分布基本恒定，而非渐变型的。这使得横向IGBT与纵向IGBT相比，其特性更接近于PT型，而非Field Stop型。
发明内容
本发明要解决的技术问题是为了克服现有技术中横向IGBT内N型缓冲层掺杂浓度分布基本恒定导致IGBT特性变差的缺陷，提供一种N型缓冲层的掺杂浓度分布为渐变型的、电场更加优化和动静态性能更好的横向IGBT及其制作方法。
本发明是通过下述技术方案来解决上述技术问题的：
一种横向IGBT的制作方法，其特点在于，包括以下步骤：
S1、形成掩模图形，所述掩模图形包括多个光刻胶图形，所述光刻胶图形的间距依次增大；
S2、向所述光刻胶图形之间注入N型掺杂，形成N型缓冲层。
本方案中，光刻胶图形的间距依次增大，向所述光刻胶图形之间注入N型掺杂，相应地，在最后形成的N型缓冲层中的掺杂浓度呈渐变分布，从而形成场截止型的横向IGBT。在成本不变的基础上，利用本发明制作方法制作的IGBT具有掺杂浓度渐变分布的N型缓冲层，从而使得IGBT器件具有更短的漂移区，更优的电场、静态特性、动态特性以及开关特性。
较佳地，所述制作方法还包括以下步骤：
S3、对所述N型缓冲层进行推阱；
S4、对一衬底进行热氧化，形成场氧化层；
S5、对所述场氧化层进行光刻和蚀刻，形成有源区和场板氧化层；
S6、对所述有源区和所述场板氧化层进行薄膜淀积，形成多晶硅；
S7、对所述多晶硅进行光刻和蚀刻，形成多晶硅栅和多晶硅场板；
S8、注入P型掺杂，形成P-body(P型)区域；
S9、分别注入P型掺杂和N型掺杂，形成源端区域和漏端区域。
本方案中，步骤S4中场氧化层的厚度0.5微米到2微米，其中，步骤S3～步骤S9与标准的CMOS工艺相同。因此，本发明横向IGBT的制作方法与CMOS的工艺兼容性强，容易与同标准的CMOS或者BCD(Bipolar CMOS DMOS，双极、互补金属氧化物半导体、双重扩散金属氧化物半导体)工艺集成在一起。
较佳地所述光刻胶图形的间距沿所述源端区域到所述漏端区域的方向增大。
较佳地，所述光刻胶图形的间距依次线性增大。光刻胶图形的间距依次线性增大，相应地，N型缓冲层中的掺杂浓度呈线性分布。
较佳地，所述光刻胶图形的间距依次阶梯增大。光刻胶图形的间距依次阶梯增大，相应地，N型缓冲层中的掺杂浓度呈阶梯分布。
较佳地，所述掩模图形的长度为2～200微米。掩模图形的长度决定了光刻胶图形的个数和间距。
较佳地，所述掩模图形的长度与所述横向IGBT的耐压成比例关系，所述推阱的温度与所述掩模图形的长度成比例关系。通常来说，根据IGBT的耐压要求来设计掩模图形的长度，根据掩模图形的长度来确定后续推阱的温度和时间。
对于低耐压的IGBT来说，例如600V以下的IGBT，其掩模图形的长度较短，在2微米到50微米之间；而对于高耐压的IGBT来说，例如1200V的IGBT，其掩模图形的长度较长，在50微米到200微米之间。
如果在后续推阱过程中的温度较高、时间较长，可以使得注入的掺杂杂质有较长的扩散距离，则可以设计较长的掩模图形，好处是N型缓冲层的浓度分布更均匀，分布的长度更好，使得器件的电场优化更佳，器件的静态以及动态性能更佳。但是如果考虑到工艺流程中不允许过多的热过程，N型缓冲层的掩模图形设计则需要比较短，这样也可以达到部分的场截止的效果。
本发明还提供一种横向IGBT，其特点在于，利用如上所述的制作方法制作而成。
本发明还提供一种横向IGBT，其特点在于，所述横向IGBT中N型缓冲层的掺杂浓度为渐变分布。N型缓冲层的掺杂浓度为渐变分布，不仅使得横向IGBT的电场更优，同时增强了器件的静态特性和动态特性。
较佳地，所述渐变分布为线性分布或阶梯分布。渐变分布不限于线性分布和阶梯分布，可以为其它方式的渐变分布。
在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实例。
本发明的积极进步效果在于：与现有横向IGBT相比，本发明通过设置多个间距依次增大的光刻胶图形，并向每个间距内注入掺杂，在IGBT漏端形成掺杂浓度渐变分布的N型缓冲层，使得利用本发明制作方法制成的IGBT器件具有更优的电场、静态特性、动态特性以及开关特性。
附图说明
图1为本发明实施例1中横向IGBT的制作方法流程图。
图2为本发明实施例1中光刻胶图形的分布示意图。
图3为本发明实施例1中N型缓冲层中掺杂浓度的分布示意图。
图4为本发明实施例2中N型缓冲层中掺杂浓度的分布示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
一种横向IGBT的制作方法，如图1所示，包括以下步骤：
步骤101、形成掩模图形，所述掩模图形包括5个光刻胶图形，如图2所示，所述光刻胶图形的间距依次线性增大；
步骤102、向所述光刻胶图形之间注入磷元素，形成N型缓冲层；
步骤103、对所述N型缓冲层进行推阱；
步骤104、对一衬底进行热氧化，形成场氧化层；
步骤105、对所述场氧化层进行光刻和蚀刻，形成有源区和场板氧化层；
步骤106、对所述有源区和所述场板氧化层进行薄膜淀积，形成多晶硅；
步骤107、对所述多晶硅进行光刻和蚀刻，形成多晶硅栅和多晶硅场板；
步骤108、注入硼元素，形成P-body区域；
步骤109、分别注入硼元素和磷元素，形成源端区域和漏端区域。
步骤101中，掩模图形的长度为8微米，5个光刻胶图形的间距依次为2微米、4微米、6微米、8微米，场氧化层的厚度为1微米。
步骤102中，磷元素的注入能量为60KeV左右，注入剂量为5E12左右。
步骤103中，推阱的热过程为1200度，10个小时。
本实施例中步骤104～步骤109与标准的CMOS工艺相同，因此。横向IGBT的制作方法分别与CMOS工艺、BCD工艺具有较好的兼容性，可以与通常的CMOS工艺、BCD工艺集成在一起。
本实施例还提供一种耐压为600V的横向IGBT，其利用上述制作方法制作而成，如图3所示，横向IGBT中N型缓冲层的掺杂浓度为线性分布。与现有600V的横向IGBT相比，本实施例的横向IGBT具有更短的漂移区，更优的电场、静态特性以及动态特性。
实施例2
本实施例提供一种横向IGBT的制作方法，与实施例1制作方法的区别在于：步骤101中，掩模图形的长度为100微米，光刻胶图形的间距依次阶梯增大；步骤102中，向所述光刻胶图形之间注入砷元素，形成N型缓冲层；步骤109中，分别注入硼元素和砷元素，形成源端区域和漏端区域。
本实施例还提供一种1200V的横向IGBT，其利用上述制作方法制作而成，如图4所示，横向IGBT中N型缓冲层的掺杂浓度为阶梯分布。与现有1200V的横向IGBT相比，本实施例横向IGBT具有较好的静态特性、动态特性以及开关特性等。
应当注意的是，光刻胶图形的个数和间距由掩模图形的长度决定，所述间距依次增大的方式不限于实施例1中的线性增大和实施例2中的阶梯增大，可以为其它渐变方式。同样地，所述N型缓冲层的掺杂浓度不限于实施例1中的线性分布和实施例2中的阶梯分布，可以为其它的渐变分布。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。
Claims (7)
1.一种横向IGBT的制作方法，其特征在于，包括以下步骤：
S1、形成掩模图形，所述掩模图形包括多个光刻胶图形，所述光刻胶图形的间距依次增大；
S2、向所述光刻胶图形之间注入N型掺杂，形成N型缓冲层。
2.如权利要求1所述的制作方法，其特征在于，在S2后执行以下步骤：
S3、对所述N型缓冲层进行推阱；
S4、对一衬底进行热氧化，形成场氧化层；
S5、对所述场氧化层进行光刻和蚀刻，形成有源区和场板氧化层；
S6、对所述有源区和所述场板氧化层进行薄膜淀积，形成多晶硅；
S7、对所述多晶硅进行光刻和蚀刻，形成多晶硅栅和多晶硅场板；
S8、注入P型掺杂，形成P-body区域；
S9、分别注入P型掺杂和N型掺杂，形成源端区域和漏端区域。
3.如权利要求2所述的制作方法，其特征在于，所述光刻胶图形的间距沿所述源端区域到所述漏端区域的方向增大。
4.如权利要求1所述的制作方法，其特征在于，所述光刻胶图形的间距依次线性增大。
5.如权利要求1所述的制作方法，其特征在于，所述光刻胶图形的间距依次阶梯增大。
6.如权利要求1所述的制作方法，其特征在于，所述掩模图形的长度为2微米～200微米。
7.如权利要求2所述的制作方法，其特征在于，所述掩模图形的长度与所述横向IGBT的耐压成比例关系，所述推阱的温度与所述掩模图形的长度成比例关系。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510271962.5A CN104882476B (zh) | 2015-05-25 | 2015-05-25 | 横向igbt及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510271962.5A CN104882476B (zh) | 2015-05-25 | 2015-05-25 | 横向igbt及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104882476A CN104882476A (zh) | 2015-09-02 |
| CN104882476B true CN104882476B (zh) | 2018-09-25 |
Family
ID=53949892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510271962.5A Active CN104882476B (zh) | 2015-05-25 | 2015-05-25 | 横向igbt及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104882476B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654561A (en) * | 1994-12-21 | 1997-08-05 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor with multiple buffer layers |
| CN101246901A (zh) * | 2007-02-14 | 2008-08-20 | 三星电子株式会社 | 半导体晶体管器件及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4634546B2 (ja) * | 1998-02-09 | 2011-02-16 | エヌエックスピー ビー ヴィ | 半導体デバイスの製造方法 |
-
2015
- 2015-05-25 CN CN201510271962.5A patent/CN104882476B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5654561A (en) * | 1994-12-21 | 1997-08-05 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor with multiple buffer layers |
| CN101246901A (zh) * | 2007-02-14 | 2008-08-20 | 三星电子株式会社 | 半导体晶体管器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104882476A (zh) | 2015-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN208336235U (zh) | 半导体器件 | |
| CN104508826B (zh) | 自适应电荷平衡的边缘终端 | |
| CN104332494B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN102097389B (zh) | 一种ldmos、集成该ldmos的半导体器件及其制造方法 | |
| JP2010135791A (ja) | 半導体素子及びその製造方法 | |
| CN104992978B (zh) | 一种射频ldmos晶体管及其制造方法 | |
| EP2860762A1 (en) | High voltage junction field effect transistor | |
| CN109686781B (zh) | 一种多次外延的超结器件制作方法 | |
| CN103280457B (zh) | 一种超低比导通电阻的横向高压功率器件及制造方法 | |
| CN106816468B (zh) | 具有resurf结构的横向扩散金属氧化物半导体场效应管 | |
| CN103337498A (zh) | 一种bcd半导体器件及其制造方法 | |
| CN102543738A (zh) | 高压ldmos器件及其制造方法 | |
| CN106129110B (zh) | 一种双通道rc-igbt器件及其制备方法 | |
| CN107785365B (zh) | 集成有结型场效应晶体管的器件及其制造方法 | |
| CN106067481B (zh) | 一种双通道rc-igbt器件及其制备方法 | |
| CN106575666A (zh) | 超结金属氧化物半导体场效应晶体管 | |
| CN106887451B (zh) | 超结器件及其制造方法 | |
| CN106328688A (zh) | 一种超结器件终端分压区的结构和制作方法 | |
| CN104299908B (zh) | Vdmos及其制造方法 | |
| CN110416309B (zh) | 一种超结功率半导体器件及其制作方法 | |
| CN116759439A (zh) | 超结vdmos器件及其制备方法、电子设备 | |
| CN104882476B (zh) | 横向igbt及其制作方法 | |
| CN103022125A (zh) | Bcd工艺中的nldmos器件及制造方法 | |
| CN107591445B (zh) | 超结器件及其制造方法 | |
| CN209487516U (zh) | 半导体器件结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 200233, No. 385 Rainbow Road, Shanghai, Xuhui District Patentee after: SHANGHAI ADVANCED SEMICONDUCTO Address before: 200233, No. 385 Rainbow Road, Shanghai, Xuhui District Patentee before: ADVANCED SEMICONDUCTOR MANUFACTURING Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210425 Address after: 200120 No.600 Yunshui Road, Pudong New Area, Shanghai Patentee after: GTA Semiconductor Co.,Ltd. Address before: 200233, No. 385 Rainbow Road, Shanghai, Xuhui District Patentee before: SHANGHAI ADVANCED SEMICONDUCTO |
|
| TR01 | Transfer of patent right |