CN103871852B - 一种带fs层的pt型功率器件的制作方法 - Google Patents

一种带fs层的pt型功率器件的制作方法 Download PDF

Info

Publication number
CN103871852B
CN103871852B CN201210543954.8A CN201210543954A CN103871852B CN 103871852 B CN103871852 B CN 103871852B CN 201210543954 A CN201210543954 A CN 201210543954A CN 103871852 B CN103871852 B CN 103871852B
Authority
CN
China
Prior art keywords
type
layers
layer
substrate
power devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210543954.8A
Other languages
English (en)
Other versions
CN103871852A (zh
Inventor
吴振兴
朱阳军
胡爱斌
卢烁今
田晓丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Jiangsu IoT Research and Development Center
Jiangsu CAS IGBT Technology Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Jiangsu IoT Research and Development Center
Jiangsu CAS IGBT Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Jiangsu IoT Research and Development Center, Jiangsu CAS IGBT Technology Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN201210543954.8A priority Critical patent/CN103871852B/zh
Publication of CN103871852A publication Critical patent/CN103871852A/zh
Application granted granted Critical
Publication of CN103871852B publication Critical patent/CN103871852B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及制作方法技术领域，公开了一种带FS层的PT型功率器件的制作方法包括：步骤一：制备衬底；步骤二：从衬底外延出第一N型FS层；步骤三：对第一N型FS层进行局域寿命控制；步骤四：重复步骤二和步骤三，从第一N型FS层外延出多个N型FS层，且N型FS层的掺杂浓度逐层下降，局域寿命控制注入的剂量也逐层下降，使N型FS层的缺陷浓度也逐层下降；步骤五：在N型FS层上外延出N漂移区；步骤六：制备PT型功率器件的正面结构，再对PT型功率器件的背面减薄，并与金属层形成欧姆接触。本发明经过多次外延N型FS层形成一个浓度渐变的厚FS层区域，成功避免了理想FS型功率器件的超薄片制备过程，大大降低了碎片等风险。

Description

一种带FS层的PT型功率器件的制作方法
技术领域
本发明涉及制作方法技术领域，主要适用于带FS层的PT型功率器件的制作方法。
背景技术
IGBT和FRD等功率器件作为必需的开关器件被广泛应用在变频器和逆变器等电路结构中。随着其结构及性能的不断优化，其静态损耗和关断损耗都不断的减小，电路的拓扑结构对其开关损耗的要求越来越苛刻。高性能的功率器件对折中特性的要求也更加严格，即不仅要求具有较好的正向特性，还要求具有很快的关断速度。FS型IGBT和FRD在折中特性上就远远优于PT型及NPT型功率器件。
FS型功率器件，即场截止型功率器件，一般是以区熔单晶硅片为衬底，并进行正面工艺。在进行背面工艺时，首先需将衬底减得很薄，FS型功率半导体器件对衬底的减薄厚度要求可谓是极为苛刻的。比如说600V-1200VFS型IGBT要求厚度为60μm-120μm,跟纸张的厚度差不多，减薄后很容易发生翘曲，且在后续的工艺过程中存在碎片的风险。减薄后再通过各种方法形成的N+场截止层，即FS层。FS层可以通过离子注入并进行高温退火深扩散形成，也可以通过质子注入并退火的方法形成。FS型功率半导体器件具有更低的导通压降和更快的开关频率。FS层使得功率半导体芯片可以做得更薄，因此可以获得较低的导通压降；也由于FS层对衬底载流子的复合作用和对电场的缓冲作用，使得功率器件关断时会有更快的关断速度。
超薄片FS工艺目前只被少数几家国际顶尖的半导体器件制造商掌握，在国内尚无能力制备超薄片FS型功率半导体芯片。
虽然选择PT型功率器件，再选择好P+或N+衬底，然后通过化学气相淀积等外延方式可以外延出N-型FS层。但PT型的FS层是单一掺杂，N+FS层与N-漂移区形成一个近乎突变的浓度梯度。当IGBT或FRD关断时，电场扩展到N+N-结处也会被迅速的截止，同时在电路中产生一个瞬间很大的dv/dt,极易引起开关震荡，对器件也很容易造成损伤。
发明内容
本发明所要解决的技术问题是提供一种带FS层的PT型功率器件的制作方法，它经过多次外延N型FS层形成一个浓度渐变的厚FS层区域，成功避免了理想FS型功率器件的超薄片制备过程，大大降低了碎片等风险。
为解决上述技术问题，本发明提供了一种带FS层的PT型功率器件的制作方法包括：
步骤一：制备衬底；
步骤二：从所述衬底外延出第一N型FS层；
步骤三：对所述第一N型FS层进行局域寿命控制；
步骤四：重复所述步骤二和所述步骤三，从第一N型FS层外延出多个N型FS层，且N型FS层的掺杂浓度逐层下降，所述局域寿命控制注入的剂量也逐层下降，使N型FS层的缺陷浓度也逐层下降；
步骤五：在N型FS层上外延出N-漂移区；
步骤六：制备PT型功率器件的正面结构，再对所述PT型功率器件的背面减薄，并与金属层形成欧姆接触。
进一步地，在所述步骤一中，制备衬底包括：对于不同的功率器件选择不同类型的衬底。
进一步地，所述对于不同的功率器件选择不同类型的衬底包括：对于FRD，选择参杂磷离子的衬底；而对于IGBT，则选择参杂硼离子的衬底。
进一步地，所述衬底的厚度在300-500μm之间。
进一步地，在所述步骤二中，从衬底外延出第一N型FS层包括：采用PECVD外延设备从所述衬底外延出一层N型FS层作为第一N型FS层。
进一步地，所述第一N型FS层的厚度在5-10μm之间,掺杂浓度在1e15-1e16cm-2之间。
进一步地，在所述步骤三中，对第一N型FS层进行局域寿命控制包括：对所述第一N型FS层进行氦离子注入进行局域寿命控制，使第一N型FS层形成的缺陷浓度在1e13-5e13cm-2之间。
进一步地，在所述步骤四中，从所述第一N型FS层外延出的第二N型FS层的厚度在5-10μm之间,掺杂浓度在1e14-1e15cm-2之间，经所述局域寿命控制后形成的缺陷浓度为5e12-1e13cm-2。
进一步地，在所述步骤四中，从所述第一N型FS层外延出多个N型FS层形成一个厚度在20-30μm之间的总的N型FS层。
进一步地，在所述步骤六中，对PT型功率器件的背面减薄，并与金属层形成欧姆接触包括：通过背面研磨将所述PT型功率器件的背面的衬底层减薄，只保留1-2μm的衬底与所述金属层形成欧姆接触，完成器件的制备。
本发明的有益效果在于：
本发明提供的带FS层的PT型功率器件的制作方法通过多次外延及多次局域寿命控制注入的方法形成一个总的FS层，该FS层由若干不同浓度的薄层组成，这些不同浓度的FS层各层的离散浓度值与理想FS层浓度分布近似，不仅使功率器件能在较薄的厚度下达到较高的耐压，并同时实现降低导通压降的效果；而且使薄片工艺对设备的依赖性大大降低。本发明结构合理、效果显著、实用性强。
附图说明
图1为本发明实施例提供的带FS层的PT型功率器件的制作方法的流程图。
图2为通过本发明实施例提供的带FS层的PT型功率器件的制作方法中步骤二形成的衬底结构图。
图3为通过本发明实施例提供的带FS层的PT型功率器件的制作方法中步骤四形成的衬底结构图。
图4为通过本发明实施例提供的带FS层的PT型功率器件的制作方法中步骤四形成的衬底的FS层的浓度分布图。
具体实施方式
为进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的带FS层的PT型功率器件的制作方法的具体实施方式及工作原理进行详细说明。
由图1可知，本发明提供的带FS层的PT型功率器件的制作方法包括：
步骤一：制备衬底；对于不同的功率器件选择不同类型的衬底；其中，对于FRD，选择N+型衬底，即参杂磷离子的衬底；而对于IGBT，则选择P+型衬底，即参杂硼离子的衬底。衬底的厚度在300-500μm之间。
步骤二：由图2可知，从衬底外延出第一N型FS层，在图中以N1表示；具体的，采用PECVD外延设备从衬底外延出一层N型FS层作为第一N型FS层；第一N型FS层的厚度在5-10μm之间,掺杂浓度在1e15-1e16cm-2之间。
步骤三：对第一N型FS层进行局域寿命控制；具体的，对第一N型FS层进行氦离子注入进行局域寿命控制，使第一N型FS层形成的缺陷浓度在1e13-5e13cm-2之间。其中，局域寿命控制方法为采样氦原子或质子进行辐照的寿命控制方法。
步骤四：重复步骤二和步骤三，由图3和图4可知，从第一N型FS层外延出多个N型FS层，在图中以N2表示第二N型FS层，以N3表示第三N型FS层，Nx表示第xN型FS层，且N型FS层的掺杂浓度逐层下降，局域寿命控制注入的剂量也逐层下降，使N型FS层的缺陷浓度也逐层下降；经过多次重复步骤二和步骤三后，形成一个厚度在20-30μm之间的总的N型FS层。该FS层用离散的恒定浓度近似拟合理想FS层器件的连续型浓度分布，且与理想FS结构的浓度分布基本一致。FS层中的缺陷浓度也逐渐的降低，形成局域可变的寿命控制区域。需要说明的是，从第一N型FS层外延出的第二N型FS层的厚度在5-10μm之间,掺杂浓度在1e14-1e15cm-2之间。第二N型FS层经局域寿命控制注入的剂量也相应的降低，形成的缺陷浓度为5e12-1e13cm-2之间。
步骤五：在N型FS层上外延出N-漂移区，起到耐压的作用；
步骤六：制备PT型功率器件的正面结构，再对PT型功率器件的背面减薄，并与金属层形成欧姆接触。具体的，通过各项表面工艺来制备PT型功率器件的正面结构；再通过背面研磨将PT型功率器件的背面的衬底层减薄，只保留1-2μm的衬底与金属层形成欧姆接触，完成器件的制备。以FRD为例，其正面结构的制备步骤为：
1.表面氧化；将外延好的带FS层及漂移区的衬底在炉管中通入一定比例的高温氢气和氧气，使衬底硅表面形成一层SiO2薄膜；其中，所通入的氢气的量要大于氧气的量，且小于2倍氧气的量。
2.终端区刻蚀及形成；在芯片表面均匀覆盖一层光刻胶，并采用终端环掩膜板进行曝光，曝光出环状区域。然后进行P+注入及退火形成终端的保护环结构，注入剂量在1e14-1e16cm-2之间,退火温度在1000℃-1200℃之间；去胶及清洗后形成P+区域。这些终端环起到延长电场，增加耐压的作用；
3.截止环区刻蚀及形成；在芯片表面涂胶，采用截止环掩膜板进行曝光，曝光出芯片最外围的环状区域，然后进行N+注入及退火形成终端的截止环结构，N+型离子注入剂量在1e14-1e16cm-2之间,退火温度在800℃-950℃之间；最后进行去胶及清洗；
4.有源区形成；同样是涂胶及曝光，曝光出有源区区域；然后进行P型硼注入，高温退火推P型层，注入剂量在1e12-1e14cm-2之间,退火温度在1150℃-1200℃之间；然后去胶及清洗。
5.正面金属化；正面蒸发金属铝，形成2-4μm的金属，然后经过干法刻蚀，将有源区金属与终端区的金属场板隔断，形成FRD的阳极。
6.钝化；覆盖在金属上的一层氮化硅层，以防止表面金属氧化及载流子沾污，形成FRD的正面结构；
7.钝化层刻蚀；开出阳极的PAD以键合引线；正面结构完成。
需要说明的是，总FS层上接近衬底漂移区N-的掺杂浓度在5e12-5e13cm-2之间。
通过本发明提供的带FS层的PT型功率器件的制作方法对PT型FRD进行制作，首先选择N+型衬底，且衬底的厚度为400μm；再从衬底外延出第一N型FS层，且第一N型FS层的厚度为6μm,掺杂浓度为1e16cm-2。再对第一N型FS层进行局域寿命控制，使第一N型FS层形成的缺陷浓度为1e13cm-2。再从第一N型FS层外延出多个N型FS层，并对每层均进行局域寿命控制，并最终形成一个厚度为25μm的总的N型FS层，且层内的掺杂浓度是逐层下降的，FS层中的缺陷浓度也逐渐的降低，形成局域可变的寿命控制区域。接着在N型FS层上外延出N-漂移区。再将芯片的表面氧化，其中通入高温氢气和氧气的比例为3:2，再进行终端区刻蚀及形成，其中P+注入的剂量为1e15cm-2，退火温度为1100℃；接着进行截止环区刻蚀及形成，其中N+型离子注入剂量为1e15cm-2,退火温度为900℃；再形成有源区，其中P型硼的注入剂量为1e13cm-2,退火温度为1200℃；再将芯片的正面金属化形成3μm的金属，然后经过干法刻蚀，将有源区金属与终端去的金属场板隔断，形成FRD的阳极。接着，覆盖在金属上的一层氮化硅层，以防止表面金属氧化及载流子沾污，形成FRD的正面结构；开出阳极的PAD以键合引线，此时FRD的正面结构完成。再通过背面研磨将PT型FRD的背面的衬底层减薄，只保留1μm的衬底与金属层形成欧姆接触，完成器件的制备。
这里需要说明的是，由于本发明提供的带FS层的PT型功率器件的制作方法中的FS层是分多次外延形成，因此可以通过局域寿命控制的方法灵活对各FS外延层进行不同剂量的辐照，使FS层产生不同浓度的缺陷分布。缺陷的浓度随退火的温度及时间增加而大大减小。FS层中的缺陷分布会使得功率半导体器件在导通压降稍有增加的基础上大大缩短关断拖尾时间，从而能减小器件在高频应用中的开关损耗。而理想FS器件背面FS注入是在超薄片的情况下操作，因此理想的FS器件基本上不能再进行高能的局域寿命控制辐照工艺。
这里还需要说明的是，本发明还适用于中低压功率器件IGBT的制备,与制备FRD不同的是，只需在步骤一中，选择P+型衬底；在步骤六中，通过适合IGBT的制作工艺来制备PT型IGBT的正面结构。
本发明提供的带FS层的PT型功率器件的制作方法通过多次外延及多次局域寿命控制注入的方法形成一个总的FS层，该FS层由若干不同浓度的薄层组成，这些不同浓度的FS层各层的离散浓度值与理想FS层浓度分布近似，不仅使功率器件能在较薄的厚度下达到较高的耐压，并同时实现降低导通压降的效果；而且使薄片工艺对设备的依赖性大大降低。此外，通过本发明制成的PT型器件在性能上高于普通PT型器件。本发明可以与传统方法相结合灵活使用，并不冲突。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (10)

1.一种带FS层的PT型功率器件的制作方法，其特征在于，包括：
步骤一：制备衬底；
步骤二：从所述衬底外延出第一N型FS层；
步骤三：对所述第一N型FS层进行局域寿命控制；
步骤四：重复所述步骤二和所述步骤三，从第一N型FS层外延出多个N型FS层，且N型FS层的掺杂浓度逐层下降，所述局域寿命控制注入的剂量也逐层下降，使N型FS层的缺陷浓度也逐层下降；
步骤五：在N型FS层上外延出N-漂移区；
步骤六：制备PT型功率器件的正面结构，再对所述PT型功率器件的背面减薄，并与金属层形成欧姆接触。
2.如权利要求1所述的带FS层的PT型功率器件的制作方法，其特征在于，在所述步骤一中，制备衬底包括：对于不同的功率器件选择不同类型的衬底。
3.如权利要求2所述的带FS层的PT型功率器件的制作方法，其特征在于，所述对于不同的功率器件选择不同类型的衬底包括：对于FRD，选择掺杂磷离子的衬底；而对于IGBT，则选择掺杂硼离子的衬底。
4.如权利要求2或3所述的带FS层的PT型功率器件的制作方法，其特征在于，所述衬底的厚度在300-500μm之间。
5.如权利要求1所述的带FS层的PT型功率器件的制作方法，其特征在于，在所述步骤二中，从衬底外延出第一N型FS层包括：采用PECVD外延设备从所述衬底外延出一层N型FS层作为第一N型FS层。
6.如权利要求5所述的带FS层的PT型功率器件的制作方法，其特征在于，所述第一N型FS层的厚度在5-10μm之间,掺杂浓度在1e15-1e16cm-2之间。
7.如权利要求1所述的带FS层的PT型功率器件的制作方法，其特征在于，在所述步骤三中，对第一N型FS层进行局域寿命控制包括：对所述第一N型FS层进行氦离子注入进行局域寿命控制，使第一N型FS层形成的缺陷浓度在1e13-5e13cm-2之间。
8.如权利要求1所述的带FS层的PT型功率器件的制作方法，其特征在于，在所述步骤四中，从所述第一N型FS层外延出的第二N型FS层的厚度在5-10μm之间,掺杂浓度在1e14-1e15cm-2之间，经所述局域寿命控制后形成的缺陷浓度为5e12-1e13cm-2。
9.如权利要求1所述的带FS层的PT型功率器件的制作方法，其特征在于，在所述步骤四中，从所述第一N型FS层外延出多个N型FS层形成一个厚度在20-30μm之间的总的N型FS层。
10.如权利要求1所述的带FS层的PT型功率器件的制作方法，其特征在于，在所述步骤六中，对PT型功率器件的背面减薄，并与金属层形成欧姆接触包括：通过背面研磨将所述PT型功率器件的背面的衬底层减薄，只保留1-2μm的衬底与所述金属层形成欧姆接触，完成器件的制备。
CN201210543954.8A 2012-12-14 2012-12-14 一种带fs层的pt型功率器件的制作方法 Active CN103871852B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210543954.8A CN103871852B (zh) 2012-12-14 2012-12-14 一种带fs层的pt型功率器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210543954.8A CN103871852B (zh) 2012-12-14 2012-12-14 一种带fs层的pt型功率器件的制作方法

Publications (2)

Publication Number Publication Date
CN103871852A CN103871852A (zh) 2014-06-18
CN103871852B true CN103871852B (zh) 2018-01-30

Family

ID=50910267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210543954.8A Active CN103871852B (zh) 2012-12-14 2012-12-14 一种带fs层的pt型功率器件的制作方法

Country Status (1)

Country Link
CN (1) CN103871852B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935498B (zh) * 2015-12-30 2019-09-13 节能元件控股有限公司 绝缘栅双极晶体管的背面场栏的低温氧化层制作方法
CN106935500A (zh) * 2015-12-31 2017-07-07 节能元件控股有限公司 绝缘栅双极晶体管的场截止层的低温外延制作方法
CN109830434B (zh) * 2019-01-30 2022-12-23 上海朕芯微电子科技有限公司 一种晶圆背面减薄金属化方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811873A (en) * 1995-05-18 1998-09-22 Mitsubishi Denki Kabushiki Kaisha Diode having soft recovery characteristics over a wide range of operating conditions
CN101436541A (zh) * 2008-12-19 2009-05-20 北京工业大学 硅材料内透明集电区绝缘栅双极晶体管的制造方法
CN102800591A (zh) * 2012-08-31 2012-11-28 电子科技大学 一种fs-igbt器件的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3764343B2 (ja) * 2001-02-28 2006-04-05 株式会社東芝 半導体装置の製造方法
US7728409B2 (en) * 2005-11-10 2010-06-01 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811873A (en) * 1995-05-18 1998-09-22 Mitsubishi Denki Kabushiki Kaisha Diode having soft recovery characteristics over a wide range of operating conditions
CN101436541A (zh) * 2008-12-19 2009-05-20 北京工业大学 硅材料内透明集电区绝缘栅双极晶体管的制造方法
CN102800591A (zh) * 2012-08-31 2012-11-28 电子科技大学 一种fs-igbt器件的制备方法

Also Published As

Publication number Publication date
CN103871852A (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
CN105140171B (zh) 一种绝缘体上材料的制备方法
CN103839805B (zh) 一种功率器件的制备方法
CN103871852B (zh) 一种带fs层的pt型功率器件的制作方法
WO2021042611A1 (zh) 一种碳化硅半导体器件终端及其制造方法
WO2015027961A1 (zh) 反向导通绝缘栅双极型晶体管制造方法
CN107579115A (zh) 一种具有双层薄n基区的碳化硅光触发晶闸管及制作方法
CN102184868A (zh) 提高沟槽栅顶角栅氧可靠性的方法
CN107146758A (zh) 带有载流子俘获中心的衬底的制备方法
CN106611797A (zh) 一种具有局域金属寿命控制的功率器件及其制作方法
CN107403727A (zh) 一种快恢复二极管的制造方法及快恢复二极管
US9722166B2 (en) Tunnel-effect power converter
CN210073859U (zh) 一种反向导通场截止型igbt
WO2018129759A1 (zh) 一种高频吸收二极管芯片及其生产方法
CN209804659U (zh) 一种igbt芯片的产品结构
CN107275395A (zh) 半导体装置及其制造方法
CN111293171A (zh) 一种igbt芯片的设计结构、产品结构及其制造方法
CN102201404B (zh) 一种基于soi的esd保护器件及其制作方法
JP4165079B2 (ja) 半導体装置
US11742215B2 (en) Methods for forming a semiconductor device
JP2016520996A (ja) シリコンウェーハーのドーピング方法
JP2015041720A (ja) 半導体装置の製造方法
JP5466668B2 (ja) 半導体複合体構造を形成する方法
WO2014086014A1 (zh) Itc-igbt及其制作方法
CN116190227B (zh) 一种igbt芯片制备方法和igbt芯片
JP2004014748A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant