CN102201404B - 一种基于soi的esd保护器件及其制作方法 - Google Patents

Abstract

本发明公开了一种基于SOI的ESD保护器件及其制作方法。该ESD器件结构包括：SOI衬底，位于SOI衬底上的N阱区和P阱区，位于所述N阱区之上的阳极接触端以及位于所述P阱区之上的阴极接触端，其中，所述N阱区和P阱区之间形成横向的PN结，在所述PN结之上设有场氧区。本器件可以在ESD来临时，及时的泄放ESD电流，避免栅氧击穿或者大电流流入电路内部，造成电路损伤。可以通过调节器件参数来调整器件的触发电压和维持电压，使其可以用于不同内部电压的电路保护，避免功率局部集中。能够在HBM（人体模型）中实现抗ESD电压达到2KV以上，达到了目前人体模型的工业标准。

Description

一种基于SOI的ESD保护器件及其制作方法

技术领域

本发明涉及一种半导体器件，尤其涉及一种绝缘体上硅(SOI)的ESD保护器件及其制作方法，属于半导体制造技术领域。

背景技术

绝缘体上硅(SOI)是二十一世纪的硅集成电路技术。SOI材料市场每年扩大约40％，预计到2010年，其规模将超过10亿美元，远远高于硅材料每年7.7％的增长率。SOI的大规模商用始于上世纪90年代末。1998年，IBM采用SOI技术在高速、低功耗、高可靠微电子主流产品上获得了突破。IBM于1999年进行了SOI逻辑器件的规模化生产，并达到体硅器件的成品率。2002年IBM用SOI技术推出了新型5AS/400服务器系列，它比目前高端机型的速度几乎快出4倍。另外，IBM公司还于2000年10月宣布了其历史上最大的一笔投资，斥资50亿美元进行先进芯片技术的规模化生产，其中之一为SOI技术。随着IBM公司取得成功，其他公司也纷纷跟进，2001-2002年间，引领世界半导体发展的几家公司如AMD、SONY、TOSHIBA等公司也进入了SOI领域，使得未来SOI的市场更加看好，SOI技术真正进入产业领域。

国内在SOI器件和电路研制方面展开工作的有中国科学院微电子研究所、中国科学院上海微系统所、中国科学院半导体所、北京大学、成都电子科技大学、中国电子科技集团公司第58所、航天时代集团第七七一研究所、无锡华润上华半导体有限公司等。开发具有自主知识产权的SOI集成电路工艺有利于缩短国内集成电路行业与国际水平的差距，推动芯片核心技术的国产化进程。

对于SOI电路来说，静电放电(ESD)保护面临着新的挑战。首先，SOI器件与体硅器件在结构上的区别导致了两者在ESD保护能力和保护电路设计上有很大的差别：由于薄硅膜厚度的限制及没有衬底/漏PN结，同等表面面积的SOI器件的PN结面积远小于体硅器件PN结面积。这样，SOI MOSFET的漏体结和三极管的cb结在ESD过程中就要承受更高的ESD电流密度，使功率密度更高，更容易在ESD过程中损坏；其次，由于SOl埋氧层的SiO₂的热导率只有Si的1/100，且器件之间完全被SiO₂隔离，当安培级的电流流经ESD器件，器件会被迅速加热到硅晶熔点，造成基于SOI的ESD器件永久性热失效。

鉴于此，我们拟开展关于SOI ESD保护器件的研究，尤其是针对SOI ESD保护器件的结构和工艺进行设计与优化。与体硅技术ESD保护器件相比，SOI ESD有其特殊性和难点，主要是因为SOI技术中的SiO₂绝缘层的存在不仅降低了器件的散热能力，而且阻断了纵向pn结的形成、导致局部卸载电流密度增大，使器件更容易热失效。因此，SOI ESD器件结构设计与工艺设计是不同于体硅技术的。

在国家超大规模集成电路专项的推动下，国内关于SOI技术的开发处于蓬勃发展的阶段。但是绝大部分国内半导体工艺线上仍然采用体硅ESD保护技术，根本原因是缺乏具有自主知识产权的SOI ESD保护方案。因此进行基于SOI技术ESD保护器件的研究迫在眉睫，势在必行。研究结果将为国内的SOI ESD保护电路设计提供理论和实践基础。

发明内容

本发明要解决的技术问题在于提供一种基于SOI的ESD保护器件及其制作方法，可以有效的提高SOI电路的抗ESD能力。

为了解决上述技术问题，本发明采用如下技术方案：

一种基于SOI的ESD保护器件，包括：

SOI衬底；

位于SOI衬底上的N阱区和P阱区，所述N阱区和P阱区之间形成横向的PN结；

位于所述PN结之上的场氧区；

位于所述N阱区之上的阳极接触端；

以及位于所述P阱区之上的阴极接触端。

优选地，所述阳极接触端包括位于所述N阱区上的第一N+区和第一P+区，在所述第一N+区和第一P+区之间设有第一隔离结构将它们隔开。

优选地，所述阴极接触端包括位于所述P阱区上的第二N+区和第二P+区，在所述第二N+区和第二P+区之间设有第二隔离结构将它们隔开。

优选地，所述场氧区厚度为1.2-1.3μm。

优选地，所述场氧区为在所述N阱区和P阱区表面热氧化生长而成的场氧化层。

此外，本发明还提供一种上述基于SOI的ESD保护器件的制作方法，包括以下步骤：

步骤一、通过掺杂工艺在SOI衬底上形成N阱区和P阱区，使N阱区和P阱区之间形成横向的PN结；

步骤二、在N阱区和P阱区的表面进行氧化形成氧化层，再在所述氧化层上沉积掩膜并刻蚀掉位于PN结上方的部分掩膜，露出部分所述氧化层，然后采用热氧化法使露出的部分氧化层继续生长形成场氧区；

步骤三、分别在N阱区和P阱区上制作阳极接触端和阴极接触端。

优选地，步骤一中，先在SOI衬底表面氧化形成第一牺牲层，采用离子注入的方法在所述SOI衬底上进行N阱注入和P阱注入，注入完成后表面的第一牺牲层剥落，然后进行退火，从而形成所述N阱区和P阱区。步骤一退火温度为1000-1200摄氏度；退火时间为60-80分钟。所述第一牺牲层的厚度为25-35nm。

优选地，步骤二中，所述氧化层的厚度为25-35nm。所述采用热氧化法使露出的部分氧化层继续生长形成场氧区的热氧化温度为900-1100摄氏度；生长时间为380-390分钟。

优选地，步骤三中，先去除步骤二剩余的掩膜，然后采用离子注入的方法在N阱区和P阱区未被场氧区覆盖表面的位置进行N阱注入和P阱注入，然后进行退火，从而在N阱区中形成第一N+区和第一P+区，在P阱区中形成第二N+区和第二P+区；再制作第一沟槽和第二沟槽，分别使第一N+区和第一P+区之间隔开、第二N+区和第二P+区之间隔开，并在所述第一和第二沟槽中填充绝缘材料。用导线将第一N+区和第一P+区连接并引出即可作为阳极接触端，用导线将第二N+区和第二P+区连接并引出即可作为阴极接触端。步骤三退火温度为700-900摄氏度；退火时间为35-45分钟。

优选地，步骤三中，进行N阱注入和P阱注入之前先进行表面氧化形成第二牺牲层，所述第二牺牲层的厚度为25-35nm。

本发明的有益效果在于：

本发明的基于SOI的ESD保护器件是基于SCR的工作原理，在结构上做了一些优化设计。本器件可以在ESD来临时，及时的泄放ESD电流栅氧击穿或者大电流流入电路内部，造成电路损伤。可以通过调节器件参数来调整器件的触发电压和维持电压，使其可以用于不同内部电压的电路保护，避免功率局部集中。能够在HBM(人体模型)中实现抗ESD电压达到2KV以上，达到了目前人体模型的工业标准。

附图说明

图1为实施例中基于SOI的ESD保护器件的结构示意图；

图2-5为实施例中的ESD保护器件的制作流程示意图。

具体实施方式

下面结合附图进一步说明本发明提供的基于SOI的ESD保护器件及制作方法，为了示出的方便附图并未按照比例绘制。

本实施例提供的基于SOI的ESD保护器件，如图1所示，包括：

SOI衬底，所述SOI衬底由下至上依次包括底层衬底1、绝缘埋层2(可以是3μm厚的埋氧层BOX)以及顶层硅(通常为1.5μm厚)；

位于SOI衬底上的N阱区4和P阱区5，所述N阱区4和P阱区5之间形成横向的PN结，即P、N阱区交界面与所述SOI衬底所在平面基本垂直；

位于所述PN结之上的场氧区3，所述场氧区优选为在所述N阱区4和P阱区5表面热氧化生长而成的场氧化层，其厚度优选为1.2-1.3μm，本实施例为1.27μm；

位于所述N阱区4之上的阳极接触端，以及位于所述P阱区之上的阴极接触端。所述阳极接触端包括位于所述N阱，4上的第一N+区7和第一P+区8，在所述第一N+区7和第一P+区8之间设有第一隔离结构61将它们隔开；所述阴极接触端包括位于所述P阱区5上的第二N+区9和第二P+区10，在所述第二N+区9和第二P+区10之间设有第二隔离结构62将它们隔开。

上述基于SOI的ESD保护器件的制作方法，如图2-5所示，包括以下步骤：

步骤一、如图2所示，通过掺杂工艺在SOI衬底上形成N阱区4和P阱区5，使N阱区4和P阱区5之间形成横向的PN结。优选地，先在SOI衬底表面氧化形成第一牺牲层，采用离子注入的方法在所述SOI衬底上进行N阱注入和P阱注入，注入完成后表面的第一牺牲层完全剥落，然后进行高温退火，从而形成所述N阱区4和P阱区5。其中，高温退火温度为1000-1200摄氏度，本实施例优选为1100摄氏度；退火时间为60-80分钟，本实施例优选为70分钟。所述第一牺牲层的厚度为25-35nm，本实施例优选为30nm。

步骤二、如图3所示，在N阱区4和P阱区5的表面进行氧化形成氧化层，再在所述氧化层上沉积掩膜，所述掩膜可采用氮化硅，并通过涂胶、光刻等工艺，刻蚀掉位于PN结上方的部分掩膜，露出部分所述氧化层，然后采用热氧化法使露出的部分氧化层继续生长形成场氧区3。所述氧化层的厚度为25-35nm，本实施例优选为30nm。热氧化的温度为900-1100摄氏度，本实施例优选为1000摄氏度；生长时间为380-390分钟，本实施例优选为385分钟。

步骤三、如图4和图5所示，分别在N阱区4和P阱区5上制作阳极接触端和阴极接触端。

其中，可先去除步骤二剩余的掩膜，进行表面氧化形成第二牺牲层，即二氧化硅，所述第二牺牲层的厚度为25-35nm，本实施例优选为30nm；然后采用离子注入的方法在N阱区4和P阱区5未被场氧区3覆盖表面的位置进行N阱注入和P阱注入，然后进行退火高温推阱，从而在N阱区4中形成第一N+区7和第一P+区8，在P阱区5中形成第二N+区9和第二P+区10；再制作第一沟槽和第二沟槽，分别使第一N+区7和第一P+区8之间隔开、第二N+区9和第二P+区10之间隔开，刻蚀沟槽首先要刻蚀表面二氧化硅，然后再刻蚀掉制定深度的硅，再在所述第一和第二沟槽中填充绝缘材料，如二氧化硅等，然后去胶清洗从而完成第一隔离结构61和第二隔离结构62的制作。最后可以采用导线将第一N+区7和第一P+区8连接并引出，作为阳极接触端11，用导线将第二N+区9和第二P+区10连接并引出，作为阴极接触端12。进行退火高温推阱时，退火温度为700-900摄氏度，本实施例优选为800摄氏度；退火时间为35-45分钟，本实施例优选为40分钟。

本发明的发明人研究发现，在SOI电路中，在ESD电压到来后，由于埋氧层的存在，导致器件中不存在纵向大面积低阻PN结，极大的限制了器件的泄流能力容易引起局部电流密度增加过快，导致功率集中。二氧化硅的热导率只有硅的1％，因此，当ESD电流增加的过程中产生的热量不能及时的发散出去，也会引起器件提前失效甚至烧毁。因此，在进行ESD保护器件设计时，应该在保证器件面积符合要求的前提下，要尽可能的提供较大的PN结结面积，既有利于散热也有利于提高器件的泄流能力。本器件中首先氧化了一层较厚的氧化层：离子注入以后，N阱和P阱在退火后浓度由上往下逐渐降低，PN结两遍的浓度越高，PN结的击穿电压就越低，因此在ESD来临时，器件表面会较早击穿，使器件失去保护效果。因此一个长时间的高温氧化一方面可以保证浓度充分的扩散，尽可能的实现阱区浓度均匀分布；另一方面也可以保证器件不会提前击穿，从而引起保护器件的误触发。太厚的氧化层会使得结面积大大减小，太薄的氧化层会引起器件提前击穿，因此必须要选择一个合适的场氧厚度。其次，热氧化生长的场氧化层不仅可以提供良好的硅/二氧化硅界面态也可以降低器件的工艺成本。由图中可以看出，此结构的面积可以提供很大的硅面积，有利于器件散热。本器件工艺简单，可以很好的兼容CMOS工艺，方便各个参数的调节，有利于根据不同的电路保护的要求来适当的改变触发电压和维持电压，形成一个合理的ESD设计窗口。

本发明中涉及的其他技术属于本领域技术人员熟悉的范畴，在此不再赘述。上述实施例仅用以说明而非限制本发明的技术方案。任何不脱离本发明精神和范围的技术方案均应涵盖在本发明的专利申请范围当中。

Claims (4)

1.一种基于SOI的ESD保护器件的制作方法，其特征在于，包括以下步骤：

步骤一、通过掺杂工艺在SOI衬底上形成N阱区和P阱区，使N阱区和P阱区之间形成横向的PN结；

步骤二、在N阱区和P阱区的表面进行氧化形成氧化层，再在所述氧化层上沉积掩膜并刻蚀掉位于PN结上方的部分掩膜，露出部分所述氧化层，然后采用热氧化法使露出的部分氧化层继续生长形成场氧区，所述氧化层的厚度为25-35nm，所述采用热氧化法使露出的部分氧化层继续生长形成场氧区的热氧化温度为900-1100摄氏度，生长时间为380-390分钟；

步骤三、分别在N阱区和P阱区上制作阳极接触端和阴极接触端。

2.根据权利要求1所述基于SOI的ESD保护器件的制作方法，其特征在于：步骤一中，先在SOI衬底表面氧化形成第一牺牲层，采用离子注入的方法在所述SOI衬底上进行N阱注入和P阱注入，注入完成后表面的第一牺牲层剥落，然后进行退火，从而形成所述N阱区和P阱区；其中，所述退火温度为1000-1200摄氏度；退火时间为60-80分钟；所述第一牺牲层的厚度为25-35nm。

3.根据权利要求1所述基于SOI的ESD保护器件的制作方法，其特征在于：骤三中，先去除步骤二剩余的掩膜，然后采用离子注入的方法在N阱区和P阱区未被场氧区覆盖表面的位置进行N阱注入和P阱注入，然后进行退火，从而在N阱区中形成第一N+区和第一P+区，在P阱区中形成第二N+区和第二P+区；再制作第一沟槽和第二沟槽，分别使第一N+区和第一P+区之间隔开、第二N+区和第二P+区之间隔开，并在所述第一和第二沟槽中填充绝缘材料。

4.根据权利要求3所述基于SOI的ESD保护器件的制作方法，其特征在于：步骤三退火温度为700-900摄氏度；退火时间为35-45分钟。

Images