CN101840918B - 一种二极管触发的可控硅整流式静电释放保护电路结构 - Google Patents
一种二极管触发的可控硅整流式静电释放保护电路结构 Download PDFInfo
- Publication number
- CN101840918B CN101840918B CN 201019087047 CN201019087047A CN101840918B CN 101840918 B CN101840918 B CN 101840918B CN 201019087047 CN201019087047 CN 201019087047 CN 201019087047 A CN201019087047 A CN 201019087047A CN 101840918 B CN101840918 B CN 101840918B
- Authority
- CN
- China
- Prior art keywords
- well region
- type well
- circuit structure
- conduction type
- heavily doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001681 protective effect Effects 0.000 title claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 19
- 239000010703 silicon Substances 0.000 title claims abstract description 19
- 230000001960 triggered effect Effects 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 6
- 230000003071 parasitic effect Effects 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000003068 static effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000009024 positive feedback mechanism Effects 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
Abstract
一种二极管触发的可控硅整流式(SCR)静电释放(ESD)保护电路结构，属于电子技术领域。本发明通过集成一个击穿电压较低的二极管，将常规SCR ESD保护电路结构的触发电压由P阱/N阱结的击穿电压转变为N+/P阱(或N阱/P+)结的击穿电压，从而降低SCR ESD保护电路结构触发电压，最终对芯片内部电路起到更好的保护作用。同时，本发明在不改变触发电压的前提下，通过简单调节器件的尺寸参数，即可获得可调控的器件维持电压。本发明与CMOS工艺兼容，也可采用BiCMOS、BCD、SOI等工艺，可将本发明提供的保护电路结构连接在集成电路电源和地之间，作为电源钳位(Power Clamp)的ESD保护，也可将其连接在集成电路输入、输出端口和电源(地)之间作为输入输出端口的ESD保护。
Description
技术领域
本发明属于电子技术领域，涉及集成电路中用于静电释放(Electrostatic Discharge，简称为ESD)的保护电路，尤其涉及可控硅整流器(Semiconductor Controlled Rectifier，简称为SCR)静电释放电路结构。
背景技术
静电放电现象是半导体器件或电路在制造、生产、组装、测试、存放、搬运等的过程中一种常见的现象，其所带来的过量电荷，会在极短的时间内经由集成电路的I/O接脚传入集成电路中，而破坏集成电路的内部电路。为了解决此问题，厂商通常在内部电路与I/O接脚之间设置一个保护电路，该保护电路必须在静电放电的脉冲电流未到达内部电路之前先行启动，以迅速地消除过高的电压，进而减少ESD现象所导致的破坏。
用于ESD保护的常规器件包括：Diode、MOSFET、Resistor、BJT、SCR等。其中SCR在相同的面积下具有最高的电流泄放能力，因此在ESD保护电路中SCR是最有效率的防护器件之一。图1为常规SCR ESD保护电路结构的剖面示意图，图2为常规SCR ESD保护电路结构的等效电路图。其结构包含一个寄生PNP三极管Q1、一个寄生NPN三极管Q2以及寄生电阻RN阱、RP阱。图1中N阱内的P+形成Q1发射极，N阱形成Q1基极，P阱形成Q1集电极；图1中P阱内的N+形成Q2发射极，P阱形成Q2基极，N阱形成Q2集电极。RN阱为N阱寄生电阻，RP阱为P阱寄生电阻。
在阳极加载负向ESD脉冲电压情况下，P阱/N阱结正偏，由于正偏PN结的电流能力很强，该保护电路可以瞬间泄放很高的ESD脉冲电流。在阳极加载正向ESD脉冲电压情况下，由于N阱/P阱结反偏使得N阱/P阱结耗尽区展宽可以承受高压，该保护电路结构只有在阳极的ESD脉冲电压足够高时，且N阱/P阱结发生雪崩击穿的情况下才能泄放ESD脉冲电流，从而起到保护作用。在阳极的ESD脉冲电压足够高时，N阱/P阱结发生雪崩击穿，雪崩产生的绝大部分电子通过N阱内的N+接触被阳极收集，并在寄生电阻RN阱上形成压降；而绝大部分空穴则通过P阱内的P+接触被阴极收集，并在寄生电阻RP阱上形成压降。随着雪崩电流的增加，当RN阱(或RP阱)上的压降足够大时，Q1(或Q2)的发射极正偏，从而Q1(或Q2)导通。当Q1或Q2中任意一个三极管导通后，其集电极电流流向另外一个三极管的发射极寄生电阻，从而在该寄生电阻上产生更高压降，以促使另一个三极管也一起开启。当Q1和Q2均开启以后，正反馈机制被建立，形成一个低阻抗通路以泄放ESD脉冲电流。
图1中所示常规横向SCR的触发电压为P阱和N阱所形成PN结的雪崩击穿电压，一般情况下P阱、N阱的掺杂浓度较低，因此触发电压一般为几十伏甚至上百伏(依工艺和器件具体尺寸参数而定)。在ESD电压尚未上升到SCR触发电压之前，此SCR是关闭的，而该器件所要保护的内部电路可能早已被ESD电压所破坏，得不到有效的保护。
为避免在噪声等因素引起的误触发之后，器件发生闩锁导致芯片热损毁，用于ESD保护的器件需要有足够高的维持电压。对于图1所示的SCR结构，提高其维持电压，需要增加P阱包阴极N+或N阱包阳极P+的距离，而这两个尺寸参数的增加往往会带来更高的器件触发电压，不利于内部电路的器件保护。
发明内容
本发明提供一种二极管触发的可控硅整流式静电释放保护电路结构，该保护电路结构比常规SCR ESD保护电路结构由于具有更低的触发电压，故而更能有效保护集成电路的内部电路；同时，该保护电路结构在不改变触发电压的前提下，通过简单调节器件的尺寸参数，即可获得可调控的器件维持电压。且该保护电路结构在制备上与CMOS工艺兼容，也可采用BiCMOS、BCD(Bipolar CMOS DMOS)、SOI(Silicon on Insulator)等工艺。
本发明的实质是在常规SCR ESD保护电路结构基础上，通过集成一个击穿电压较低的二极管，将常规SCR ESD保护电路结构的触发电压由P阱/N阱结的击穿电压转变为N+/P阱(或N阱/P+)结的击穿电压，从而降低SCR ESD保护电路结构触发电压，最终对芯片内部电路起到更好的保护作用。
本发明详细技术方案如下：
一种二极管触发的可控硅整流式静电释放保护电路结构，如图3、图5所示，包括：位于半导体衬底基片1上的两种导电类型的阱区：第一导电类型阱区2和第二导电类型阱区3；位于第一个第一导电类型阱区2内的两个重掺杂区：第一导电类型重掺杂区8和第二导电类型重掺杂区7；位于第二导电类型阱区3内的两个重掺杂区：第一导电类型重掺杂区6和第二导电类型重掺杂区5；与第一个第一导电类型阱区2内的两个重掺杂区表面接触的第一电极；与第二导电类型阱区3内的两个重掺杂区表面接触的第二电极。该保护电路结构还包括第二个第一导电类型阱区4，所述第二个第一导电类型阱区4与第一个第一导电类型阱区2相连并将第二导电类型阱区3包围在中间，且第二导电类型阱区3内的第二导电类型重掺杂区5的一部分位于第二导电类型阱区3内，另一部分位于第二个第一导电类型阱区4内。
如图9、图10所示，为了避免电流的局部过于集中引起器件开启的不均匀性，可在第一个第一导电类型阱区2内增加一个与已有的两个重掺杂区不相连的第一导电类型重掺杂区9，同时在第二个第一导电类型阱区4内增加一个与已有的重掺杂区不相连的第一导电类型重掺杂区10；并将两个增加的第一导电类型重掺杂区9和10采用金属线互连。
本发明提供的二极管触发的可控硅整流式静电释放保护电路结构，由于集成了一个击穿电压较低的二极管，将常规SCR ESD保护电路结构的触发电压由P阱/N阱结的击穿电压转变为N+/P阱(或N阱/P+)结的击穿电压，从而比常规SCR ESD保护电路结构由于具有更低的触发电压，故而更能有效保护集成电路的内部电路；同时，该保护电路结构在不改变触发电压的前提下，通过简单调节器件的尺寸参数，即可获得可调控的器件维持电压。且该保护电路结构在制备上与CMOS工艺兼容，也可采用BiCMOS、BCD(Bipolar CMOSDMOS)、SOI(Silicon on Insulator)等工艺。可将本发明提供的保护电路结构连接在集成电路电源和地之间，作为电源钳位(Power Clamp)的ESD保护，也可将其连接在集成电路输入、输出端口和电源(地)之间作为输入输出端口的ESD保护。
附图说明
图1为常规SCR ESD保护电路结构的剖面示意图。
图2为常规SCR ESD保护电路结构的等效电路图。
图3为本发明提供的第一种SCR ESD保护电路结构的剖面示意图。
图4为本发明提供的第一种SCR ESD保护电路结构的等效电路图。
图5为本发明提供的第二种SCR ESD保护电路结构的剖面示意图。
图6为本发明提供的第二种SCR ESD保护电路结构的等效电路图。
图7为本发明提供的第一种SCR ESD保护电路结构的示意版图。
图8为本发明提供的第三种SCR ESD保护电路结构的剖面示意图。
图9为本发明提供的第四种SCR ESD保护电路结构的剖面示意图。
图10为本发明提供的第三种SCR ESD保护电路结构的示意版图。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及积极效果更加清楚明白，以下结合附图对本发明进行进一步详细说明。
具体实施方式一
一种二极管触发的可控硅整流式静电释放保护电路结构，如图3所示，包括：位于半导体衬底基片1上的两种导电类型的阱区：P型阱区2和N型阱区3；位于第一个P型阱区2内的两个重掺杂区：P+重掺杂区8和N+重掺杂区7；位于N型阱区3内的两个重掺杂区：P+重掺杂区6和N+重掺杂区5；与第一个P型阱区2内的两个重掺杂区表面接触的阴极；与N型阱区3内的两个重掺杂区表面接触的阳极。该保护电路结构还包括第二个P型阱区4，所述第二个P型阱区4与第一个P型阱区2相连并将N型阱区3包围在中间，且N型阱区3内的N+重掺杂区5的一部分位于N型阱区3内，另一部分位于第二个P型阱区4内。
上述静电释放保护电路结构的等效电路图如图4所示，包含一个寄生PNP三极管Q1、一个寄生NPN三极管Q2、一个寄生二极管D1以及寄生电阻RN阱、RP阱。图3中N型阱区3内的P+区6形成Q1发射区，N型阱区3形成Q1基区，第一个P型阱区2形成Q1集电区；图3中第一个P型阱区2内的N+区7形成Q2发射区，第一个P型阱区2形成Q2基区，N型阱区3形成Q2集电区。RN阱为N型阱区3的寄生电阻，RP阱为第一个P型阱区2的寄生电阻。与常规SCR ESD保护电路结构不同的是，该SCR ESD保护电路结构含有一寄生二极管D1，由N型阱区3内的N+区5构成D1阴极，第二个P型阱区4构成D1阳极。D1的击穿电压由N+/P阱结击穿电压决定，由于N型阱区3内的N+区5的掺杂浓度较高，使得寄生二极管D1具有较低的击穿电压。
当阳极加载负向ESD电压脉冲时，P型阱区2、4与N型阱区3形成的P阱/N阱结正偏，N型阱区3内的N+区5与第二个P型阱区4形成的N+/P阱结正偏，通过PN结正向导通泄放ESD脉冲电流，且增加的N+/P阱结增加了泄放ESD电流能力。当阳极加载正向ESD电压脉冲时，寄生二极管D1首先发生雪崩击穿，电子电流主要通过N型阱区3内的N+区5被阳极接触收集，空穴电流则主要通过第二个P型阱区4流向第一个P型阱区2，并被第一个P型阱区2内的P+区8所收集，该电流在寄生电阻RP阱上形成压降。随着雪崩电流的增加，RP阱上压降随之增加，直到Q2的BE结正偏，Q2开启。Q2开启之后，集电极电流流向RN阱并形成压降，Q1随之开启。至此，正反馈机制形成，该SCR ESD保护电路结构泄放ESD电流。
可见，上述SCR ESD保护电路结构的触发电压由寄生二极管的N+/P阱结击穿电压决定，可以在较低的ESD电压下开启，以保护内部电路不被高压破坏。此外，改变第一个P型阱区2内的N+区7或P+区8的尺寸，可以在不改变触发电压的条件下，调节SCR ESD保护电路结构的维持电压，以避免器件维持电压过低而在误触发下出现闩锁现象。
具体实施方式二
一种二极管触发的可控硅整流式静电释放保护电路结构，如图5所示，包括：位于半导体衬底基片1上的两种导电类型的阱区：N型阱区2和P型阱区3；位于第一个N型阱区2内的两个重掺杂区：N+区8和P+旷区7；位于P型阱区3内的两个重掺杂区：N+区6和P+区5；与第一个N型阱区2内的两个重掺杂区表面接触的阳极；与P型阱区3内的两个重掺杂区表面接触的阴极。该保护电路结构还包括第二个N型阱区4，所述第二个N型阱区4与第一个N型阱区2相连并将P型阱区3包围在中间，且P型阱区3内的P+区5的一部分位于P型阱区3内，另一部分位于第二个N型阱区4内。
上述静电释放保护电路结构的等效电路图如图6所示，包含一个寄生PNP三极管Q3、一个寄生NPN三极管Q4、一个寄生二极管D2以及寄生电阻RN阱、RP阱。图5中P型阱区3内的N+区6形成Q4发射区，P型阱区3形成Q4基区，第一个N型阱区2形成Q4集电区；图3中第一个N型阱区2内的P+区7形成Q3发射区，第一个N型阱区2形成Q3基区，P型阱区3形成Q3集电区。RN阱为第一个N型阱区2的寄生电阻，RP阱为P型阱区3的寄生电阻。与常规SCR ESD保护电路结构不同的是，该SCR ESD保护电路结构含有一寄生二极管D2，由P型阱区3内的P+区5构成D2阳极，第二个N型阱区4构成D2阴极。D2的击穿电压由P+/N结击穿电压决定，由于P型阱区3内的P+区5的掺杂浓度较高，使得寄生二极管D2具有较低的击穿电压。
当阳极加载负向ESD电压脉冲时，N型阱区2、4与P型阱区3形成的N阱/P阱结正偏，N型阱区3内的P+区5与第二个N型阱区4形成的N阱/P+结正偏，通过PN结正向导通泄放ESD脉冲电流，且增加的N阱/P+结增加了泄放ESD电流能力。当阳极加载正向ESD电压脉冲时，寄生二极管D2首先发生雪崩击穿，电子电流主要通过第一个N型阱区2内的N+区8被阳极接触收集，空穴电流则主要通过第一个N型阱区2流向第二个N型阱区4，并被P型阱区3内的P+区5所收集，该电流在寄生电阻RN阱上形成压降。随着雪崩电流的增加，RN阱上压降随之增加，直到Q3的BE结正偏，Q3开启。Q3开启之后，集电极电流流向RP阱并形成压降，Q4随之开启。至此，正反馈机制形成，该SCR ESD保护电路结构泄放ESD电流。
可见，上述SCR ESD保护电路结构的触发电压由寄生二极管的N阱/P+结击穿电压决定，可以在较低的ESD电压下开启，以保护内部电路不被高压破坏。此外，改变第一个N型阱区2内的P+区7或N+区8的尺寸，可以在不改变触发电压的条件下，调节SCR ESD保护电路结构的维持电压，以避免器件维持电压过低而在误触发下出现闩锁现象。
具体实施方式三
如图8所示，在具体实施方式一的技术方案的基础上，在第一个P型阱区2内增加一个与已有的两个重掺杂区不相连的P+重掺杂区9，同时在第二个P型阱区4内增加一个与已有的重掺杂区不相连的P+重掺杂区10；并将两个增加的P+重掺杂区9和10采用金属线互连。
当增加了两个P+重掺杂区9和10后，在寄生二极管击穿情况下，空穴电流主要由P+重掺杂区10，并经由导线流向P+重掺杂区9，再通过P型阱区2流向P型阱区2内的N+重掺杂区7，最终被阴极电极收集。这样可使得孔穴电流分布更加均匀，从而在P阱上形成均匀的压降，以避免电流的局部集中引起器件开启的不均匀性。
具体实施方式四
如图9所示，在具体实施方式三的技术方案的基础上，在第一个N型阱区2内增加一个与已有的两个重掺杂区不相连的N+重掺杂区9，同时在第二个N型阱区4内增加一个与已有的重掺杂区不相连的N+重掺杂区10；并将两个增加的N+重掺杂区9和10采用金属线互连。
当增加了两个N+重掺杂区9和10后，在寄生二极管击穿情况下，空穴电流主要由N+重掺杂区10，并经由导线流向N+重掺杂区9，再通过N型阱区2流向N型阱区2内的P+重掺杂区7，最终被阴极电极收集。这样可使得孔穴电流分布更加均匀，从而在N阱上形成均匀的压降，以避免电流的局部集中引起器件开启的不均匀性。
上述四种具体实施方式中，所述半导体衬底基片1均可采用外延P型衬底、外延N型衬底或具有SiO2埋层的衬底，即本发明提供的SCR ESD保护电路结构适用于体硅工艺、外延工艺和SOI工艺等。
综上所述，本发明提供的SCR ESD保护电路结构由于集成了一个击穿电压较低的二极管，将常规SCR ESD保护电路结构的触发电压由P阱/N阱结的击穿电压转变为N+/P阱(或P+/N阱)结的击穿电压，从而降低SCR ESD保护电路结构触发电压，起到更好的保护作用。另一方面，通过改变P阱包N+或N阱包P+的距离，可在不改变器件触发电压的条件下，调节器件的维持电压，避免误触发引起的闩锁现象。
Claims (6)
1.一种二极管触发的可控硅整流式静电释放保护电路结构，包括：位于半导体衬底基片(1)上的两种导电类型的阱区：第一导电类型阱区(2)和第二导电类型阱区(3)；位于第一个第一导电类型阱区(2)内的两个重掺杂区：第一导电类型重掺杂区(8)和第二导电类型重掺杂区(7)；位于第二导电类型阱区(3)内的两个重掺杂区：第一导电类型重掺杂区(6)和第二导电类型重掺杂区(5)；与第一个第一导电类型阱区(2)内的两个重掺杂区表面接触的第一电极；与第二导电类型阱区(3)内的两个重掺杂区表面接触的第二电极；其特征在于，该保护电路结构还包括第二个第一导电类型阱区(4)，所述第二个第一导电类型阱区(4)与第一个第一导电类型阱区(2)相连并将第二导电类型阱区(3)包围或夹在中间，且第二导电类型阱区(3)内的第二导电类型重掺杂区(5)的一部分位于第二导电类型阱区(3)内，另一部分位于第二个第一导电类型阱区(4)内。
2.根据权利要求1所述的二极管触发的可控硅整流式静电释放保护电路结构，其特征在于，在第一个第一导电类型阱区(2)内增加一个与已有的两个重掺杂区不相连的第一导电类型重掺杂区(9)，同时在第二个第一导电类型阱区(4)内增加一个与已有的重掺杂区不相连的第一导电类型重掺杂区(10)；并将两个增加的第一导电类型重掺杂区(9和10)采用金属线互连。
3.根据权利要求1或2所述的二极管触发的可控硅整流式静电释放保护电路结构，其特征在于，所述第一导电类型为P型，所述第一电极为阴极，所述第二电极为阳极。
4.根据权利要求1或2所述的二极管触发的可控硅整流式静电释放保护电路结构，其特征在于，所述第一导电类型为N型，所述第一电极为阳极，所述第二电极为阴极。
5.根据权利要求1或2所述的二极管触发的可控硅整流式静电释放保护电路结构，其特征在于，所述半导体衬底基片(1)为外延P型衬底、外延N型衬底或具有SiO2埋层的衬底。
6.根据权利要求3所述的二极管触发的可控硅整流式静电释放保护电路结构，其特征在于，所述半导体衬底基片(1)为外延P型衬底、外延N型衬底或具有SiO2埋层的衬底。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201019087047 CN101840918B (zh) | 2010-04-14 | 2010-04-14 | 一种二极管触发的可控硅整流式静电释放保护电路结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201019087047 CN101840918B (zh) | 2010-04-14 | 2010-04-14 | 一种二极管触发的可控硅整流式静电释放保护电路结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101840918A CN101840918A (zh) | 2010-09-22 |
| CN101840918B true CN101840918B (zh) | 2011-12-21 |
Family
ID=42744193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201019087047 Expired - Fee Related CN101840918B (zh) | 2010-04-14 | 2010-04-14 | 一种二极管触发的可控硅整流式静电释放保护电路结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101840918B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102201404B (zh) * | 2011-05-16 | 2013-03-27 | 中国科学院上海微系统与信息技术研究所 | 一种基于soi的esd保护器件及其制作方法 |
| CN102543999B (zh) * | 2012-02-28 | 2014-12-03 | 中国科学院微电子研究所 | 一种提高维持电压的方法 |
| CN103972233B (zh) * | 2014-05-30 | 2016-11-02 | 电子科技大学 | 一种具有抗闩锁能力的可关断scr器件 |
| CN104269401B (zh) * | 2014-08-30 | 2017-03-29 | 电子科技大学 | 一种基于scr结构的新型esd保护器件 |
| DE102015111479B4 (de) * | 2015-07-15 | 2020-09-24 | Infineon Technologies Austria Ag | Halbleitervorrichtung mit einer klemmstruktur |
| CN105552074B (zh) * | 2015-12-23 | 2018-12-18 | 电子科技大学 | 一种基于锗硅异质结工艺的scr器件 |
| CN105374817B (zh) * | 2015-12-23 | 2018-12-18 | 电子科技大学 | 一种基于锗硅异质结工艺的scr器件 |
| CN107123640B (zh) * | 2017-03-31 | 2019-07-09 | 深圳市环宇鼎鑫科技有限公司 | 半导体器件、电路组件及集成电路 |
| CN108321154A (zh) * | 2017-12-15 | 2018-07-24 | 西安科技大学 | 基于scr管的tsv转接板及其制备方法 |
| CN114512477B (zh) * | 2022-02-17 | 2023-09-08 | 无锡市晶源微电子股份有限公司 | 击穿电压可调节的scr型esd保护结构 |
| CN114783995B (zh) * | 2022-04-21 | 2023-04-25 | 电子科技大学 | 一种用于esd保护的高维持电压环流scr结构 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2755570B2 (ja) * | 1996-04-23 | 1998-05-20 | 華邦電子股▲ふん▼有限公司 | 静電気放電保護回路の製造方法 |
| US7728349B2 (en) * | 2005-10-11 | 2010-06-01 | Texas Instruments Incorporated | Low capacitance SCR with trigger element |
| US7919817B2 (en) * | 2008-05-16 | 2011-04-05 | Alpha & Omega Semiconductor Ltd. | Electrostatic discharge (ESD) protection applying high voltage lightly doped drain (LDD) CMOS technologies |
-
2010
- 2010-04-14 CN CN 201019087047 patent/CN101840918B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101840918A (zh) | 2010-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101840918B (zh) | 一种二极管触发的可控硅整流式静电释放保护电路结构 | |
| CN101826523B (zh) | 一种栅控二极管触发的可控硅整流式静电释放保护电路结构 | |
| US6194764B1 (en) | Integrated semiconductor circuit with protection structure for protecting against electrostatic discharge | |
| US9825020B2 (en) | Semiconductor device and an integrated circuit comprising an ESD protection device, ESD protection devices and a method of manufacturing the semiconductor device | |
| US6919603B2 (en) | Efficient protection structure for reverse pin-to-pin electrostatic discharge | |
| US6621126B2 (en) | Multifinger silicon controlled rectifier structure for electrostatic discharge protection | |
| US8748936B2 (en) | Methods and structures for electrostatic discharge protection | |
| US7732834B2 (en) | Semiconductor ESD device and method of making same | |
| US7170136B2 (en) | High voltage ESD-protection structure | |
| CN108520875B (zh) | 一种高维持电压npnpn型双向可控硅静电防护器件 | |
| US20020187601A1 (en) | Low capacitance ESD protection device | |
| EP3116026B1 (en) | Silicon controlled rectifier | |
| US7235846B2 (en) | ESD protection structure with SiGe BJT devices | |
| US11929741B2 (en) | Circuit and device including a transistor and diode | |
| TW201244060A (en) | Power management circuit and high voltage device therein | |
| US10270244B2 (en) | Electrostatic discharge protection circuit | |
| KR20040023477A (ko) | 실리콘 게르마늄 기술용 정전 방전 보호 실리콘 제어정류기(ｅｓｄ-ｓｃｒ) | |
| US9406754B2 (en) | Smart semiconductor switch | |
| US20110254120A1 (en) | Semiconductor integrated circuit | |
| US10147716B2 (en) | Electrostatic discharge protection apparatus and applications thereof | |
| CN112599522A (zh) | 一种快速开启均匀导通双向静电浪涌保护ic | |
| CN107579065A (zh) | 一种高维持电压可控硅静电防护器件 | |
| US10643989B2 (en) | Electrostatic discharge protection apparatus having at least one junction and method for operating the same | |
| CN103545306B (zh) | 静电放电保护电路 | |
| US10249610B1 (en) | IGBT coupled to a reverse bias device in series |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20100922 Assignee: Wuxi Chipown Microelectronics Co., Ltd. Assignor: University of Electronic Science and Technology of China Contract record no.: 2012320010160 Denomination of invention: Silicon controlled rectifier electro-static discharge protective circuit structure triggered by diode Granted publication date: 20111221 License type: Exclusive License Record date: 20120726 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111221 Termination date: 20150414 |
|
| EXPY | Termination of patent right or utility model |