JP2016520996A - シリコンウェーハーのドーピング方法 - Google Patents

シリコンウェーハーのドーピング方法 Download PDF

Info

Publication number
JP2016520996A
JP2016520996A JP2016503664A JP2016503664A JP2016520996A JP 2016520996 A JP2016520996 A JP 2016520996A JP 2016503664 A JP2016503664 A JP 2016503664A JP 2016503664 A JP2016503664 A JP 2016503664A JP 2016520996 A JP2016520996 A JP 2016520996A
Authority
JP
Japan
Prior art keywords
doping
oxide layer
doped
silicon wafer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016503664A
Other languages
English (en)
Inventor
ベシェ、ベルナール
ジェルダン、ヨハン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ion Beam Services SA
Original Assignee
Ion Beam Services SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ion Beam Services SA filed Critical Ion Beam Services SA
Publication of JP2016520996A publication Critical patent/JP2016520996A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Photovoltaic Devices (AREA)
  • Sustainable Energy (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本発明は、光起電力セルを製造するためにシリコン板をドープする方法に関する。本方法は、シリコン板の表面(10)の少なくとも第1の部分の第1のドーピングを実施するステップと、酸化物層(40)を形成するステップと、シリコン板の表面(10)の他の部分(12)がドープされるように、該酸化物層(40)を通して第2のドーピングを実施するステップと、を含む。【選択図】図1

Description

本発明は、ソーラーパネルに取り付ける光起電力セルを形成するシリコンウェーハーをドープする一般的な方法に関する。
従来技術において、光起電力セルを得るために連続的にシリコンウェーハーをドープすることが知られている。(ドーピングタブまたはドーピングウェルと呼称される)局所的なまたはドーピングを実行するために、今日の技術は、マイクロエレクトロニクスで使用されるリソグラフィ技術か、あるいは、レーザーアブレーション、または実際、局所化されたレーザーアニールを使用する。都合の悪いことに、これらの技術の全ては、高コストである(処理ステップ数が多い)か、あるいは、自動的に位置調整されない(換言すれば、連続的にドープされる部分が、すでにドープされた部分と重複せず、はっきりと識別されることを保証するために、それぞれのドーピング動作の前に、シリコンウェーハーから幾何学的な参照をとる必要がある)。さらに、(ドープされる部分が注入によって製造される場合には)高温で活性化の共通のアニールを実施する必要がある。(たとえば、燐によってドープされた)部分と(たとえば、ホウ素によってドープされた)部分との間で、活性化温度は異なるので、活性化アニールを調整するのは非常に難しい。アルミニウム、ガリウム、インジウム、ヒ素、またはアンチモンなどの種を使用してドーピングを行うことも考えられる。
WO 2012/168575 A2
E. Biermann: "Silicon oxidation rate dependence on dopant pile-up", Solid State Device Research Conference, 1989. ESSDERC '89. 19th European, Vol., No., pp. 49,52, 11-14 September 1989
本発明の目的は、従来技術の上述の欠点に対応することであり、特に、第一に、シリコンウェーハーの別個の部分を連続的にドープする方法であって、ドープされる部分の重複を避けるために、複雑な装置や位置測定のための特定の動作を必要としない方法を提案することである。
これを実施するために、第1の態様において、本発明は、起電力セルを製造するようにシリコンウェーハーをドープする方法であって、
該シリコンウェーハーの表面の少なくとも第1の部分の第1のドーピング操作を実施するステップと、
部分的にドープされた表面に酸化物層を形成するステップと、
該シリコンウェーハーの該表面の他の部分をドープするように、該酸化物層を通して第2のドーピング操作を実施するステップと、含むドーピング方法を提供する。
本具体化による方法は、シリコン上の酸化物の成長の速度に関し、マイクロエレクトロニクスにおいてよく知られた特性を使用する。酸化ケイ素(SiO)の成長の速度は、第1のドーピング操作にさらされた表面の第1の部分でより速い。換言すれば、ドープされた第1の部分上において、シリコンウェーハーの表面の残りの部分上においてよりも、酸化物層は厚く、したがって、第2のドーピング操作に対する追加の障壁を提供する。結果として、酸化物全体上で実施される第2のドーピング操作は、シリコンウェーハーの表面の残りの部分上においてのみ有効である。なぜなら、第2のドーピング操作は、薄い酸化物層を貫通することができるが、ドープされた第1の部分の位置に合う厚い化物層を貫通することができないように実施されるからである。結果として、酸化物層は、第2のドーピング操作中にマスクとして機能し、このマスクは、必然的にドープされた第1の部分を覆う。これによって、第2のドーピング操作前に、シリコンウェーハーの表面に形成された酸化物層のために、ドープされた第2の部分は、ドープされた第1の部分と自動的に位置合わせされることが保証される。このように、異なった種類のドープされた領域を得るために、第2のドーピング操作に先立ってシリコンウェーハーに施されるマスクはない。同様に、第1及び第2のドーピング操作の間に、酸化物を洗浄、または除去することはなく、したがって、製造プロセス全体が改善され、製造ラインが簡素化される。
たとえば、第1のドーピング操作が、互いに間隔をあけたドープされた線を形成する場合に、第2のドーピング操作は、ドープされた第1の部分の位置に合った酸化物層を貫通しない(その理由は、酸化物層が局所的により厚いからである)が、ドープされた第1の部分の間に形成された酸化物層を通過し(その理由は、酸化物層がドープされていないシリコン上で局所的に薄いからである)、これらの場所においてシリコンウェーハーはドープされる。このようにして、マスクを使用することなく、中間の洗浄作業なしに、第1のドープされた部分に対して自動的に位置合わせされた複数の線である、ドープされた第2の部分を形成することが可能になる。
一般的に、シリコンウェーハーの一部分のみの上に第2のドーピング操作を実施するために、第1のドーピング操作の後に形成された酸化物層を部分的に洗浄またはエッチングすることはない。第1のドーピング操作を受けたシリコンの部分において酸化物の形成は厚いので、特定の操作を使用することなく、酸化物層がマスクを形成する。したがって、本方法は、操作の数が少ないことを特徴とする。
一つの実施形態において、酸化物層を形成するステップが、ドープされた第1の部分を活性化アニールするステップに含まれる。ドープされた第1の部分の活性化アニールを、酸化物層を形成することと組み合わせるのが有利である。単一のステップが、ドープされた第1の部分を活性化すること、及び酸化物層を提供することの両方の役割を演じる。
他の実施形態において、酸化物層を形成するステップが、酸素富化された雰囲気内で加熱するステップを含む。酸化物層の形成が促進され、よりよく制御される。
他の実施形態において、第2のドーピング操作を実施するステップが、所定の貫通深さまでのドーピングを実施するステップである。
他の実施形態において、酸化物層を形成するステップが、ドープされた第1の部分の位置に合わせて第1の厚さの酸化物を形成し、該表面の残りの部分に、第1の厚さよりも小さい第2の厚さの酸化物を形成するようにするステップであり、該貫通深さが、該第1の厚さと該第2の厚さとの間である。本実施形態は、最適化された方法を保証する。第2のドーピング操作は酸化物層の厚い区域を通過しないので、ドープされた第1の部分に影響しない。他方、第2のドーピング操作は酸化物層の薄い区域を通過するので、シリコンウェーハーのドープされていない部分に到達する。
他の実施形態において、第1のドーピング操作を実施するステップが、プラズマ浸漬において実施される。本方法のこのステップは、たとえば、プラズマガンよりも簡単な装置を使用して実施してもよい。
他の実施形態において、第2のドーピング操作を実施するステップが、プラズマ浸漬において実施される。本方法のこのステップは、たとえば、プラズマガンよりも簡単な装置を使用して実施してもよい。
他の実施形態において、第1のドーピング操作を実施するステップ及び/または第2のドーピング操作を実施するステップが、プラズマ浸漬において実施される。
他の実施形態において、第2のドーピング操作を実施するステップの後に、第2のドーピングを活性化アニールするステップが続く。光起電力セルの操作は、このように最適化される。
他の実施形態において、第1のドーピング操作を実施するステップが、第1の温度での活性化アニールが必要な第1の種でシリコンをドープするステップであり、第2のドーピング操作を実施するステップが、第1の温度よりも低い第2の温度での活性化アニールが必要な第2の種でシリコンをドープするステップである。それぞれのドーピング操作には、特定の温度での活性化アニールが必要である。この実施形態の結果として、第2の活性化アニールの温度は、第1の活性化アニールの温度よりも低いので、第2のアニールは、ドープされた第1の部分の性質に影響を与えない。
他の実施形態において、第1のドーピング操作を実施するステップが、ホウ素でシリコンをドープするステップであり、第2のドーピング操作を実施するステップが、燐でシリコンをドープするステップである。それぞれのドーピング操作には、特定の温度での活性化アニールが必要である。ホウ素ドーピングをアニールするのに理想的な温度は、燐の活性化アニールに理想的な温度よりも高い。この実施形態の結果として、第2の活性化アニールの温度は、第1の活性化アニールの温度よりも低いので、第2のアニールは、ドープされた第1の部分の性質に影響を与えない。
他の実施形態において、第2のドーピング操作を実施するステップの後に、該酸化物層を除去するステップが続く。このステップは、セルが、光起電力セルを製造する後続のステップに準備できるように、単一のステップで、酸化物層全体を除去する。
他の実施形態において、該酸化物層を除去するステップが、フッ化水素酸を含む槽における化学的還元のステップである。この実施形態は、特定の予防措置をとることなく、酸化物層の全てが単一のステップで除去され、迅速で簡単である。
第2の態様において、本発明は、本発明の第1の態様にしたがってドーピングが実施された光起電力セルを提供する。
最後の態様において、本発明は、少なくとも一つの、本発明の第2の態様による光起電力セルを含む太陽光パネルを提供する。
本発明の他の特徴及び利点は、非限定的な例として与えられ、添付の図面に示された、本発明の実施形態の以下の詳細な説明を読むことにより、より明確になる。
本発明の方法の第1のステップの間のシリコンウェーハーの断面図である。 本発明の方法の第2のステップの間の図1のシリコンウェーハーの断面図である。 本発明の方法の第3のステップの間の図1のシリコンウェーハーの断面図である。
部分的にドープされたシリコンウェーハー上に酸化ケイ素を成長させることは、E. Biermannによる文献: "Silicon oxidation rate dependence on dopant pile-up", Solid State Device Research Conference, 1989. ESSDERC '89. 19th European, Vol., No., pp. 49,52, 11-14 September 1989
に記載されている。
要約は、以下のURLに見いだせる。
http://ieeexplore.ieee. org/stamp/stamp.jsp?tp=&arnumber=5436671&i snumber=5436370
図1は、本発明の方法の第1のステップの間のシリコンウェーハーの断面図である。
この第1のステップは、シリコンウェーハーの表面10の第1の部分11を第1の化学種でドープすることからなる。使用されるドーピング方法は、たとえば、特許文献WO 2012/168575 A2に記載されたプラズマ浸漬ドーピングP1である。第1の部分的なドーピング操作を実施するために、シリコンウェーハーはプラズマ容器20内に配置され、シリコンウェーハーの面10にマスク30が施される。マスク30は、プラズマ容器20内に発生させたプラズマが、マスク30の開口部31と位置の合う、シリコンウェーハーの第1の部分11のみを浸漬するように、開口部31及び中実部32を有する。プラズマ容器20内において、第1のイオン化された化学種を注入するように、シリコンウェーハーに電圧が加えられる。その結果、図の矢印で示されるように、電界が、第1の化学種のイオンを、シリコンウェーハーにおいて、板(マスク)30における開口部31によって覆われずに残された第1の部分11に注入させる。
図1に示すように、シリコンウェーハーは、第1の部分11において、第1の化学種によってドープされる。
図2は、本発明の方法の第2のステップを示す図である。第2のステップの間に、酸化物層40が、部分的にドープされたシリコンウェーハーのシリコン面10上に生成される。表面10は、ドープされた第1の部分11を有するので、表面10の特性は、特に、酸化物との反応性に関して不均一である。酸化物は、第1の部分11において、シリコンウェーハーの表面10の残りの部分よりも迅速に生成される。
本方法の第2のステップは、表面10におけるケイ素酸化物の成長を加速するために、高温で容器50内において表面10を酸素Oにさらすことを含む。シリコンウェーハーの表面10に酸化物層40が生成されている間に、ドープされた第1の部分11においては、シリコンウェーハーの表面10の残りの部分においてよりも迅速に成長が行われる。出願人は、第1のドーピング操作がホウ素または燐を使用して実施されれば、酸化物層40の厚さは、ドープされた第1の部分11において、シリコンウェーハーの表面10の残りの部分の2倍乃至3倍であることを見出した。
酸化物層40を生成するステップは、ドープされた第1の部分11において、10ナノメータ(nm)から60nmの範囲である第1の厚さE1を有し、シリコンウェーハーの表面10の残りの部分において、4nmから20nmの範囲である第2の厚さE2を有する酸化物層40を得るように、時間、温度、及び酸素流量によって制御される。ドープされた第1の部分11とシリコンウェーハーの表面10の残りの部分との間の移行部において、酸化物層40の厚さは、図2に示すように、大きな第1の厚さから小さな第2の厚さへ徐々に変化する。
シリコンウェーハーを使用して製造される光起電力セルの効率を増加させるために、高温の活性化アニールによってドープされた第1の部分11を活性化する必要があり、独創的な実施形態は、高温の活性化アニールのステップの間に酸化物層40を生成するステップを組み込むことである。
図3は、本発明の方法の第3のステップを示す。第2のドーピング操作が、酸化物層40を通して、酸化されたシリコンウェーハー上に直接実施される。この目的のため、今回は、シリコンウェーハー上のマスクなしに、プラズマ容器20内で新たなプラズマ浸漬ステップP2を実施することができる。マスクなしの理由は、本発明は、酸化物層40をマスクとして利用するからである。シリコンウェーハーに電圧を加えることによって、プラズマ容器20内に同様に電界が生成され、その結果、プラズマ容器20内のプラズマ中に存在するイオンは、図示の矢印で示されるように、シリコンウェーハーに対して照射される。第2のドーピング操作は、表面10の残りの部分のみにおいてシリコンウェーハーの表面10に到達し、ドープされた第1の部分11や第1の部分11に隣接する表面10の部分に到達しないことを保証するのが重要である。この目的のために、シリコンウェーハーに加える電圧、前駆物質ガス流量、イオン化電流、及びプラズマ容器20内圧力などの、第2のドーピング操作のパラメータは、全て、第2のドーピング操作が、薄い個所では酸化物層40を透過するが、厚い個所では酸化物層40を透過しないように制御される。上述のパラメータの制御によって、酸化物層40の第2の厚さよりも大きいが、酸化物層40の第1の厚さよりも小さい、第2のドーピング操作中の貫通深さを得ることができる。
第2のドーピング操作は以下のとおりである。
ドープされた第1の部分11と位置の合う酸化物層40及びそのすぐ近傍に対しては厳しく制限される。
表面10の残りの部分においては、酸化物層40を完全に通過し、シリコンウェーハーの部分の内部に貫通する。
破線によって図3に示されるように、第2のドーピング操作の終了時に、シリコンウェーハーには、第1のドーピング操作中にドープされた第1の部分11と、第2のドーピング操作中にドープされた第2の部分12が存在し、上記の二つの部分は、ドープされていない第3の部分によって分離されている。上述の方法は、ドープされた部分の重複なしに、第1のドーピングと自動的に位置合わせされた第2のドーピングを達成することを可能にする。
本発明の方法は、酸化物層40を除去することからなるステップをさらに含んでもよい。一例として、この操作は、たとえば、フッ化水素酸の槽への浸漬を使用するなど、化学的還元によって実施してもよい(酸化物層40は、槽を通過する際に、完全に溶解される)。酸の濃度が十分であることを確認しながら、完全な溶解に要求される最小時間よりも長くシリコンウェーハーを浸漬すれば十分であるので、このように槽を通過させることは実施するのが簡単である。その後、製造方法の後続のステップに移行する前に、水切りし、乾燥させれば十分である。
さらに、シリコンウェーハーを使用して得られる起電力セルに対して高い効率を保証するためには、第2のドーピングの高温の活性化アニールを実施することができる。
このように、本発明の方法は、二つの活性化アニールステップを分離し、二つの活性化アニールステップに選択される温度が、活性化されるドーピング種のそれぞれによく適合するようにすることができる。
本発明の好ましい実施形態は、第1の温度における第1の活性化アニールが必要な第1の化学種を使用して第1のドーピング操作を実施し、第1の温度よりも低い第2の温度における第2の活性化アニールが必要な第2の化学種を使用して第2のドーピング操作を実施することからなる。
第1のアニール中に、本実施形態は、酸化層を迅速に形成するために、より高い温度の恩恵を受けることが可能であり、第2の活性化アニール中に、第1の活性化温度に到達しないので、ドープされた第1の部分の活性化への影響を避けることができる。
光起電力セルを製造する方法の一例を以下に記載する。
1.シリコンウェーハーをテクスチャリングまたは研磨する(たとえば、テクスチャリングは、5マイクロメータ(μm)から15μmの範囲であり、研磨は、5μmから15μmの範囲である)。
2.ホウ素の第1のドーピングが、裏面においてマスク注入を使用して実施される。
3.第1のドーピングの活性化アニール及びシリコンウェーハーの酸化
このステップの間に、約950℃でシリコンウェーハーをアニールすることが可能であり、このアニールの間に、シリコンウェーハーを17分間酸素にさらすと、Gary E. McGuire によって刊行された文献B.E. Deal "Semiconductor materials and process technology handbook: for very large-scale integration (VLSI) and ultra-large scale integration (ULSI)" (pp. 48-57) から得た式及び定数にしたがって、シリコンウェーハーのドープされていない部分に、約10nmの厚さを有する酸化物層が成長する。ドープされた部分の酸化物層は、約20nmから30nmの厚さである。
4.表裏面における全面注入による、燐の第2のドーピング操作
裏面に施される第2のドーピングは、第1のドーピング操作中にドープされた部分の位置に一致する20nmから30nm厚さの酸化物層を通過せずに、第1のドーピング操作中にドープされなかった部分の位置に一致する10nmの酸化物層を通過するように、1キロボルト(kv)から20kvの範囲のシリコンウェーハーへの印加電圧、10−2ヘクトパスカル(ミリバール)から10−7ヘクトパスカル(ミリバール)の範囲の容器内圧力、200ミリアンペア(mA)のイオン化電流として、プラズマ浸漬内で実施することができる。
5.1秒(s)から120sの範囲の期間、0.5%から20%の範囲の濃度のフッ化水素酸の槽に入れることによる酸化層の除去
6.10分から60分の間の約850℃における第2のドーピングの活性化/酸化アニール
7.裏面における不動態化/隔離層の形成(たとえば、20nmから220nmの範囲の厚さを有するSiの層)
8.おもて面における不動態化/反射防止層の形成(たとえば、50nmから90nmの範囲の厚さのSi
9.スクリーン印刷によってピンと接触させアニールする(ピンの上にはフリット付、コレクターの上にはフリットなしの銀ペースト、750℃から950℃の温度範囲で1秒から60秒の範囲の期間のアニール)。
SiO酸化物層の厚さは、エリプソメータを使用するか、2次イオン質量分析(SIMS)を使用して測定することができる。SIMSによれば、ドーピングの貫通深さを得ることも可能である。これに対して、シリコンウェーハーのある部分が実際にドープされていることを確かめるには、電気伝導度を測定することによって、第2のドーピング操作が、酸化物層をとおって実際にシリコンウェーハーに到達していること、本発明の目的である、ドープされた第1の部分とドープされた第2の部分との間に、ドープされていない区間が実際に存在することを確かめることが可能になる。
添付の特許請求の範囲に規定される発明の範囲を超えることなく、本明細書に記載された本発明の種々の実施形態に、当業者に自明な種々の変更や改良を適用できることは当然である。

Claims (13)

  1. 起電力セルを製造するようにシリコンウェーハーをドープする方法であって、
    該シリコンウェーハーの表面(10)の少なくとも第1の部分(11)の第1のドーピング操作を実施するステップと、
    部分的にドープされた表面(10)に酸化物層(40)を形成するステップと、
    該シリコンウェーハーの該表面(10)の他の部分(12)をドープするように、該酸化物層(40)を通して第2のドーピング操作を実施するステップと、含むドーピング方法。
  2. 酸化物層(40)を形成するステップが、ドープされた第1の部分(11)を活性化アニールするステップに含まれる請求項1に記載のドーピング方法。
  3. 酸化物層(40)を形成するステップが、酸素富化された雰囲気内で加熱するステップを含む請求項1または2に記載のドーピング方法。
  4. 第2のドーピング操作を実施するステップが、所定の貫通深さ(P)までのドーピングを実施するステップを含む請求項1から3のいずれかに記載のドーピング方法。
  5. 酸化物層(40)を形成するステップが、ドープされた第1の部分の位置に合わせて第1の厚さ(E1)の酸化物を形成し、該表面(10)の残りの部分に、第1の厚さ(E1)よりも小さい第2の厚さ(E2)の酸化物を形成するようにするステップであり、
    該貫通深さ(P)が、該第1の厚さ(E1)と該第2の厚さ(E2)との間である請求項4に記載のドーピング方法。
  6. 第1のドーピング操作を実施するステップ及び/または第2のドーピング操作を実施するステップが、プラズマ浸漬において実施される請求項1から5のいずれかに記載のドーピング方法。
  7. 第2のドーピング操作を実施するステップの後に、第2のドーピングを活性化アニールするステップが続く請求項1から6のいずれかに記載のドーピング方法。
  8. 第1のドーピング操作を実施するステップが、第1の温度での活性化アニールが必要な第1の種でシリコンをドープするステップであり、
    第2のドーピング操作を実施するステップが、第1の温度よりも低い第2の温度での活性化アニールが必要な第2の種でシリコンをドープするステップである請求項1から7のいずれかに記載のドーピング方法。
  9. 第1のドーピング操作を実施するステップが、ホウ素でシリコンをドープするステップであり、
    第2のドーピング操作を実施するステップが、燐でシリコンをドープするステップである請求項8に記載のドーピング方法。
  10. 第2のドーピング操作を実施するステップの後に、該酸化物層(40)を除去するステップが続く請求項1から9のいずれかに記載のドーピング方法。
  11. 該酸化物層(40)を除去するステップが、フッ化水素酸を含む槽における化学的還元のステップである請求項10に記載のドーピング方法。
  12. 請求項1から11のいずれかに記載のドーピング方法にしたがってドーピングが実施された光起電力セル。
  13. 少なくとも一つの、請求項12に記載された光起電力セルを含む太陽光パネル。
JP2016503664A 2013-03-20 2014-03-20 シリコンウェーハーのドーピング方法 Pending JP2016520996A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1300650A FR3003687B1 (fr) 2013-03-20 2013-03-20 Procede de dopage de plaques de silicium
FR1300650 2013-03-20
PCT/EP2014/055621 WO2014147185A1 (fr) 2013-03-20 2014-03-20 Procede de dopage de plaques de silicium

Publications (1)

Publication Number Publication Date
JP2016520996A true JP2016520996A (ja) 2016-07-14

Family

ID=48692556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016503664A Pending JP2016520996A (ja) 2013-03-20 2014-03-20 シリコンウェーハーのドーピング方法

Country Status (7)

Country Link
US (2) US20160204299A1 (ja)
EP (1) EP2976782A1 (ja)
JP (1) JP2016520996A (ja)
KR (1) KR20150133739A (ja)
CN (1) CN105580110A (ja)
FR (1) FR3003687B1 (ja)
WO (1) WO2014147185A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101680036B1 (ko) * 2015-07-07 2016-12-12 엘지전자 주식회사 태양 전지 및 이의 제조 방법
CN110190153B (zh) * 2019-05-31 2021-05-04 江苏顺风光电科技有限公司 高效选择性发射极太阳能电池扩散工艺

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011503904A (ja) * 2007-11-16 2011-01-27 アプライド マテリアルズ インコーポレイテッド シリコン太陽電池の裏面ポイントコンタクト構造を形成する方法
JP2011513998A (ja) * 2008-03-05 2011-04-28 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 太陽電池のためのカウンタドーピング
JP2011524640A (ja) * 2008-06-11 2011-09-01 インテバック・インコーポレイテッド 太陽電池形成方法及び太陽電池
JP2011233656A (ja) * 2010-04-27 2011-11-17 Sharp Corp 半導体装置の製造方法
JP2012235084A (ja) * 2011-04-29 2012-11-29 Samsung Sdi Co Ltd 太陽電池のドープ領域の形成方法、太陽電池及び太陽電池の製造方法
US20130008494A1 (en) * 2011-07-07 2013-01-10 Varian Semiconductor Equipment Associates, Inc. Use of ion beam tails to manufacture a workpiece
JP2013016552A (ja) * 2011-06-30 2013-01-24 Ulvac Japan Ltd 結晶太陽電池の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2537559C3 (de) * 1975-08-22 1978-05-03 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung mit einem Junction-Feldeffekttransistor und einem komplementären MIS-Feldeffekttransistor
US4131488A (en) * 1975-12-31 1978-12-26 Motorola, Inc. Method of semiconductor solar energy device fabrication
JPS59155164A (ja) * 1983-02-24 1984-09-04 Toshiba Corp 半導体装置の製造方法
GB2172427A (en) * 1985-03-13 1986-09-17 Philips Electronic Associated Semiconductor device manufacture using a deflected ion beam
JPH0793282B2 (ja) * 1985-04-15 1995-10-09 株式会社日立製作所 半導体装置の製造方法
US7402448B2 (en) * 2003-01-31 2008-07-22 Bp Corporation North America Inc. Photovoltaic cell and production thereof
KR101145928B1 (ko) * 2009-03-11 2012-05-15 엘지전자 주식회사 태양 전지 및 태양 전지의 제조 방법
US9076914B2 (en) * 2009-04-08 2015-07-07 Varian Semiconductor Equipment Associates, Inc. Techniques for processing a substrate
FR2976400B1 (fr) 2011-06-09 2013-12-20 Ion Beam Services Machine d'implantation ionique en mode immersion plasma pour procede basse pression.

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011503904A (ja) * 2007-11-16 2011-01-27 アプライド マテリアルズ インコーポレイテッド シリコン太陽電池の裏面ポイントコンタクト構造を形成する方法
JP2011513998A (ja) * 2008-03-05 2011-04-28 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 太陽電池のためのカウンタドーピング
JP2011524640A (ja) * 2008-06-11 2011-09-01 インテバック・インコーポレイテッド 太陽電池形成方法及び太陽電池
JP2011233656A (ja) * 2010-04-27 2011-11-17 Sharp Corp 半導体装置の製造方法
JP2012235084A (ja) * 2011-04-29 2012-11-29 Samsung Sdi Co Ltd 太陽電池のドープ領域の形成方法、太陽電池及び太陽電池の製造方法
JP2013016552A (ja) * 2011-06-30 2013-01-24 Ulvac Japan Ltd 結晶太陽電池の製造方法
US20130008494A1 (en) * 2011-07-07 2013-01-10 Varian Semiconductor Equipment Associates, Inc. Use of ion beam tails to manufacture a workpiece

Also Published As

Publication number Publication date
FR3003687B1 (fr) 2015-07-17
WO2014147185A1 (fr) 2014-09-25
US20160204299A1 (en) 2016-07-14
CN105580110A (zh) 2016-05-11
FR3003687A1 (fr) 2014-09-26
US20190164761A1 (en) 2019-05-30
EP2976782A1 (fr) 2016-01-27
KR20150133739A (ko) 2015-11-30

Similar Documents

Publication Publication Date Title
JP6093504B2 (ja) 太陽電池の製造方法
Engelhart et al. Laser ablation of SiO2 for locally contacted Si solar cells with ultra‐short pulses
TWI655676B (zh) 使用離子佈植製造的太陽電池射極區域
US7776727B2 (en) Methods of emitter formation in solar cells
US20180277693A1 (en) Method of Manufacturing a Solar Cell
US20150017747A1 (en) Method for forming a solar cell with a selective emitter
WO2009070532A1 (en) Method of making an improved selective emitter for silicon solar cells
TW201246320A (en) Method for cleaning silicon substrate, and method for producing solar cell
JP2014527297A (ja) 異なってドープされた領域のパターンの形成方法
KR20150105369A (ko) 기판에 보론 도핑 영역을 제공하는 방법 및 이러한 기판을 이용한 태양 전지
CN111133589B (zh) 掺杂剂增强的太阳能电池及其制造方法
Lanterne et al. Plasma‐immersion ion implantation: A path to lower the annealing temperature of implanted boron emitters and simplify PERT solar cell processing
TW201532298A (zh) 使用自對準植入體及覆蓋體之太陽能電池射極區之製備
US20190164761A1 (en) Method for doping silicon sheets
WO2011160819A2 (en) Method for fabrication of a back side contact solar cell
CN104112795B (zh) 一种硅异质结太阳能电池的制作方法
CN106133916B (zh) 太阳能电池光接收表面的钝化
Lanterne et al. Solar‐grade boron emitters by BF3 plasma doping and role of the co‐implanted fluorine
JP2014086589A (ja) 太陽電池セルの製造方法および太陽電池セル
TW201620022A (zh) 半導體裝置之製造方法及半導體裝置
JP6257803B2 (ja) 光起電力装置の製造方法
JP2011199277A (ja) 表面処理方法及び太陽電池セルの製造方法
Salles et al. Controlling pinhole radius and areal density in a-Si/SiOx using metal-assisted chemical etching
JP5933198B2 (ja) 結晶太陽電池の製造方法
US20140273330A1 (en) Method of forming single side textured semiconductor workpieces

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180619