CN105580110A - 掺杂硅片的方法 - Google Patents

掺杂硅片的方法 Download PDF

Info

Publication number
CN105580110A
CN105580110A CN201480017013.8A CN201480017013A CN105580110A CN 105580110 A CN105580110 A CN 105580110A CN 201480017013 A CN201480017013 A CN 201480017013A CN 105580110 A CN105580110 A CN 105580110A
Authority
CN
China
Prior art keywords
doping
coating
oxide skin
adulterated
enforcement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480017013.8A
Other languages
English (en)
Inventor
B·贝克维特
J·乔丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ion Beam Services SA
Original Assignee
Ion Beam Services SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ion Beam Services SA filed Critical Ion Beam Services SA
Publication of CN105580110A publication Critical patent/CN105580110A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Photovoltaic Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Sustainable Energy (AREA)

Abstract

本发明涉及用于制造光伏电池的硅片的掺杂方法,该方法包括如下步骤,所述步骤在于:-对硅片的表面(10)的至少一个第一部分(11)实施第一掺杂,-在部分掺杂的表面(10)上形成氧化物层(40),-穿过该氧化物层(40)实施第二掺杂,以掺杂硅片的表面(10)的另外部分(12)。

Description

掺杂硅片的方法
技术领域
本发明总体上涉及硅片(plaquesdesilicium)的掺杂,所述硅片旨在形成被安装在太阳能电池板上的光伏电池。
背景技术
已知在现有技术中顺序掺杂硅片以制得光伏电池:用于实施n或p型局部掺杂(也被称作掺杂箱),当前技术借助于在微电子中使用的平版印刷技术,或者激光烧蚀,或者通过激光的局部退火。然而,这些技术或者是繁重的(方法步骤数目),或者是非自动对齐的(即应在每个掺杂操作之前在硅片上设置采用几何参照,以保证随后掺杂的部分不与已实施的部分相重叠并且是良好区分的)。然后,常常需要(当掺杂的部分通过植入来实现时)在一定温度下的活化共退火,而这是非常难以实施的,因为活化温度在n部分(例如掺杂磷)或p部分(例如掺杂硼)之间是不同的。可以考虑还利用以下物质铝、镓、铟、砷或锑进行掺杂。
发明内容
本发明的目的在于解决以上提及的现有技术缺陷,并且更具体地,首先提出一种用于顺序掺杂硅片的多个不同部分的方法,但其不需要特定的定位操作或者精密设备来避免掺杂部分的重叠。
为此,本发明的第一方面涉及一种硅片掺杂方法,所述硅片用于制造光伏电池,该方法包括如下步骤,所述步骤在于:
-对硅片的表面的至少一个第一部分实施第一掺杂,
-在部分掺杂的表面上形成氧化物层,
-穿过该氧化物层实施第二掺杂,以掺杂硅片的表面的另外部分。根据本实施方式的方法利用了关于在硅上的氧化物生长速度方面的微电子领域众所周知的性能。实际上,硅氧化物(SiO2)的此生长速度在暴露于第一掺杂的表面的第一部分上是较大的。换句话说,氧化物层在掺杂的第一部分上比在硅片表面的其余部分上更厚,这对于第二掺杂来说构成了额外的屏障。因此,在整个氧化物层上实施的第二掺杂只在硅片表面的其余部分的一部分上有效,这是因为其实施旨在渗透薄厚度的氧化物层,而非与掺杂的第一部分相对应的厚氧化物层。因此氧化物层作为用于第二掺杂的掩膜,并且这种掩膜自然地覆盖掺杂的第一部分。获得与掺杂的第一部分自动对齐的掺杂的第二部分,这归因于在第二掺杂之前在硅片表面上形成的氧化物层。因而在用于获得不同性质掺杂区的第二掺杂之前没有任何掩膜被应用在硅片上。在第一和第二掺杂之间也没有任何氧化物的剥离或移除,这改善了整个制造方法并简化了生产线。
如果例如第一掺杂在于获得间隔的掺杂线,则第二掺杂将不渗透与掺杂的第一部分相对应的氧化物层(因为该氧化物层是局部较厚的),但将穿过在掺杂的第一部分之间形成的氧化物层(因为该氧化物层是在未掺杂的硅上局部较不厚的),并且因而将在这些位置处掺杂硅片。在无掩膜也无中间剥离的情况下获得与掺杂的第一部分自动对齐的掺杂的第二部分。
通常,第一掺杂之后形成的氧化物层因而既无蚀刻也无部分剥离而在硅片的仅仅一部分上进行第二掺杂。正是该氧化物层无特定操作地形成了这种掩膜,这是因为氧化物的形成在经受第一掺杂的硅的部分上更为显著。该方法因而以其低操作数目为特征。
根据一种实施方式,在于形成氧化物层的步骤被包括在掺杂的第一部分的活化退火(recuit)步骤中。有利地将掺杂的第一部分的活化退火与氧化物层的形成组合。单一步骤使得能够活化掺杂的第一部分并且形成氧化物层。
根据一种实施方式,在于形成氧化物层的步骤包括在富氧气氛下加热的步骤。氧化物层的形成被加速并且被更好地控制。
根据一种实施方式,在于实施第二掺杂的步骤是在于在预定渗透深度上实施掺杂的步骤。
根据一种实施方式,在于形成氧化物层的步骤是以下这样的步骤:该步骤导致形成与掺杂的第一部分相对应的第一氧化物厚度,以及在该表面的其余部分上小于第一氧化物厚度的第二氧化物厚度。
-并且渗透深度在第一氧化物厚度和第二氧化物厚度之间。本实施方式保证了最佳方法。实际上,第二掺杂不影响掺杂的第一部分,这是因为其不穿过在大厚度区的氧化物层,而是到达硅片的未掺杂的部分,这是因为其穿过低厚度区的氧化物层。
根据一种实施方式,在于实施第一掺杂的步骤通过等离子体浸渍实现。此方法步骤可利用例如比等离子体枪简单的设备来实现。
根据一种实施方式,在于实施第二掺杂的步骤通过等离子体浸渍实现。此方法步骤可利用例如比等离子体枪简单的设备来实现。
根据一种实施方式,在于实施第一掺杂的步骤和/或在于实施第二掺杂的步骤通过等离子体浸渍实现。
根据一种实施方式,在于实施第二掺杂的步骤之后是第二掺杂的活化退火步骤。光伏电池的功能将是优化的。
根据一种实施方式,在于实施第一掺杂的步骤是利用需要在第一温度下活化退火的第一种物质掺杂硅的步骤,并且在于实施第二掺杂的步骤是利用需要在低于第一温度的第二温度下活化退火的第二种物质掺杂硅的步骤。每种掺杂需要在特定温度下活化退火。这导致在这种实施方式中,第二活化退火温度低于第一活化退火温度,其不会影响掺杂的第一部分的性能。
根据一种实施方式,在于实施第一掺杂的步骤是利用硼掺杂硅的步骤,并且在于实施第二掺杂的步骤是利用磷掺杂硅的步骤。每种掺杂需要在特定温度下活化退火。利用硼的掺杂的退火理想温度高于利用磷的活化退火温度。这导致在这种实施方式中,第二活化退火温度低于第一活化退火温度,其不会影响掺杂的第一部分的性能。
根据一种实施方式,在于实施第二掺杂的步骤之后是在于去除氧化物层的步骤。这个步骤在于一次去除全部氧化物层,以使电池准备好用于光伏电池制造的随后步骤。
根据一种实施方式,在于去除氧化物层的步骤是在包含氢氟酸的浴中进行化学脱氧的步骤。这种实施方式是快速和简单的,全部硅氧化物层被一次去除,无需特别的预防措施。
本发明的第二方面涉及一种光伏电池,其具有根据本发明第一方面实现的掺杂。
本发明的最后方面涉及一种太阳能电池板,其包括至少一个根据本发明第二方面的光伏电池。
附图说明
通过阅读参照附图仅以举例而非限制性方式给出的以下本发明实施方式的详细描述,本发明的其它特征和优点将变得明显,其中:
-图1表示根据本发明方法的第一步骤期间的硅片的剖面图;
-图2表示根据本发明方法的第二步骤期间的图1硅片的剖面图;
-图3表示根据本发明方法的第三步骤期间的图1硅片的剖面图。
具体实施方式
在部分掺杂的硅片上硅氧化物的生长被描述于以下的Biermann,E.的出版物中:“SiliconOxidationRateDependenceonDopantPile-up”,SolidStateDeviceResearchConference,1989.ESSDERC’89.19thEuropean,vol.,no.,pp.49,52,11-14,1989年9月。
摘要可见于以下URL:
http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=5436671&isnum ber=5436370
图1表示在根据本发明方法的第一步骤时的硅片的剖面视图。
这个第一步骤在于用第一化学物质掺杂硅片的表面10的第一部分11。所使用的掺杂方法是等离子体浸渍掺杂P1,就象例如在文件WO2012168575A2中所描述的。为了产生第一部分掺杂,硅片被置于等离子体室20中且掩膜30被应用在硅片的表面10上。此掩膜30包括开口31和实体部分32,其目的在于使得在等离子体室20中产生的等离子体仅浸渍对着掩膜30的开口31的硅片的笫一部分11。为了植入在室20中电离的第一化学物质,将电压施加在硅片上,以便电场驱使笫一化学物质的离子植入到硅片的笫一部分11中,所述笫一部分11由于片30的开口31而保持自由,正如由箭头所示出的。
如图1所示,硅片因而用第一化学物质在硅片的第一部分11上被掺杂。
图2表示根据本发明方法的第二步骤,在该步骤的过程中,氧化物层40在部分掺杂的硅片的表面10上形成。由于表面10具有掺杂的第一部分11,因此这个表面10的性能是异质的,尤其是在与氧的反应性方面。实际上,在笫一部分11上的氧化物的产生比在硅片表面10的其余部分上要更快速。
该方法的第二步骤包括将表面10暴露在一定温度下在外壳50中的氧气O2中,以加速二氧化硅在表面10上的生长。当在硅片的表面10上实现氧化物层40的这种产生时,该生长因而在掺杂的第一部分11的位置处比在硅片表面10的其余部分上更为快速。本申请人发现,如果例如用硼或磷实施第一掺杂,氧化物层40的厚度在掺杂的第一部分11的位置处比在表面10的其余部分上要大二至三倍。
产生氧化物层40的步骤在时间、温度和氧气流量方面是受控的,以得到氧化物层40,所述氧化物层40在掺杂的第一部分11的位置处具有10nm到60nm的第一厚度E1,以及在表面10的其余部分处具有4nm到20nm的第二厚度E2。如图2所示,在掺杂的第一部分11和表面10的其余部分之间的过渡位置处,氧化物层40的厚度从大的第一厚度逐渐过渡到薄的第二厚度。
为了提高利用硅片制造的光伏电池的效力,应当利用一定温度下的活化退火来活化掺杂的第一部分11,并且巧妙的实施方式在于在一定温度下的活化退火步骤时结合用于产生氧化物层40的步骤。
图3表示根据本发明方法的第三步骤。第二掺杂穿过氧化物层40直接在氧化的硅片上实施。为此,可在室20中实施新的等离子体浸渍P2,但在硅片上没有掩膜,这是因为本发明的方法使用氧化物层40作为掩膜。通过向硅片施加电压也在室20中产生电场,使得在等离子体室20中的等离子体中存在的离子被投射到硅片上,正如箭头所示出的。重要的是要确保:第二掺杂仅仅到达硅片表面10的表面10的其余部分的一部分上,而不到达掺杂的第一部分11,也不到达与第一部分11紧邻的表面10的部分。为此,第二掺杂的参数如施加到硅片的电压、前体气体的流量、电离电流以及等离子体室20中存在的压力以如下方式被控制,所述方式使得第二掺杂穿过薄厚度位置处的氧化物层40,而不穿过大厚度的氧化物层40。以上提及的参数控制使得获得的第二掺杂的渗透深度大于氧化物层40的第二厚度,但小于氧化物层40的第一厚度。第二掺杂因而:
-被严格限制在与掺杂的第一部分11相对应的氧化物层40处以及它们的紧邻位置处,并且
-在表面10的其余部分上完全穿过氧化物层40,并且渗透到硅片的一部分上。
如图3的虚线所示,在第二掺杂步骤结束时,硅片具有在第一掺杂过程中掺杂的第一部分11,以及在第二掺杂过程中掺杂的第二部分12,这些部分通过未掺杂的第三部分隔开。上面描述的方法使得能够获得自动与第一掺杂对齐的第二掺杂,而在掺杂的部分之间没有任何重叠也没有任何覆盖。
本发明方法然后可包括在于去除氧化物层40的步骤。可例如通过例如借助于在氢氟酸浴中的浸渍(氧化物层40在通过该浴时被完全溶解)的化学脱氧来实施这种操作。这种在浴中通过的操作是实施简单的,这是因为使硅片浸渍超过完全溶解所需的最短时间就是足够的,同时确保酸浓度是足够的。在进入到制造方法的随后步骤之前,简单的沥水和干燥然后就是足够的。
而且,为了确保使用硅片制得的光伏电池的良好效力,可在一定温度下实施第二掺杂的活化退火。
本发明方法因而使得能够将两个活化退火步骤分开,以使得所选的温度完全适合于要被活化的每种掺杂物质。
本发明的优选实施方式在于利用需要在第一温度下的第一活化退火的第一种化学物质实施第一掺杂,以及利用需要在比第一温度低的第二温度下的第二活化退火的第二种化学物质实施第二掺杂。
这种实施方式使得能够在第一退火的过程中获益于较高的温度以快速形成氧化物,并且在第二活化退火的过程中不对掺杂的第一部分的活化起作用,这是因为还未达到它们的活化温度。
下面描述用于制造光伏电池的方法的实例:
1-硅片的结构化/抛光(例如,在5μm-15μm的范围内结构化并且在5μm-15μm的范围内抛光);
2-通过在后面上的硼掩膜植入的第一掺杂;
3-第一掺杂的活化退火和硅片的氧化;
在此步骤的过程中,可在大约950℃的温度下使硅片退火,并且在此退火的过程中,将硅片暴露于氧中17分钟将导致在硅片的未掺杂部分上大约10nm厚度的氧化物层生长,这依照了从以下出版物获取的等式和常数:B.E.Deal“Semiconductormaterialsandprocesstechnologyhandbook:forverylargescaleintegration(VLSI)andultralargescaleintegration(ULSI)”,由GaryE.McGuire出版(第48-57页)。在掺杂的部分上的氧化物层将是大约20-30nm。
4-通过在前面和后面上的完全表面植入的磷第二掺杂;
应用于后面的第二掺杂步骤因而可通过等离子体浸渍来实施,施加到硅片的电压为1kV-20kV,室中的压力为10-2-10-7毫巴,并且电离电流为200mA,以穿过与在第一掺杂过程中未掺杂的部分相对应的10nm的氧化物层,而不穿过与在第一掺杂过程中掺杂的部分相对应的20-30nm的氧化物层。
5-在浓度为0.5-20%的氢氟酸浴中在1-120秒的持续时间内去除氧化物层;
6-在大约850℃下在10-60分钟期间的第二掺杂的活化退火/氧化;
7-在后面上沉积钝化/绝缘层(例如厚度为20nm-220nm的Si3N4层);
8-在前面上沉积钝化/抗反射层(例如厚度为50-90nm的Si3N4)。
9-通过丝网印刷和退火接触杆体(doigts)(带油银浆在杆体上并且无油银浆在集电极中,在750℃-950℃的温度下在1-60秒期间退火)。
SiO2氧化物层的厚度的测量可使用椭圆光度法或者通过使用SIMS(二次离子质谱)分析来测量,其中SIMS方法还使得能够获得掺杂的渗透深度。相反,为了验证一部分的硅片确实被掺杂,电导率的测定使得能够验证第二掺杂已确实穿过氧化物层到达硅片,并且在掺杂的第一部分和掺杂的第二部分之间确实存在未掺杂的区域,而这是本发明的目的。
可以理解,可将对于本领域技术人员来说显而易见的各种改变和/或改进应用于在本说明书中描述的本发明的各种实施方式中,而不脱离由所附权利要求限定的本发明的范围。

Claims (13)

1.用于制造光伏电池的硅片的掺杂方法,该方法包括如下步骤,所述步骤在于:
-对硅片的表面(10)的至少一个第一部分(11)实施第一掺杂,
-在部分掺杂的表面(10)上形成氧化物层(40),
-穿过该氧化物层(40)实施第二掺杂,以掺杂硅片的表面(10)的另外部分(12)。
2.根据上一个权利要求的掺杂方法,其中在于形成氧化物层(40)的步骤被包括在掺杂的第一部分(11)的活化退火步骤中。
3.根据上述权利要求之一的掺杂方法,其中在于形成氧化物层(40)的步骤包括在富氧气氛下加热的步骤。
4.根据上述权利要求之一的掺杂方法,其中在于实施第二掺杂的步骤是在于在预定渗透深度(P)上实施掺杂的步骤。
5.根据上一个权利要求的掺杂方法,
-其中在于形成氧化物层(40)的步骤是以下这样的步骤:该步骤导致形成与掺杂的第一部分相对应的第一氧化物厚度(E1),以及在该表面(10)的其余部分上小于第一氧化物厚度(E1)的第二氧化物厚度(E2),
-并且其中渗透深度(P)在第一氧化物厚度(E1)和第二氧化物厚度(E2)之间。
6.根据上述权利要求之一的掺杂方法,其中在于实施第一掺杂的步骤和/或在于实施第二掺杂的步骤通过等离子体浸渍实现。
7.根据上述权利要求之一的掺杂方法,其中在于实施第二掺杂的步骤之后是第二掺杂的活化退火步骤。
8.根据上述权利要求之一的掺杂方法,其中:
-在于实施第一掺杂的步骤是利用需要在第一温度下活化退火的第一种物质掺杂硅的步骤,
-在于实施第二掺杂的步骤是利用需要在低于第一温度的第二温度下活化退火的第二种物质掺杂硅的步骤。
9.根据上一个权利要求的掺杂方法,其中
-在于实施第一掺杂的步骤是利用硼掺杂硅的步骤,
-在于实施第二掺杂的步骤是利用磷掺杂硅的步骤。
10.根据上述权利要求之一的掺杂方法,其中在于实施第二掺杂的步骤之后是在于去除氧化物层(40)的步骤。
11.根据上一个权利要求的掺杂方法,其中在于去除氧化物层(40)的步骤是在包含氢氟酸的浴中进行化学脱氧的步骤。
12.光伏电池,其具有根据上述权利要求之一的方法实现的掺杂。
13.太阳能电池板,其包括至少一个根据上一个权利要求的光伏电池。
CN201480017013.8A 2013-03-20 2014-03-20 掺杂硅片的方法 Pending CN105580110A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1300650 2013-03-20
FR1300650A FR3003687B1 (fr) 2013-03-20 2013-03-20 Procede de dopage de plaques de silicium
PCT/EP2014/055621 WO2014147185A1 (fr) 2013-03-20 2014-03-20 Procede de dopage de plaques de silicium

Publications (1)

Publication Number Publication Date
CN105580110A true CN105580110A (zh) 2016-05-11

Family

ID=48692556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480017013.8A Pending CN105580110A (zh) 2013-03-20 2014-03-20 掺杂硅片的方法

Country Status (7)

Country Link
US (2) US20160204299A1 (zh)
EP (1) EP2976782A1 (zh)
JP (1) JP2016520996A (zh)
KR (1) KR20150133739A (zh)
CN (1) CN105580110A (zh)
FR (1) FR3003687B1 (zh)
WO (1) WO2014147185A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101680036B1 (ko) * 2015-07-07 2016-12-12 엘지전자 주식회사 태양 전지 및 이의 제조 방법
CN110190153B (zh) * 2019-05-31 2021-05-04 江苏顺风光电科技有限公司 高效选择性发射极太阳能电池扩散工艺

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2321772A1 (fr) * 1975-08-22 1977-03-18 Siemens Ag Procede pour fabriquer un circuit integre comportant un transistor a effet de champ a jonction et un transistor a effet de champ mis complementaire
US4131488A (en) * 1975-12-31 1978-12-26 Motorola, Inc. Method of semiconductor solar energy device fabrication
JPS59155164A (ja) * 1983-02-24 1984-09-04 Toshiba Corp 半導体装置の製造方法
US4729964A (en) * 1985-04-15 1988-03-08 Hitachi, Ltd. Method of forming twin doped regions of the same depth by high energy implant
US5037767A (en) * 1985-03-13 1991-08-06 U.S. Philips Corporation Method of manufacturing a semiconductor device by ion implantation through an ion-sensitive resist
CN102292818A (zh) * 2009-03-11 2011-12-21 Lg电子株式会社 太阳能电池及其制造方法、以及形成杂质区的方法
CN102760791A (zh) * 2011-04-29 2012-10-31 三星Sdi株式会社 形成掺杂区的方法、太阳能电池及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402448B2 (en) * 2003-01-31 2008-07-22 Bp Corporation North America Inc. Photovoltaic cell and production thereof
US7517709B1 (en) * 2007-11-16 2009-04-14 Applied Materials, Inc. Method of forming backside point contact structures for silicon solar cells
US20090227095A1 (en) * 2008-03-05 2009-09-10 Nicholas Bateman Counterdoping for solar cells
KR20110042053A (ko) * 2008-06-11 2011-04-22 솔라 임플란트 테크놀로지스 아이엔씨. 주입을 이용한 솔라 셀-선택 에미터의 형성 및 어닐링 방법
US9076914B2 (en) * 2009-04-08 2015-07-07 Varian Semiconductor Equipment Associates, Inc. Techniques for processing a substrate
JP2011233656A (ja) * 2010-04-27 2011-11-17 Sharp Corp 半導体装置の製造方法
FR2976400B1 (fr) 2011-06-09 2013-12-20 Ion Beam Services Machine d'implantation ionique en mode immersion plasma pour procede basse pression.
JP5933198B2 (ja) * 2011-06-30 2016-06-08 株式会社アルバック 結晶太陽電池の製造方法
US8697559B2 (en) * 2011-07-07 2014-04-15 Varian Semiconductor Equipment Associates, Inc. Use of ion beam tails to manufacture a workpiece

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2321772A1 (fr) * 1975-08-22 1977-03-18 Siemens Ag Procede pour fabriquer un circuit integre comportant un transistor a effet de champ a jonction et un transistor a effet de champ mis complementaire
US4131488A (en) * 1975-12-31 1978-12-26 Motorola, Inc. Method of semiconductor solar energy device fabrication
JPS59155164A (ja) * 1983-02-24 1984-09-04 Toshiba Corp 半導体装置の製造方法
US5037767A (en) * 1985-03-13 1991-08-06 U.S. Philips Corporation Method of manufacturing a semiconductor device by ion implantation through an ion-sensitive resist
US4729964A (en) * 1985-04-15 1988-03-08 Hitachi, Ltd. Method of forming twin doped regions of the same depth by high energy implant
CN102292818A (zh) * 2009-03-11 2011-12-21 Lg电子株式会社 太阳能电池及其制造方法、以及形成杂质区的方法
CN102760791A (zh) * 2011-04-29 2012-10-31 三星Sdi株式会社 形成掺杂区的方法、太阳能电池及其制造方法

Also Published As

Publication number Publication date
US20160204299A1 (en) 2016-07-14
US20190164761A1 (en) 2019-05-30
FR3003687A1 (fr) 2014-09-26
KR20150133739A (ko) 2015-11-30
FR3003687B1 (fr) 2015-07-17
JP2016520996A (ja) 2016-07-14
WO2014147185A1 (fr) 2014-09-25
EP2976782A1 (fr) 2016-01-27

Similar Documents

Publication Publication Date Title
TWI515916B (zh) 交指式背接點光伏打電池之製造方法
US8445312B2 (en) Method of manufacturing crystalline silicon solar cells using co diffusion of Boron and Phosphorus
TWI601303B (zh) 薄矽太陽能電池的金屬箔輔助製造
TWI389322B (zh) 具有差異性摻雜之太陽能電池的製造方法
US20090205705A1 (en) Method for Fabricating a Semiconductor Component With a Specifically Doped Surface Region Using Out-Diffusion, and Corresponding Semiconductor Component
CN111133589B (zh) 掺杂剂增强的太阳能电池及其制造方法
JP2014527297A (ja) 異なってドープされた領域のパターンの形成方法
JP2010074126A (ja) 相違性ドーピングソーラバッテリのワンステップ拡散製造方法
KR20150105369A (ko) 기판에 보론 도핑 영역을 제공하는 방법 및 이러한 기판을 이용한 태양 전지
JP6681878B2 (ja) 光電変換素子および光電変換素子の製造方法
TW201532298A (zh) 使用自對準植入體及覆蓋體之太陽能電池射極區之製備
CN105304730A (zh) 一种具有背钝化膜的mwt电池及其制备方法
Ferrada et al. Interface analysis of Ag/n‐type Si contacts in n‐type PERT solar cells
CN105580110A (zh) 掺杂硅片的方法
CN102800741B (zh) 背接触晶体硅太阳能电池片制造方法
JP2004281569A (ja) 太陽電池素子の製造方法
Kim et al. Laser etch back process to fabricate highly efficient selective emitter c-Si solar cells
USH2207H1 (en) Additional post-glass-removal processes for enhanced cell efficiency in the production of solar cells
TWI578560B (zh) 光伏電力裝置之製造方法
CN101771103A (zh) 二段式太阳能电池的制造方法
US20140366938A1 (en) Wafer solar cell and solar cell production method
Rohatgi et al. Pushing the efficiency limit of low-cost, industrially relevant Si solar cells to> 22.5% by advancing cell structures and technology innovations
CN104425654B (zh) 蚀刻方法
US9640678B2 (en) Method for producing the rear contact layer for CdTe thin-film solar cells
KR20140026670A (ko) 후면전극형 태양전지 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160511

RJ01 Rejection of invention patent application after publication