JP6681878B2 - 光電変換素子および光電変換素子の製造方法 - Google Patents
光電変換素子および光電変換素子の製造方法 Download PDFInfo
- Publication number
- JP6681878B2 JP6681878B2 JP2017506476A JP2017506476A JP6681878B2 JP 6681878 B2 JP6681878 B2 JP 6681878B2 JP 2017506476 A JP2017506476 A JP 2017506476A JP 2017506476 A JP2017506476 A JP 2017506476A JP 6681878 B2 JP6681878 B2 JP 6681878B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- type amorphous
- conductivity type
- type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 58
- 238000000034 method Methods 0.000 title claims description 48
- 238000006243 chemical reaction Methods 0.000 title claims description 42
- 239000004065 semiconductor Substances 0.000 claims description 175
- 239000000758 substrate Substances 0.000 claims description 77
- 229910052709 silver Inorganic materials 0.000 claims description 71
- 239000004332 silver Substances 0.000 claims description 59
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 56
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 10
- 239000010936 titanium Substances 0.000 claims description 8
- 238000007747 plating Methods 0.000 claims description 5
- 238000007740 vapor deposition Methods 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229920001296 polysiloxane Polymers 0.000 claims description 2
- 239000010408 film Substances 0.000 description 128
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 58
- 239000012535 impurity Substances 0.000 description 40
- 238000009792 diffusion process Methods 0.000 description 27
- 238000005530 etching Methods 0.000 description 14
- 239000007789 gas Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 3
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
- H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
- H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
- H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Energy (AREA)
- Manufacturing & Machinery (AREA)
- Photovoltaic Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、光電変換素子および光電変換素子の製造方法に関する。
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。なかでも、現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の主面である受光面と受光面の反対側の主面である裏面とにそれぞれ電極が形成された両面電極型太陽電池であるが、裏面のみに電極を形成した裏面接合型太陽電池の開発も進められている（たとえば特許文献１参照）。
図２８に、特許文献１に記載の裏面接合型太陽電池の模式的な断面図を示す。図２８に示される裏面接合型太陽電池は、半導体基板１１１の受光面上に、ｉ型非晶質半導体層１１９、ｎ型非晶質半導体層１２０、および絶縁層１２４が順次積層された構成を有する。
半導体基板１１１の裏面のｎ側電極１１６に対応する領域においては、半導体基板１１１上に、ｉ型非晶質半導体層１１２、ｎ型非晶質半導体層１１４、絶縁層１２１、およびｎ側電極１１６が順次積層されている。また、ｉ型非晶質半導体層１１２とｎ型非晶質半導体層１１４との積層体からＩＮ積層体１２２が構成されており、絶縁層１２１を貫通する穴を通してｎ型非晶質半導体層１１４とｎ側電極１１６とが接続されている。
半導体基板１１１の裏面のｐ側電極１１７に対応する領域においては、半導体基板１１１上に、ｉ型非晶質半導体層１１３、ｐ型非晶質半導体層１１５、およびｐ側電極１１７が順次積層されている。また、ｉ型非晶質半導体層１１３とｐ型非晶質半導体層１１５との積層体からＩＰ積層体１２３が構成されている。
ｎ側電極１１６およびｐ側電極１１７は、それぞれ、第１導電層１１６ａ，１１７ａ、第２導電層１１６ｂ，１１７ｂ、第３導電層１１６ｃ，１１７ｃおよび第４導電層１１６ｄ，１１７ｄがこの順に積層されることによって構成されている。
図２９に、図２８に示される裏面接合型太陽電池の製造方法のフローチャートを示す。以下、図２９を参照して、図２８に示される裏面接合型太陽電池の製造方法について説明する。まず、ステップＳ１ａにおいて、半導体基板１１１の受光面および裏面をそれぞれ洗浄する。
次に、ステップＳ２ａにおいて、半導体基板１１１の受光面上にｉ型非晶質半導体層１１９とｎ型非晶質半導体層１２０とを形成するとともに、半導体基板１１１の裏面上にｉ型非晶質半導体層１１２とｎ型非晶質半導体層１１４とを形成する。
次に、ステップＳ３ａにおいて、ｎ型非晶質半導体層１２０上に酸化シリコン、窒化シリコンまたは酸窒化シリコンからなる絶縁層１２４を形成するとともに、ｎ型非晶質半導体層１１４上に酸化シリコン、窒化シリコンまたは酸窒化シリコンからなる絶縁層１２１を形成する。
次に、ステップＳ４ａにおいて、絶縁層１２１を酸性のエッチング液を用いてエッチングすることにより、絶縁層１２１の一部分を除去する。
次に、ステップＳ５ａにおいて、ステップＳ４ａにおいてパターニングした絶縁層１２１をマスクとして用いて、ｉ型非晶質半導体層１１２とｎ型非晶質半導体層１１４とをアルカリ性のエッチング液を用いてエッチングすることにより、ｉ型非晶質半導体層１１２およびｎ型非晶質半導体層１１４の絶縁層１２１により覆われている部分以外の部分を除去する。
次に、ステップＳ６ａにおいて、半導体基板１１１の裏面を覆うように、ｉ型非晶質半導体層１１３とｐ型非晶質半導体層１１５とをこの順序で形成する。
次に、ステップＳ７ａにおいて、ｉ型非晶質半導体層１１３およびｐ型非晶質半導体層１１５の絶縁層１２１上に位置している部分の一部分をアルカリ性のエッチング液を用いてエッチングする。
次に、ステップＳ８ａにおいて、バッファードフッ酸をエッチング液として用いたエッチングにより絶縁層１２１をエッチングする。
最後に、ステップＳ９ａにおいて、ＩＮ積層体１２２上にｎ側電極１１６を形成し、ＩＰ積層体１２３上にｐ側電極１１７を形成することによって、図２８に示される裏面接合型太陽電池が製造される。具体的には、ｎ側電極１１６およびｐ側電極１１７は、以下のように形成される。まず、ＴＣＯからなる第１導電層１１６ａ，１１７ａ、およびＣｕなどの金属や合金からなる第２導電層１１６ｂ，１１７ｂをスパッタリング法等の薄膜形成法によりこの順序で形成する。次に、第１導電層１１６ａ，１１７ａおよび第２導電層１１６ｂ，１１７ｂをフォトリソグラフィー法などにより分断する。その後、Ｃｕからなる第３導電層１１６ｃ，１１７ｃ、およびＳｎからなる第４導電層１１６ｄ，１１７ｄをめっきにより形成することによって、ｎ側電極１１６およびｐ側電極１１７が形成される（特許文献１の段落［００５６］〜［００５８］）。
しかしながら、特許文献１に記載の裏面接合型太陽電池のｎ側電極１１６およびｐ側電極１１７はそれぞれｎ型非晶質半導体層１１４およびｐ型非晶質半導体層１１５に対するコンタクト抵抗が高かったため、その改善が要望されていた。
ここで開示された実施形態は、第１導電型または第２導電型の半導体基板と、半導体基板の第１主面の面上の第１導電型領域および第２導電型領域と、第１導電型領域上の第１電極と、第２導電型領域上の第２電極と、を備え、第１電極が、銀と、シリコンとを含み、第１電極は、半導体基板から離れるにしたがってシリコンの濃度が減少する部分を含み、第１導電型領域は、第１導電型非晶質シリコン膜を含み、第２導電型領域は、第２導電型非晶質シリコン膜を含み、第１電極が第１導電型非晶質シリコン膜に接している光電変換素子である。
ここで開示された実施形態によれば、電極のコンタクト抵抗を低減することができる。
以下、ここで開示される実施形態の光電変換素子の一例としての実施形態のヘテロ接合型バックコンタクトセルについて説明する。なお、実施形態の説明に用いられる図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
［実施形態１］
＜ヘテロ接合型バックコンタクトセルの構造＞
図１に、実施形態１のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施形態１のヘテロ接合型バックコンタクトセルは、半導体基板１と、半導体基板１の受光面となる第２の主面１ａとは反対側の裏面となる第１の主面１ｂ上の第１のｉ型非晶質半導体膜２および第２のｉ型非晶質半導体膜４と、第１のｉ型非晶質半導体膜２上の第１導電型非晶質半導体膜３と、第２のｉ型非晶質半導体膜４上の第２導電型非晶質半導体膜５と、第１導電型非晶質半導体膜３に接する第１電極７と、第２導電型非晶質半導体膜５に接する第２電極８とを備えている。
＜ヘテロ接合型バックコンタクトセルの構造＞
図１に、実施形態１のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施形態１のヘテロ接合型バックコンタクトセルは、半導体基板１と、半導体基板１の受光面となる第２の主面１ａとは反対側の裏面となる第１の主面１ｂ上の第１のｉ型非晶質半導体膜２および第２のｉ型非晶質半導体膜４と、第１のｉ型非晶質半導体膜２上の第１導電型非晶質半導体膜３と、第２のｉ型非晶質半導体膜４上の第２導電型非晶質半導体膜５と、第１導電型非晶質半導体膜３に接する第１電極７と、第２導電型非晶質半導体膜５に接する第２電極８とを備えている。
本実施形態において、半導体基板１はｎ型単結晶シリコン基板であり、第１のｉ型非晶質半導体膜２および第２のｉ型非晶質半導体膜４はそれぞれｉ型非晶質シリコン膜であり、第１導電型非晶質半導体膜３はｐ型非晶質シリコン膜であり、第２導電型非晶質半導体膜５はｎ型非晶質シリコン膜である。
実施形態１のヘテロ接合型バックコンタクトセルにおいては、第１電極７および第２電極８がそれぞれ銀（Ａｇ）とシリコン（Ｓｉ）とを含んでいる。
なお、本実施形態において、「ｉ型」は、完全な真性の状態だけでなく、十分に低濃度（ｎ型不純物濃度が１×１０15個／ｃｍ3未満、かつｐ型不純物濃度が１×１０15個／ｃｍ3未満）であればｎ型またはｐ型の不純物が混入された状態のものも含む意味である。また、本実施形態において、「ｎ型」は、ｎ型不純物濃度が１×１０15個／ｃｍ3以上の状態を意味し、「ｐ型」は、ｐ型不純物濃度が１×１０15個／ｃｍ3以上の状態を意味する。ｎ型不純物濃度およびｐ型不純物濃度は、たとえば二次イオン質量分析（ＳＩＭＳ）によって測定することができる。
また、本実施形態において、「非晶質シリコン」には、シリコン原子の未結合手が水素で終端されていない非晶質シリコンだけでなく、水素化非晶質シリコンなどのシリコン原子の未結合手が水素等で終端されたものも含まれるものとする。
＜ヘテロ接合型バックコンタクトセルの製造方法＞
以下、図２〜図１０の模式的断面図を参照して、実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。
以下、図２〜図１０の模式的断面図を参照して、実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。
まず、図２に示すように、半導体基板１の受光面となる第２の主面１ａに凹凸形状を形成する。第２の主面１ａの凹凸形状は、たとえば、半導体基板１の第２の主面１ａをテクスチャエッチングすることにより形成することができる。なお、半導体基板１の第２の主面１ａ上には誘電体膜が形成されてもよい。
次に、図３に示すように、半導体基板１の第１の主面１ｂの全面に接するように第１のｉ型非晶質半導体膜２を形成し、その後、第１のｉ型非晶質半導体膜２の全面に接するように第１導電型非晶質半導体膜３を形成する。第１のｉ型非晶質半導体膜２および第１導電型非晶質半導体膜３の形成方法は特に限定されないが、たとえばプラズマＣＶＤ（Chemical Vapor Deposition）法を用いることができる。
次に、図４に示すように、第１導電型非晶質半導体膜３上に、第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３との積層体である第１の積層体５１を厚さ方向にエッチングする箇所に開口部を有するエッチングマスク３１を形成する。
次に、図５に示すように、エッチングマスク３１をマスクとして、第１の積層体５１を厚さ方向にエッチングすることによって、半導体基板１の第１の主面１ｂの一部を露出させる。その後、図６に示すように、エッチングマスク３１を除去する。
次に、図７に示すように、半導体基板１の露出面および第１の積層体５１を覆うように第２のｉ型非晶質半導体膜４を形成し、その後、第２のｉ型非晶質半導体膜４の全面に接するように第２導電型非晶質半導体膜５を形成する。第２のｉ型非晶質半導体膜４および第２導電型非晶質半導体膜５の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
次に、図８に示すように、半導体基板１の第１の主面１ｂ上の第２のｉ型非晶質半導体膜４と第２導電型非晶質半導体膜５との積層体である第２の積層体５２を残す部分にのみエッチングマスク３２を形成する。
次に、図９に示すように、エッチングマスク３２をマスクとして、第２の積層体５２の一部を厚さ方向にエッチングすることによって、第１導電型非晶質半導体膜３の一部を露出させる。
次に、図１０に示すように、第１導電型非晶質半導体膜３に接するように第１の銀層７ａを形成するとともに、第２導電型非晶質半導体膜５に接するように第２の銀層８ａを形成する。ここで、第１の銀層７ａおよび第２の銀層８ａはそれぞれ主成分（最も原子数の多い成分）としてＡｇを含む層であれば副成分（主成分よりも原子数の少ない成分）としてＡｇ以外の原子を含んでいてもよい。副成分は特に限定されないが、たとえば窒素（Ｎ）、酸素（Ｏ）および炭素（Ｃ）からなる群から選択される少なくとも１種の成分を挙げることができる。なお、第１の銀層７ａおよび第２の銀層８ａの形成方法は特に限定されないが、たとえば蒸着法などを用いることができる。また、第１の銀層７ａおよび第２の銀層８ａは、たとえば、蒸着法またはめっき法によって形成してもよい。すなわち、第１の銀層７ａおよび第２の銀層８ａは、それぞれ独立して、スパッタリング法、蒸着法およびめっき法からなる群から選択された少なくとも１つの方法により形成することができる。
次に、第１導電型非晶質半導体膜３および第１の銀層７ａ、ならびに第２導電型非晶質半導体膜５および第２の銀層８ａを半導体基板１とともにアニールする。これにより、第１導電型非晶質半導体膜３から第１の銀層７ａにＳｉが移動して第１の銀層７ａにＳｉが取り込まれて第１電極７が形成される。また、第２導電型非晶質半導体膜５から第２の銀層８ａにＳｉが移動して第２の銀層８ａにＳｉが取り込まれて第２電極８が形成される。以上により、実施形態１のヘテロ接合型バックコンタクトセルが完成する。ここで、第１電極７および第２電極８の少なくとも一方の電極の厚さが２０μｍ以下であることが好ましく、１０μｍ以下であることがより好ましい。第１電極７および第２電極８の少なくとも一方の電極の厚さが２０μｍ以下である場合には電極の厚さに起因する熱変形の応力を抑制することができ、第１電極７および第２電極８の少なくとも一方の電極の厚さが１０μｍ以下である場合には、電極が薄いことによって電流経路が短くなるため、電極を低抵抗とすることができる。また、第１電極７および第２電極８の少なくとも一方の電極の厚さは１μｍ以上であることが好ましい。第１電極７および第２電極８の少なくとも一方の電極の厚さが１μｍ以上である場合には、電極の厚さが薄すぎることによって銀の結晶成長が悪化して電極が高抵抗になるのを抑制することができる。
なお、第１導電型非晶質半導体膜３および第２導電型非晶質半導体膜５からそれぞれ第１の銀層７ａおよび第２の銀層８ａにＳｉが移動する理由は不明であるが、たとえば加熱温度、時間および雰囲気などのアニール条件を適宜調整することによって、第１導電型非晶質半導体膜３および第２導電型非晶質半導体膜５の結晶化を抑制しつつ、ＡｇとＳｉとを含む第１電極７および第２電極８を形成できることが確認されている。第１導電型非晶質半導体膜３および第２導電型非晶質半導体膜５の結晶化を抑制しつつ、ＡｇとＳｉとを含む第１電極７および第２電極８を形成するための好適なアニール条件としては、たとえば、５０℃以上３００℃以下の温度で１０分以上６０分以下アニールする条件が挙げられる。銀ペーストを塗布した後に焼成することにより第１電極７および第２電極８を形成する場合には、銀ペーストから銀電極を形成するための焼成温度が高すぎて、第１導電型非晶質半導体膜３および第２導電型非晶質半導体膜５等の非晶質半導体膜が結晶化し得る。一方、本実施形態においては、スパッタリング法、蒸着法およびめっき法からなる群から選択された少なくとも１つの方法により第１の銀層７ａおよび第２の銀層８ａを形成した後に、第１の銀層７ａおよび第２の銀層８ａをアニールすることによって、銀ペーストの焼成温度よりも低いアニール温度で第１電極７および第２電極８を形成することができる。これにより、本実施形態においては、第１導電型非晶質半導体膜３および第２導電型非晶質半導体膜５等の非晶質半導体膜の結晶化を抑制して電極として機能する第１電極７および第２電極８を形成することができるとともに、第１導電型非晶質半導体膜３および第２導電型非晶質半導体膜５等の非晶質半導体膜および半導体基板１への熱ダメージも低減することができる。
図１１に実施形態１のヘテロ接合型バックコンタクトセルの断面の透過型電子顕微鏡（ＴＥＭ）写真を示し、図１２にエネルギ分散型Ｘ線分光法（ＥＤＸ）による成分の濃度［原子％］とｃ−ＳｉからＡｇ側への距離［μｍ］との関係を示している。なお、図１１および図１２において、ｃ−Ｓｉがｎ型単結晶シリコン基板を示し、ａ−Ｓｉが非晶質シリコン膜を示し、Ａｇが電極を示している。
ここで、図１２に示す結果から明らかなように、電極中にＳｉが存在していることを確認することができる。また、電極には、主成分としてのＡｇ以外にも、副成分としてＮおよびＯも含まれていることが確認されている。
図１３に、実施形態１のヘテロ接合型バックコンタクトセルの構造とＳｉ濃度との関係の一例を模式的に示す。図１３（ａ）に実施形態１のヘテロ接合型バックコンタクトセルの断面構造を模式的に示す図であり、図１３（ｂ）にＳｉ濃度の分布の一例を示す。
図１３（ａ）および図１３（ｂ）に示す例においては、Ｓｉ濃度は、非晶質シリコン膜と電極との界面から電極側に進むにしたがって指数関数的に減少している。
＜課題解決のメカニズム＞
実施形態１のヘテロ接合型バックコンタクトセルにおいては、第１導電型非晶質半導体膜３に対する第１電極７のコンタクト抵抗および第２導電型非晶質半導体膜５に対する第１電極７のコンタクト抵抗を、それぞれ、特許文献１のｎ型非晶質半導体層１１４に対するｎ側電極１１６のコンタクト抵抗およびｐ型非晶質半導体層１１５に対するｐ側電極１１７のコンタクト抵抗と比べて低減することができ、特性を向上することができることが確認されている。
実施形態１のヘテロ接合型バックコンタクトセルにおいては、第１導電型非晶質半導体膜３に対する第１電極７のコンタクト抵抗および第２導電型非晶質半導体膜５に対する第１電極７のコンタクト抵抗を、それぞれ、特許文献１のｎ型非晶質半導体層１１４に対するｎ側電極１１６のコンタクト抵抗およびｐ型非晶質半導体層１１５に対するｐ側電極１１７のコンタクト抵抗と比べて低減することができ、特性を向上することができることが確認されている。
これは、実施形態１のヘテロ接合型バックコンタクトセルにおいては、第１導電型非晶質半導体膜３（ｐ型非晶質シリコン膜）に接する第１電極７と、第２導電型非晶質半導体膜５（ｎ型非晶質シリコン膜）に接する第２電極８とにはそれぞれＡｇとＳｉとを含む電極が用いられているが、特許文献１のｎ側電極１１６およびｐ側電極１１７にはそれぞれＡｇとＳｉとを含む電極が用いられていないことによるものと考えられる。
＜変形例＞
なお、上記においては、半導体基板１の導電型がｎ型である場合について説明したが、半導体基板１の導電型はｐ型であってもよい。
なお、上記においては、半導体基板１の導電型がｎ型である場合について説明したが、半導体基板１の導電型はｐ型であってもよい。
また、上記においては、第１導電型がｐ型であり、第２導電型がｎ型である場合について説明したが、第１導電型がｎ型であり、第２導電型がｐ型であってもよい。
また、上記においては、第１電極７および第２電極８の両方がＡｇとＳｉとを含む場合について説明したが、第１電極７または第２電極８のいずれか一方のみがＡｇとＳｉとを含んでいてもよい。また、上記においては、第１電極７および第２電極８のすべてがＡｇとＳｉとを含む場合について説明したが、第１電極７および第２電極８の少なくとも１つがＡｇとＳｉとを含んでいればよい。
［実施形態２］
図１４に、実施形態２のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。図１４に示すように、実施形態２のヘテロ接合型バックコンタクトセルは、第１電極７と第１導電型非晶質半導体膜３との間のすべての領域に第１の介在層９ａを備えているとともに、第２電極８と第２導電型非晶質半導体膜５との間のすべての領域に第２の介在層９ｂを備えていることを特徴としている。このように、第１導電型非晶質半導体膜３に対する第１電極７のコンタクト抵抗および第２導電型非晶質半導体膜５に対する第２電極８のコンタクト抵抗の上昇に大きく影響を与えない程度の第１の介在層９ａおよび第２の介在層９ｂを形成することもできる。
図１４に、実施形態２のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。図１４に示すように、実施形態２のヘテロ接合型バックコンタクトセルは、第１電極７と第１導電型非晶質半導体膜３との間のすべての領域に第１の介在層９ａを備えているとともに、第２電極８と第２導電型非晶質半導体膜５との間のすべての領域に第２の介在層９ｂを備えていることを特徴としている。このように、第１導電型非晶質半導体膜３に対する第１電極７のコンタクト抵抗および第２導電型非晶質半導体膜５に対する第２電極８のコンタクト抵抗の上昇に大きく影響を与えない程度の第１の介在層９ａおよび第２の介在層９ｂを形成することもできる。
第１の介在層９ａとしては、たとえば第１導電型非晶質半導体膜３から第１電極７にキャリアを取り出すことができる層を用いることができるが、なかでもチタン（Ｔｉ）層を用いることが好ましい。第１の介在層９ａとしてＴｉ層を用いた場合には、第１導電型非晶質半導体膜３と第１電極７との間の密着性を向上することができる。
また、第２の介在層９ｂとしては、たとえば第２導電型非晶質半導体膜５から第２電極８にキャリアを取り出すことができる層を用いることができ、なかでもＴｉ層を用いることが好ましい。第２の介在層９ｂとしてＴｉ層を用いた場合には、第２導電型非晶質半導体膜５と第２電極８との間の密着性を向上することができる。
なお、上記においては、第１の介在層９ａおよび第２の介在層９ｂの両方が存在する場合について説明したが、第１の介在層９ａまたは第２の介在層９ｂのいずれか一方のみが存在していてもよい。
実施形態２における上記以外の説明は実施形態１と同様であるため、その説明については繰り返さない。
［実施形態３］
図１５に、実施形態３のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。図１５に示すように、実施形態３のヘテロ接合型バックコンタクトセルは、第１の介在層９ａおよび第２の介在層９ｂがそれぞれアイランド状であることを特徴としている。
図１５に、実施形態３のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。図１５に示すように、実施形態３のヘテロ接合型バックコンタクトセルは、第１の介在層９ａおよび第２の介在層９ｂがそれぞれアイランド状であることを特徴としている。
実施形態３における上記以外の説明は実施形態１および実施形態２と同様であるため、その説明については繰り返さない。
［実施形態４］
図１６に、実施形態の光電変換素子の他の一例である実施形態４の裏面電極型太陽電池セルの模式的な断面図を示す。図１６に示すように、実施形態４の裏面電極型太陽電池セルは、ｎ型単結晶シリコン基板からなる半導体基板１と、半導体基板１の裏面となる第１主面１ｂ内に間隔を空けて設けられた、第１導電型不純物含有領域としてのｐ型不純物拡散領域６５と、第２導電型不純物含有領域としてのｎ型不純物拡散領域６３とを備えている。また、ｐ型不純物拡散領域６５に接してＡｇとＳｉとを含む第１電極７が設けられており、ｎ型不純物拡散領域６３に接してＡｇとＳｉとを含む第２電極８が設けられている。
図１６に、実施形態の光電変換素子の他の一例である実施形態４の裏面電極型太陽電池セルの模式的な断面図を示す。図１６に示すように、実施形態４の裏面電極型太陽電池セルは、ｎ型単結晶シリコン基板からなる半導体基板１と、半導体基板１の裏面となる第１主面１ｂ内に間隔を空けて設けられた、第１導電型不純物含有領域としてのｐ型不純物拡散領域６５と、第２導電型不純物含有領域としてのｎ型不純物拡散領域６３とを備えている。また、ｐ型不純物拡散領域６５に接してＡｇとＳｉとを含む第１電極７が設けられており、ｎ型不純物拡散領域６３に接してＡｇとＳｉとを含む第２電極８が設けられている。
また、半導体基板１の裏面となる第１主面１ｂには、たとえば酸化シリコン膜または窒化シリコン膜等の誘電体膜６７が設けられており、半導体基板１の受光面となる第２主面１ａのテクスチャ構造６８上にもたとえば酸化シリコン膜または窒化シリコン膜等の誘電体膜６９が設けられている。
以下、図１７〜図２６の模式的断面図を参照して、実施形態４の裏面電極型太陽電池セルの製造方法の一例について説明する。
まず、図１７に示すように、半導体基板１の第１主面１ｂおよび第２主面１ａのそれぞれの全面に拡散マスク６２を設置し、半導体基板１の第１主面１ｂの拡散抑制マスク６２の一部に開口部６１ａを設ける。なお、開口部６１ａの形成方法は、特に限定されず、たとえばフォトリソグラフィ等の方法を用いることができる。
次に、図１８に示すように、ｎ型不純物含有ガス６４を流すことによって、半導体基板１の第１主面１ｂの拡散抑制マスク６２の開口部６１ａから露出している半導体基板１の第１主面１ｂにｎ型不純物を拡散させてｎ型不純物拡散領域６３を形成する。なお、ｎ型不純物含有ガス６４としては、たとえばｎ型不純物であるリンを含むＰＯＣｌ3などを用いることができる。また、ｎ型不純物拡散領域６３は、半導体基板１よりもｎ型不純物濃度が高い領域であればよい。
次に、半導体基板１の第１主面１ｂおよび第２主面１ａの拡散抑制マスク６２を一旦すべて除去した後に、半導体基板１の第１主面１ｂおよび第２主面１ａのそれぞれの全面に拡散抑制マスク６２を再度設置し、図１９に示すように、半導体基板１の第１主面１ｂの拡散抑制マスク６２の一部に開口部６１ｂを設ける。
次に、図２０に示すように、ｐ型不純物含有ガス６６を流すことによって、半導体基板１の第１主面１ｂの拡散抑制マスク６２の開口部６１ｂから露出している半導体基板１の第１主面１ｂにｐ型不純物を拡散させてｐ型不純物拡散領域６５を形成する。
次に、図２１に示すように、半導体基板１の第２主面１ａおよび第１主面１ｂの拡散抑制マスク６２をすべて除去する。次に、図２２に示すように、半導体基板１の第１主面１ｂの全面に誘電体膜６７を形成する。
次に、図２３に示すように、半導体基板１の第２主面１ａをテクスチャエッチングすることによってテクスチャ構造６８を形成する。
次に、図２４に示すように、半導体基板１の第２主面１ａのテクスチャ構造６８上に誘電体膜６９を形成する。次に、図２５に示すように、半導体基板１の第１主面１ｂの誘電体膜６７の一部を除去することによってコンタクトホール７０，７１を形成する。なお、コンタクトホール７０，７１の形成方法は、特に限定されず、たとえばフォトリソグラフィ等の方法を用いることができる。
次に、図２６に示すように、コンタクトホール７１を通してｐ型不純物拡散領域６５に接する第１の銀層７ａを形成するとともに、コンタクトホール７０を通してｎ型不純物拡散領域６３に接する第２の銀層８ａを形成する。
その後、第１の銀層７ａおよび第２の銀層８ａを半導体基板１とともにアニールする。これにより、ｐ型不純物拡散領域６５から第１の銀層７ａにＳｉが移動して第１の銀層７ａにＳｉが取り込まれて第１電極７が形成され、ｎ型不純物拡散領域６３から第２の銀層８ａにＳｉが移動して第２の銀層８ａにＳｉが取り込まれて第２電極８が形成される。以上により、実施形態４の裏面電極型太陽電池セルが完成する。
実施形態４における上記以外の説明は、実施形態１〜実施形態３と同様であるため、その説明については繰り返さない。
［実施形態５］
図２７に、実施形態の光電変換素子の他の一例である実施形態５の両面電極型太陽電池セルの模式的な断面図を示す。図２７に示すように、実施形態５の両面電極型太陽電池セルは、ｐ型単結晶または多結晶シリコン基板からなる半導体基板１と、半導体基板１の裏面となる第１主面１ｂ内に設けられた第１導電型不純物含有領域としてのｐ型不純物拡散領域６５と、半導体基板１の受光面となる第２主面１ａ内に設けられた第２導電型不純物含有領域としてのｎ型不純物拡散領域６３とを備えている。また、ｐ型不純物拡散領域６５に接してＡｇとＳｉとを含む第１電極７が設けられており、ｎ型不純物拡散領域６３に接してＡｇとＳｉとを含む第２電極８が設けられている。なお、ｐ型不純物拡散領域６５は、たとえば、半導体基板１の第１主面１ｂ内にｐ型不純物を拡散することにより形成することができる。また、ｎ型不純物拡散領域６３は、たとえば、半導体基板１の第２主面１ａ内にｎ型不純物を拡散することにより形成することができる。
図２７に、実施形態の光電変換素子の他の一例である実施形態５の両面電極型太陽電池セルの模式的な断面図を示す。図２７に示すように、実施形態５の両面電極型太陽電池セルは、ｐ型単結晶または多結晶シリコン基板からなる半導体基板１と、半導体基板１の裏面となる第１主面１ｂ内に設けられた第１導電型不純物含有領域としてのｐ型不純物拡散領域６５と、半導体基板１の受光面となる第２主面１ａ内に設けられた第２導電型不純物含有領域としてのｎ型不純物拡散領域６３とを備えている。また、ｐ型不純物拡散領域６５に接してＡｇとＳｉとを含む第１電極７が設けられており、ｎ型不純物拡散領域６３に接してＡｇとＳｉとを含む第２電極８が設けられている。なお、ｐ型不純物拡散領域６５は、たとえば、半導体基板１の第１主面１ｂ内にｐ型不純物を拡散することにより形成することができる。また、ｎ型不純物拡散領域６３は、たとえば、半導体基板１の第２主面１ａ内にｎ型不純物を拡散することにより形成することができる。
実施形態５における上記以外の説明は、実施形態１〜実施形態４と同様であるため、その説明については繰り返さない。
［付記］
（１）ここで開示された実施形態は、第１導電型または第２導電型の半導体基板と、半導体基板の第１主面の面内または面上の第１導電型領域と、半導体基板の第１主面の面内若しくは面上、または第１主面とは異なる第２主面の面内若しくは面上の第２導電型領域と、第１導電型領域上の電極と、第２導電型領域上の電極とを備え、電極の少なくとも１つが、銀と、シリコンとを含む光電変換素子である。このような構成とすることにより、電極のコンタクト抵抗を低減することができる。
（１）ここで開示された実施形態は、第１導電型または第２導電型の半導体基板と、半導体基板の第１主面の面内または面上の第１導電型領域と、半導体基板の第１主面の面内若しくは面上、または第１主面とは異なる第２主面の面内若しくは面上の第２導電型領域と、第１導電型領域上の電極と、第２導電型領域上の電極とを備え、電極の少なくとも１つが、銀と、シリコンとを含む光電変換素子である。このような構成とすることにより、電極のコンタクト抵抗を低減することができる。
（２）ここで開示された実施形態の光電変換素子において、電極の少なくとも１つは、半導体基板から離れるにしたがってシリコンの濃度が減少する部分を含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
（３）ここで開示された実施形態の光電変換素子において、第１導電型領域は第１導電型非晶質シリコン膜を含み、第２導電型領域は第２導電型非晶質シリコン膜を含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
（４）ここで開示された実施形態の光電変換素子において、電極は、第１導電型非晶質シリコン膜上の第１電極と、第２導電型非晶質シリコン膜上の第２電極とを含み、第１電極および第２電極の少なくとも一方が、銀と、シリコンとを含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
（５）ここで開示された実施形態の光電変換素子において、第１電極が第１導電型非晶質シリコン膜に接していてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
（６）ここで開示された実施形態の光電変換素子は、第１電極と第１導電型非晶質シリコン膜との間の少なくとも一部の領域に第１の介在層をさらに備え、第１の介在層がチタンを含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
（７）ここで開示された実施形態の光電変換素子は、第１電極と第１導電型非晶質シリコン膜との間のすべての領域に第１の介在層をさらに備えていてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
（８）ここで開示された実施形態の光電変換素子は、第１電極と第１導電型非晶質シリコン膜との間の一部の領域に第１の介在層をさらに備えていてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
（９）ここで開示された実施形態の光電変換素子においては、第２電極が第２導電型非晶質シリコン膜に接していてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
（１０）ここで開示された実施形態の光電変換素子は、第２電極と第２導電型非晶質シリコン膜との間の少なくとも一部の領域に第２の介在層をさらに備えていてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
（１１）ここで開示された実施形態の光電変換素子は、第２電極と第２導電型非晶質シリコン膜との間のすべての領域に第２の介在層をさらに備えていてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
（１２）ここで開示された実施形態の光電変換素子は、第２電極と第２導電型非晶質シリコン膜との間の一部の領域に第２の介在層をさらに備えていてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
（１３）ここで開示された実施形態の光電変換素子においては、第２の介在層がチタンを含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
（１４）ここで開示された実施形態の光電変換素子は、半導体基板と第１導電型非晶質シリコン膜との間に第１のｉ型非晶質シリコン膜をさらに備えていてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
（１５）ここで開示された実施形態の光電変換素子において、第１のｉ型非晶質シリコン膜は、半導体基板と第１導電型非晶質シリコン膜とのそれぞれに接していてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
（１６）ここで開示された実施形態の光電変換素子は、半導体基板と第２導電型非晶質シリコン膜との間に第２のｉ型非晶質シリコン膜をさらに備えていてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
（１７）ここで開示された実施形態の光電変換素子において、第２のｉ型非晶質シリコン膜は、半導体基板と第２導電型非晶質シリコン膜とのそれぞれに接していてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
（１８）ここで開示された実施形態の光電変換素子において、半導体基板は、シリコンを含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
（１９）ここで開示された実施形態は、第１導電型または第２導電型の半導体基板の半導体基板の第１主面の面内または面上に第１導電型領域を形成する工程と、半導体基板の第１主面の面内若しくは面上、または第１主面とは異なる第２主面の面内若しくは面上に第２導電型領域を形成する工程と、第１導電型領域上および第２導電型領域上にそれぞれ電極を形成する工程とを備え、電極の少なくとも１つが、銀と、シリコンとを含む光電変換素子である。このような構成とすることにより、電極のコンタクト抵抗を低減することができる。
（２０）ここで開示された実施形態においては、第２導電型領域が第１主面の面内に設けられていてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
（２１）ここで開示された実施形態においては、電極の少なくとも１つの厚さが２０μｍ以下であってもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
（２２）ここで開示された実施形態の光電変換素子の製造方法において、第１導電型領域および第２導電型領域を形成する工程は、半導体基板の一方の面側に第１導電型非晶質シリコン膜を形成する工程と、半導体基板の一方の面側に第２導電型非晶質シリコン膜を形成する工程とを含み、電極を形成する工程は、第１導電型非晶質シリコン膜上に第１銀含有層を形成する工程と、第２導電型非晶質シリコン膜上に第２銀含有層を形成する工程とを含むとともに、第１導電型非晶質シリコン膜および第１銀含有層をアニールすることによって第１導電型非晶質シリコン膜上に銀とシリコンとを含む第１電極を形成する工程、および第２導電型非晶質シリコン膜および第２銀含有層をアニールすることによって第２導電型非晶質シリコン膜上に銀とシリコンとを含む第２電極を形成する工程の少なくとも一方の工程を含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
（２３）ここで開示された実施形態の光電変換素子の製造方法において、第１銀含有層を形成する工程は、第１導電型非晶質シリコン膜に接するように第１銀含有層を形成する工程を含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
（２４）ここで開示された実施形態の光電変換素子の製造方法において、第１銀含有層を形成する工程は、第１導電型非晶質シリコン膜上の少なくとも一部の領域に第１の介在層を形成する工程と、第１の介在層が形成された第１導電型非晶質シリコン膜上に第１銀含有層を形成する工程とを含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
（２５）ここで開示された実施形態の光電変換素子の製造方法において、第２銀含有層を形成する工程は、第２導電型非晶質シリコン膜に接するように第２銀含有層を形成する工程を含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
（２６）ここで開示された実施形態の光電変換素子の製造方法において、第２銀含有層を形成する工程は、第２導電型非晶質シリコン膜上の少なくとも一部の領域に第２の介在層を形成する工程と、第２の介在層が形成された第２導電型非晶質シリコン膜上に第２銀含有層を形成する工程とを含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
（２７）ここで開示された実施形態の光電変換素子の製造方法において、半導体基板と第１導電型非晶質シリコン膜との間に第１のｉ型非晶質シリコン膜を形成する工程をさらに含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
（２８）ここで開示された実施形態の光電変換素子の製造方法において、半導体基板と第２導電型非晶質シリコン膜との間に第２のｉ型非晶質シリコン膜を形成する工程をさらに含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
以上のように実施形態について説明を行なったが、上述の各実施形態の構成を適宜組み合わせることも当初から予定している。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
ここで開示された実施形態は、光電変換素子および光電変換素子の製造方法に利用することができ、好適には裏面電極型または両面電極型の太陽電池および裏面電極型または両面電極型の太陽電池の製造方法に利用できる可能性があり、特に好適にはヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルに利用できる可能性がある。
１ 半導体基板、１ａ 第２主面、１ｂ 第１主面、２ 第１のｉ型非晶質半導体膜、３ 第１導電型非晶質半導体膜、４ 第２のｉ型非晶質半導体膜、５ 第２導電型非晶質半導体膜、７ 第１電極、７ａ 第１の銀層、８ 第２電極、８ａ 第２の銀層、９ａ 第１の介在層、９ｂ 第２の介在層、３１，３２ エッチングマスク、５１ 第１の積層体、５２ 第２の積層体、６１ａ，６１ｂ 開口部、６２ 拡散マスク、６３ ｎ型不純物拡散領域、６４ ｎ型不純物含有ガス、６５ ｐ型不純物拡散領域、６６ ｐ型不純物含有ガス、６７ 誘電体膜、６８ テクスチャ構造、６９ 誘電体膜、７０，７１ コンタクトホール、１１１ 半導体基板、１１２ ｉ型非晶質半導体層、１１３ ｉ型非晶質半導体層、１１４ ｎ型非晶質半導体層、１１５ ｐ型非晶質半導体層、１１６ ｎ側電極、１１６ａ 第１導電層、１１６ｂ 第２導電層、１１６ｃ 第３導電層、１１６ｄ 第４導電層、１１７ ｐ側電極、１１７ａ 第１導電層、１１７ｂ 第２導電層、１１７ｃ 第３導電層、１１７ｄ 第４導電層、１１９ ｉ型非晶質半導体層、１２０ ｎ型非晶質半導体層、１２１ 絶縁層、１２２ ＩＮ積層体、１２３ ＩＰ積層体、１２４ 絶縁層。
Claims (5)
- 第１導電型または第２導電型の半導体基板と、
前記半導体基板の第１主面の面上の第１導電型領域および第２導電型領域と、
前記第１導電型領域上の第１電極と、
前記第２導電型領域上の第２電極と、を備え、
前記第１電極が、銀と、シリコンとを含み、
前記第１電極は、前記半導体基板から離れるにしたがって前記シリコンの濃度が減少する部分を含み、
前記第１導電型領域は、第１導電型非晶質シリコン膜を含み、
前記第２導電型領域は、第２導電型非晶質シリコン膜を含み、
前記第１電極が前記第１導電型非晶質シリコン膜に接している、光電変換素子。 - 前記第１電極と前記第１導電型非晶質シリコン膜との間の一部の領域に第１の介在層をさらに備え、前記第１の介在層がチタンを含む、請求項１に記載の光電変換素子。
- 前記電極の少なくとも１つの厚さが２０μｍ以下である、請求項１または請求項２に記載の光電変換素子。
- 請求項１〜請求項３のいずれか１項に記載の光電変換素子を製造する方法であって、スパッタリング法、蒸着法およびめっき法からなる群から選択された少なくとも１つの方法により金属含有層を形成する工程と、前記金属含有層をアニールすることにより前記電極を形成する工程を含む、光電変換素子の製造方法。
- 前記アニールにおけるアニール温度は、５０℃以上３００℃以下である、請求項４に記載の光電変換素子の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015052116 | 2015-03-16 | ||
| JP2015052116 | 2015-03-16 | ||
| PCT/JP2016/057299 WO2016147970A1 (ja) | 2015-03-16 | 2016-03-09 | 光電変換素子および光電変換素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2016147970A1 JPWO2016147970A1 (ja) | 2017-12-28 |
| JP6681878B2 true JP6681878B2 (ja) | 2020-04-15 |
Family
ID=56918970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017506476A Active JP6681878B2 (ja) | 2015-03-16 | 2016-03-09 | 光電変換素子および光電変換素子の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6681878B2 (ja) |
| WO (1) | WO2016147970A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110034208A (zh) * | 2018-01-11 | 2019-07-19 | 福建金石能源有限公司 | 一种背接触异质结太阳能电池制作方法 |
| CN110896118A (zh) * | 2018-09-12 | 2020-03-20 | 福建金石能源有限公司 | 一种背接触异质结太阳能电池制作方法 |
| CN110896108A (zh) * | 2018-09-12 | 2020-03-20 | 福建金石能源有限公司 | 一种双面发电的背接触异质结太阳能电池的制作方法 |
| CN113921626A (zh) * | 2021-09-30 | 2022-01-11 | 泰州隆基乐叶光伏科技有限公司 | 一种背接触电池的制作方法 |
| WO2024045917A1 (zh) * | 2022-08-31 | 2024-03-07 | 隆基绿能科技股份有限公司 | 背接触太阳能电池及其制备方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05235388A (ja) * | 1992-02-24 | 1993-09-10 | Mitsubishi Electric Corp | 低抵抗線状パターンの形成方法及び形成装置並びに太陽電池 |
| JP2004273826A (ja) * | 2003-03-10 | 2004-09-30 | Sharp Corp | 光電変換装置及びその製造方法 |
| JP4518806B2 (ja) * | 2004-01-16 | 2010-08-04 | 京セラ株式会社 | 光電変換装置およびその製造方法 |
| JP4287473B2 (ja) * | 2004-07-29 | 2009-07-01 | 京セラ株式会社 | 太陽電池素子の製造方法 |
| JP2006066748A (ja) * | 2004-08-30 | 2006-03-09 | Osaka Univ | 半導体装置、太陽電池およびそれらの製造方法 |
| JP2008085227A (ja) * | 2006-09-28 | 2008-04-10 | Sanyo Electric Co Ltd | 太陽電池モジュール |
| JP5100206B2 (ja) * | 2007-05-28 | 2012-12-19 | 三洋電機株式会社 | 太陽電池モジュール |
| JP2013187287A (ja) * | 2012-03-07 | 2013-09-19 | Sharp Corp | 光電変換素子 |
| JP5802833B2 (ja) * | 2012-06-20 | 2015-11-04 | 株式会社日立製作所 | 太陽電池セルおよびその製造方法 |
-
2016
- 2016-03-09 WO PCT/JP2016/057299 patent/WO2016147970A1/ja active Application Filing
- 2016-03-09 JP JP2017506476A patent/JP6681878B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016147970A1 (ja) | 2016-09-22 |
| JPWO2016147970A1 (ja) | 2017-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6681878B2 (ja) | 光電変換素子および光電変換素子の製造方法 | |
| JP6178400B2 (ja) | ワイドバンドギャップ半導体材料含有のエミッタ領域を有する太陽電池 | |
| JP5570654B2 (ja) | 太陽電池素子および太陽電池モジュール | |
| US20110139243A1 (en) | Solar cell and method for manufacturing the same | |
| JP5058184B2 (ja) | 光起電力装置の製造方法 | |
| JP5174635B2 (ja) | 太陽電池素子 | |
| WO2010119512A1 (ja) | 光起電力装置とその製造方法 | |
| EP2811539B1 (en) | Solar cell with multilayered structure and manufacturing method thereof | |
| US20090159111A1 (en) | Photovoltaic device having a textured metal silicide layer | |
| JP2010123859A (ja) | 太陽電池素子および太陽電池素子の製造方法 | |
| WO2010001473A1 (ja) | 光起電力装置およびその製造方法 | |
| TWI424582B (zh) | 太陽能電池的製造方法 | |
| JP5627194B2 (ja) | 太陽電池の製造方法 | |
| JP5014263B2 (ja) | 光起電力装置およびその製造方法 | |
| JP5975841B2 (ja) | 光起電力素子の製造方法及び光起電力素子 | |
| US8946844B2 (en) | Integration of a titania layer in an anti-reflective coating | |
| JP6655791B2 (ja) | 太陽電池セル及びその製造方法 | |
| US10923618B2 (en) | Method for manufacturing a photovoltaic device | |
| TWI578560B (zh) | 光伏電力裝置之製造方法 | |
| WO2017043522A1 (ja) | 太陽電池および太陽電池の製造方法 | |
| CN115101622B (zh) | 一种太阳能电池及其制作方法、光伏组件 | |
| KR101501742B1 (ko) | 확산 방지 막을 구비하는 박막 태양전지의 제조방법 및 이에 의해 제조된 박막 태양전지 | |
| KR101929445B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR101929444B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| CN116897437A (zh) | 具有牺牲层的perc–联太阳能电池 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170914 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180920 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190806 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20191004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200303 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200324 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6681878 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |