WO2016147970A1 - 光電変換素子および光電変換素子の製造方法 - Google Patents

光電変換素子および光電変換素子の製造方法 Download PDF

Info

Publication number
WO2016147970A1
WO2016147970A1 PCT/JP2016/057299 JP2016057299W WO2016147970A1 WO 2016147970 A1 WO2016147970 A1 WO 2016147970A1 JP 2016057299 W JP2016057299 W JP 2016057299W WO 2016147970 A1 WO2016147970 A1 WO 2016147970A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
type amorphous
conductivity type
photoelectric conversion
conversion element
Prior art date
Application number
PCT/JP2016/057299
Other languages
English (en)
French (fr)
Inventor
健 稗田
怡瀟 宋
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP2017506476A priority Critical patent/JP6681878B2/ja
Publication of WO2016147970A1 publication Critical patent/WO2016147970A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the present invention relates to a photoelectric conversion element and a method for manufacturing the photoelectric conversion element.
  • the most manufactured and sold solar cells have electrodes formed on the light receiving surface that is the main surface on which sunlight is incident and the back surface that is the main surface opposite to the light receiving surface.
  • the back junction type solar cell which formed the electrode only in the back surface is also advanced (for example, refer patent document 1).
  • FIG. 28 shows a schematic cross-sectional view of the back junction solar cell described in Patent Document 1.
  • the back junction solar cell shown in FIG. 28 has a configuration in which an i-type amorphous semiconductor layer 119, an n-type amorphous semiconductor layer 120, and an insulating layer 124 are sequentially stacked on the light-receiving surface of a semiconductor substrate 111. Have.
  • the i-type amorphous semiconductor layer 113, the p-type amorphous semiconductor layer 115, and the p-side electrode 117 are sequentially stacked on the semiconductor substrate 111.
  • the IP stacked body 123 is formed of a stacked body of the i-type amorphous semiconductor layer 113 and the p-type amorphous semiconductor layer 115.
  • step S3a an insulating layer 124 made of silicon oxide, silicon nitride, or silicon oxynitride is formed on the n-type amorphous semiconductor layer 120, and silicon oxide, nitride is formed on the n-type amorphous semiconductor layer 114.
  • the contact resistance of the electrode can be reduced.
  • FIG. 6 is a schematic cross-sectional view illustrating a part of the manufacturing process of the example of the method for manufacturing the heterojunction back contact cell of Embodiment 1.
  • FIG. 2 is a transmission electron micrograph of a cross section of the heterojunction back contact cell of Embodiment 1.
  • FIG. It is a figure which shows the relationship between the density
  • (A) is a figure which shows typically the cross-section of the heterojunction type
  • (b) is a figure which shows an example of distribution of Si concentration.
  • 6 is a schematic cross-sectional view of a heterojunction back contact cell of Embodiment 2.
  • FIG. 1 is a schematic cross-sectional view of a heterojunction back contact cell of Embodiment 2.
  • FIG. 6 is a schematic cross-sectional view of a heterojunction back contact cell according to Embodiment 3.
  • FIG. 6 is a schematic cross-sectional view of a back electrode type solar battery cell according to Embodiment 4.
  • FIG. 10 is a schematic cross-sectional view illustrating a part of the manufacturing process of an example of the manufacturing method of the back electrode type solar battery cell of Embodiment 4.
  • FIG. 10 is a schematic cross-sectional view illustrating a part of the manufacturing process of an example of the manufacturing method of the back electrode type solar battery cell of Embodiment 4.
  • FIG. 10 is a schematic cross-sectional view illustrating a part of the manufacturing process of an example of the manufacturing method of the back electrode type solar battery cell of Embodiment 4.
  • FIG. 10 is a schematic cross-sectional view illustrating a part of the manufacturing process of an example of the manufacturing method of the back electrode type solar battery cell of Embodiment 4.
  • FIG. 10 is a schematic cross-sectional view illustrating a part of the manufacturing process of an example of the manufacturing method of the back electrode type solar battery cell of Embodiment 4.
  • FIG. 10 is a schematic cross-sectional view illustrating a part of the manufacturing process of an example of the manufacturing method of the back electrode type solar battery cell of Embodiment 4.
  • FIG. 10 is a schematic cross-sectional view illustrating a part of the manufacturing process of an example of the manufacturing method of the back electrode type solar battery cell of Embodiment 4.
  • FIG. 10 is a schematic cross-sectional view illustrating a part of the manufacturing process of an example of the manufacturing method of the back electrode type solar battery cell of Embodiment 4.
  • FIG. 10 is a schematic cross-sectional view illustrating a part of the manufacturing process of an example of the manufacturing method of the back electrode type solar battery cell of Embodiment 4.
  • FIG. 1 is a schematic cross-sectional view of the heterojunction back contact cell of the first embodiment.
  • the heterojunction back contact cell according to Embodiment 1 includes a semiconductor substrate 1 and a first main surface 1b on the first main surface 1b that is the back surface opposite to the second main surface 1a that is the light receiving surface of the semiconductor substrate 1.
  • the first electrode 7 and the second electrode 8 each contain silver (Ag) and silicon (Si).
  • i-type is not only a completely intrinsic state but also a sufficiently low concentration (n-type impurity concentration is less than 1 ⁇ 10 15 / cm 3 and p-type impurity concentration is 1 ⁇ (Less than 10 15 / cm 3 ) is meant to include n-type or p-type impurities.
  • n-type means a state where the n-type impurity concentration is 1 ⁇ 10 15 / cm 3 or more
  • p-type means that the p-type impurity concentration is 1 ⁇ 10 15 / cm 3. It means a state of cm 3 or more.
  • the n-type impurity concentration and the p-type impurity concentration can be measured by, for example, secondary ion mass spectrometry (SIMS).
  • a concavo-convex shape is formed on the second main surface 1a to be the light receiving surface of the semiconductor substrate 1.
  • the uneven shape of the second main surface 1a can be formed by, for example, texture etching the second main surface 1a of the semiconductor substrate 1.
  • a dielectric film may be formed on the second main surface 1a of the semiconductor substrate 1.
  • a first i-type amorphous semiconductor film 2 is formed so as to be in contact with the entire surface of the first main surface 1b of the semiconductor substrate 1, and then the first i-type amorphous semiconductor is formed.
  • a first conductive type amorphous semiconductor film 3 is formed so as to be in contact with the entire surface of the crystalline semiconductor film 2.
  • the method for forming the first i-type amorphous semiconductor film 2 and the first conductive amorphous semiconductor film 3 is not particularly limited, and for example, a plasma CVD (Chemical Vapor Deposition) method can be used.
  • a stacked body of the first i-type amorphous semiconductor film 2 and the first conductive-type amorphous semiconductor film 3 is formed on the first conductive-type amorphous semiconductor film 3.
  • An etching mask 31 having an opening at a location where a certain first stacked body 51 is etched in the thickness direction is formed.
  • the second i-type amorphous semiconductor film 4 is formed so as to cover the exposed surface of the semiconductor substrate 1 and the first stacked body 51, and then the second i-type non-type is formed.
  • a second conductivity type amorphous semiconductor film 5 is formed so as to be in contact with the entire surface of the crystalline semiconductor film 4.
  • a method for forming the second i-type amorphous semiconductor film 4 and the second conductive type amorphous semiconductor film 5 is not particularly limited, and for example, a plasma CVD method can be used.
  • the etching mask 32 is formed only on the portion where the second stacked body 52 is left.
  • the first silver layer 7 a is formed so as to be in contact with the first conductive amorphous semiconductor film 3, and the first silver layer 7 a is in contact with the second conductive amorphous semiconductor film 5.
  • Two silver layers 8a are formed.
  • each of the first silver layer 7a and the second silver layer 8a is a layer containing Ag as a main component (a component having the largest number of atoms)
  • a subcomponent a component having a smaller number of atoms than the main component
  • An atom other than Ag may be contained.
  • the subcomponent is not particularly limited, and examples thereof include at least one component selected from the group consisting of nitrogen (N), oxygen (O), and carbon (C).
  • the formation method of the 1st silver layer 7a and the 2nd silver layer 8a is not specifically limited, For example, a vapor deposition method etc. can be used. Moreover, you may form the 1st silver layer 7a and the 2nd silver layer 8a by the vapor deposition method or the plating method, for example. That is, the first silver layer 7a and the second silver layer 8a can be independently formed by at least one method selected from the group consisting of sputtering, vapor deposition, and plating.
  • the first conductive type amorphous semiconductor film 3 and the first silver layer 7 a, the second conductive type amorphous semiconductor film 5 and the second silver layer 8 a are annealed together with the semiconductor substrate 1.
  • Si moves from the first conductive type amorphous semiconductor film 3 to the first silver layer 7a, and Si is taken into the first silver layer 7a to form the first electrode 7.
  • Si moves from the second conductive type amorphous semiconductor film 5 to the second silver layer 8a, and Si is taken into the second silver layer 8a to form the second electrode 8.
  • the heterojunction back contact cell of Embodiment 1 is completed.
  • the reason why Si moves from the first conductive type amorphous semiconductor film 3 and the second conductive type amorphous semiconductor film 5 to the first silver layer 7a and the second silver layer 8a, respectively, is unknown.
  • annealing conditions such as heating temperature, time, and atmosphere
  • the crystallization of the first conductive type amorphous semiconductor film 3 and the second conductive type amorphous semiconductor film 5 is suppressed, and Ag and Si are suppressed. It has been confirmed that the first electrode 7 and the second electrode 8 including these can be formed.
  • the electrode 7 and the second electrode 8 can be formed, and heat to the amorphous semiconductor film such as the first conductive type amorphous semiconductor film 3 and the second conductive type amorphous semiconductor film 5 and the semiconductor substrate 1 can be formed. Damage can also be reduced.
  • FIG. 11 shows a transmission electron microscope (TEM) photograph of a cross section of the heterojunction back contact cell of Embodiment 1
  • FIG. 12 shows the component concentration [atomic%] and c by energy dispersive X-ray spectroscopy (EDX). The relationship between the distance from Si to the Ag side [ ⁇ m] is shown.
  • c-Si represents an n-type single crystal silicon substrate
  • a-Si represents an amorphous silicon film
  • Ag represents an electrode.
  • the electrode contains N and O as subcomponents in addition to Ag as the main component.
  • FIG. 13 schematically shows an example of the relationship between the structure of the heterojunction back contact cell of Embodiment 1 and the Si concentration.
  • FIG. 13A schematically shows a cross-sectional structure of the heterojunction back contact cell of Embodiment 1
  • FIG. 13B shows an example of a Si concentration distribution.
  • the Si concentration decreases exponentially as it advances from the interface between the amorphous silicon film and the electrode toward the electrode.
  • the first electrode 7 in contact with the first conductive type amorphous semiconductor film 3 (p type amorphous silicon film) and the second conductive type amorphous semiconductor are used.
  • electrodes containing Ag and Si are used for the second electrode 8 in contact with the semiconductor film 5 (n-type amorphous silicon film), respectively, the n-side electrode 116 and the p-side electrode 117 of Patent Document 1 are used. Is considered to be due to the fact that electrodes containing Ag and Si are not used.
  • the conductivity type of the semiconductor substrate 1 is n-type has been described.
  • the conductivity type of the semiconductor substrate 1 may be p-type.
  • the first conductivity type is p-type and the second conductivity type is n-type.
  • the first conductivity type is n-type and the second conductivity type is p-type. May be.
  • first electrode 7 and the second electrode 8 include Ag and Si. However, only one of the first electrode 7 and the second electrode 8 includes Ag and Si. May be included. In the above description, the case where all of the first electrode 7 and the second electrode 8 include Ag and Si has been described. However, at least one of the first electrode 7 and the second electrode 8 includes Ag and Si. It only has to be.
  • FIG. 14 is a schematic cross-sectional view of the heterojunction back contact cell of the second embodiment.
  • the heterojunction back contact cell of Embodiment 2 includes the first intervening layer 9 a in all regions between the first electrode 7 and the first conductive amorphous semiconductor film 3.
  • the second intervening layer 9b is provided in all regions between the second electrode 8 and the second conductive type amorphous semiconductor film 5.
  • the first intervening layer 9a and the second intervening layer 9b can also be formed.
  • the first intervening layer 9a for example, a layer capable of extracting carriers from the first conductive type amorphous semiconductor film 3 to the first electrode 7 can be used, and in particular, a titanium (Ti) layer is used. Is preferred.
  • a Ti layer is used as the first intervening layer 9a, the adhesion between the first conductive type amorphous semiconductor film 3 and the first electrode 7 can be improved.
  • FIG. 15 is a schematic cross-sectional view of the heterojunction back contact cell of the third embodiment.
  • the heterojunction back contact cell of Embodiment 3 is characterized in that the first intervening layer 9a and the second intervening layer 9b are island-shaped.
  • FIG. 16 the typical sectional drawing of the back surface electrode type photovoltaic cell of Embodiment 4 which is another example of the photoelectric conversion element of Embodiment is shown.
  • the back electrode type solar battery cell of Embodiment 4 is spaced apart from a semiconductor substrate 1 made of an n-type single crystal silicon substrate and a first main surface 1 b that is the back surface of the semiconductor substrate 1.
  • a p-type impurity diffusion region 65 as a first conductivity type impurity-containing region and an n-type impurity diffusion region 63 as a second conductivity type impurity-containing region are provided.
  • a first electrode 7 containing Ag and Si is provided in contact with the p-type impurity diffusion region 65, and a second electrode 8 containing Ag and Si is provided in contact with the n-type impurity diffusion region 63. Yes.
  • a dielectric film 67 such as a silicon oxide film or a silicon nitride film is provided on the first main surface 1 b that is the back surface of the semiconductor substrate 1, and the second main surface 1 a that is the light receiving surface of the semiconductor substrate 1.
  • a dielectric film 69 such as a silicon oxide film or a silicon nitride film is provided.
  • a diffusion mask 62 is provided on the entire surface of each of the first main surface 1 b and the second main surface 1 a of the semiconductor substrate 1, and the diffusion suppression mask 62 on the first main surface 1 b of the semiconductor substrate 1.
  • An opening 61a is provided in a part of this.
  • the formation method of the opening part 61a is not specifically limited, For example, methods, such as photolithography, can be used.
  • an n-type impurity diffusion region 63 is formed by diffusing n-type impurities in the main surface 1b.
  • the n-type impurity-containing gas 64 for example, POCl 3 containing phosphorus which is an n-type impurity can be used.
  • the n-type impurity diffusion region 63 may be a region having an n-type impurity concentration higher than that of the semiconductor substrate 1.
  • the diffusion suppression mask 62 on the first main surface 1b and the second main surface 1a of the semiconductor substrate 1 are once removed, the entire surfaces of the first main surface 1b and the second main surface 1a of the semiconductor substrate 1 are formed.
  • the diffusion suppression mask 62 is installed again, and an opening 61b is provided in a part of the diffusion suppression mask 62 on the first main surface 1b of the semiconductor substrate 1 as shown in FIG.
  • a p-type impurity diffusion region 65 is formed by diffusing p-type impurities in main surface 1b.
  • the texture structure 68 is formed by texture-etching the second main surface 1a of the semiconductor substrate 1.
  • a dielectric film 69 is formed on the texture structure 68 of the second main surface 1 a of the semiconductor substrate 1.
  • contact holes 70 and 71 are formed by removing a part of the dielectric film 67 on the first main surface 1 b of the semiconductor substrate 1.
  • the formation method of the contact holes 70 and 71 is not specifically limited, For example, methods, such as photolithography, can be used.
  • a first silver layer 7a in contact with p-type impurity diffusion region 65 is formed through contact hole 71, and a second silver layer in contact with n-type impurity diffusion region 63 through contact hole 70 is formed. 8a is formed.
  • the first silver layer 7 a and the second silver layer 8 a are annealed together with the semiconductor substrate 1.
  • Si moves from the p-type impurity diffusion region 65 to the first silver layer 7a, and Si is taken into the first silver layer 7a to form the first electrode 7.
  • the first electrode 7 is formed from the n-type impurity diffusion region 63.
  • Si moves to the second silver layer 8a, and Si is taken into the second silver layer 8a to form the second electrode 8.
  • the back electrode type solar battery cell of Embodiment 4 is completed.
  • FIG. 27 shows a schematic cross-sectional view of a double-sided electrode type solar battery cell of Embodiment 5, which is another example of the photoelectric conversion element of the embodiment.
  • the double-sided electrode solar cell of Embodiment 5 is provided in a semiconductor substrate 1 made of a p-type single crystal or polycrystalline silicon substrate, and in a first main surface 1b which is the back surface of the semiconductor substrate 1.
  • a first electrode 7 containing Ag and Si is provided in contact with the p-type impurity diffusion region 65, and a second electrode 8 containing Ag and Si is provided in contact with the n-type impurity diffusion region 63.
  • the p-type impurity diffusion region 65 can be formed, for example, by diffusing a p-type impurity in the first main surface 1b of the semiconductor substrate 1.
  • the n-type impurity diffusion region 63 can be formed, for example, by diffusing an n-type impurity in the second main surface 1a of the semiconductor substrate 1.
  • An embodiment disclosed herein includes a semiconductor substrate of a first conductivity type or a second conductivity type, a first conductivity type region in or on a surface of a first main surface of the semiconductor substrate, and a semiconductor substrate A second conductivity type region in or on the surface of the first main surface, or in or on the second main surface different from the first main surface, an electrode on the first conductivity type region, and a second conductivity And an electrode on the mold region, and at least one of the electrodes is a photoelectric conversion element containing silver and silicon. With such a configuration, the contact resistance of the electrode can be reduced.
  • At least one of the electrodes may include a portion where the concentration of silicon decreases as the distance from the semiconductor substrate increases. Also in this case, the contact resistance of the electrode can be reduced.
  • the first conductivity type region includes the first conductivity type amorphous silicon film
  • the second conductivity type region includes the second conductivity type amorphous silicon film. May be included. Also in this case, the contact resistance of the electrode can be reduced.
  • the electrodes include a first electrode on the first conductivity type amorphous silicon film, and a second electrode on the second conductivity type amorphous silicon film. And at least one of the first electrode and the second electrode may contain silver and silicon. Also in this case, the contact resistance of the electrode can be reduced.
  • the first electrode may be in contact with the first conductivity type amorphous silicon film. Also in this case, the contact resistance of the electrode can be reduced.
  • the photoelectric conversion element of the embodiment disclosed herein may further include a first intervening layer in all regions between the first electrode and the first conductivity type amorphous silicon film. Also in this case, the contact resistance of the electrode can be reduced.
  • the second electrode may be in contact with the second conductivity type amorphous silicon film. Also in this case, the contact resistance of the electrode can be reduced.
  • the photoelectric conversion element of the embodiment disclosed herein may further include a second intervening layer in all regions between the second electrode and the second conductivity type amorphous silicon film. Also in this case, the contact resistance of the electrode can be reduced.
  • the photoelectric conversion element of the embodiment disclosed herein may further include a second intervening layer in a partial region between the second electrode and the second conductivity type amorphous silicon film. Also in this case, the contact resistance of the electrode can be reduced.
  • the second intervening layer may contain titanium. Also in this case, the contact resistance of the electrode can be reduced.
  • the photoelectric conversion element of the embodiment disclosed herein may further include a first i-type amorphous silicon film between the semiconductor substrate and the first conductive amorphous silicon film. Also in this case, the contact resistance of the electrode can be reduced.
  • the photoelectric conversion element of the embodiment disclosed herein may further include a second i-type amorphous silicon film between the semiconductor substrate and the second conductivity type amorphous silicon film. Also in this case, the contact resistance of the electrode can be reduced.
  • the second i-type amorphous silicon film may be in contact with each of the semiconductor substrate and the second conductivity-type amorphous silicon film. Also in this case, the contact resistance of the electrode can be reduced.
  • the semiconductor substrate may contain silicon. Also in this case, the contact resistance of the electrode can be reduced.
  • the second conductivity type region may be provided in the plane of the first main surface. Also in this case, the contact resistance of the electrode can be reduced.
  • the thickness of at least one of the electrodes may be 20 ⁇ m or less. Also in this case, the contact resistance of the electrode can be reduced.
  • the step of forming the first conductivity type region and the second conductivity type region includes the first conductivity type amorphous on one surface side of the semiconductor substrate.
  • the step of forming an electrode includes the step of forming a porous silicon film and the step of forming a second conductivity type amorphous silicon film on one surface side of the semiconductor substrate.
  • the step of forming the first silver-containing layer forms the first silver-containing layer so as to be in contact with the first conductivity type amorphous silicon film.
  • the process of carrying out may be included. Also in this case, the contact resistance of the electrode can be reduced.
  • the step of forming the first silver-containing layer includes the step of forming the first silver in at least a part of the region on the first conductivity type amorphous silicon film.
  • a step of forming an intervening layer and a step of forming a first silver-containing layer on the first conductive type amorphous silicon film on which the first intervening layer is formed may be included. Also in this case, the contact resistance of the electrode can be reduced.
  • the step of forming the second silver-containing layer forms the second silver-containing layer so as to be in contact with the second conductivity type amorphous silicon film.
  • the process of carrying out may be included. Also in this case, the contact resistance of the electrode can be reduced.
  • the step of forming the second silver-containing layer includes the step of forming the second silver in at least a part of the region on the second conductivity type amorphous silicon film. There may be included a step of forming an intervening layer and a step of forming a second silver-containing layer on the second conductive type amorphous silicon film in which the second intervening layer is formed. Also in this case, the contact resistance of the electrode can be reduced.
  • a step of forming a first i-type amorphous silicon film between the semiconductor substrate and the first conductive amorphous silicon film may be included. Also in this case, the contact resistance of the electrode can be reduced.
  • a step of forming a second i-type amorphous silicon film between the semiconductor substrate and the second conductive amorphous silicon film may be included. Also in this case, the contact resistance of the electrode can be reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　光電変換素子は、第１導電型または第２導電型の半導体基板（１）と、半導体基板（１）の第１主面（１ｂ）の面内または面上の第１導電型領域（３，６５）と、半導体基板（１）の第１主面（１ｂ）の面内若しくは面上、または第１主面（１ｂ）とは異なる第２主面（１ａ）の面内若しくは面上の第２導電型領域（５，６３）と、第１導電型領域（３，６５）上の電極（７）と、第２導電型領域（５，６３）上の電極（８）とを備えている。電極（７，８）の少なくとも１つが銀とシリコンとを含んでいる。

Description

光電変換素子および光電変換素子の製造方法
　本発明は、光電変換素子および光電変換素子の製造方法に関する。
　太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。なかでも、現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の主面である受光面と受光面の反対側の主面である裏面とにそれぞれ電極が形成された両面電極型太陽電池であるが、裏面のみに電極を形成した裏面接合型太陽電池の開発も進められている（たとえば特許文献１参照）。
　図２８に、特許文献１に記載の裏面接合型太陽電池の模式的な断面図を示す。図２８に示される裏面接合型太陽電池は、半導体基板１１１の受光面上に、ｉ型非晶質半導体層１１９、ｎ型非晶質半導体層１２０、および絶縁層１２４が順次積層された構成を有する。
　半導体基板１１１の裏面のｎ側電極１１６に対応する領域においては、半導体基板１１１上に、ｉ型非晶質半導体層１１２、ｎ型非晶質半導体層１１４、絶縁層１２１、およびｎ側電極１１６が順次積層されている。また、ｉ型非晶質半導体層１１２とｎ型非晶質半導体層１１４との積層体からＩＮ積層体１２２が構成されており、絶縁層１２１を貫通する穴を通してｎ型非晶質半導体層１１４とｎ側電極１１６とが接続されている。
　半導体基板１１１の裏面のｐ側電極１１７に対応する領域においては、半導体基板１１１上に、ｉ型非晶質半導体層１１３、ｐ型非晶質半導体層１１５、およびｐ側電極１１７が順次積層されている。また、ｉ型非晶質半導体層１１３とｐ型非晶質半導体層１１５との積層体からＩＰ積層体１２３が構成されている。
　ｎ側電極１１６およびｐ側電極１１７は、それぞれ、第１導電層１１６ａ，１１７ａ、第２導電層１１６ｂ，１１７ｂ、第３導電層１１６ｃ，１１７ｃおよび第４導電層１１６ｄ，１１７ｄがこの順に積層されることによって構成されている。
　図２９に、図２８に示される裏面接合型太陽電池の製造方法のフローチャートを示す。以下、図２９を参照して、図２８に示される裏面接合型太陽電池の製造方法について説明する。まず、ステップＳ１ａにおいて、半導体基板１１１の受光面および裏面をそれぞれ洗浄する。
　次に、ステップＳ２ａにおいて、半導体基板１１１の受光面上にｉ型非晶質半導体層１１９とｎ型非晶質半導体層１２０とを形成するとともに、半導体基板１１１の裏面上にｉ型非晶質半導体層１１２とｎ型非晶質半導体層１１４とを形成する。
　次に、ステップＳ３ａにおいて、ｎ型非晶質半導体層１２０上に酸化シリコン、窒化シリコンまたは酸窒化シリコンからなる絶縁層１２４を形成するとともに、ｎ型非晶質半導体層１１４上に酸化シリコン、窒化シリコンまたは酸窒化シリコンからなる絶縁層１２１を形成する。
　次に、ステップＳ４ａにおいて、絶縁層１２１を酸性のエッチング液を用いてエッチングすることにより、絶縁層１２１の一部分を除去する。
　次に、ステップＳ５ａにおいて、ステップＳ４ａにおいてパターニングした絶縁層１２１をマスクとして用いて、ｉ型非晶質半導体層１１２とｎ型非晶質半導体層１１４とをアルカリ性のエッチング液を用いてエッチングすることにより、ｉ型非晶質半導体層１１２およびｎ型非晶質半導体層１１４の絶縁層１２１により覆われている部分以外の部分を除去する。
　次に、ステップＳ６ａにおいて、半導体基板１１１の裏面を覆うように、ｉ型非晶質半導体層１１３とｐ型非晶質半導体層１１５とをこの順序で形成する。
　次に、ステップＳ７ａにおいて、ｉ型非晶質半導体層１１３およびｐ型非晶質半導体層１１５の絶縁層１２１上に位置している部分の一部分をアルカリ性のエッチング液を用いてエッチングする。
　次に、ステップＳ８ａにおいて、バッファードフッ酸をエッチング液として用いたエッチングにより絶縁層１２１をエッチングする。
　最後に、ステップＳ９ａにおいて、ＩＮ積層体１２２上にｎ側電極１１６を形成し、ＩＰ積層体１２３上にｐ側電極１１７を形成することによって、図２８に示される裏面接合型太陽電池が製造される。具体的には、ｎ側電極１１６およびｐ側電極１１７は、以下のように形成される。まず、ＴＣＯからなる第１導電層１１６ａ，１１７ａ、およびＣｕなどの金属や合金からなる第２導電層１１６ｂ，１１７ｂをスパッタリング法等の薄膜形成法によりこの順序で形成する。次に、第１導電層１１６ａ，１１７ａおよび第２導電層１１６ｂ，１１７ｂをフォトリソグラフィー法などにより分断する。その後、Ｃｕからなる第３導電層１１６ｃ，１１７ｃ、およびＳｎからなる第４導電層１１６ｄ，１１７ｄをめっきにより形成することによって、ｎ側電極１１６およびｐ側電極１１７が形成される（特許文献１の段落［００５６］～［００５８］）。
特開２０１２－４９１９３号公報
　しかしながら、特許文献１に記載の裏面接合型太陽電池のｎ側電極１１６およびｐ側電極１１７はそれぞれｎ型非晶質半導体層１１４およびｐ型非晶質半導体層１１５に対するコンタクト抵抗が高かったため、その改善が要望されていた。
　ここで開示された実施形態は、第１導電型または第２導電型の半導体基板と、半導体基板の第１主面の面内または面上の第１導電型領域と、半導体基板の第１主面の面内若しくは面上、または第１主面とは異なる第２主面の面内若しくは面上の第２導電型領域と、第１導電型領域上の電極と、第２導電型領域上の電極と、を備え、電極の少なくとも１つが、銀と、シリコンとを含む、光電変換素子である。
　ここで開示された実施形態によれば、電極のコンタクト抵抗を低減することができる。
実施形態１のヘテロ接合型バックコンタクトセルの模式的な断面図である。 実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態１のヘテロ接合型バックコンタクトセルの断面の透過型電子顕微鏡写真である。 エネルギ分散型Ｘ線分光法による成分の濃度とｃ－ＳｉからＡｇ側への距離との関係を示す図である。 （ａ）は実施形態１のヘテロ接合型バックコンタクトセルの断面構造を模式的に示す図であり、（ｂ）はＳｉ濃度の分布の一例を示す図である。 実施形態２のヘテロ接合型バックコンタクトセルの模式的な断面図である。 実施形態３のヘテロ接合型バックコンタクトセルの模式的な断面図である。 実施形態４の裏面電極型太陽電池セルの模式的な断面図である。 実施形態４の裏面電極型太陽電池セルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態４の裏面電極型太陽電池セルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態４の裏面電極型太陽電池セルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態４の裏面電極型太陽電池セルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態４の裏面電極型太陽電池セルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態４の裏面電極型太陽電池セルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態４の裏面電極型太陽電池セルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態４の裏面電極型太陽電池セルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態４の裏面電極型太陽電池セルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態４の裏面電極型太陽電池セルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。 実施形態５の両面電極型太陽電池セルの模式的な断面図である。 特許文献１に記載の裏面接合型太陽電池の模式的な断面図である。 図２８に示される裏面接合型太陽電池の製造方法のフローチャートである。
　以下、ここで開示される実施形態の光電変換素子の一例としての実施形態のヘテロ接合型バックコンタクトセルについて説明する。なお、実施形態の説明に用いられる図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
　［実施形態１］
　＜ヘテロ接合型バックコンタクトセルの構造＞
　図１に、実施形態１のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施形態１のヘテロ接合型バックコンタクトセルは、半導体基板１と、半導体基板１の受光面となる第２の主面１ａとは反対側の裏面となる第１の主面１ｂ上の第１のｉ型非晶質半導体膜２および第２のｉ型非晶質半導体膜４と、第１のｉ型非晶質半導体膜２上の第１導電型非晶質半導体膜３と、第２のｉ型非晶質半導体膜４上の第２導電型非晶質半導体膜５と、第１導電型非晶質半導体膜３に接する第１電極７と、第２導電型非晶質半導体膜５に接する第２電極８とを備えている。
　本実施形態において、半導体基板１はｎ型単結晶シリコン基板であり、第１のｉ型非晶質半導体膜２および第２のｉ型非晶質半導体膜４はそれぞれｉ型非晶質シリコン膜であり、第１導電型非晶質半導体膜３はｐ型非晶質シリコン膜であり、第２導電型非晶質半導体膜５はｎ型非晶質シリコン膜である。
　実施形態１のヘテロ接合型バックコンタクトセルにおいては、第１電極７および第２電極８がそれぞれ銀（Ａｇ）とシリコン（Ｓｉ）とを含んでいる。
　なお、本実施形態において、「ｉ型」は、完全な真性の状態だけでなく、十分に低濃度（ｎ型不純物濃度が１×１０15個／ｃｍ3未満、かつｐ型不純物濃度が１×１０15個／ｃｍ3未満）であればｎ型またはｐ型の不純物が混入された状態のものも含む意味である。また、本実施形態において、「ｎ型」は、ｎ型不純物濃度が１×１０15個／ｃｍ3以上の状態を意味し、「ｐ型」は、ｐ型不純物濃度が１×１０15個／ｃｍ3以上の状態を意味する。ｎ型不純物濃度およびｐ型不純物濃度は、たとえば二次イオン質量分析（ＳＩＭＳ）によって測定することができる。
　また、本実施形態において、「非晶質シリコン」には、シリコン原子の未結合手が水素で終端されていない非晶質シリコンだけでなく、水素化非晶質シリコンなどのシリコン原子の未結合手が水素等で終端されたものも含まれるものとする。
　＜ヘテロ接合型バックコンタクトセルの製造方法＞
　以下、図２～図１０の模式的断面図を参照して、実施形態１のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。
　まず、図２に示すように、半導体基板１の受光面となる第２の主面１ａに凹凸形状を形成する。第２の主面１ａの凹凸形状は、たとえば、半導体基板１の第２の主面１ａをテクスチャエッチングすることにより形成することができる。なお、半導体基板１の第２の主面１ａ上には誘電体膜が形成されてもよい。
　次に、図３に示すように、半導体基板１の第１の主面１ｂの全面に接するように第１のｉ型非晶質半導体膜２を形成し、その後、第１のｉ型非晶質半導体膜２の全面に接するように第１導電型非晶質半導体膜３を形成する。第１のｉ型非晶質半導体膜２および第１導電型非晶質半導体膜３の形成方法は特に限定されないが、たとえばプラズマＣＶＤ（Chemical　Vapor　Deposition）法を用いることができる。
　次に、図４に示すように、第１導電型非晶質半導体膜３上に、第１のｉ型非晶質半導体膜２と第１導電型非晶質半導体膜３との積層体である第１の積層体５１を厚さ方向にエッチングする箇所に開口部を有するエッチングマスク３１を形成する。
　次に、図５に示すように、エッチングマスク３１をマスクとして、第１の積層体５１を厚さ方向にエッチングすることによって、半導体基板１の第１の主面１ｂの一部を露出させる。その後、図６に示すように、エッチングマスク３１を除去する。
　次に、図７に示すように、半導体基板１の露出面および第１の積層体５１を覆うように第２のｉ型非晶質半導体膜４を形成し、その後、第２のｉ型非晶質半導体膜４の全面に接するように第２導電型非晶質半導体膜５を形成する。第２のｉ型非晶質半導体膜４および第２導電型非晶質半導体膜５の形成方法は特に限定されないが、たとえばプラズマＣＶＤ法を用いることができる。
　次に、図８に示すように、半導体基板１の第１の主面１ｂ上の第２のｉ型非晶質半導体膜４と第２導電型非晶質半導体膜５との積層体である第２の積層体５２を残す部分にのみエッチングマスク３２を形成する。
　次に、図９に示すように、エッチングマスク３２をマスクとして、第２の積層体５２の一部を厚さ方向にエッチングすることによって、第１導電型非晶質半導体膜３の一部を露出させる。
　次に、図１０に示すように、第１導電型非晶質半導体膜３に接するように第１の銀層７ａを形成するとともに、第２導電型非晶質半導体膜５に接するように第２の銀層８ａを形成する。ここで、第１の銀層７ａおよび第２の銀層８ａはそれぞれ主成分（最も原子数の多い成分）としてＡｇを含む層であれば副成分（主成分よりも原子数の少ない成分）としてＡｇ以外の原子を含んでいてもよい。副成分は特に限定されないが、たとえば窒素（Ｎ）、酸素（Ｏ）および炭素（Ｃ）からなる群から選択される少なくとも１種の成分を挙げることができる。なお、第１の銀層７ａおよび第２の銀層８ａの形成方法は特に限定されないが、たとえば蒸着法などを用いることができる。また、第１の銀層７ａおよび第２の銀層８ａは、たとえば、蒸着法またはめっき法によって形成してもよい。すなわち、第１の銀層７ａおよび第２の銀層８ａは、それぞれ独立して、スパッタリング法、蒸着法およびめっき法からなる群から選択された少なくとも１つの方法により形成することができる。
　次に、第１導電型非晶質半導体膜３および第１の銀層７ａ、ならびに第２導電型非晶質半導体膜５および第２の銀層８ａを半導体基板１とともにアニールする。これにより、第１導電型非晶質半導体膜３から第１の銀層７ａにＳｉが移動して第１の銀層７ａにＳｉが取り込まれて第１電極７が形成される。また、第２導電型非晶質半導体膜５から第２の銀層８ａにＳｉが移動して第２の銀層８ａにＳｉが取り込まれて第２電極８が形成される。以上により、実施形態１のヘテロ接合型バックコンタクトセルが完成する。ここで、第１電極７および第２電極８の少なくとも一方の電極の厚さが２０μｍ以下であることが好ましく、１０μｍ以下であることがより好ましい。第１電極７および第２電極８の少なくとも一方の電極の厚さが２０μｍ以下である場合には電極の厚さに起因する熱変形の応力を抑制することができ、第１電極７および第２電極８の少なくとも一方の電極の厚さが１０μｍ以下である場合には、電極が薄いことによって電流経路が短くなるため、電極を低抵抗とすることができる。また、第１電極７および第２電極８の少なくとも一方の電極の厚さは１μｍ以上であることが好ましい。第１電極７および第２電極８の少なくとも一方の電極の厚さが１μｍ以上である場合には、電極の厚さが薄すぎることによって銀の結晶成長が悪化して電極が高抵抗になるのを抑制することができる。
　なお、第１導電型非晶質半導体膜３および第２導電型非晶質半導体膜５からそれぞれ第１の銀層７ａおよび第２の銀層８ａにＳｉが移動する理由は不明であるが、たとえば加熱温度、時間および雰囲気などのアニール条件を適宜調整することによって、第１導電型非晶質半導体膜３および第２導電型非晶質半導体膜５の結晶化を抑制しつつ、ＡｇとＳｉとを含む第１電極７および第２電極８を形成できることが確認されている。第１導電型非晶質半導体膜３および第２導電型非晶質半導体膜５の結晶化を抑制しつつ、ＡｇとＳｉとを含む第１電極７および第２電極８を形成するための好適なアニール条件としては、たとえば、５０℃以上３００℃以下の温度で１０分以上６０分以下アニールする条件が挙げられる。銀ペーストを塗布した後に焼成することにより第１電極７および第２電極８を形成する場合には、銀ペーストから銀電極を形成するための焼成温度が高すぎて、第１導電型非晶質半導体膜３および第２導電型非晶質半導体膜５等の非晶質半導体膜が結晶化し得る。一方、本実施形態においては、スパッタリング法、蒸着法およびめっき法からなる群から選択された少なくとも１つの方法により第１の銀層７ａおよび第２の銀層８ａを形成した後に、第１の銀層７ａおよび第２の銀層８ａをアニールすることによって、銀ペーストの焼成温度よりも低いアニール温度で第１電極７および第２電極８を形成することができる。これにより、本実施形態においては、第１導電型非晶質半導体膜３および第２導電型非晶質半導体膜５等の非晶質半導体膜の結晶化を抑制して電極として機能する第１電極７および第２電極８を形成することができるとともに、第１導電型非晶質半導体膜３および第２導電型非晶質半導体膜５等の非晶質半導体膜および半導体基板１への熱ダメージも低減することができる。
　図１１に実施形態１のヘテロ接合型バックコンタクトセルの断面の透過型電子顕微鏡（ＴＥＭ）写真を示し、図１２にエネルギ分散型Ｘ線分光法（ＥＤＸ）による成分の濃度［原子％］とｃ－ＳｉからＡｇ側への距離［μｍ］との関係を示している。なお、図１１および図１２において、ｃ－Ｓｉがｎ型単結晶シリコン基板を示し、ａ－Ｓｉが非晶質シリコン膜を示し、Ａｇが電極を示している。
　ここで、図１２に示す結果から明らかなように、電極中にＳｉが存在していることを確認することができる。また、電極には、主成分としてのＡｇ以外にも、副成分としてＮおよびＯも含まれていることが確認されている。
　図１３に、実施形態１のヘテロ接合型バックコンタクトセルの構造とＳｉ濃度との関係の一例を模式的に示す。図１３（ａ）に実施形態１のヘテロ接合型バックコンタクトセルの断面構造を模式的に示す図であり、図１３（ｂ）にＳｉ濃度の分布の一例を示す。
　図１３（ａ）および図１３（ｂ）に示す例においては、Ｓｉ濃度は、非晶質シリコン膜と電極との界面から電極側に進むにしたがって指数関数的に減少している。
　＜課題解決のメカニズム＞
　実施形態１のヘテロ接合型バックコンタクトセルにおいては、第１導電型非晶質半導体膜３に対する第１電極７のコンタクト抵抗および第２導電型非晶質半導体膜５に対する第１電極７のコンタクト抵抗を、それぞれ、特許文献１のｎ型非晶質半導体層１１４に対するｎ側電極１１６のコンタクト抵抗およびｐ型非晶質半導体層１１５に対するｐ側電極１１７のコンタクト抵抗と比べて低減することができ、特性を向上することができることが確認されている。
　これは、実施形態１のヘテロ接合型バックコンタクトセルにおいては、第１導電型非晶質半導体膜３（ｐ型非晶質シリコン膜）に接する第１電極７と、第２導電型非晶質半導体膜５（ｎ型非晶質シリコン膜）に接する第２電極８とにはそれぞれＡｇとＳｉとを含む電極が用いられているが、特許文献１のｎ側電極１１６およびｐ側電極１１７にはそれぞれＡｇとＳｉとを含む電極が用いられていないことによるものと考えられる。
　＜変形例＞
　なお、上記においては、半導体基板１の導電型がｎ型である場合について説明したが、半導体基板１の導電型はｐ型であってもよい。
　また、上記においては、第１導電型がｐ型であり、第２導電型がｎ型である場合について説明したが、第１導電型がｎ型であり、第２導電型がｐ型であってもよい。
　また、上記においては、第１電極７および第２電極８の両方がＡｇとＳｉとを含む場合について説明したが、第１電極７または第２電極８のいずれか一方のみがＡｇとＳｉとを含んでいてもよい。また、上記においては、第１電極７および第２電極８のすべてがＡｇとＳｉとを含む場合について説明したが、第１電極７および第２電極８の少なくとも１つがＡｇとＳｉとを含んでいればよい。
　［実施形態２］
　図１４に、実施形態２のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。図１４に示すように、実施形態２のヘテロ接合型バックコンタクトセルは、第１電極７と第１導電型非晶質半導体膜３との間のすべての領域に第１の介在層９ａを備えているとともに、第２電極８と第２導電型非晶質半導体膜５との間のすべての領域に第２の介在層９ｂを備えていることを特徴としている。このように、第１導電型非晶質半導体膜３に対する第１電極７のコンタクト抵抗および第２導電型非晶質半導体膜５に対する第２電極８のコンタクト抵抗の上昇に大きく影響を与えない程度の第１の介在層９ａおよび第２の介在層９ｂを形成することもできる。
　第１の介在層９ａとしては、たとえば第１導電型非晶質半導体膜３から第１電極７にキャリアを取り出すことができる層を用いることができるが、なかでもチタン（Ｔｉ）層を用いることが好ましい。第１の介在層９ａとしてＴｉ層を用いた場合には、第１導電型非晶質半導体膜３と第１電極７との間の密着性を向上することができる。
　また、第２の介在層９ｂとしては、たとえば第２導電型非晶質半導体膜５から第２電極８にキャリアを取り出すことができる層を用いることができ、なかでもＴｉ層を用いることが好ましい。第２の介在層９ｂとしてＴｉ層を用いた場合には、第２導電型非晶質半導体膜５と第２電極８との間の密着性を向上することができる。
　なお、上記においては、第１の介在層９ａおよび第２の介在層９ｂの両方が存在する場合について説明したが、第１の介在層９ａまたは第２の介在層９ｂのいずれか一方のみが存在していてもよい。
　実施形態２における上記以外の説明は実施形態１と同様であるため、その説明については繰り返さない。
　［実施形態３］
　図１５に、実施形態３のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。図１５に示すように、実施形態３のヘテロ接合型バックコンタクトセルは、第１の介在層９ａおよび第２の介在層９ｂがそれぞれアイランド状であることを特徴としている。
　実施形態３における上記以外の説明は実施形態１および実施形態２と同様であるため、その説明については繰り返さない。
　［実施形態４］
　図１６に、実施形態の光電変換素子の他の一例である実施形態４の裏面電極型太陽電池セルの模式的な断面図を示す。図１６に示すように、実施形態４の裏面電極型太陽電池セルは、ｎ型単結晶シリコン基板からなる半導体基板１と、半導体基板１の裏面となる第１主面１ｂ内に間隔を空けて設けられた、第１導電型不純物含有領域としてのｐ型不純物拡散領域６５と、第２導電型不純物含有領域としてのｎ型不純物拡散領域６３とを備えている。また、ｐ型不純物拡散領域６５に接してＡｇとＳｉとを含む第１電極７が設けられており、ｎ型不純物拡散領域６３に接してＡｇとＳｉとを含む第２電極８が設けられている。
　また、半導体基板１の裏面となる第１主面１ｂには、たとえば酸化シリコン膜または窒化シリコン膜等の誘電体膜６７が設けられており、半導体基板１の受光面となる第２主面１ａのテクスチャ構造６８上にもたとえば酸化シリコン膜または窒化シリコン膜等の誘電体膜６９が設けられている。
　以下、図１７～図２６の模式的断面図を参照して、実施形態４の裏面電極型太陽電池セルの製造方法の一例について説明する。
　まず、図１７に示すように、半導体基板１の第１主面１ｂおよび第２主面１ａのそれぞれの全面に拡散マスク６２を設置し、半導体基板１の第１主面１ｂの拡散抑制マスク６２の一部に開口部６１ａを設ける。なお、開口部６１ａの形成方法は、特に限定されず、たとえばフォトリソグラフィ等の方法を用いることができる。
　次に、図１８に示すように、ｎ型不純物含有ガス６４を流すことによって、半導体基板１の第１主面１ｂの拡散抑制マスク６２の開口部６１ａから露出している半導体基板１の第１主面１ｂにｎ型不純物を拡散させてｎ型不純物拡散領域６３を形成する。なお、ｎ型不純物含有ガス６４としては、たとえばｎ型不純物であるリンを含むＰＯＣｌ3などを用いることができる。また、ｎ型不純物拡散領域６３は、半導体基板１よりもｎ型不純物濃度が高い領域であればよい。
　次に、半導体基板１の第１主面１ｂおよび第２主面１ａの拡散抑制マスク６２を一旦すべて除去した後に、半導体基板１の第１主面１ｂおよび第２主面１ａのそれぞれの全面に拡散抑制マスク６２を再度設置し、図１９に示すように、半導体基板１の第１主面１ｂの拡散抑制マスク６２の一部に開口部６１ｂを設ける。
　次に、図２０に示すように、ｐ型不純物含有ガス６６を流すことによって、半導体基板１の第１主面１ｂの拡散抑制マスク６２の開口部６１ｂから露出している半導体基板１の第１主面１ｂにｐ型不純物を拡散させてｐ型不純物拡散領域６５を形成する。
　次に、図２１に示すように、半導体基板１の第２主面１ａおよび第１主面１ｂの拡散抑制マスク６２をすべて除去する。次に、図２２に示すように、半導体基板１の第１主面１ｂの全面に誘電体膜６７を形成する。
　次に、図２３に示すように、半導体基板１の第２主面１ａをテクスチャエッチングすることによってテクスチャ構造６８を形成する。
　次に、図２４に示すように、半導体基板１の第２主面１ａのテクスチャ構造６８上に誘電体膜６９を形成する。次に、図２５に示すように、半導体基板１の第１主面１ｂの誘電体膜６７の一部を除去することによってコンタクトホール７０，７１を形成する。なお、コンタクトホール７０，７１の形成方法は、特に限定されず、たとえばフォトリソグラフィ等の方法を用いることができる。
　次に、図２６に示すように、コンタクトホール７１を通してｐ型不純物拡散領域６５に接する第１の銀層７ａを形成するとともに、コンタクトホール７０を通してｎ型不純物拡散領域６３に接する第２の銀層８ａを形成する。
　その後、第１の銀層７ａおよび第２の銀層８ａを半導体基板１とともにアニールする。これにより、ｐ型不純物拡散領域６５から第１の銀層７ａにＳｉが移動して第１の銀層７ａにＳｉが取り込まれて第１電極７が形成され、ｎ型不純物拡散領域６３から第２の銀層８ａにＳｉが移動して第２の銀層８ａにＳｉが取り込まれて第２電極８が形成される。以上により、実施形態４の裏面電極型太陽電池セルが完成する。
　実施形態４における上記以外の説明は、実施形態１～実施形態３と同様であるため、その説明については繰り返さない。
　［実施形態５］
　図２７に、実施形態の光電変換素子の他の一例である実施形態５の両面電極型太陽電池セルの模式的な断面図を示す。図２７に示すように、実施形態５の両面電極型太陽電池セルは、ｐ型単結晶または多結晶シリコン基板からなる半導体基板１と、半導体基板１の裏面となる第１主面１ｂ内に設けられた第１導電型不純物含有領域としてのｐ型不純物拡散領域６５と、半導体基板１の受光面となる第２主面１ａ内に設けられた第２導電型不純物含有領域としてのｎ型不純物拡散領域６３とを備えている。また、ｐ型不純物拡散領域６５に接してＡｇとＳｉとを含む第１電極７が設けられており、ｎ型不純物拡散領域６３に接してＡｇとＳｉとを含む第２電極８が設けられている。なお、ｐ型不純物拡散領域６５は、たとえば、半導体基板１の第１主面１ｂ内にｐ型不純物を拡散することにより形成することができる。また、ｎ型不純物拡散領域６３は、たとえば、半導体基板１の第２主面１ａ内にｎ型不純物を拡散することにより形成することができる。
　実施形態５における上記以外の説明は、実施形態１～実施形態４と同様であるため、その説明については繰り返さない。
　［付記］
　（１）ここで開示された実施形態は、第１導電型または第２導電型の半導体基板と、半導体基板の第１主面の面内または面上の第１導電型領域と、半導体基板の第１主面の面内若しくは面上、または第１主面とは異なる第２主面の面内若しくは面上の第２導電型領域と、第１導電型領域上の電極と、第２導電型領域上の電極とを備え、電極の少なくとも１つが、銀と、シリコンとを含む光電変換素子である。このような構成とすることにより、電極のコンタクト抵抗を低減することができる。
　（２）ここで開示された実施形態の光電変換素子において、電極の少なくとも１つは、半導体基板から離れるにしたがってシリコンの濃度が減少する部分を含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　（３）ここで開示された実施形態の光電変換素子において、第１導電型領域は第１導電型非晶質シリコン膜を含み、第２導電型領域は第２導電型非晶質シリコン膜を含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　（４）ここで開示された実施形態の光電変換素子において、電極は、第１導電型非晶質シリコン膜上の第１電極と、第２導電型非晶質シリコン膜上の第２電極とを含み、第１電極および第２電極の少なくとも一方が、銀と、シリコンとを含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　（５）ここで開示された実施形態の光電変換素子において、第１電極が第１導電型非晶質シリコン膜に接していてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　（６）ここで開示された実施形態の光電変換素子は、第１電極と第１導電型非晶質シリコン膜との間の少なくとも一部の領域に第１の介在層をさらに備え、第１の介在層がチタンを含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　（７）ここで開示された実施形態の光電変換素子は、第１電極と第１導電型非晶質シリコン膜との間のすべての領域に第１の介在層をさらに備えていてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　（８）ここで開示された実施形態の光電変換素子は、第１電極と第１導電型非晶質シリコン膜との間の一部の領域に第１の介在層をさらに備えていてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　（９）ここで開示された実施形態の光電変換素子においては、第２電極が第２導電型非晶質シリコン膜に接していてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　（１０）ここで開示された実施形態の光電変換素子は、第２電極と第２導電型非晶質シリコン膜との間の少なくとも一部の領域に第２の介在層をさらに備えていてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　（１１）ここで開示された実施形態の光電変換素子は、第２電極と第２導電型非晶質シリコン膜との間のすべての領域に第２の介在層をさらに備えていてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　（１２）ここで開示された実施形態の光電変換素子は、第２電極と第２導電型非晶質シリコン膜との間の一部の領域に第２の介在層をさらに備えていてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　（１３）ここで開示された実施形態の光電変換素子においては、第２の介在層がチタンを含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　（１４）ここで開示された実施形態の光電変換素子は、半導体基板と第１導電型非晶質シリコン膜との間に第１のｉ型非晶質シリコン膜をさらに備えていてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　（１５）ここで開示された実施形態の光電変換素子において、第１のｉ型非晶質シリコン膜は、半導体基板と第１導電型非晶質シリコン膜とのそれぞれに接していてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　（１６）ここで開示された実施形態の光電変換素子は、半導体基板と第２導電型非晶質シリコン膜との間に第２のｉ型非晶質シリコン膜をさらに備えていてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　（１７）ここで開示された実施形態の光電変換素子において、第２のｉ型非晶質シリコン膜は、半導体基板と第２導電型非晶質シリコン膜とのそれぞれに接していてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　（１８）ここで開示された実施形態の光電変換素子において、半導体基板は、シリコンを含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　（１９）ここで開示された実施形態は、第１導電型または第２導電型の半導体基板の半導体基板の第１主面の面内または面上に第１導電型領域を形成する工程と、半導体基板の第１主面の面内若しくは面上、または第１主面とは異なる第２主面の面内若しくは面上に第２導電型領域を形成する工程と、第１導電型領域上および第２導電型領域上にそれぞれ電極を形成する工程とを備え、電極の少なくとも１つが、銀と、シリコンとを含む光電変換素子である。このような構成とすることにより、電極のコンタクト抵抗を低減することができる。
　（２０）ここで開示された実施形態においては、第２導電型領域が第１主面の面内に設けられていてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　（２１）ここで開示された実施形態においては、電極の少なくとも１つの厚さが２０μｍ以下であってもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　（２２）ここで開示された実施形態の光電変換素子の製造方法において、第１導電型領域および第２導電型領域を形成する工程は、半導体基板の一方の面側に第１導電型非晶質シリコン膜を形成する工程と、半導体基板の一方の面側に第２導電型非晶質シリコン膜を形成する工程とを含み、電極を形成する工程は、第１導電型非晶質シリコン膜上に第１銀含有層を形成する工程と、第２導電型非晶質シリコン膜上に第２銀含有層を形成する工程とを含むとともに、第１導電型非晶質シリコン膜および第１銀含有層をアニールすることによって第１導電型非晶質シリコン膜上に銀とシリコンとを含む第１電極を形成する工程、および第２導電型非晶質シリコン膜および第２銀含有層をアニールすることによって第２導電型非晶質シリコン膜上に銀とシリコンとを含む第２電極を形成する工程の少なくとも一方の工程を含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　（２３）ここで開示された実施形態の光電変換素子の製造方法において、第１銀含有層を形成する工程は、第１導電型非晶質シリコン膜に接するように第１銀含有層を形成する工程を含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　（２４）ここで開示された実施形態の光電変換素子の製造方法において、第１銀含有層を形成する工程は、第１導電型非晶質シリコン膜上の少なくとも一部の領域に第１の介在層を形成する工程と、第１の介在層が形成された第１導電型非晶質シリコン膜上に第１銀含有層を形成する工程とを含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　（２５）ここで開示された実施形態の光電変換素子の製造方法において、第２銀含有層を形成する工程は、第２導電型非晶質シリコン膜に接するように第２銀含有層を形成する工程を含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　（２６）ここで開示された実施形態の光電変換素子の製造方法において、第２銀含有層を形成する工程は、第２導電型非晶質シリコン膜上の少なくとも一部の領域に第２の介在層を形成する工程と、第２の介在層が形成された第２導電型非晶質シリコン膜上に第２銀含有層を形成する工程とを含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　（２７）ここで開示された実施形態の光電変換素子の製造方法において、半導体基板と第１導電型非晶質シリコン膜との間に第１のｉ型非晶質シリコン膜を形成する工程をさらに含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　（２８）ここで開示された実施形態の光電変換素子の製造方法において、半導体基板と第２導電型非晶質シリコン膜との間に第２のｉ型非晶質シリコン膜を形成する工程をさらに含んでいてもよい。この場合にも、電極のコンタクト抵抗を低減することができる。
　以上のように実施形態について説明を行なったが、上述の各実施形態の構成を適宜組み合わせることも当初から予定している。
　今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　ここで開示された実施形態は、光電変換素子および光電変換素子の製造方法に利用することができ、好適には裏面電極型または両面電極型の太陽電池および裏面電極型または両面電極型の太陽電池の製造方法に利用できる可能性があり、特に好適にはヘテロ接合型バックコンタクトセルおよびヘテロ接合型バックコンタクトセルに利用できる可能性がある。
　１　半導体基板、１ａ　第２主面、１ｂ　第１主面、２　第１のｉ型非晶質半導体膜、３　第１導電型非晶質半導体膜、４　第２のｉ型非晶質半導体膜、５　第２導電型非晶質半導体膜、７　第１電極、７ａ　第１の銀層、８　第２電極、８ａ　第２の銀層、９ａ　第１の介在層、９ｂ　第２の介在層、３１，３２　エッチングマスク、５１　第１の積層体、５２　第２の積層体、６１ａ，６１ｂ　開口部、６２　拡散マスク、６３　ｎ型不純物拡散領域、６４　ｎ型不純物含有ガス、６５　ｐ型不純物拡散領域、６６　ｐ型不純物含有ガス、６７　誘電体膜、６８　テクスチャ構造、６９　誘電体膜、７０，７１　コンタクトホール、１１１　半導体基板、１１２　ｉ型非晶質半導体層、１１３　ｉ型非晶質半導体層、１１４　ｎ型非晶質半導体層、１１５　ｐ型非晶質半導体層、１１６　ｎ側電極、１１６ａ　第１導電層、１１６ｂ　第２導電層、１１６ｃ　第３導電層、１１６ｄ　第４導電層、１１７　ｐ側電極、１１７ａ　第１導電層、１１７ｂ　第２導電層、１１７ｃ　第３導電層、１１７ｄ　第４導電層、１１９　ｉ型非晶質半導体層、１２０　ｎ型非晶質半導体層、１２１　絶縁層、１２２　ＩＮ積層体、１２３　ＩＰ積層体、１２４　絶縁層。

Claims (8)

  1. 　第１導電型または第２導電型の半導体基板と、
    　前記半導体基板の第１主面の面内または面上の第１導電型領域と、
    　前記半導体基板の前記第１主面の面内若しくは面上、または前記第１主面とは異なる第２主面の面内若しくは面上の第２導電型領域と、
    　前記第１導電型領域上の電極と、
    　前記第２導電型領域上の電極と、を備え、
    　前記電極の少なくとも１つが、銀と、シリコンとを含み、
    　前記電極の少なくとも１つは、前記半導体基板から離れるにしたがって前記シリコンの濃度が減少する部分を含む、光電変換素子。
  2. 　前記第１導電型領域は、第１導電型非晶質シリコン膜を含み、
    　前記第２導電型領域は、第２導電型非晶質シリコン膜を含む、請求項１に記載の光電変換素子。
  3. 　前記電極は、前記第１導電型非晶質シリコン膜上の第１電極と、前記第２導電型非晶質シリコン膜上の第２電極とを含み、
    　前記第１電極および前記第２電極の少なくとも一方が、銀と、シリコンとを含む、請求項２に記載の光電変換素子。
  4. 　前記第１電極が前記第１導電型非晶質シリコン膜に接している、請求項３に記載の光電変換素子。
  5. 　前記第１電極と前記第１導電型非晶質シリコン膜との間の少なくとも一部の領域に第１の介在層をさらに備え、前記第１の介在層がチタンを含む、請求項４に記載の光電変換素子。
  6. 　前記第２導電型領域が前記第１主面の面内に設けられている、請求項１～請求項５のいずれか１項に記載の光電変換素子。
  7. 　前記電極の少なくとも１つの厚さが２０μｍ以下である、請求項１～請求項６のいずれか１項に記載の光電変換素子。
  8. 　請求項１～請求項７のいずれか１項に記載の光電変換素子を製造する方法であって、スパッタリング法、蒸着法およびめっき法からなる群から選択された少なくとも１つの方法により前記電極を形成する工程を含む、光電変換素子の製造方法。
PCT/JP2016/057299 2015-03-16 2016-03-09 光電変換素子および光電変換素子の製造方法 WO2016147970A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017506476A JP6681878B2 (ja) 2015-03-16 2016-03-09 光電変換素子および光電変換素子の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-052116 2015-03-16
JP2015052116 2015-03-16

Publications (1)

Publication Number Publication Date
WO2016147970A1 true WO2016147970A1 (ja) 2016-09-22

Family

ID=56918970

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/057299 WO2016147970A1 (ja) 2015-03-16 2016-03-09 光電変換素子および光電変換素子の製造方法

Country Status (2)

Country Link
JP (1) JP6681878B2 (ja)
WO (1) WO2016147970A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034208A (zh) * 2018-01-11 2019-07-19 福建金石能源有限公司 一种背接触异质结太阳能电池制作方法
CN110896118A (zh) * 2018-09-12 2020-03-20 福建金石能源有限公司 一种背接触异质结太阳能电池制作方法
CN110896108A (zh) * 2018-09-12 2020-03-20 福建金石能源有限公司 一种双面发电的背接触异质结太阳能电池的制作方法
WO2023050822A1 (zh) * 2021-09-30 2023-04-06 泰州隆基乐叶光伏科技有限公司 一种背接触电池的制作方法
WO2024045917A1 (zh) * 2022-08-31 2024-03-07 隆基绿能科技股份有限公司 背接触太阳能电池及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273826A (ja) * 2003-03-10 2004-09-30 Sharp Corp 光電変換装置及びその製造方法
JP2005203622A (ja) * 2004-01-16 2005-07-28 Kyocera Corp 光電変換装置、金属ペーストおよびそれを用いた光電変換装置の製造方法
WO2006011595A1 (ja) * 2004-07-29 2006-02-02 Kyocera Corporation 太陽電池素子とその製造方法
JP2006066748A (ja) * 2004-08-30 2006-03-09 Osaka Univ 半導体装置、太陽電池およびそれらの製造方法
JP2013187287A (ja) * 2012-03-07 2013-09-19 Sharp Corp 光電変換素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235388A (ja) * 1992-02-24 1993-09-10 Mitsubishi Electric Corp 低抵抗線状パターンの形成方法及び形成装置並びに太陽電池
JP2008085227A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 太陽電池モジュール
JP5100206B2 (ja) * 2007-05-28 2012-12-19 三洋電機株式会社 太陽電池モジュール
JP5802833B2 (ja) * 2012-06-20 2015-11-04 株式会社日立製作所 太陽電池セルおよびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004273826A (ja) * 2003-03-10 2004-09-30 Sharp Corp 光電変換装置及びその製造方法
JP2005203622A (ja) * 2004-01-16 2005-07-28 Kyocera Corp 光電変換装置、金属ペーストおよびそれを用いた光電変換装置の製造方法
WO2006011595A1 (ja) * 2004-07-29 2006-02-02 Kyocera Corporation 太陽電池素子とその製造方法
JP2006066748A (ja) * 2004-08-30 2006-03-09 Osaka Univ 半導体装置、太陽電池およびそれらの製造方法
JP2013187287A (ja) * 2012-03-07 2013-09-19 Sharp Corp 光電変換素子

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034208A (zh) * 2018-01-11 2019-07-19 福建金石能源有限公司 一种背接触异质结太阳能电池制作方法
CN110896118A (zh) * 2018-09-12 2020-03-20 福建金石能源有限公司 一种背接触异质结太阳能电池制作方法
CN110896108A (zh) * 2018-09-12 2020-03-20 福建金石能源有限公司 一种双面发电的背接触异质结太阳能电池的制作方法
WO2023050822A1 (zh) * 2021-09-30 2023-04-06 泰州隆基乐叶光伏科技有限公司 一种背接触电池的制作方法
WO2024045917A1 (zh) * 2022-08-31 2024-03-07 隆基绿能科技股份有限公司 背接触太阳能电池及其制备方法

Also Published As

Publication number Publication date
JP6681878B2 (ja) 2020-04-15
JPWO2016147970A1 (ja) 2017-12-28

Similar Documents

Publication Publication Date Title
JP6321861B2 (ja) ワイドバンドギャップ半導体材料含有のエミッタ領域を有する太陽電池
JP5456168B2 (ja) 光電変換装置の製造方法
JP5570654B2 (ja) 太陽電池素子および太陽電池モジュール
JP6681878B2 (ja) 光電変換素子および光電変換素子の製造方法
CN101567408B (zh) 光电转换装置的制造方法
JP5058184B2 (ja) 光起電力装置の製造方法
JP2004266023A (ja) 太陽電池およびその製造方法
EP2811539B1 (en) Solar cell with multilayered structure and manufacturing method thereof
WO2011145731A1 (ja) 太陽電池素子およびその製造方法ならびに太陽電池モジュール
WO2018025643A1 (ja) 太陽電池セルおよび太陽電池セルの製造方法
JP2014011246A (ja) 太陽電池素子および太陽電池モジュール
JP5645734B2 (ja) 太陽電池素子
JP5014263B2 (ja) 光起電力装置およびその製造方法
JP5627194B2 (ja) 太陽電池の製造方法
US8946844B2 (en) Integration of a titania layer in an anti-reflective coating
US20170012149A1 (en) High efficiency single crystal silicon solar cell with epitaxially deposited silicon layers with deep junction(s)
JP5975841B2 (ja) 光起電力素子の製造方法及び光起電力素子
WO2016021267A1 (ja) 光電変換素子
US10923618B2 (en) Method for manufacturing a photovoltaic device
JP6655791B2 (ja) 太陽電池セル及びその製造方法
TWI578560B (zh) 光伏電力裝置之製造方法
CN116897437A (zh) 具有牺牲层的perc–联太阳能电池
JP2016143857A (ja) 光電変換素子および光電変換素子の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16764800

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017506476

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16764800

Country of ref document: EP

Kind code of ref document: A1