JP2010040562A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2010040562A
JP2010040562A JP2008198338A JP2008198338A JP2010040562A JP 2010040562 A JP2010040562 A JP 2010040562A JP 2008198338 A JP2008198338 A JP 2008198338A JP 2008198338 A JP2008198338 A JP 2008198338A JP 2010040562 A JP2010040562 A JP 2010040562A
Authority
JP
Japan
Prior art keywords
layer
impurity
stepped
conductivity type
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008198338A
Other languages
English (en)
Other versions
JP5309360B2 (ja
JP2010040562A5 (ja
Inventor
Hidenori Fujii
秀紀 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008198338A priority Critical patent/JP5309360B2/ja
Priority to US12/329,987 priority patent/US7800204B2/en
Priority to KR1020090022461A priority patent/KR101060173B1/ko
Priority to DE102009019684A priority patent/DE102009019684B4/de
Priority to CN2009101371633A priority patent/CN101640222B/zh
Publication of JP2010040562A publication Critical patent/JP2010040562A/ja
Priority to US12/859,315 priority patent/US8420496B2/en
Publication of JP2010040562A5 publication Critical patent/JP2010040562A5/ja
Application granted granted Critical
Publication of JP5309360B2 publication Critical patent/JP5309360B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】適用される製品に応じた所望の特性が精度よく得られる半導体装置と、その製造方法を提供する。
【解決手段】ＰＩＮダイオードは、ｎ-ドリフト層６、ｐアノード層８、ｎバッファ層１２、ｎ+層１６、表面電極および裏面電極を備えている。ｎ+層１６の不純物濃度は、階段状のプロファイルを有し、第２主表面から所定の深さにわたりほぼ一定とされる。ｎバッファ層１２の不純物濃度は、ｎ+層１６からｎ-ドリフト層６にかけて緩やかに減少する。ｎ-ドリフト層６の不純物濃度は、半導体基板の不純物濃度を反映して、深さ方向に対してほぼ一定となる。ｐアノード層８の不純物濃度は、第１主表面からｎ-ドリフト層６にかけて比較的急峻に減少する。
【選択図】図３

Description

本発明は半導体装置およびその製造方法に関し、特に、ダイオードを備えた半導体装置と、その製造方法とに関するものである。
近年、産業用電力装置などの分野で使用されているインバータ装置においては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のスイッチング素子には還流ダイオードが並列に接続されている。そのような還流ダイオードの一つとして、ＰＩＮダイオードがある。従来、そのようなＰＩＮダイオードとして、拡散ダイオードとエピダイオードとがある。
拡散ダイオードには、ｎ型の半導体基板の表面からｎ型の不純物を拡散させることによって、ｎバッファ層が形成されている。不純物の拡散によって形成されるｎバッファ層の不純物濃度のプロファイルは緩やかな傾きとなる。そのため、オン状態からオフ状態に切り替わるリカバリー時に、ＰＩＮダイオードに逆方向に流れる逆回復電流は徐々に減少する。このようなリカバリーはソフトリカバリーと称される。
また、エピダイオードには、ｎ型の半導体基板の表面上にエピタキシャル成長法によって、ドリフト層となるｎ-エピタキシャル層が形成されている。エピダイオードでは、カソードとなる半導体基板のｎ型の不純物濃度は高濃度であるため、伝導度変調を起こすモジュレーションレベルが上がり、順方向電圧を下げることができるとされる。なお、拡散ダイオードを開示した文献として、たとえば、特許文献１がある。
特開２００７−５９８０１号公報
しかしながら、従来の半導体装置では次のような問題点があった。まず、拡散ダイオードでは、ｎバッファ層の不純物濃度のプロファイルが、カソード側からアノード側に向かって緩やかに減少する。そのため、モジュレーションレベルを上げにくく、オン抵抗が高くなって順方向電圧を低くすることができないという性質がある。また、ｎバッファ層が比較的厚いために、リカバリー時に排出されるキャリアの総量が多くなり、スイッチング損失（リカバリー損失）が増えるという性質がある。
また、エピダイオードでは、ｎ-エピタキシャル層からｎ型の半導体基板にかけて、不純物濃度のプロファイルが急峻に立ち上がることになるため、オン状態で注入された電子が、リカバリー時に急速に減少して発振現象を起こしやすいという性質がある。
一方、半導体装置には、適用されるインバータ回路に応じて、リカバリー損失を低減することよりも順方向電圧を下げることが求められたり、反対に、順方向電圧を下げることよりもリカバリー損失を低減することが求められる。
本発明の一つの目的は、適用される製品に応じた所望の特性が精度よく得られる半導体装置を提供することであり、他の目的は、そのような半導体装置の製造方法を提供することである。
本発明に係る半導体装置は、第１導電型の半導体基板と第２導電型のアノード部と第１導電型のカソード部と階段状不純物層とを備えている。第１導電型の半導体基板は、互いに対向する第１主表面および第２主表面を有している。第２導電型のアノード部は、半導体基板の第１主表面側に形成されている。第１導電型のカソード部は、半導体基板の第２主表面側に形成されている。階段状不純物層は、アノード部およびカソード部の少なくとも一方に形成され、半導体基板の表面から第１の深さにわたり対応する所定導電型の不純物を導入し、表面から所定導電型の不純物が導入された半導体基板の領域を含む、第１の深さよりも深い第２の深さにわたる所定の領域を溶融することにより、表面から第２の深さにわたって所定導電型の不純物の濃度を均一にした階段状の不純物濃度プロファイルを有している。
本発明に係る半導体装置の製造方法は以下の工程を備えている。第１導電型の半導体基板の第１主表面側にアノード部を形成する。半導体基板の第１主表面と対向する第２主表面側にカソード部を形成する。アノード部を形成する工程およびカソード部を形成する工程の少なくともいずれかの工程は、半導体基板の表面に、表面から第１の深さにわたり対応する所定導電型の不純物を導入する工程と、表面から所定導電型の不純物が導入された半導体基板の領域を含む、第１の深さよりも深い第２の深さにわたる所定の領域を溶融することにより、表面から第２の深さにわたって所定導電型の不純物の濃度を均一にして階段状の不純物濃度プロファイルを有する階段状不純物層を形成する工程とを備えている。
本発明に係る半導体装置によれば、階段状の不純物濃度プロファイルを有する階段状不純物層を備えていることで、モジュレーションレベルやリカバリー損失等を適用される製品に応じて精度よく変えることができる。
本発明に係る半導体装置の製造方法によれば、半導体基板の表面に、表面から第１の深さにわたり対応する所定導電型の不純物を導入し、表面から所定導電型の不純物が導入された半導体基板の領域を含む、第１の深さよりも深い第２の深さにわたる所定の領域を溶融することで、表面から第２の深さにわたって所定導電型の不純物の濃度の均一な階段状の不純物濃度プロファイルを有する階段状不純物層を形成することができる。この階段状不純物層の濃度や形成領域によって、モジュレーションレベルやリカバリー損失等を適用される製品に応じて精度よく変えることができる。
実施の形態１
ここでは、カソード側に、階段状の不純物濃度プロファイルを有するｎ+層を備えたＰＩＮダイオードについて説明する。
まず、はじめに、ＰＩＮダイオードが適用される、誘導性負荷を制御するインバータ装置のインバータ回路を図１に示す。図１に示すように、インバータ装置では、誘導性負荷５１への電力の供給を制御するＩＧＢＴ５０と、誘導性負荷５１からの還流電流の通路としてＰＩＮダイオード２が設けられている。
図２に示すように、ＰＩＮダイオード２は、ｎ-ドリフト層６、ｐアノード層８、ｎバッファ層１２、ｎ+層１６、表面電極１４および裏面電極１８を備えている。ｐアノード層８は、ｎ型の半導体基板４の第１主表面から所定の深さにわたり形成されている。そのｐアノード８を取り囲むように、第１主表面上にシリコン酸化膜９が形成されている。表面電極１４は、ｐアノード層８の表面に接触するようにｐアノード層８の表面上に形成されている。
ｎ+層１６は、半導体基板４の第２主表面から所定の深さにわたり形成されている。ｎバッファ層１２は、ｎ+層１６に接触して、さらに深い領域わたり形成されている。ｎ-ドリフト層６は、ｐアノード層８とｎバッファ層１２との間の半導体基板の領域に形成されている。裏面電極１８は、ｎ+層１６に接触するようにｎ+層１６の表面上に形成されている。
次に、ＰＩＮダイオード２の不純物濃度について説明する。図３に示すように、ｎ+層１６の不純物濃度は、階段状のプロファイルを有し、第２主表面から所定の深さにわたりほぼ一定とされる。ｎバッファ層１２の不純物濃度は、ｎ+層１６からｎ-ドリフト層６にかけて緩やかに減少する。ｎ-ドリフト層６の不純物濃度は、半導体基板４の不純物濃度を反映して、深さ方向に対してほぼ一定となる。ｐアノード層８の不純物濃度は、第１主表面からｎ-ドリフト層６にかけて比較的急峻に減少する。
本ＰＩＮダイオードでは、後述するように、階段状の不純物濃度プロファイルを有するｎ+層１６を備えていることで、ｎ+層１６からの電子の注入効率を上げてモジュレーションレベルを上げることができる。
次に、上述したＰＩＮダイオードの製造方法について説明する。まず、図４に示すように、半導体基板４の表面（第２主表面）にリン拡散源２１が形成されて、リンを半導体基板４中に、たとえば深さ約２５０μｍ程度まで拡散させて、ｎバッファ層１２（図５参照）が形成される。次に、半導体基板４の表面（第１主表面）上にシリコン酸化膜（図示せず）が形成される。そのシリコン酸化膜上に、ｐアノード層を形成するための所定のレジストパターン（図示せず）が形成される。
次に、図５に示すように、そのレジストパターン２２をマスクとしてシリコン酸化膜９に異方性エッチングを施すことにより、半導体基板４の表面を露出する開口部が形成される。その後、レジストパターン２２が除去される。次に、熱酸化法により、半導体基板４の表面に下敷き酸化膜（図示せず）が形成される。次に、図６に示すように、注入エネルギー５０ＫｅＶ、ドーズ量１×１０12／ｃｍ2のもとで、半導体基板１の表面にボロンを注入し、温度１２００℃のもとで、約２時間の熱処理を施すことにより、活性化されたｐアノード８が形成される。その後、ｐアノード８を覆うように、半導体基板４上にアルミニウム膜（図示せず）が形成される。そのアルミニウム膜に所定の写真製版処理を施してエッチングを施すことにより、図７に示すように、表面電極１４が形成される。
次に、図８に示すように、半導体基板４の厚みが所望の厚みになるまで、半導体基板４の第２主表面が研削される。その後、ウェットエッチングを施すことにより、研削によるダメージ層（図示せず）が除去されて、図９に示すように、清浄な半導体基板４の表面が露出する。
次に、図１０に示すように、注入エネルギー５０ＫｅＶ、ドーズ量５×１０15／ｃｍ2のもとで、半導体基板１の表面にリンが注入される。次に、図１１に示すように、レーザアニール処理として、たとえばＹＡＧレーザ光を、数十Ｗ以上の条件のもとで、リンが注入された半導体基板の第２主表面に照射して、リンが注入された領域を含むように第２主表面から所定の深さにわたる領域を溶融することにより、リン濃度が深さ方向に均一化される。こうして、階段状の不純物濃度プロファイルを有するｎ+層１６が形成されることになる。
その後、比較的低温度（約３５０℃程度）のもとで、約２時間の熱処理を施すことにより、結晶欠陥が回復される。次に、図１２に示すように、ｎ+層１６の表面に、チタン、ニッケルおよび金（Ｔｉ-Ｎｉ-Ａｕ）を堆積することによって、裏面電極１８が形成される。こうして、ＰＩＮダイオード２が完成する。
本ＰＩＮダイオード２では、階段状の不純物濃度プロファイルを有するｎ+層１６が形成され、そのｎ+層１６の不純物濃度を変えることによって、適用される製品に応じて順方向電圧やリカバリー損失を調整することができる。このことについて、比較例として拡散ダイオードとエピダイオードを挙げて説明する。
まず、第１の比較例として、拡散ダイオードについて説明する。図１３に示すように、拡散ダイオード１０２は、ｎ-ドリフト層１０６、ｐアノード層１０８、ｎバッファ層１１２、表面電極１１４および裏面電極１１８を備えている。ｎバッファ層１１２は、ｎ型の半導体基板の第２主表面からｎ型の不純物を拡散させることによって形成されており、図１４に示すように、その不純物濃度プロファイルは、半導体基板の第２主表面からｎ-ドリフト層１０６に向かって緩やかに減少する。
次に、拡散ダイオード１０２のリカバリー時におけるキャリアの挙動について説明する。図１５に、リカバリー時の拡散ダイオード１０２に流れる電流と電圧の経時変化を示す。まず、ポイントＴ１では、拡散ダイオード１０２に還流電流が流れる順バイアス状態とされる。この状態では、図１６に示すように、カソード側からは電子がｎ-ドリフト層１０６へ向けて注入されるとともに、アノード側からはホールがｎ-ドリフト層１０６へ向けて注入される。
次に、ポイントＴ２では、拡散ダイオード１０２が順バイアス状態から逆バイアス状態に切り替わり、拡散ダイオード１０２を流れていた電流は徐々に減少し、ｐアノード層１０８とｎ-ドリフト層１０６との界面から空乏層Ｄが拡がり始める。この状態では、図１７に示すように、拡散ダイオード１０２に蓄積されていたキャリアのうち、電子がカソード側に向かって排出され、ホールがアノード側に向かって排出されることによって、拡散ダイオード１０２には逆回復電流が流れることになる。
次に、ポイントＴ３では、図１８に示すように、時間の経過とともに空乏層Ｄがさらに拡がり、そして、排出される電子とホールの数が減少して逆回復電流が減少する。次に、ポイントＴ４では、リカバリーが終了する直前の状態であり、図１９に示すように、空乏層Ｄはさらに拡がって、ｎ-ドリフト層１０６とｎバッファ層１１２との境界近傍に残るキャリアが排出される。そして、リカバリーが終了した時点では、図２０に示すように、空乏層Ｄは、ｎ-ドリフト層１０６とｎバッファ層１１２との境界付近にまで拡がり、そして、蓄積されたキャリアは排出され、または、再結合により消滅してオフ状態となる。
この拡散ダイオード１０２では、ｎバッファ層１１２の不純物濃度が、カソード側からアノード側に向かって緩やかに減少するため、カソード側からの電子の注入効率が低い。そのため、モジュレーションレベルを上げにくく、オン抵抗が高くなって順方向電圧を低くすることができないという問題点がある。
また、そのｎバッファ層１１２を形成する際には、半導体基板の厚みの約半分程度の深さにまで不純物を熱拡散させるために、ｎバッファ層１１２の不純物濃度（傾き）がばらつきやすく、所定の電流に対して、モジュレーションレベルが容易に変動するという問題点がある。さらに、ｎバッファ層１１２が比較的厚いために、リカバリー時に排出されるキャリアの総量が多くなり、スイッチング損失（リカバリー損失）が増えるという問題点がある。なお、リカバリー損失とは、逆回復電流が流れることによって生じる損失のことであり、逆回復電流が流れ始めてから、最大値（絶対値）を経てその最大値の１０分の１になるまでの間の電流積分値と電圧積分値との積として表される。
次に、第２の比較例としてエピダイオードについて説明する。図２１に示すように、エピダイオード１０２は、ｎ型の半導体基板１０４、ｎ-エピタキシャル層１０７、ｐアノード層１０８、表面電極１１４および裏面電極１１８を備えている。ドリフト層となるｎ-エピタキシャル層１０７は、半導体基板１０４の表面上にエピタキシャル成長法によって形成される。そのため、図２２に示すように、不純物濃度プロファイルでは、半導体基板１０４からｎ-エピタキシャル層１０７にかけて不純物濃度が急減に減少する。
次に、エピダイオード１０２のリカバリー時におけるキャリアの挙動について説明する。図２３に、リカバリー時のエピダイオード１０２に流れる電流と電圧の経時変化を示す。まず、ポイントＴ１では、エピダイオード１０２に還流電流が流れる順バイアス状態とされる。この状態では、図２４に示すように、カソード側からは電子がｎ-エピタキシャル層１０７へ向けて注入されるとともに、アノード側からはホールがｎ-エピタキシャル層１０７へ向けて注入される。
次に、ポイントＴ２では、エピダイオード１０２が順バイアス状態から逆バイアス状態に切り替わり、エピダイオード１０２を流れていた電流は徐々に減少し、ｐアノード層１０８とｎ-エピタキシャル層１０７との界面から空乏層Ｄが拡がり始める。この状態では、図２５に示すように、エピダイオード１０２に蓄積されていたキャリアのうち、電子がカソード側に向かって排出され、ホールがアノード側に向かって排出されることによって、エピダイオード１０２には逆回復電流が流れることになる。
次に、ポイントＴ３では、図２６に示すように、時間の経過とともに空乏層Ｄがさらに拡がり、そして、排出される電子とホールの数が減少して逆回復電流が減少する。次に、ポイントＴ４では、リカバリーが終了する直前の状態であり、図２７に示すように、空乏層Ｄは、ｎ-エピタキシャル層１０７と半導体基板１０４との境界付近にまで拡がり、そして、蓄積されたキャリアは排出され、または、再結合により消滅してオフ状態となる。
このエピダイオード１０２では、ｎ-エピタキシャル層１０７から半導体基板１０４にかけて、不純物濃度が急峻に立ち上がっているため、オン状態で注入されたキャリアが、リカバリー時に急速に減少することになる。そのため、エピダイオード１０２が容量となり、エピダイオードが接続されている回路との関係で、図２３に示す波形に見られるように、発振現象を起こしやすいという問題点がある。
次に、本ＰＩＮダイオードのリカバリー時におけるキャリアの挙動について説明する。図２８に、リカバリー時のＰＩＮダイオード２に流れる電流と電圧の経時変化を示す。まず、ポイントＴ１では、ＰＩＮダイオード２に還流電流が流れる順バイアス状態とされる。この状態では、図２９に示すように、ｎ+層１６から電子がｎ-ドリフト層６へ向けて注入されるとともに、ｐアノード層８からホールがｎ-ドリフト層６へ向けて注入される。
次に、ポイントＴ２では、ＰＩＮダイオード２が順バイアス状態から逆バイアス状態に切り替わり、ＰＩＮダイオード２を流れていた電流が徐々に減少している状態である。この状態では、図３０に示すように、ｎ+層１６からｎ-ドリフト層６へ向けて注入される電子の数が減少するとともに、ｐアノード層８からｎ-ドリフト層６へ向けて注入されるホールの数も減少する。
次に、時間の経過とともに、ｐアノード層８とｎ-ドリフト層６との界面から空乏層Ｄが拡がり始め、ＰＩＮダイオード２に蓄積されていたキャリアのうち、電子がカソード側に向かって排出され、ホールがアノード側に向かって排出されることによって、ＰＩＮダイオード２には逆回復電流が流れることになる。
次に、ポイントＴ３のリカバリークランプ時では、図３１に示すように、ｎバッファ層１２とｎ-ドリフト層６との境界付近に残るキャリアが排出されるか、または、再結合によって消滅する。次に、ポイントＴ４では、リカバリーが終了する状態であり、図３２に示すように、空乏層Ｄは、ｎ-ドリフト層６とｎバッファ層１２との境界付近にまで拡がって、残されたキャリアは主に再結合により消滅してオフ状態となる。
本ＰＩＮダイオード２では、カソード側に、ｎ-ドリフト層６の不純物濃度よりも、たとえば、１００倍以上高い不純物濃度を有するｎ+層１６が形成されている。これにより、ｎ-ドリフト層６の不純物濃度に対するｎ+層１６の不純物濃度の比が高くなって、ｎ+層１６から電子が注入される効率が上がり、ＰＩＮダイオード２のモジュレーションレベルを上げることができる。
また、順バイアス状態では、注入されるキャリアのキャリア濃度プロファイルはｐアノード層８とｎ+層１６とをわたす態様のプロファイルとなる。これにより、ｐアノード層８の不純物濃度とｎ+層１６の不純物濃度とによって注入されるキャリアの量が変えられて、ＰＩＮダイオードが適用されるインバータ装置に応じた所望の順方向電圧（あるいはモジュレーションレベル）に高精度に調整することができる。
さらに、ｎ+層１６は、階段状の不純物濃度プロファイルとされることで、傾きをもった不純物濃度プロファイルと比較すると、所定の電流に対して、モジュレーションレベルの変動を抑えることができる。こうして、本ＰＩＮダイオード２では、拡散ダイオードで見られた問題点が解消される。
また、ｐアノード層８の不純物濃度が表面から比較的急峻に減少するプロファイルであることで、順バイアス状態においてｎバッファ層１２とｎ-ドリフト層６との境界付近において、蓄積されるキャリアの濃度とｎ-ドリフト層６の不純物濃度と差Ｈ（図２９参照）が最も大きくなる。これにより、リカバリー時において、空乏層の一端がｎバッファ層１２とｎ-ドリフト層６との境界付近に到達した時点で、その境界付近にキャリアが残っており、そのキャリアが排出されることで、逆回復電流が徐々に減少することになる。その結果、発振が生じるのを防止することができる。こうして、本ＰＩＮダイオード２では、エピダイオードで見られた問題点が解消される。
以上のように、本ＰＩＮダイオード２では、階段状の不純物濃度プロファイルを有するｎ+層１６が形成されていることが特徴とされる。そこで、このｎ+層１６について、詳しく説明する。上述したように、ｎ+層１６は、半導体基板４の第２主表面から、たとえばリンを注入（図１０参照）し、レーザアニール処理（図１１参照）を施すことによって形成される。
まず、図３３に示すように、リンが注入された時点では、不純物層３１は、半導体基板の表面から所定の深さにおいてピークを有する不純物濃度プロファイルを呈する。次に、リンが注入された不純物層３１を含むように半導体基板の表面から所定の深さの領域Ｒまでを溶融する態様でレーザアニール処理を施すことによって、溶融した領域Ｒ内でリンが拡散し、図３４に示すように、領域Ｒの深さ方向においてリン濃度が均一化される。このとき、ｎ+層１６からｎバッファ層１２へかけて、不純物濃度プロファイルが裾野を引くように不純物が拡散するようなことはほとんどない。こうして、階段状の不純物濃度プロファイルを有するｎ+層１６が形成されることになる。
このようにして形成されるｎ+層の不純物濃度の測定結果を図３５に示す。一方、比較のために、一般的な熱拡散による不純物濃度プロファイルの測定結果を図３６に示す。図３５に示すように、領域Ｒを溶融することによって、表面から深さ約０．６μｍ程度までは、ほぼ一定の不純物濃度となり、階段状の不純物プロファイルが得られることが確認された。これに対して、一般的な熱拡散では、図３６に示すように、不純物濃度は表面から深い領域にかけて、裾野を引くように減少していることが確認された。
このように、本ＰＩＮダイオードの製造におけるレーザアニールでは、所定の深さまでの半導体基板の領域を溶融させて不純物濃度を均一化させている点で、電子線の照射によって生じた結晶欠陥を単に回復させるレーザアニールとは、アニールとしての実質的な処理が異なるといえる。
また、本ＰＩＮダイオードにおける階段状の不純物濃度プロファイルと、エピダイオードにおける不純物濃度プロファイルの違いとして、次のような違いが挙げられる。まず、エピタキシャル成長の後に行われる他の工程の熱処理によって、不純物が相互に熱拡散をして、半導体基板とエピタキシャル成長層との間で、不純物濃度のプロファイルが裾野を引くようになる。
また、半導体基板とエピタキシャル成長の初期段階で形成されるエピタキシャル層の部分とが、エピタキシャル成長が終了するまで熱に晒されることによっても、半導体基板と初期段階で形成されるエピタキシャル層の部分との間で不純物が相互に熱拡散をし、不純物濃度プロイファイルが裾野を引くようになる。
これに対して、本ＰＩＮダイオードでは、レーザ光線を照射することによって溶融した領域Ｒに存在する不純物だけが拡散して深さ方向に均一化されるため、溶融した領域Ｒと溶融していない領域との間で不純物が相互に熱拡散をすることはほとんどない。したがって、溶融させた領域と溶融させていない領域との間で、裾野を引くような不純物濃度プロイファイルにはならない。
なお、上述したＰＩＮダイオードでは、ｎ+層１６を形成する際に、半導体基板にリンを注入して形成する場合を例に挙げて説明したが、この他に、たとえば、リンデポやリンガラスを塗布して半導体基板にリンを導入することにより形成してもよい。また、砒素（Ａｓ）を導入して形成してもよい。
実施の形態２
ここでは、ｎ+層が選択的に形成されたＰＩＮダイオードについて説明する。図３７に示すように、本ＰＩＮダイオード２では、ｎ+層１６は選択的に形成されている。裏面電極１８は、ｎ+層１６とｎバッファ層１２に接触するように形成されている。なお、これ以外の構成については、図２に示すＰＩＮダイオードと同様なので、同一部材には同一符号を付しその説明を省略する。
次に、ＰＩＮダイオード２の不純物濃度について説明する。本ＰＩＮダイオード２では、ｎ+層が選択的に形成されていることで、ｎ+層を通る断面線に沿った不純物濃度は、図３８に示すように、ｎ+層による階段状のプロファイルを有している。一方、ｎ+層を通らない断面に沿った不純物濃度は、図３９に示すように、階段状のプロファイルを有していない。そのような選択的に形成されるｎ+層１６のパターンとしては、たとえば、図４０に示すように、帯状に形成されていてもよいし、図４１に示すように、島状に形成されていてもよい。
本ＰＩＮダイオードでは、後述するように、階段状の不純物濃度プロファイルを有するｎ+層１６を選択的に形成することで、モジュレーションレベル等を精度よく調整することができる。
次に、上述したＰＩＮダイオードの製造方法について説明する。前述した図４〜図９に示す工程と同様の工程を経た後、図４２に示すように、ｎバッファ層１２の表面上に、ｎ+層を選択的に形成するための所定のレジストパターン２３が形成される。そのレジストパターン２３をマスクとして、たとえばリンが注入される。その後、レジストパターン２３が除去される。次に、図４３に示すように、リンが注入された半導体基板の第２主表面にレーザアニール処理を施すことにより、リンが注入された領域を含むように第２主表面から所定の深さにわたる領域が溶融して、リン濃度が深さ方向に均一化される。こうして、階段状の不純物濃度プロファイルを有するｎ+層１６が選択的に形成される。このようにしてｎ+層１６が選択的に形成された後、裏面電極１８（図３７参照）を形成することでＰＩＮダイオードが完成する。
なお、リンを注入する他に、リン拡散源を塗布することによって形成してもよい。この場合には、まず、図４４に示すように、シリコン酸化膜２５をマスクとして、半導体基板の第２主表面にリンガラス２４が塗布される。次に、リンガラス２４中のリンがｎバッファ層１２へ導入されて、レーザアニール処理が施される。こうして、図４５に示すように、ｎ+層１６が選択的に形成される。
次に、本ＰＩＮダイオード２のリカバリー時におけるキャリアの挙動について説明する。本ＰＩＮダイオード２におけるキャリアの挙動は、カソード側にｎ+層１６が形成されている点で、第２主表面の全面にｎ+層が形成されたＰＩＮダイオード（図２参照）におけるキャリアの挙動（図２９〜図３２参照）と実質的に同じである。
特に、本ＰＩＮダイオードでは、ｎ+層１６が選択的に形成されていることで、順バイアス状態（ポイントＴ１（図２８参照））において注入される電子とホールとの濃度分布（キャリア濃度プロファイル）が、ｎ+層１６が形成されている領域と形成されていない領域とで異なることになる。
図４６に示すように、ｎ+層を通る断面線に沿ったキャリア濃度プロファイル（プロファイルＡ）では、ｎ+層によってカソード側のキャリア濃度がアノード側のキャリア濃度に対して高くなっている。これに対して、図４７に示すように、ｎ+層を通らない断面線に沿ったキャリア濃度プロファイル（プロファイルＢ）では、カソード側のキャリア濃度はアノード側のキャリア濃度とほぼ同じキャリア濃度となっている。
ＰＩＮダイオード２には、全体としてプロファイルＡとプロファイルＢとを併せたキャリアが注入されることになる。このことは、ｎ+層の面積によってキャリア（電子）の注入量が変えられて、順方向電圧やリカバリー損失等を調整することができることを意味する。
すなわち、図４８に示すように、ｎ+層の形成面積が相対的に大きくなると、注入されるキャリアの量が増えて、順方向電圧（ＶＦ）は下がるものの、注入されるキャリアが多い分、リカバリー損失（Ｅｒｅｃ）も高くなる。一方、ｎ+層の形成面積ｇａ相対的に小さくなると、注入されるキャリアの量が減ってリカバリー損失（Ｅｒｅｃ）は小さくなるものの、順方向電圧（ＶＦ）は上がることになる。したがって、本ＰＩＮダイオードでは、ｎ+層の面積を変えることによって、順方向電圧や、リカバリー損失等のリカバリー特性を、適用されるインバータ装置に応じた所望の順方向電圧やリカバリー特性に高精度に調整することができる。
実施の形態３
ここでは、階段状の不純物濃度プロファイルを有するｐ+層がアノード側に形成されたＰＩＮダイオードについて説明する。図４９に示すように、ＰＩＮダイオード２は、ｎ-ドリフト層６、ｐ+層１０、ｎバッファ層１２、ｎ+層１６、表面電極１４および裏面電極１８を備えている。ｐ+層１０は、ｎ型の半導体基板４の第１主表面から所定の深さにわたり形成されている。そのｐ+層１０を取り囲むように、第１主表面上にシリコン酸化膜９が形成されている。表面電極１４は、ｐ+層１０の表面に接触するようにｐ+層１０の表面上に形成されている。
ｎ+層１６は、半導体基板４の第２主表面から所定の深さにわたり形成されている。ｎバッファ層１２は、ｎ+層１６に接触して、さらに深い領域わたり形成されている。ｎ-ドリフト層６は、ｐ+層１０とｎバッファ層１２との間の半導体基板の領域に形成されている。裏面電極１８は、ｎ+層１６に接触するようにｎ+層１６の表面上に形成されている。
次に、ＰＩＮダイオード２の不純物濃度について説明する。図５０に示すように、ｐ+層１０の不純物濃度は、階段状のプロファイルを有し、第１主表面から所定の深さにわたりほぼ一定とされる。また、ｎ+層１６の不純物濃度も、階段状のプロファイルを有し、第２主表面から所定の深さにわたりほぼ一定とされる。ｎバッファ層１２の不純物濃度は、ｎ+層１６からｎ-ドリフト層６にかけて緩やかに減少する。ｎ-ドリフト層６の不純物濃度は、半導体基板４の不純物濃度を反映して、深さ方向に対してほぼ一定となる。
本ＰＩＮダイオード２では、後述するように、階段状の不純物濃度プロファイルを有するｐ+層１０とｎ+層１６を備えていることで、ｎ+層１６からの電子の注入に加えて、ｐ+層１０からのホールの注入効率を上げてモジュレーションレベルを上げることができる。
次に、上述したＰＩＮダイオードの製造方法について説明する。前述した図４および図５に示す工程と同様の工程を経た後、図５１に示すように、シリコン酸化膜９をマスクとして、半導体基板の第１主表面に、たとえばボロンが注入されて不純物層３２が形成される。次に、図５２に示すように、レーザアニール処理として、たとえばＹＡＧレーザ光を、数十Ｗ以上の条件のもとで、ボロンが注入された半導体基板の第１主表面に照射して、ボロンが注入された不純物層３２を含むように第１主表面から所定の深さにわたる領域を溶融することにより、ボロン濃度が深さ方向に均一化される。
こうして、階段状の不純物濃度プロファイルを有するｐ+層１０が形成されることになる。なお、ボロンを注入によって半導体基板に導入する他に、たとえば、ボロンデポあるいはボロンガラスを塗布することによって、半導体基板にボロンを導入するようにしてもよい。
その後、図７〜図９に示す工程と同様の工程を経て、半導体基板の第１主表面に表面電極１４が形成され、さらに、図１０、図１１に示す工程と同様の工程を経て、半導体基板４の第２主表面に、階段状の不純物濃度プロファイルを有するｎ+層１６が形成される。そして、図５３に示すように、ｎ+層１６の表面に裏面電極１８が形成されて、ＰＩＮダイオード２が完成する。
次に、本ＰＩＮダイオード２のリカバリー時におけるキャリアの挙動について説明する。まず、ＰＩＮダイオード２に還流電流が流れる順バイアス状態（ポイントＴ１（図２８参照））では、図５４に示すように、ｎ+層１６から電子がｎ-ドリフト層６へ向けて注入されるとともに、ｐ+層１０からホールがｎ-ドリフト層６へ向けて注入される。
次に、ＰＩＮダイオード２が順バイアス状態から逆バイアス状態に切り替わり、ＰＩＮダイオード２を流れていた電流が徐々に減少している状態（ポイントＴ２）では、図５５に示すように、ｎ+層１６からｎ-ドリフト層６へ向けて注入される電子の数が減少するとともに、ｐ+層１０からｎ-ドリフト層６へ向けて注入されるホールの数も減少する。
次に、時間の経過とともに、ｐ+層１０とｎ-ドリフト層６との界面から空乏層Ｄが拡がり始め、ＰＩＮダイオード２に蓄積されていたキャリアのうち、電子がカソード側に向かって排出され、ホールがアノード側に向かって排出されることによって、ＰＩＮダイオード２には逆回復電流が流れることになる。
次に、リカバリークランプ時（ポイントＴ３）では、図５６に示すように、ｎバッファ層１２とｎ-ドリフト層６との境界付近に残るキャリアが排出されるか、または、再結合によって消滅する。次に、リカバリーが終了する状態（ポイントＴ４）では、図５７に示すように、空乏層Ｄは、ｎ-ドリフト層６とｎバッファ層１２との境界付近にまで拡がって、残されたキャリアは主に再結合により消滅してオフ状態となる。
本ＰＩＮダイオード２では、階段状の不純物濃度プロファイルを有するｎ+層１６に加えて、階段状の不純物濃度プロファイルを有するｐ+層１０を備えている。これにより、図２に示すＰＩＮダイオードによる効果に加えて、次のような効果が得られる。すなわち、順バイアス状態において、ｐ+層１０からｎ-ドリフト層６へ注入されるホールの注入効率を上げることができて、ＰＩＮダイオード２のモジュレーションレベルをさらに上げることができる。また、キャリアの注入効率が上がることで、オン抵抗を下げることができ、そして、キャリアの密度が高くなって、リカバリー時に発振が生じるのを抑制することができる。
なお、上述した半導体装置では、アノード側にｐ+層１０が形成され、カソード側にｎ+層１６が形成された場合を例に挙げて説明したが、階段状不純物層として、ｎ+層を備えずに、アノード側にｐ+層だけを備えたＰＩＮダイオードとしてもよい。
実施の形態４
ここでは、階段状の不純物濃度プロファイルを有するｐ+層がｐアノード層に形成されたＰＩＮダイオードについて説明する。図５８に示すように、本ＰＩＮダイオード２では、半導体基板４の第１主表面に表面から所定の深さにわたりｐ+層１０が形成され、そのｐ+層１０を側方と下方から取り囲むようにｐアノード層８が形成されている。なお、これ以外の構成については、図４９に示すＰＩＮダイオードと同様なので、同一部材には同一符号を付しその説明を省略する。
次に、ＰＩＮダイオード２の不純物濃度について説明する。図５９に示すように、ｐ+層１０の不純物濃度は、階段状のプロファイルを有し、第１主表面から所定の深さにわたりほぼ一定とされる。また、ｎ+層１６の不純物濃度も、階段状のプロファイルを有し、第２主表面から所定の深さにわたりほぼ一定とされる。ｐアノード層８の不純物濃度は、ｐ+層１０からｎ-ドリフト層６にかけて比較的急峻に減少する。ｎバッファ層１２の不純物濃度は、ｎ+層１６からｎ-ドリフト層６にかけて緩やかに減少する。ｎ-ドリフト層６の不純物濃度は、半導体基板４の不純物濃度を反映して、深さ方向に対してほぼ一定となる。
本ＰＩＮダイオード２では、後述するように、ｐ+層１０が形成されていることで、モジュレーションレベルを上げることができ、また、そのｐ+層１０を取り囲むようにｐアノード層８が形成されていることで、発振を抑制することができる。
次に、上述したＰＩＮダイオードの製造方法について説明する。前述した図４〜図９に示す項手と同様の工程を経た後、図６０に示すように、シリコン酸化膜９をマスクとして、半導体基板４の第１主表面に、たとえばボロンが注入されて不純物層３２が形成される。次に、図６１に示すように、レーザアニール処理として、たとえばＹＡＧレーザ光を、数十Ｗ以上の条件のもとで、ボロンが注入された半導体基板の第１主表面に照射して、ボロンが注入された不純物層３２を含むように第１主表面から所定の深さにわたる領域を溶融することにより、ボロン濃度が深さ方向に均一化される。
こうして、階段状の不純物濃度プロファイルを有するｐ+層１０が形成される。なお、ボロンを注入によって半導体基板に導入する他に、たとえば、ボロンデポあるいはボロンガラスを塗布することによって、半導体基板にボロンを導入するようにしてもよい。
その後、図７〜図９に示す工程と同様の工程を経て、半導体基板の第１主表面に表面電極１４が形成され、さらに、図１０、図１１に示す工程と同様の工程を経て、半導体基板４の第２主表面に、階段状の不純物濃度プロファイルを有するｎ+層１６が形成される。そして、図６２に示すように、ｎ+層１６の表面に裏面電極１８が形成されて、ＰＩＮダイオード２が完成する。
次に、本ＰＩＮダイオード２のリカバリー時におけるキャリアの挙動について説明する。まず、ＰＩＮダイオード２に還流電流が流れる順バイアス状態（ポイントＴ１（図２８参照））では、図６３に示すように、ｎ+層１６から電子がｎ-ドリフト層６へ向けて注入されるとともに、ｐ+層１０からホールがｎ-ドリフト層６へ向けて注入される。
次に、ＰＩＮダイオード２が順バイアス状態から逆バイアス状態に切り替わり、ＰＩＮダイオード２を流れていた電流が徐々に減少している状態（ポイントＴ２（図２８参照））では、図６４に示すように、ｎ+層１６からｎ-ドリフト層６へ向けて注入される電子の数が減少するとともに、ｐ+層１０からｎ-ドリフト層６へ向けて注入されるホールの数も減少する。
次に、時間の経過とともに、ｐアノード層８とｎ-ドリフト層６との界面から空乏層Ｄが拡がり始め、ＰＩＮダイオード２に蓄積されていたキャリアのうち、電子がカソード側に向かって排出され、ホールがアノード側に向かって排出されることによって、ＰＩＮダイオード２には逆回復電流が流れることになる。
次に、リカバリークランプ時（ポイントＴ３（図２８参照））では、図６５に示すように、ｎバッファ層１２とｎ-ドリフト層６との境界付近に残るキャリアが排出されるか、または、再結合によって消滅する。次に、リカバリーが終了する状態（ポイントＴ４（図２８参照））では、図６６に示すように、空乏層Ｄは、ｎ-ドリフト層６とｎバッファ層１２との境界付近にまで拡がって、残されたキャリアは主に再結合により消滅してオフ状態となる。
本ＰＩＮダイオード２では、ｐアノード層８と階段状の不純物濃度プロファイルをそれぞれ有するｎ+層１６とｐ+層１０を備えている。これにより、順バイアス状態において、ｎ+層１６からｎ-ドリフト層６へ注入される電子の注入効率を上げることができるとともに、ｐ+層１０からｎ-ドリフト層６へ注入されるホールの注入効率を上げることができて、ＰＩＮダイオード２のモジュレーションレベルをさらに上げることができる。また、キャリアの注入効率が上がることで、オン抵抗を下げることができ、そして、キャリアの密度が高くなって、リカバリー時に発振が生じるのを抑制することができる。また、リカバリー時の空乏層の伸びが遅くなって逆回復電流を徐々に減少させることができ、いわゆるソフトリカバリーを達成することができる。
実施の形態５
ここでは、階段状の不純物濃度プロファイルを有するｐ+層が選択に形成されたＰＩＮダイオードについて説明する。図６７に示すように、本ＰＩＮダイオード２では、ｐ+層１０は選択的に形成されている。表面電極１４は、ｐ+層１０とｐアノード層８に接触するように形成されている。なお、これ以外の構成については、図６２に示すＰＩＮダイオードと同様なので、同一部材には同一符号を付しその説明を省略する。
次に、ＰＩＮダイオード２の不純物濃度について説明する。本ＰＩＮダイオード２では、ｐ+層が選択的に形成されていることで、ｐ+層を通る断面線に沿った不純物濃度は、図６８に示すように、ｎ+層による階段状のプロファイルと、ｐ+層による階段状のプロファイルとを有している。一方、ｐ+層を通らない断面線に沿った不純物濃度は、図６９に示すように、ｎ+層による階段状のプロファイルだけを有している。そのような選択的に形成されるｐ+層１０のパターンとしては、たとえば、図７０に示すように、帯状に形成されていてもよいし、図７１に示すように、島状に形成されていてもよい。
本ＰＩＮダイオード２では、後述するように、階段状の不純物濃度プロファイルを有するｐ+層１０を選択的に形成することで、モジュレーションレベルを精度よく調整することができる。
次に、上述したＰＩＮダイオードの製造方法について説明する。前述した図４〜図６に示す工程と同様の工程を経た後、図７２に示すように、ｐ+層を選択的に形成するための所定のレジストパターン２６が形成される。そのレジストパターン２６をマスクとして、たとえばボロンが注入されて不純物層３２が形成される。その後、レジストパターン２６が除去される。次に、図７３に示すように、ボロンが注入された半導体基板４の第１主表面にレーザアニール処理を施すことにより、ボロンが注入された不純物層３２を含むように第１主表面から所定の深さにわたる領域が溶融して、ボロン濃度が深さ方向に均一化される。
こうして、階段状の不純物濃度プロファイルを有するｐ+層１０が選択的に形成される。なお、ボロンを注入によって半導体基板に導入する他に、たとえば、ボロンデポあるいはボロンガラスを塗布することによって、半導体基板にボロンを導入するようにしてもよい。
その後、図７〜図９に示す工程と同様の工程を経て、半導体基板の第１主表面に表面電極１４（図７４参照）が形成され、さらに、図１０、図１１に示す工程と同様の工程を経て、半導体基板４の第２主表面に、階段状の不純物濃度プロファイルを有するｎ+層１６が形成される。そして、図７４に示すように、ｎ+層１６の表面に裏面電極１８が形成されて、ＰＩＮダイオード２が完成する。
次に、本ＰＩＮダイオード２のリカバリー時におけるキャリアの挙動について説明する。本ＰＩＮダイオードにおけるキャリアの挙動は、ｐアノード８にｐ+層１０が形成されている点で、表面電極１４と接触する第１主表面の部分の全面にｐ+層１０が形成されたＰＩＮダイオード（図５８参照）におけるキャリアの挙動（図６３〜図６６参照）と実質的に同じである。
特に、本ＰＩＮダイオードでは、ｐ+層１０が選択的に形成されていることで、順バイアス状態（ポイントＴ１）において注入される電子とホールとの濃度分布（キャリア濃度プロファイル）が、ｐ+層１０が形成されている領域と形成されていない領域とで異なることになる。
図７５に示すように、ｐ+層を通る断面線に沿ったキャリア濃度プロファイル（プロファイルＡ）では、ｐ+層によってアノード側のキャリア濃度が高くなるとともに、ｎ+層によってカソード側のキャリア濃度も高くなっている。これに対して、図７６に示すように、ｐ+層を通らない断面線に沿ったキャリア濃度プロファイル（プロファイルＢ）では、ｎ+層によってカソード側のキャリア濃度がアノード側のキャリア濃度に対して高くなっている。
ＰＩＮダイオード２には、全体としてプロファイルＡとプロファイルＢとを併せたキャリアが注入されることになる。このことは、ｐ+層の面積によってキャリア（ホール）の注入量が変えられて、順方向電圧やリカバリー損失等を調整することができることを意味する。
すなわち、ｎ+層が選択的に形成されたＰＩＮダイオード（図３７参照）と同様に、ｐ+層の形成面積が相対的に大きくなると、注入されるキャリアの量が増えて、順方向電圧（ＶＦ）は下がるものの、注入されるキャリアが多い分、リカバリー損失（Ｅｒｅｃ）も高くなる。一方、ｐ+層の形成面積が相対的に小さくなると、注入されるキャリアの量が減ってリカバリー損失（Ｅｒｅｃ）は小さくなるものの、順方向電圧（ＶＦ）は上がることになる（図４８参照）。したがって、本ＰＩＮダイオード２では、ｐ+層の面積を変えることによって、順方向電圧や、リカバリー損失等のリカバリー特性を、適用されるインバータ装置に応じた所望の電圧やリカバリー特性に高精度に調整することができる。
また、ＰＩＮダイオードとしては、ｐ+層１０とｎ+層１６の双方を選択的に形成するようにしてもよい。この場合には、図７７に示すように、たとえばｐ+層１０とｎ+層１６をそれぞれ帯状として、その帯の幅や本数、あるいは、帯が延在する向きを、ｐ+層１０とｎ+層１６とで組み合わせるようにしてもよい。また、図７８に示すように、たとえばｐ+層１０とｎ+層１６をそれぞれ島状として、その島の形状、面積、あるいは、電極面における面積比率を、ｐ+層１０とｎ+層１６とで組み合わせるようにしてもよい。こうすることで、順方向電圧や、リカバリー損失等のリカバリー特性を、適用されるインバータ装置に応じた所望の電圧やリカバリー特性に高精度に調整することができる。
こうして、適用される製品に応じたＰＩＮダイオードが得られることで、ＰＩＮダイオードの高寿命化、エネルギー消費量の削減、あるいは、環境への負荷の低減を図ることができる。また、エピダイオードと比較すると、原材料の削減を図ることができ、また、生産工程の簡略化を図ることができる。
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
本発明の各実施の形態に係るＰＩＮダイオードが適用されるインバータ装置のインバータ回路の一例を示す回路図である。 本発明の実施の形態１に係るＰＩＮダイオードの断面図である。 同実施の形態において、図１に示す断面線ＩＩＩ−ＩＩＩにおける不純物濃度のプロファイルを示す図である。 同実施の形態において、図２に示すＰＩＮダイオードの製造方法の一工程を示す断面図である。 同実施の形態において、図４に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図８に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図９に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１０に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１１に示す工程の後に行われる工程を示す断面図である。 第１の比較例に係る拡散ダイオードの断面図である。 図１３に示す断面線ＸＩＶ−ＸＩＶにおける不純物濃度のプロファイルを示す図である。 拡散ダイオードのリカバリー時における電流と電圧の経時変化示すグラフである。 拡散ダイオードのリカバリー時における第１の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。 拡散ダイオードのリカバリー時における、第１の状態の後の第２の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。 拡散ダイオードのリカバリー時における、第２の状態の後の第３の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。 拡散ダイオードのリカバリー時における、第３の状態の後の第４の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。 拡散ダイオードのリカバリー時における、第４の状態の後の第５の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。 第２の比較例に係るエピダイオードの断面図である。 図２１に示す断面線ＸＸＩＩ−ＸＸＩにおける不純物濃度のプロファイルを示す図である。 エピダイオードのリカバリー時における電流と電圧の経時変化示すグラフである。 エピダイオードのリカバリー時における第１の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。 エピダイオードのリカバリー時における、第１の状態の後の第２の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。 エピダイオードのリカバリー時における、第２の状態の後の第３の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。 エピダイオードのリカバリー時における、第３の状態の後の第４の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。 同実施の形態において、ＰＩＮダイオードのリカバリー時における電流と電圧の経時変化示すグラフである。 同実施の形態において、ＰＩＮダイオードのリカバリー時における第１の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。 同実施の形態において、ＰＩＮダイオードのリカバリー時における、第１の状態の後の第２の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。 同実施の形態において、ＰＩＮダイオードのリカバリー時における、第２の状態の後の第３の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。 同実施の形態において、ＰＩＮダイオードのリカバリー時における、第３の状態の後の第４の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。 同実施の形態において、ＰＩＮダイオードのｎ+層の不純物濃度のプロファイルを説明するための注入直後の不純物濃度のプロファイルを示す図である。 同実施の形態において、ＰＩＮダイオードのｎ+層の不純物濃度のプロファイルを説明するためのレーザアニール後の不純物濃度のプロファイルを示す図である。 同実施の形態において、ＰＩＮダイオードのｎ+層の不純物濃度のプロファイルの測定結果を示す図である。 比較のための熱拡散による不純物濃度のプロファイルの測定結果を示す図である。 本発明の実施の形態２に係るＰＩＮダイオードの断面図である。 同実施の形態において、図３７に示す断面線ＸＸＸＶＩＩＩ−ＸＸＸＶＩＩＩにおける不純物濃度のプロファイルを示す図である。 同実施の形態において、図３７に示す断面線ＸＸＸＩＸ−ＸＸＸＩＸにおける不純物濃度のプロファイルを示す図である。 同実施の形態において、選択的に形成されるｎ+層のパターンの一例を示す平面図である。 同実施の形態において、選択的に形成されるｎ+層のパターンの他の例を示す平面図である。 同実施の形態において、図３７に示すＰＩＮダイオードの製造方法の一工程を示す断面図である。 同実施の形態において、図４２に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４３に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４４に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、ＰＩＮダイオードの順バイアス時でのキャリア濃度のプロファイルのうち、図３７に示す断面線ＸＸＸＶＩＩＩ−ＸＸＸＶＩＩＩにおけるキャリア濃度のプロファイルを示す図である。 同実施の形態において、ＰＩＮダイオードの順バイアス時でのキャリア濃度のプロファイルのうち、図３７に示す断面線ＸＸＸＩＸ−ＸＸＸＩＸにおけるキャリア濃度のプロファイルを示す図である。 同実施の形態において、ｎ+層の面積とリカバリー損失および順方向電圧との相関を示すグラフである。 本発明の実施の形態３に係るＰＩＮダイオードの断面図である。 同実施の形態において、図４９に示す断面線Ｌ−Ｌにおける不純物濃度のプロファイルを示す図である。 同実施の形態において、図４９に示すＰＩＮダイオードの製造方法の一工程を示す断面図である。 同実施の形態において、図５１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図５２に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、ＰＩＮダイオードのリカバリー時における第１の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。 同実施の形態において、ＰＩＮダイオードのリカバリー時における、第１の状態の後の第２の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。 同実施の形態において、ＰＩＮダイオードのリカバリー時における、第２の状態の後の第３の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。 同実施の形態において、ＰＩＮダイオードのリカバリー時における、第３の状態の後の第４の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。 本発明の実施の形態４に係るＰＩＮダイオードの断面図である。 同実施の形態において、図５８に示す断面線ＬＩＸ−ＬＩＸにおける不純物濃度のプロファイルを示す図である。 同実施の形態において、図５８に示すＰＩＮダイオードの製造方法の一工程を示す断面図である。 同実施の形態において、図６０に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図６１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、ＰＩＮダイオードのリカバリー時における第１の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。 同実施の形態において、ＰＩＮダイオードのリカバリー時における、第１の状態の後の第２の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。 同実施の形態において、ＰＩＮダイオードのリカバリー時における、第２の状態の後の第３の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。 同実施の形態において、ＰＩＮダイオードのリカバリー時における、第３の状態の後の第４の状態でのキャリア濃度のプロファイルとキャリアの挙動を示す図である。 本発明の実施の形態５に係るＰＩＮダイオードの断面図である。 同実施の形態において、図６７に示す断面線ＬＸＶＩＩＩ−ＬＸＶＩＩＩにおける不純物濃度のプロファイルを示す図である。 同実施の形態において、図６７に示す断面線ＬＸＩＸ−ＬＸＩＸにおける不純物濃度のプロファイルを示す図である。 同実施の形態において、選択的に形成されるｐ+層のパターンの一例を示す平面図である。 同実施の形態において、選択的に形成されるｐ+層のパターンの他の例を示す平面図である。 同実施の形態において、図６７に示すＰＩＮダイオードの製造方法の一工程を示す断面図である。 同実施の形態において、図７２に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図７３に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、ＰＩＮダイオードの順バイアス時でのキャリア濃度のプロファイルのうち、図６７に示す断面線ＬＸＶＩＩＩ−ＬＸＶＩＩＩにおけるキャリア濃度のプロファイルを示す図である。 同実施の形態において、ＰＩＮダイオードの順バイアス時でのキャリア濃度のプロファイルのうち、図６７に示す断面線ＬＸＩＸ−ＬＸＩＸにおけるキャリア濃度のプロファイルを示す図である。 同実施の形態において、選択的に形成されるｐ+層のパターンと選択的に形成されるｎ+層のパターンとの組合せの一例を示す平面図である。 同実施の形態において、選択的に形成されるｐ+層のパターンと選択的に形成されるｎ+層のパターンとの組合せの他の例を示す平面図である。
符号の説明
２ ＰＩＮダイオード、４ 半導体基板、６ ｎ-ドリフト層、８ ｐアノード層、９ シリコン酸化膜、１０ ｐ+層、１２ ｎバッファ層、１４ 表面電極、１６ ｎ+層、１８ 裏面電極、２１ リン拡散源、２２，２３ レジストパターン、２４ リンガラス、２５ シリコン酸化膜、２６ レジストパターン、３１ 不純物層、３２ 不純物層、５０ ＩＧＢＴ、５１ 誘導電動機。

Claims (20)

  1. 互いに対向する第１主表面および第２主表面を有する第１導電型の半導体基板と、
    前記半導体基板の前記第１主表面側に形成された第２導電型のアノード部と、
    前記半導体基板の前記第２主表面側に形成された第１導電型のカソード部と、
    前記アノード部および前記カソード部の少なくとも一方に形成され、前記半導体基板の表面から第１の深さにわたり対応する所定導電型の不純物を導入し、前記表面から前記所定導電型の不純物が導入された前記半導体基板の領域を含む、前記第１の深さよりも深い第２の深さにわたる所定の領域を溶融することにより、前記表面から前記第２の深さにわたって前記所定導電型の不純物の濃度を均一にした階段状の不純物濃度プロファイルを有する階段状不純物層と
    を備えた、半導体装置。
  2. 前記階段状不純物層は前記カソード部に形成された、請求項１記載の半導体装置。
  3. 前記アノード部の不純物濃度と前記階段状不純物層の不純物濃度によって、順バイアス状態におけるオン抵抗が調整される、請求項２記載の半導体装置。
  4. オン状態では、前記アノード部の側のキャリア濃度よりも前記カソード部の側のキャリア濃度が高くなるように不純物濃度が調整された、請求項２記載の半導体装置。
  5. 前記階段状不純物層は前記第２主表面において選択的に形成された、請求項２〜４のいずれかに記載の半導体装置。
  6. 前記カソード部は、前記階段状不純物層と前記第１導電型の前記半導体基板の領域との間に形成され、前記階段状不純物層から前記半導体基板の領域にわたり第１導電型の不純物濃度が徐々に減少するバッファ層を含む、請求項２〜５のいずれかに記載の半導体装置。
  7. 前記半導体基板の領域と前記バッファ層との境界部分において、オン状態におけるキャリア濃度が、前記境界部分における不純物濃度に対して最も高くなるように設定された、請求項６記載の半導体装置。
  8. 前記アノード部は、不純物濃度が前記第１主表面から所定の深さにかけて徐々に減少するように形成された、請求項２〜７のいずれかに記載の半導体装置。
  9. 前記階段状不純物層は前記アノード部に形成された、請求項１記載の半導体装置。
  10. 前記アノード部は、前記階段状不純物層と前記第１導電型の前記半導体基板の領域との間に形成され、前記階段状不純物層から前記半導体基板の領域にわたり第２導電型の不純物濃度が徐々に減少するアノード層を含む、請求項９記載の半導体装置。
  11. 前記階段状不純物層は、前記第１主表面において選択的に形成された、請求項９または１０に記載の半導体装置。
  12. 前記階段状不純物層は、前記カソード部にカソード側階段状不純物層として形成され、前記アノード部にアノード側階段状不純物層として形成された、請求項１記載の半導体装置。
  13. 前記アノード部は、前記アノード側階段状不純物層と前記第１導電型の前記半導体基板の領域との間に形成され、前記アノード側階段状不純物層から前記半導体基板の領域にわたり第２導電型の不純物濃度が徐々に減少するアノード層を含み、
    前記カソード部は、前記カソード側階段状不純物層と前記第１導電型の前記半導体基板の領域との間に形成され、前記カソード側階段状不純物層から前記半導体基板の領域にわたり第１導電型の不純物濃度が徐々に減少するバッファ層を含む、請求項１２記載の半導体装置。
  14. 第１導電型の半導体基板の第１主表面側にアノード部を形成する工程と、
    前記半導体基板の前記第１主表面と対向する第２主表面側にカソード部を形成する工程と
    を備え、
    前記アノード部を形成する工程および前記カソード部を形成する工程の少なくともいずれかの工程は、
    前記半導体基板の表面に、前記表面から第１の深さにわたり対応する所定導電型の不純物を導入する工程と、
    前記表面から前記所定導電型の不純物が導入された前記半導体基板の領域を含む、前記第１の深さよりも深い第２の深さにわたる所定の領域を溶融することにより、前記表面から前記第２の深さにわたって前記所定導電型の不純物の濃度を均一にして階段状の不純物濃度プロファイルを有する階段状不純物層を形成する階段状不純物層形成工程と
    を備えた、半導体装置の製造方法。
  15. 前記階段状不純物層形成工程では、前記階段状不純物層は第１導電型の階段状不純物層として前記第２表面側に形成される、請求項１４記載の半導体装置の製造方法。
  16. 前記カソード部を形成する工程は、
    前記第２主表面から第１導電型の不純物を導入する工程と、
    熱処理を施すことにより、前記第２主表面から所定の深さにわたり不純物濃度が徐々に減少する第１導電型のバッファ層を形成する工程と
    を備え、
    前記階段状不純物層形成工程は、前記バッファ層を形成する工程の後に行なわれる、請求項１５記載の半導体装置の製造方法。
  17. 前記階段状不純物層形成工程では、前記階段状不純物層は第２導電型の階段状不純物層として前記第１表面側に形成される、請求項１４記載の半導体装置の製造方法。
  18. 前記アノード部を形成する工程は、
    前記第１主表面から第２導電型の不純物を導入する工程と、
    熱処理を施すことにより、前記第１主表面から所定の深さにわたり不純物濃度が徐々に減少する第２導電型のアノード層を形成する工程と
    を備え、
    前記階段状不純物層形成工程は、前記アノード層を形成する工程の後に行なわれる、請求項１７記載の半導体装置の製造方法。
  19. 前記階段状不純物層形成工程は、
    前記階段状不純物層を第２導電型の階段状不純物層として前記第１表面側に形成する工程と、
    前記階段状不純物層を第１導電型の階段状不純物層として前記第２表面側に形成する工程と
    を含む、請求項１４記載の半導体装置の製造方法。
  20. 前記カソード部を形成する工程は、
    前記第２主表面から第１導電型の不純物を導入する工程と、
    熱処理を施すことにより、前記第２主表面から所定の深さにわたり不純物濃度が徐々に減少する第１導電型のバッファ層を形成する工程と
    を含み、
    前記アノード部を形成する工程は、
    前記第１主表面から第２導電型の不純物を導入する工程と、
    熱処理を施すことにより、前記第１主表面から所定の深さにわたり不純物濃度が徐々に減少する第２導電型のアノード層を形成する工程と
    を含み、
    前記階段状不純物層形成工程は、前記バッファ層を形成する工程の後に行なわれ、
    前記階段状不純物層形成工程は、前記アノード層を形成する工程の後に行なわれる、請求項１９記載の半導体装置の製造方法。
JP2008198338A 2008-07-31 2008-07-31 半導体装置およびその製造方法 Active JP5309360B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008198338A JP5309360B2 (ja) 2008-07-31 2008-07-31 半導体装置およびその製造方法
US12/329,987 US7800204B2 (en) 2008-07-31 2008-12-08 Semiconductor device and method of fabricating the same
KR1020090022461A KR101060173B1 (ko) 2008-07-31 2009-03-17 반도체장치 및 그 제조방법
DE102009019684A DE102009019684B4 (de) 2008-07-31 2009-04-30 Halbleitervorrichtung und Verfahren zu ihrer Herstellung
CN2009101371633A CN101640222B (zh) 2008-07-31 2009-05-04 半导体装置及其制造方法
US12/859,315 US8420496B2 (en) 2008-07-31 2010-08-19 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008198338A JP5309360B2 (ja) 2008-07-31 2008-07-31 半導体装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2010040562A true JP2010040562A (ja) 2010-02-18
JP2010040562A5 JP2010040562A5 (ja) 2010-12-09
JP5309360B2 JP5309360B2 (ja) 2013-10-09

Family

ID=41501448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008198338A Active JP5309360B2 (ja) 2008-07-31 2008-07-31 半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US7800204B2 (ja)
JP (1) JP5309360B2 (ja)
KR (1) KR101060173B1 (ja)
CN (1) CN101640222B (ja)
DE (1) DE102009019684B4 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013030797A (ja) * 2012-10-03 2013-02-07 Japan Steel Works Ltd:The 半導体デバイスの製造方法および製造装置
JP2014063980A (ja) * 2012-08-30 2014-04-10 Toshiba Corp 半導体装置
JP2017152712A (ja) * 2012-08-30 2017-08-31 株式会社東芝 半導体装置

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7728409B2 (en) * 2005-11-10 2010-06-01 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing the same
JP5309360B2 (ja) * 2008-07-31 2013-10-09 三菱電機株式会社 半導体装置およびその製造方法
WO2011125274A1 (ja) 2010-04-06 2011-10-13 三菱電機株式会社 電力用半導体装置およびその製造方法
DE102010024257B4 (de) 2010-06-18 2020-04-30 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleiterbauelement mit zweistufigem Dotierungsprofil
US8933506B2 (en) * 2011-01-31 2015-01-13 Alpha And Omega Semiconductor Incorporated Diode structures with controlled injection efficiency for fast switching
JP5742962B2 (ja) * 2011-11-09 2015-07-01 トヨタ自動車株式会社 半導体装置およびその製造方法
CN103199107B (zh) * 2012-01-06 2016-02-10 上海华虹宏力半导体制造有限公司 半导体器件及制造方法
JP6111572B2 (ja) * 2012-09-12 2017-04-12 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6082314B2 (ja) * 2012-11-06 2017-02-15 株式会社東芝 半導体装置
CN103236436B (zh) * 2013-02-28 2016-02-17 溧阳市宏达电机有限公司 一种pin二极管的电极的制造方法
CN103208532B (zh) * 2013-02-28 2015-06-10 溧阳市宏达电机有限公司 一种鳍型pin二极管
JP6333521B2 (ja) * 2013-06-10 2018-05-30 日東電工株式会社 光学部材および画像表示装置
US9419116B2 (en) * 2014-01-22 2016-08-16 Alexei Ankoudinov Diodes and methods of manufacturing diodes
US9224876B2 (en) * 2014-01-24 2015-12-29 Alexei Ankoudinov Fast switching diodes and methods of manufacturing those diodes
JP6098540B2 (ja) * 2014-02-10 2017-03-22 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
DE112015006059T5 (de) * 2015-01-27 2017-10-12 Mitsubishi Electric Corporation Halbleitervorrichtung
US10546961B2 (en) 2015-09-25 2020-01-28 Mitsubishi Electric Corporation Semiconductor device with non-overlapping impurity layers
JP6846119B2 (ja) * 2016-05-02 2021-03-24 株式会社 日立パワーデバイス ダイオード、およびそれを用いた電力変換装置
JP6698487B2 (ja) 2016-09-26 2020-05-27 三菱電機株式会社 半導体装置
JP7126361B2 (ja) 2018-03-08 2022-08-26 三菱電機株式会社 半導体装置、電力変換装置、及び、半導体装置の製造方法
JP7070303B2 (ja) 2018-10-04 2022-05-18 三菱電機株式会社 半導体装置
CN110061067A (zh) * 2019-04-30 2019-07-26 苏州固锝电子股份有限公司 一种可并联组合的整流二极管芯片的制造工艺
US11158759B1 (en) * 2020-04-16 2021-10-26 International Business Machines Corporation Chip carrier integrating power harvesting and regulation diodes and fabrication thereof
CN113644137B (zh) * 2020-11-30 2024-01-30 湖南大学 一种大功率快恢复二极管结构
CN112687749A (zh) * 2020-12-14 2021-04-20 株洲中车时代半导体有限公司 快恢复二极管及其制作方法
CN116153969A (zh) * 2023-03-03 2023-05-23 深圳吉华微特电子有限公司 抗单粒子烧毁高压快恢复二极管及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316500A (ja) * 1995-05-18 1996-11-29 Mitsubishi Electric Corp ダイオード及びその製造方法
JP2007059801A (ja) * 2005-08-26 2007-03-08 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2007158320A (ja) * 2005-11-10 2007-06-21 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法

Family Cites Families (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1252136A (en) * 1916-09-30 1918-01-01 John E Mitchell Machine for cutting pieced lifts and for building logs or heel-blanks therefrom.
US1452893A (en) * 1922-05-10 1923-04-24 Swift & Co Attachment for skinning knives
US1507043A (en) * 1924-01-15 1924-09-02 Blow George Edwin Pocketknife
US3016850A (en) * 1959-04-09 1962-01-16 Mite Corp Rufflers
US3107426A (en) * 1961-03-22 1963-10-22 Stanley Works Utility knife
US3641667A (en) * 1970-01-29 1972-02-15 Norbert Leopoldi Carton cutter or the like
US3787973A (en) * 1972-12-15 1974-01-29 Skil Corp Safety retracting mechanism for the lower guard of a portable saw
US3943627A (en) * 1973-11-28 1976-03-16 Stanley Jr Conrad Front loading utility knife
US3940289A (en) * 1975-02-03 1976-02-24 The United States Of America As Represented By The Secretary Of The Navy Flash melting method for producing new impurity distributions in solids
US4028758A (en) * 1975-09-22 1977-06-14 Connor John J O Combination utility knife and staple remover
US4086698A (en) * 1977-02-28 1978-05-02 Macfield Texturing, Inc. Safety guard for the blade of carton openers
US4091537A (en) * 1977-04-26 1978-05-30 Stevenson Machine Shop Safety utility knife
US4113368A (en) * 1977-06-30 1978-09-12 The Singer Company Automatic lower loop restorer mechanism
US4181538A (en) * 1978-09-26 1980-01-01 The United States Of America As Represented By The United States Department Of Energy Method for making defect-free zone by laser-annealing of doped silicon
US4257162A (en) * 1979-04-27 1981-03-24 Pardon John T Chain saw guard
US4436557A (en) * 1982-02-19 1984-03-13 The United States Of America As Represented By The United States Department Of Energy Modified laser-annealing process for improving the quality of electrical P-N junctions and devices
JPS58162071A (ja) * 1982-03-19 1983-09-26 Matsushita Electronics Corp ダイオ−ド
US4570840A (en) * 1983-01-27 1986-02-18 Bull William T Nailing gun
US4569346A (en) * 1983-03-30 1986-02-11 United States Surgical Corporation Safety apparatus for surgical occluding and cutting device
JPS6027175A (ja) 1983-07-25 1985-02-12 Hitachi Ltd 半導体素子およびその製造方法
FR2552008B1 (fr) * 1983-09-16 1987-09-11 Preposreve Sarl Perfectionnements aux couteaux a lame retractable automatiquement
US4548114A (en) * 1984-09-04 1985-10-22 Sauer Craig A Tool for notching and slitting tubing
US4757612A (en) * 1985-03-21 1988-07-19 Preposreve S.A.R.L. Fixed-blade knife with retractable blade cover
US4693008A (en) * 1985-05-07 1987-09-15 Mallard Products, Incorporated Releasable separate member latching device for a portable hand tool
US4672746A (en) * 1986-05-08 1987-06-16 Christopher Zeilenga Protective mechanism for circular saws
DE3622342A1 (de) * 1986-07-03 1988-01-14 Beermann Kg Martor Argentax Messer
GB2192358B (en) * 1986-07-08 1989-12-20 Shirley Inst The Knife
DE3633161A1 (de) 1986-09-30 1988-04-07 Licentia Gmbh Halbleiterbauelement mit einer anodenseitigen p-zone und einer anliegenden schwach dotierten n-basiszone
US4931042A (en) * 1987-10-26 1990-06-05 Endotherapeutics Trocar assembly with improved latch
US4980977A (en) * 1987-12-14 1991-01-01 The Boeing Company Safety core cutting knife
JPH0244717A (ja) 1988-08-05 1990-02-14 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4987682A (en) * 1989-07-17 1991-01-29 Minnick Debra K Safety device for utility knives and the like
JPH0349232A (ja) 1989-07-18 1991-03-04 Fuji Electric Co Ltd ダイオードの製造方法
JPH03261180A (ja) 1990-03-09 1991-11-21 Fuji Electric Co Ltd 半導体装置
DE4009905A1 (de) * 1990-03-28 1991-10-02 Janser Maximilian Fa Messerklingen-halter
US5152751A (en) * 1990-12-04 1992-10-06 Kozlowski David J Hypodermic needle safety shield
US5181447A (en) * 1991-03-25 1993-01-26 Timothy Hewitt Adjustable protecting guard apparatus for a blade of a table saw
US5133730A (en) * 1991-05-15 1992-07-28 International Technidyne Corporation Disposable-retractable finger stick device
US5101564A (en) * 1991-07-17 1992-04-07 Fiskars Oy Ab Hand-held cutter having a rotatable circular blade and safety guard
US5312354A (en) * 1991-11-04 1994-05-17 American Cyanamid Company Safety trocar instrument having a retractable point actuated by a trigger sleeve
DE4200018C1 (ja) * 1992-01-02 1992-11-05 Martor-Argentax E. H. Beermann Kg, 5650 Solingen, De
US5496340A (en) * 1992-01-24 1996-03-05 Leonard Bloom Combination guarded surgical scalpel and blade stripper
US5241750A (en) * 1992-04-30 1993-09-07 Chomiak Bryant D Utility razor safety knife
JPH05335600A (ja) 1992-05-29 1993-12-17 Nec Corp ダイオード素子
US5250064A (en) * 1992-10-07 1993-10-05 Biological Tissue Reserve, Inc. Shield for surgical scalpel blades
US5303474A (en) * 1992-11-30 1994-04-19 Psi, Inc. Safety utility knife
US5330494A (en) * 1993-01-22 1994-07-19 Cornelis A. van der Westhuizen Knife
US5344424A (en) * 1993-03-12 1994-09-06 Roberts Philip L Selectively retractable, disposable surgical knife
US5287779A (en) * 1993-03-15 1994-02-22 Emerson Electric Co. Radial saw safety guards and barriers
US5740610A (en) * 1993-08-23 1998-04-21 General Housewares Corp. Carton opener
US5498244A (en) * 1993-09-22 1996-03-12 American Home Products Corporation Safety guard for medical instruments
JP2755135B2 (ja) * 1993-11-25 1998-05-20 日本電気株式会社 可変容量装置および該可変容量装置を有する半導体集積回路装置
US5522135A (en) * 1994-09-06 1996-06-04 Spellbound Development Group Box opener
US5620454A (en) * 1994-10-25 1997-04-15 Becton, Dickinson And Company Guarded surgical scalpel
US5502896A (en) * 1995-05-12 1996-04-02 Sdi Corporation Cutter knife
US5490331A (en) * 1995-05-26 1996-02-13 Gold; Peter Utility knife for cutting and scraping
US5715605A (en) * 1996-04-08 1998-02-10 Nadeau; Jacques Paper roll slabbing tool
JPH09321320A (ja) 1996-05-24 1997-12-12 Sansha Electric Mfg Co Ltd ダイオード
US5711077A (en) * 1996-06-10 1998-01-27 Fiskars Inc. Double blade actuator for a hand held cutter blade assembly
US5813121A (en) * 1996-06-17 1998-09-29 Allway Tools, Inc. Automatically retractable utility knife
US5918522A (en) * 1996-06-28 1999-07-06 Benedict Engineering Company, Inc. Radial arm saw blade guard
US5782852A (en) * 1996-09-27 1998-07-21 International Technidyne Corporation Plastic incision blade
JPH10200132A (ja) 1997-01-10 1998-07-31 Fuji Electric Co Ltd 高速ダイオード
DE19713962C1 (de) * 1997-04-04 1998-07-02 Siemens Ag Leistungsdiode (FCI-Diode)
US5752421A (en) * 1997-06-09 1998-05-19 P & F Industrial Corporation Cutting device with a pivotable cover member for covering and uncovering a cutting portion of a cutting tool
US5890290A (en) * 1997-08-05 1999-04-06 Davis; Raymond E. Adjustable depth safety cutter
US5878501A (en) * 1997-08-08 1999-03-09 The Stanley Works Utility knife with retractable blade guard
JP3435166B2 (ja) * 1997-08-14 2003-08-11 三菱電機株式会社 半導体装置
US6536115B2 (en) * 1997-10-31 2003-03-25 James Tabbi Automatically retractable safety utility knife
US5914892A (en) * 1997-11-04 1999-06-22 Taiwan Semiconductor Manufacturing Co., Ltd Structure and method of array multiplication
US6233832B1 (en) * 1998-06-11 2001-05-22 Martor-Argentax E.H. Beermann Kg Razor knife with retractable and latchable blade guard
JP3558884B2 (ja) * 1998-08-10 2004-08-25 株式会社マキタ 釘打機
WO2000016408A1 (fr) 1998-09-10 2000-03-23 Mitsubishi Denki Kabushiki Kaisha Dispositif a semiconducteur et son procede de fabrication
GB9823115D0 (en) * 1998-10-23 1998-12-16 Secr Defence Improvements in impatt diodes
GB9905122D0 (en) * 1999-03-06 1999-04-28 Marshall Peter J Improvements in or relating to knives
GB9909317D0 (en) * 1999-04-23 1999-06-16 Dymark Limited Cutting tool
US6233830B1 (en) * 1999-05-07 2001-05-22 General Housewares Corporation Utility knife handle
US6070326A (en) * 1999-06-11 2000-06-06 Martor-Argentax E.H. Beermann Kg Razor knife with retractable blade guard
US6178640B1 (en) * 1999-08-09 2001-01-30 Spellbound Development Group, Inc. Slitter device
US7055417B1 (en) * 1999-10-01 2006-06-06 Sd3, Llc Safety system for power equipment
US6560873B1 (en) * 1999-11-12 2003-05-13 Mel Wayne Ortner Automatic safety knife
US7024773B2 (en) * 2000-06-08 2006-04-11 Jennings Dale E Safety cutter with retracting guard
US6737731B1 (en) * 2000-06-26 2004-05-18 Fairchild Semiconductor Corporation Soft recovery power diode
US6543140B1 (en) * 2000-07-05 2003-04-08 Adco Industries Utility knife having improved blade carrier structure and method of manufacture thereof
US6513246B2 (en) * 2000-11-14 2003-02-04 Great Neck Saw Manufacturers, Inc. Utility knife
US6578266B2 (en) * 2000-12-07 2003-06-17 Bryant D. Chomiak Safety utility razor knife
US6578460B2 (en) * 2000-12-26 2003-06-17 James A. Sartori Blade guard assembly
USD460908S1 (en) * 2001-07-10 2002-07-30 Taiwan San Tyau Co., Ltd. Utility cutter
US7024772B1 (en) * 2001-11-21 2006-04-11 Specmaster Inc. Case knife with multiple position blade guards
JP4123913B2 (ja) 2001-11-26 2008-07-23 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
US6592014B2 (en) * 2001-12-13 2003-07-15 Illinois Tool Works Inc. Lockout mechanism for fastener driving tool
GB0130018D0 (en) * 2001-12-15 2002-02-06 Koninkl Philips Electronics Nv Semiconductor devices and their manufacture
JP4539011B2 (ja) * 2002-02-20 2010-09-08 富士電機システムズ株式会社 半導体装置
DE10208345C1 (de) * 2002-02-27 2003-08-21 Beermann Kg Martor Argentax Messer
TWM240326U (en) * 2002-04-22 2004-08-11 Shiu Huei Wen Craft knife
US7096586B2 (en) * 2002-06-03 2006-08-29 Acme United Corporation Combined scissors and box cutter
US6892456B2 (en) * 2003-02-07 2005-05-17 Hsiu-Man Yu Chen Cardboard box unpacking device
US6983541B2 (en) * 2003-03-14 2006-01-10 Orcon Corporation Utility knife with retracting shield
DE10323760A1 (de) * 2003-05-22 2004-12-16 Martor Kg Messer
DE102004030268B4 (de) * 2003-06-24 2013-02-21 Fuji Electric Co., Ltd Verfahren zum Herstellen eines Halbleiterelements
JP4096838B2 (ja) 2003-08-20 2008-06-04 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
US7082688B2 (en) * 2003-10-28 2006-08-01 Earl J. Votolato Utility knife with dual retractable cutting guides
US7728409B2 (en) * 2005-11-10 2010-06-01 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing the same
JP2008251679A (ja) 2007-03-29 2008-10-16 Hitachi Ltd ダイオード
JP4478175B2 (ja) * 2007-06-26 2010-06-09 株式会社東芝 半導体装置
JP5374883B2 (ja) * 2008-02-08 2013-12-25 富士電機株式会社 半導体装置およびその製造方法
US7842590B2 (en) * 2008-04-28 2010-11-30 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate including laser annealing
JP5309360B2 (ja) * 2008-07-31 2013-10-09 三菱電機株式会社 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316500A (ja) * 1995-05-18 1996-11-29 Mitsubishi Electric Corp ダイオード及びその製造方法
JP2007059801A (ja) * 2005-08-26 2007-03-08 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2007158320A (ja) * 2005-11-10 2007-06-21 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014063980A (ja) * 2012-08-30 2014-04-10 Toshiba Corp 半導体装置
JP2017152712A (ja) * 2012-08-30 2017-08-31 株式会社東芝 半導体装置
JP2013030797A (ja) * 2012-10-03 2013-02-07 Japan Steel Works Ltd:The 半導体デバイスの製造方法および製造装置

Also Published As

Publication number Publication date
US7800204B2 (en) 2010-09-21
US20100311230A1 (en) 2010-12-09
DE102009019684B4 (de) 2013-11-28
KR101060173B1 (ko) 2011-08-29
CN101640222A (zh) 2010-02-03
DE102009019684A1 (de) 2010-02-11
US20100025827A1 (en) 2010-02-04
JP5309360B2 (ja) 2013-10-09
US8420496B2 (en) 2013-04-16
CN101640222B (zh) 2013-03-13
KR20100014096A (ko) 2010-02-10

Similar Documents

Publication Publication Date Title
JP5309360B2 (ja) 半導体装置およびその製造方法
US8507945B2 (en) Semiconductor device including an insulated gate bipolar transistor (IGBT)
US6617641B2 (en) High voltage semiconductor device capable of increasing a switching speed
US9219141B2 (en) Super junction MOSFET, method of manufacturing the same, and complex semiconductor device
KR100994185B1 (ko) 반도체 장치
EP1755168A2 (en) Deep N diffusion for trench IGBT
JP2017135339A (ja) 半導体装置
JP6139312B2 (ja) 半導体装置
US9437719B2 (en) Method for manufacturing semiconductor device having grooved surface
JP5822032B2 (ja) 半導体装置の製造方法
US7816706B2 (en) Power semiconductor device
JP3906052B2 (ja) 絶縁ゲート型半導体装置
JP3523156B2 (ja) 半導体装置及びその製造方法
JP2004247593A (ja) 半導体装置及びその製造方法
US20170012039A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2006245475A (ja) 半導体装置及びその製造方法
JP2001127308A (ja) 半導体装置
TWI601288B (zh) Semiconductor device
US20010054747A1 (en) Semiconductor switch devices having a region with three distinct zones and their manufacture
JP4989795B2 (ja) Ｉｇｂｔの製造方法
JP2022035046A (ja) 半導体装置
JP2006157057A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130611

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5309360

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250