DE102009019684A1

DE102009019684A1 - Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Info

Publication number: DE102009019684A1
Application number: DE102009019684A
Authority: DE
Inventors: Hidenori Fujii
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2008-07-31
Filing date: 2009-04-30
Publication date: 2010-02-11
Anticipated expiration: 2029-05-01
Also published as: CN101640222B; US8420496B2; KR20100014096A; JP2010040562A; CN101640222A; JP5309360B2; US7800204B2; KR101060173B1; US20100311230A1; DE102009019684B4; US20100025827A1

Abstract

Eine pin-Diode enthält eine n--Driftschicht (6), eine p-Anodenschicht (8), eine n-Pufferschicht (12), eine n+-Schicht (16), eine Vorderflächenelektrode (14) und eine Rückflächenelektrode (16). Die n+-Schicht (16) hat eine Dotierungskonzentration mit einem stufenförmigen Profil, das über eine vorbestimmte von einer zweiten Hauptfläche aus gemessene Tiefe im Wesentlichen fest ist. Die n-Pufferschicht (12) hat eine Dotierungskonzentration, die von der n+-Schicht (16) aus allmählich zu der n--Driftschicht (6) hin abnimmt. Die n--Driftschicht (6) hat eine Dotierungskonzentration, die diejenige des Halbleitersubstrats (4) wiedergibt und somit über die Tiefe im Wesentlichen fest ist. Die p-Anodenschicht (8) hat eine Dotierungskonzentration, die von einer ersten Hauptfläche aus zu der n--Driftschicht (6) steil abnimmt. Somit kann eine Halbleitervorrichtung bereitgestellt werden, die mit hoher Präzision gewünschte Eigenschaften liefern kann, um zu dem verwendeten Produkt zu passen, sowie ein Verfahren zum Herstellen der Halbleitervorrichtung.

Description

Die vorliegende Erfindung bezieht sich allgemein auf Halbleitervorrichtungen und ein Verfahren zu ihrer Herstellung, und insbesondere auf Halbleitervorrichtungen mit Dioden und ein Verfahren zu ihrer Herstellung.
In den letzten Jahren haben Wechselrichtervorrichtungen, die beispielsweise auf dem Gebiet der gewerblichen elektrischen Leistungsvorrichtungen verwendet werden, einen Isoliergatebipolartransistor (insulated gate bipolar transistor IGBT) oder ein ähnliches Schaltelement verwendet, zu dem eine Freilaufdiode parallel dazugeschaltet ist. Eine solche Freilaufdiode ist eine pin-Diode. Herkömmlicherweise existieren als solche pin-Dioden eine Diffusionsdiode und eine Epitaxialdiode.
Eine Diffusionsdiode hat eine n-Pufferschicht, die gebildet wird durch Diffundieren einer n-Dotierung von einer Oberfläche eines n-Halbleitersubstrats aus. Die diffundierte Dotierung bildet die n-Pufferschicht mit einem Dotierungskonzentrationsprofil, das eine leichte Neigung aufweist. Wenn die pin-Diode von einem EIN-Zustand in einen AUS-Zustand schaltet oder bei der Erholung sinkt eine Rückwärtserholungsstrom, der durch die pin-Diode in einer Gegenrichtung fließt, allmählich ab. Eine solche Erholung wird als ”soft recovery” bezeichnet.
Eine Epitaxialdiode weist eine n^–-Epitaxieschicht auf, die durch epitaxiales Aufwachsen auf einem n-Halbleitersubstrat gebildet wird, um als Driftschicht zu dienen. In der Epitaxialdiode hat das Halbleitersubstrat, das als Kathode dient, eine hohe n-Dotierungskonzentration. Es wird daher angenommen, dass ein Modulationspegel, der eine Leitfähigkeitsmodulation bewirkt, ansteigt und eine Vorwärtsspannung verringert werden kann. Ein Dokument, das eine Diffusionsdiode offenbart, ist beispielsweise JP 2007-059801 A .
Bekannte Halbleitervorrichtungen haben jedoch folgende Nachteile: Zunächst weist eine Diffusionsdiode eine n-Pufferschicht auf, die ein Dotierungskonzentrationsprofil hat, das von der Kathode zu der Anode hin allmählich abnimmt. Das liefert eine Natur, die den Modulationspegel kaum erhöht und einen erhöhten EIN-Widerstand liefert und die Vorwärtsspannung nicht verringern kann. Außerdem hat die n-Pufferschicht eine relativ große Dicke, und das liefert eine Natur, die eine erhöhte Gesamtmenge von Ladungsträgern liefert, die bei der Erholung abgeführt werden müssen, was zu einem erhöhten Schaltverlust (oder Erholungsverlust) führt.
Eine Epitaxialdiode hat ein Dotierungskonzentrationsprofil, das stufenförmig von einer n^–-Epitaxieschicht zu einem n-Halbleitersubstrat ansteigt, und das liefert eine Natur, die die Elektronen, die in dem EIN-Zustand injiziert worden sind, bei der Erholung schnell verringert, so dass eine Oszillation erleichtert wird.
Andererseits besteht für Halbleitervorrichtungen, die für Wechselrichterschaltungen verwendet werden, die Anforderung, eher die Vorwärtsspannung zu verringern als den Erholungsverlust oder umgekehrt.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleitervorrichtung bereitzustellen, die mit Präzision eine gewünschte Eigenschaft liefern kann, die für das verwendete Produkt passend ist, und ein Verfahren zum Herstellen einer solchen Halbleitervorrichtung bereitzustellen.
Die Aufgabe wird gelöst durch eine Halbleitervorrichtung gemäß Anspruch 1.
Die Halbleitervorrichtung enthält ein Halbleitersubstrat eines ersten Leitungstyps, einen Anodenabschnitt eines zweiten Leitungstyps und einen Kathodenabschnitt des ersten Leitungstyps. Das Halbleitersubstrat des ersten Leitungstyps hat eine erste Hauptfläche und eine zweite Hauptfläche, die einander gegenüberliegen. Der Anodenabschnitt des zweiten Leitungstyps grenzt an die erste Hauptfläche des Halbleitersubstrats an. Der Kathodenabschnitt des ersten Leitungstyps grenzt an die zweite Hauptfläche des Halbleitersubstrats an. Eine Schicht mit stufenförmiger Dotierung ist zumindest an dem Anodenabschnitt oder dem Kathodenabschnitt bereitgestellt durch Einbringen einer Dotierung eines entsprechenden vorbestimmten Leitungstyps von einer Oberfläche des Halbleitersubstrats aus bis zu einer ersten Tiefe, um einen ersten Bereich des Halbleitersubstrats bereitzustellen, in den die Dotierung des vorbestimmten Leitungstyps eingebracht ist, und durch Schmelzen eines zweiten vorbestimmten Bereichs (R) mit einer zweiten Tiefe, die größer als die erste Tiefe ist und den ersten Bereich enthält, um die Konzentration der Dotierung des vorbestimmten Leitungstyps von der Oberfläche aus bis zu der zweiten Tiefe hin gleichmäßig zu verteilen, zum Bilden eines stufenförmigen Dotierungskonzentrationsprofils.
Die Aufgabe wird ebenfalls gelöst durch ein Verfahren gemäß Anspruch 14.
Das Verfahren zum Herstellen der Halbleitervorrichtung enthält die Schritte des Bereitstellens eines Anodenabschnitts an einer ersten Hauptfläche eines Halbleitersubstrats eines ersten Leitungstyps und des Bereitstellens eines Kathodenabschnitt an einer zweiten Hauptfläche des Halbleitersubstrats. Zumindest einer der Schritte des Bereitstellens des Anodenabschnitts und des Bereitstellens des Kathodenabschnitts enthält die Schritte des Einbringens einer Dotierung eines entsprechenden vorbestimmten Leitungstyps an einer Oberfläche des Halbleitersubstrats von der Oberfläche aus bis zu einer ersten Tiefe, um einen ersten Bereich des Halbleitersubstrats bereitzustellen, in den die Dotierung des vorbestimmten Leitungstyps eingebracht ist, und des Schmelzens eines zweiten vorbestimmten Bereichs mit einer zweiten Tiefe, die größer als die erste Tiefe ist und den ersten Bereich enthält, um die Konzentration der Dotierung des vorbestimmten Leitungstyps von der Oberfläche aus bis zu der zweiten Tiefe hin gleichmäßig zu verteilen, zum Bilden einer Stufendotierungsschicht, die ein stufenförmigen Dotierungskonzentrationsprofil aufweist.
Weiterbildungen der Erfindung sind jeweils in den Unteransprüchen angegeben.
Die Halbleitervorrichtung, die eine Stufendotierungsschicht enthält, die ein stufenförmigen Dotierungskonzentrationsprofil aufweist, ermöglicht es, einen Modulationspegel, einen Erholungsverlust und dergleichen mit Präzision zu verändern, um zu einem verwendeten Produkt zu passen.
Das Verfahren zum Herstellen der Halbleitervorrichtung bringt eine Dotierung eines entsprechenden vorbestimmten Leitungstyps an einer Oberfläche des Halbleitersubstrats von der Oberfläche aus bis zu einer ersten Tiefe ein, um einen ersten Bereich des Halbleitersubstrats bereitzustellen, in den die Dotierung des vorbestimmten Leitungstyps eingebracht ist, und schmilzt einen zweiten vorbestimmten Bereich mit einer zweiten Tiefe, die größer als die erste Tiefe ist und den ersten Bereich enthält, um die Konzentration der Dotierung des vorbestimmten Leitungstyps von der Oberfläche aus bis zu der zweiten Tiefe hin gleichmäßig zu verteilen, zum Bilden einer Stufendotierungsschicht, die ein stufenförmigen Dotierungskonzentrationsprofil aufweist. Die Stufendotierungsschicht, die in ihrer Konzentration und in dem Bereich, in dem die Schicht bereitgestellt ist, verändert werden kann, ermöglicht es, einen Modulationspegel, einen Erholungsverlust und dergleichen mit Präzision zu verändern, um zu einem verwendeten Produkt zu passen.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der beigefügten Zeichnungen.
1 ist ein Schaltbild eines Beispiels einer Wechselrichterschaltung einer Wechselrichtervorrichtung, bei der eine pin-Diode gemäß einer beliebigen Ausführungsform der vorliegenden Erfindung verwendet wird.
2 ist eine Schnittansicht einer pin-Diode gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
3 zeigt ein Dotierungskonzentrationsprofil an einer in 2 gezeigten Schnittlinie III-III.
4 ist eine Schnittansicht zum Veranschaulichen eines Schritts eines Verfahrens zum Herstellen der in 2 gezeigten pin-Diode.
5 bis 12 sind Schnittansichten zum Veranschaulichen von Schritten, die jeweils den in 4 bis 11 gezeigten folgen.
13 ist eine Schnittansicht einer Diffusionsdiode gemäß einem ersten Vergleichsbeispiel.
14 zeigt ein Dotierungskonzentrationsprofil an einer in 13 gezeigten Schnittlinie XIV-XIV.
15 ist ein Diagramm, das darstellt, wie sich Strom und Spannung der Diffusionsdiode über der Zeit ändern.
16 zeigt das Trägerdichteprofil und das Erholungsverhalten der Diffusionsdiode in einem ersten Zustand.
17 bis 20 zeigen das Trägerdichteprofil und das Erholungsverhalten der Diffusionsdiode in einem zweiten bis fünften Zustand, die jeweils dem ersten bis vierten Zustand folgen.
21 ist eine Schnittansicht einer Epitaxialdiode gemäß einem zweiten Vergleichsbeispiel.
22 zeigt ein Dotierungskonzentrationsprofil an einer in 21 gezeigten Schnittlinie XXII-XXII.
23 ist ein Diagramm, das darstellt, wie sich Strom und Spannung der Epitaxialdiode über der Zeit ändern.
24 zeigt das Trägerdichteprofil und das Erholungsverhalten der Epitaxialdiode in einem ersten Zustand.
25 bis 27 zeigen das Trägerdichteprofil und das Erholungsverhalten der Epitaxialdiode in einem zweiten bis vierten Zustand, die jeweils dem ersten bis dritten Zustand folgen.
28 ist ein Diagramm, das darstellt, wie sich Strom und Spannung der pin-Diode gemäß der ersten Ausführungsform über der Zeit ändern.
29 zeigt das Trägerdichteprofil und das Verhalten der pin-Diode gemäß der ersten Ausführungsform in einem ersten Zustand.
30 bis 32 zeigen das Trägerdichteprofil und das Verhalten der pin-Diode gemäß der ersten Ausführungsform in einem zweiten bis vierten Zustand, die jeweils dem ersten bis dritten Zustand folgen.
33 zeigt ein Dotierungskonzentrationsprofil der ersten Ausführungsform unmittelbar nach einer Injektion zum Veran schaulichen eines Dotierungskonzentrationsprofils einer n⁺-Schicht der pin-Diode.
34 zeigt ein Dotierungskonzentrationsprofil der ersten Ausführungsform nach dem Laser-Annealing zum Veranschaulichen eines Dotierungskonzentrationsprofils der n⁺-Schicht der pin-Diode.
35 zeigt ein Ergebnis einer Messung eines Dotierungskonzentrationsprofils der n⁺-Schicht der pin-Diode gemäß der ersten Ausführungsform.
36 zeigt als Vergleich ein Ergebnis einer Messung eines Dotierungskonzentrationsprofils, das durch thermische Diffusion erzielt wird.
37 ist eine Schnittansicht einer pin-Diode gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
38 zeigt ein Dotierungskonzentrationsprofil an einer in 37 gezeigten Schnittlinie XXXVIII-XXXVIII.
39 zeigt ein Dotierungskonzentrationsprofil an einer in 37 gezeigten Schnittlinie XXXIX-XXXIX.
40 und 41 zeigen jeweils eine selektiv bereitgestellte n⁺-Schicht in der zweiten Ausführungsform, die in der Draufsicht das eine oder das andere Beispielsmuster aufweist.
42 ist eine Schnittansicht zum Veranschaulichen eines Schritts eines Verfahrens zum Herstellen der in 37 gezeigten pin-Diode.
43 bis 45 sind Schnittansichten zum Veranschaulichen von Schritten, die jeweils den in 42 bis 44 gezeigten folgen.
46 zeigt ein Trägerdichteprofil, das die pin-Diode entlang einer in 37 gezeigten Schnittlinie XXXVIII-XXXVIII aufweist, wenn sie in Vorwärtsrichtung betrieben wird.
47 zeigt ein Trägerdichteprofil, das die pin-Diode entlang einer in 37 gezeigten Schnittlinie XXXIX-XXXIX aufweist, wenn sie in Vorwärtsrichtung betrieben wird.
48 ist ein Diagramm, dass eine Beziehung zwischen einer Fläche der n⁺-Schicht und dem Erholungsverlust und der Vorwärtsspannung in der zweiten Ausführungsform zeigt.
49 ist eine Schnittansicht einer pin-Diode gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
50 zeigt ein Dotierungskonzentrationsprofil an einer in 49 gezeigten Schnittlinie L-L.
51 ist eine Schnittansicht zum Veranschaulichen eines Schritts eines Verfahrens zum Herstellen der in 49 gezeigten pin-Diode.
52 und 53 sind Schnittansichten zum Veranschaulichen von Schritten, die jeweils den in 51 und 52 gezeigten folgen.
54 zeigt das Trägerdichteprofil und das Verhalten der pin-Diode gemäß der dritten Ausführungsform in einem ersten Zustand.
55 bis 57 zeigen das Trägerdichteprofil und das Verhalten der pin-Diode gemäß der dritten Ausführungsform in einem zweiten bis vierten Zustand, die jeweils dem ersten bis dritten Zustand folgen.
58 ist eine Schnittansicht einer pin-Diode gemäß einer vierten Ausführungsform der vorliegenden Erfindung.
59 zeigt ein Dotierungskonzentrationsprofil an einer in 58 gezeigten Schnittlinie LIX-LIX.
60 ist eine Schnittansicht zum Veranschaulichen eines Schritts eines Verfahrens zum Herstellen der in 58 gezeigten pin-Diode.
61 und 62 sind Schnittansichten zum Veranschaulichen von Schritten, die jeweils den in 60 und 61 gezeigten folgen.
63 zeigt das Trägerdichteprofil und das Verhalten der pin-Diode gemäß der vierten Ausführungsform in einem ersten Zustand.
64 bis 66 zeigen das Trägerdichteprofil und das Verhalten der pin-Diode gemäß der vierten Ausführungsform in einem zweiten bis vierten Zustand, die jeweils dem ersten bis dritten Zustand folgen.
67 ist eine Schnittansicht einer pin-Diode gemäß einer fünften Ausführungsform der vorliegenden Erfindung.
68 zeigt ein Dotierungskonzentrationsprofil an einer in 67 gezeigten Schnittlinie LXVIII-LXVIII.
69 zeigt ein Dotierungskonzentrationsprofil an einer in 67 gezeigten Schnittlinie LXIX-LXIX.
70 und 71 zeigen jeweils eine selektiv bereitgestellte p⁺-Schicht in der fünften Ausführungsform, die in der Draufsicht das eine oder das andere Beispielsmuster aufweist.
72 ist eine Schnittansicht zum Veranschaulichen eines Schritts eines Verfahrens zum Herstellen der in 67 gezeigten pin-Diode.
73 und 74 sind Schnittansichten zum Veranschaulichen von Schritten, die jeweils den in 72 und 73 gezeigten folgen.
75 zeigt ein Trägerdichteprofil, das die pin-Diode entlang einer in 67 gezeigten Schnittlinie LXVIII-LXVIII aufweist, wenn sie in Vorwärtsrichtung betrieben wird.
76 zeigt ein Trägerdichteprofil, das die pin-Diode entlang einer in 67 gezeigten Schnittlinie LXIX-LXIX aufweist, wenn sie in Vorwärtsrichtung betrieben wird.
77 und 78 zeigen in der fünften Ausführungsform jeweils das eine oder das andere Beispiel des Kombinierens selektiv bereitgestellter n⁺-Schichten und p⁺-Schichten, die jeweils verschiedene Muster aufweisen.
Zunächst zeigt 1 eine Wechselrichterschaltung einer Wechselrichtervorrichtung, die eine induktive Last steuert und bei der die pin-Diode angewendet wird. Wie in 1 gezeigt, ist die Wechselrichtervorrichtung versehen mit einem IGBT 50, der die elektrische Leistung steuert, die einer induktiven Last 51 zugeführt wird, und mit einer pin-Diode 2, die als Pfad für einen Freilaufstrom dient, der von der induktiven Last 51 geliefert wird.
In Folge wird eine pin-Diode gemäß einer ersten Ausführungsform der vorliegenden Erfindung beschrieben, die an einer Kathode eine n⁺-Schicht aufweist, die ein stufenförmiges Dotierungskonzentrationsprofil hat.
Wie in 2 gezeigt hat die pin-Diode 2 eine n^–-Driftschicht 6, eine p-Anodenschicht 8, eine n-Pufferschicht 12, eine n⁺-Schicht 16, eine Vorderflächenelektrode 14 und eine Rückflächenelektrode 18. Die p-Anodenschicht 8 ist in einem n-Halbleitersubstrat 4 von einer ersten Hauptfläche des Substrats aus bis zu einer vorbestimmten Tiefe des Substrats bereitgestellt. Die p-Anode 8 ist auf der ersten Hauptfläche von einer Siliziumoxidschicht 9 umgeben. Die Vorderflächenelektrode 14 ist auf einer Oberfläche der p-Anodenschicht 8 bereitgestellt und in Kontakt mit der Oberfläche der p-Anodenschicht 8.
Die n⁺-Schicht 16 ist in dem Halbleitersubstrat 4 von einer zweiten Hauptfläche des Substrats aus bis zu einer vorbestimmten Tiefe des Substrats bereitgestellt. Die n-Pufferschicht 12 ist in Kontakt mit der n⁺-Schicht 16 bereitgestellt und hat einen tieferen Bereich. Die n^–-Driftschicht 6 ist in dem Halbleitersubstrat in einem Bereich bereitgestellt, der zwischen der p-Anodenschicht 8 und der n-Pufferschicht 12 angeordnet ist. Die Rückflächenelektrode 18 ist auf der Oberfläche der n⁺-Schicht 16 in Kontakt mit der n⁺-Schicht 16 bereitgestellt.
Die pin-Diode 2 hat eine Dotierungskonzentration, wie sie im Folgenden beschrieben wird. Wie in 3 dargestellt, hat die n⁺-Schicht 16 eine Dotierungskonzentration mit einem stufenförmigen Profil, das über eine vorbestimmte von der zweiten Hauptfläche aus gemessene Tiefe im Wesentlichen fest ist. Die n-Pufferschicht 12 hat eine Dotierungskonzentration, die von der n⁺-Schicht 16 aus zu der n^–-Driftschicht 6 hin allmählich abfällt. Die n^–-Driftschicht 6 hat eine Dotierungskonzentration, die diejenige des Halbleitersubstrats 4 wiedergibt und somit über die Tiefe im Wesentlichen fest ist. Die p-Anodenschicht 8 hat eine Dotierungskonzentration, die von der ersten Hauptfläche aus zu der n^–-Driftschicht 6 hin relativ steil abfällt.
Die vorliegende pin-Diode, die eine n⁺-Schicht 16 mit einem stufenförmigen Dotierungskonzentrationsprofil enthält, ermöglicht es, dass Elektronen von der n⁺-Schicht 16 aus effizienter injiziert werden, um einen erhöhten Modulationspegel zu erzielen, wie im Folgenden beschrieben wird.
Die oben beschriebene pin-Diode wird mit einem Verfahren hergestellt, wie es im Folgenden beschrieben wird. Zunächst wird wie in 4 dargestellt das Halbleitersubstrat 4 an einer Oberfläche (der zweiten Hauptfläche) mit einer Phosphordiffusionsquelle 21 versehen, um Phosphor in der Halbleitersubstrat 4 zu diffundieren, beispielsweise bis zu einer Tiefe von etwa 250 μm, um die n-Pufferschicht 12 (s. 5) zu bilden. Anschließend wird auf einer Oberfläche (der ersten Hauptfläche) des Halbleitersubstrats 4 eine (nicht gezeigte) Siliziumoxidschicht aufgebracht. Auf der Siliziumoxidschicht wird ein (nicht gezeigtes) vorbestimmtes Resistmuster entwickelt, um die p-Anodenschicht bereitzustellen.
Dann wird die Siliziumoxidschicht 9, wie in 5 gezeigt, unter Verwendung des Resistmusters 22 als Maske anisotrop geätzt, um eine Öffnung zu bilden, die eine Oberfläche des Halbleitersubstrats 4 frei legt. Anschließend wird das Resistmuster 22 entfernt. Dann wird eine thermische Oxidation durchgeführt, um eine (nicht gezeigte) Unterlagenoxidschicht an einer Oberfläche des Halbleitersubstrats 4 zu bilden. Dann wird wie in 6 gezeigt Bor mit einer Injektionsenergie von 50 keV und einer Dosis von 1 × 10¹²/cm² in eine Oberfläche des Halbleitersubstrats 4 injiziert, und das Zwischenprodukt wird etwa zwei Stunden lang einer Wärmebehandlung bei 1.200°C unterworfen, um eine aktivierte p-Anode 8 zu liefern. Anschließend wird eine (nicht gezeigte) Aluminiumschicht auf dem Halbleitersubstrat 4 aufgebracht, um die p-Anode 8 zu bedecken. Die Aluminiumschicht wird einer Fotolithographie unterworfen, wie sie vorherbestimmt ist, und geätzt, um die Vorderflächenelektrode 14 zu liefern, wie sie in 7 gezeigt ist.
Dann wird wie in 8 gezeigt die zweite Hauptfläche des Halbleitersubstrats 4 abgeschliffen, um eine gewünschte Dicke zu bekommen. Anschließend wird das Zwischenprodukt nassgeätzt, um eine (nicht gezeigte) Schicht zu entfernen, die bei dem Abschleifen beschädigt wurde. Das Halbleitersubstrat 4 hat somit wie in 9 gezeigt eine saubere freiliegende Oberfläche.
Dann wird wie in 10 gezeigt Phosphor mit einer Injektionsenergie von 50 keV und einer Dosis von 5 × 10¹⁵/cm² in eine Oberfläche des Halbleitersubstrats 4 injiziert. Dann wird wie in 11 gezeigt ein Laserannealingschritt durchgeführt. Insbesondere wird beispielsweise die zweite Hauptfläche des Halbleitersubstrats, in die Phosphor injiziert wurde, zumindest einigen 10 W von YAG-Laserlicht ausgesetzt, um einen Bereich mit einer vorbestimmten Tiefe von der zweiten Hauptfläche aus zu schmelzen, der den phosphorinjizierten Bereich enthält, um eine gleichmäßige Konzentration von Phosphor in der Tiefe zu erzielen. So wird die n⁺-Schicht 16 mit einem stufenförmigen Dotierungskonzentrationsprofil gebildet.
Anschließend wird das Zwischenprodukt etwa zwei Stunden lang einer Wärmebehandlung mit einer relativ geringen Temperatur (etwa 350°C) unterworfen, um Kristalldefekte zu erholen. Dann werden wie in 12 gezeigt Titan, Nickel und Gold (Ti-Ni-Au) auf einer Oberfläche der n⁺-Schicht 16 aufgebracht, um die Rückflächenelektrode 18 aufzubringen. Somit ist die pin-Diode 2 fertiggestellt.
Die vorliegende pin-Diode 2 kann eine n⁺-Schicht 16 mit einem stufenförmigen Dotierungskonzentrationsprofil aufweisen, und die Dotierungskonzentration der n⁺-Schicht 16 kann verändert werden, um Vorwärtsspannung, Erholungsverlust und dergleichen einzustel len, um für das verwendete Produkt zu passen. Das wird im Detail beschrieben mit einer Diffusionsdiode und einer Epitaxialdiode als Vergleichsbeispielen.
Zunächst wird als erstes Vergleichsbeispiel eine Diffusionsdiode beschrieben. Wie in 13 gezeigt enthält eine Diffusionsdiode 102 eine n^–-Driftschicht 106, eine p-Anodenschicht 108, eine n-Pufferschicht 112, eine Vorderflächenelektrode 114 und eine Rückflächenelektrode 118. Die n-Pufferschicht 112 wird gebildet durch Diffundieren einer n-Dotierung von einer zweiten Hauptfläche eines n-Halbleitersubstrats aus. Wie in 14 gezeigt hat sie ein Dotierungskonzentrationsprofil, das von der zweiten Hauptfläche des Halbleitersubstrats aus zu der n^–-Driftschicht 106 hin langsam abnimmt.
Bei der Erholung weist die Diffusionsdiode 102 Träger auf, die sich wie im Folgenden beschrieben, verhalten. 15 zeigt, wie ein hindurchfließender Strom und eine Spannung der Diffusionsdiode 102 sich bei der Erholung über der Zeit ändern. Zunächst fließt zum Zeitpunkt T1 ein Freilaufstrom durch die Diffusionsdiode 102, oder sie arbeitet in Vorwärtsrichtung. In diesem Zustand werden, wie in 16 gezeigt, Elektronen e von einer Kathode zu der n^–-Driftschicht 106 injiziert, und Löcher h werden von einer Anode zu der n^–-Driftschicht 106 injiziert.
Dann wird die in Vorwärtsrichtung betriebene Diffusionsdiode 102 zum Zeitpunkt T2 in Rückwärtsrichtung betrieben, der durch die Diffusionsdiode 102 fließende Strom sinkt langsam, und eine Verarmungsschicht D breitet sich von einer Grenzfläche zwischen der p-Anodenschicht 108 und der n^–-Driftschicht 106 aus aus. In diesem Zustand werden von den in der Diffusionsdiode 102 gespeicherten Trägern wie in 17 gezeigt die Elektronen e zu der Kathode hin abgeführt und die Löcher h zu der Anode hin, und durch die Diffusionsdiode 102 fließt ein Rückwärtserholungsstrom.
Dann breitet sich die Verarmungsschicht D zum Zeitpunkt T3 wie in 18 gezeigt mit Ablauf der Zeit weiter aus, die Anzahl der abgeführten Elektronen e und Löcher h sinkt und der Rückwärtserholungsstrom sinkt. Zu einem Zeitpunkt T4, der einem Zustand unmittelbar bevor dem Ende der Erholung entspricht, breitet sich die Verarmungsschicht D wie in 19 gezeigt weiter aus, und Träger, die in der Nähe einer Grenze zwischen der n^–-Driftschicht 106 und der n-Pufferschicht 112 bleiben, werden abgefürt. Wenn die Erholung endet, breitet sich die Verarmungsschicht D wie in 20 gezeigt in die Nähe der Grenze zwischen der n^–-Driftschicht 106 und der n-Pufferschicht 112 aus, gespeicherte Träger werden abgeführt oder rekombinieren und verschwinden somit und die Diode wird ausgeschaltet.
Die Diffusionsdiode 102 weist die n-Pufferschicht 112 mit einer Dotierungskonzentration auf, die allmählich von einer Kathode aus zu einer Anode hin abnimmt. Somit werden die von der Kathode aus injizierten Elektronen weniger effizient injiziert. Somit wird der Modulationspegel kaum erhöht, und ein erhöhter EIN-Widerstand wird bereitgestellt, und eine Vorwärtsspannung kann nicht verringert werden.
Weiter ist die n-Pufferschicht 112 bereitgestellt durch thermisches Diffundieren einer Dotierung bis zu einer Tiefe von etwa einer Hälfte der Dicke des Halbleitersubstrats. Somit hat die n-Pufferschicht 112 eine Dotierungskonzentration (oder einen Verlauf), die leicht schwankt, was als Nachteil einen Modulationspegel liefert, der leicht mit Hinblick auf einen vorbestimmten Strom schwankt. Da die n-Pufferschicht 112 weiter eine relativ große Dicke hat, steigt eine Gesamtmenge der bei der Erholung abgeführten Ladungen, was zu einem erhöhten Schaltverlust oder Erholungsverlust führt. Es sei angemerkt, dass der Erholungsverlust sich auf einen Verlust bezieht, der bewirkt wird, wenn ein Rückwärtserholungsstrom fließt, und er wird dargestellt durch ein Produkt aus einem Integral eines Stroms mit einem Integral einer Spannung, die über eine Zeitspanne gewonnen werden, die beginnt, wenn der Rückwärtserholungsstrom zu fließen beginnt und dann einen Maximalwert (als Absolutwert) erreicht und die endet, wenn der Rückwärtserholungsstrom einen Wert von 1/10 des Maximalwerts erreicht.
Als zweites Vergleichsbeispiel wird eine Epitaxialdiode beschrieben. Wie in 21 gezeigt enthält eine Epitaxialdiode 102 ein n-Halbleitersubstrat 104, eine n^–-Epitaxieschicht 107, eine p-Anodenschicht 108, eine Vorderflächenelektrode 114 und eine Rückflächenelektrode 118. Die n^–-Epitaxieschicht 107, die als Driftschicht dient, wird epitaktisch auf einer Oberfläche des Halbleitersubstrats 104 gewachsen. Dementsprechend wird wie in 22 gezeigt ein Dotierungskonzentrationsprofil bereitgestellt, das eine Dotierungskonzentration aufweist, die von dem Halbleitersubstrat 104 aus zu der n^–-Epitaxieschicht 107 hin rapide abfällt.
Die Epitaxialdiode 102 weist bei der Erholung Träger auf, die sich wie im Folgenden beschrieben verhalten. 23 zeigt, wie ein hindurchfließender Strom und eine Spannung der Epitaxialdiode 102 sich bei Erholung über der Zeit ändern. Zunächst fließt zu einem Zeitpunkt T1 ein Freilaufstrom durch die Epitaxialdiode 102 hindurch, oder sie ist in Vorwärtsrichtung betrieben. In diesem Zustand werden wie in 24 gezeigt Elektronen e von einer Kathode aus zu der n^–-Epitaxieschicht 107 hin injiziert, und Löcher h werden von einer Anode aus zu der n^–-Epitaxieschicht 107 hin injiziert.
Dann wird zu einem Zeitpunkt T2 die in Vorwärtsrichtung betriebene Epitaxialdiode 102 in Rückwärtsrichtung betrieben, der Strom, der durch die Epitaxialdiode 102 fließt, nimmt allmählich ab, und eine Verarmungsschicht D dehnt sich von einer Grenzfläche zwischen der p-Anodenschicht 108 und der n^–-Epitaxieschicht 107 aus aus. In diesem Zustand werden von den in der Epitaxialdiode 102 gespeicherten Trägern wie in 25 gezeigt die Elektronen e zu der Kathode hin abgeführt und die Löcher h zu der Anode hin, und durch die Epitaxialdiode 102 fließt ein Rückwärtserholungsstrom.
Zum Zeitpunkt T3 dehnt sich die Verarmungsschicht D wie in 26 gezeigt mit Ablauf der Zeit weiter aus, und die Anzahl der abgeführten Elektronen e und Löcher h sinkt und der Rückwärtserholungsstrom sinkt. Zum Zeitpunkt T4, der einem Zustand unmittelbar vor Ende der Erholung entspricht, dehnt sich die Verarmungsschicht D wie in 27 gezeigt in eine Nähe einer Grenze zwischen der n^–-Epitaxieschicht 107 und dem Halbleitersubstrat 104 hin aus, die gespeicherten Träger werden abgeführt oder rekombinieren und verschwinden somit und die Diode wird ausgeschaltet.
Die Epitaxialdiode 102 weist eine Dotierungskonzentration auf, die von der n^–-Epitaxieschicht 107 aus steil zu dem Halbleitersubstrat 104 hin ansteigt. Dementsprechend werden die in dem EIN-Zustand injizierten Träger bei der Erholung schnell abnehmen. Dementsprechend wird die Epitaxialdiode 102 zu einem Kondensator, und aufgrund einer Beziehung mit einer Schaltung, mit der die Epitaxialdiode verbunden ist, tritt als Nachteil leicht ein Schwingen auf, wie es bei einem in 23 gezeigten Signalverlauf zu sehen ist.
Die pin-Diode gemäß der vorliegenden Ausführungsform weist bei der Erholung Träger auf, die sich wie im Folgenden beschrieben verhalten. 28 zeigt, wie sich ein hindurchfließender Strom und eine Spannung der pin-Diode 2 bei der Erholung über Zeit ändern. Zunächst fließt durch die pin-Diode 2 im Zeitpunkt T1 ein Freilaufstrom, oder sie wird in Vorwärtsrichtung betrieben. In diesem Zustand werden wie in 29 gezeigt Elektronen e von der n⁺-Schicht 16 zu der n^–-Driftschicht 6 hin injiziert, und Löcher h werden von der p-Anodenschicht 8 zu der n^–-Driftschicht 6 hin injiziert.
Zum Zeitpunkt T2 wird die in Vorwärtsrichtung betriebene pin-Diode 2 in Rückwärtsrichtung betrieben, und der durch die pin-Diode 2 fließende Strom sinkt langsam. Wie in 30 gezeigt, sinkt in diesem Zustand die Anzahl der Elektronen e, die von der n⁺-Schicht 16 aus zu der n^–-Driftschicht 6 hin injiziert werden, und ebenso sinkt die Anzahl der Löcher h, die von der p-Anodenschicht 8 aus zu der n^–-Driftschicht 6 hin injiziert werden.
Mit fortschreitender Zeit dehnt sich eine Verarmungsschicht D von einer Grenzfläche zwischen der p-Anodenschicht 8 und der n^–-Driftschicht 6 aus aus, und von den in der pin-Diode 2 gespeicherten Trägern werden die Elektronen e zu der Kathode hin abgeführt und die Löcher h zu der Anode hin und durch die pin-Diode 2 fließt ein Rückwärtserholungsstrom.
Zum Zeitpunkt t3, oder wenn die Erholung geklemmt wird, werden wie in 31 gezeigt Träger, in einer Nähe einer Grenze zwischen der n-Pufferschicht 12 und der n^–-Driftschicht 6 verbleiben, abgeführt oder rekombinieren und verschwinden. Zum Zeitpunkt T4 endet die Erholung, und wie in 32 gezeigt, dehnt sich die Verarmungsschicht D bis in die Nähe der Grenze zwischen der n^–-Driftschicht 6 und der n-Pufferschicht 12 aus, verbleibende Träger rekombinieren hauptsächlich und verschwinden und die Diode wird ausgeschaltet.
Die vorliegende pin-Diode 2 hat die n⁺-Schicht 16 als Kathode, die eine Dotierungskonzentration aufweist, die beispielsweise zumindest hundert mal größer ist als diejenige der n^–-Driftschicht 6. Das kann ein erhöhtes Verhältnis der Dotierungskonzentration der n⁺-Schicht 16 zu demjenigen der n^–-Driftschicht 6 liefern. Demzufolge können die Elektronen effizienter von der n⁺-Schicht 16 aus injiziert werden, und der Modulationspegel der pin-Diode 2 kann erhöht werden.
Weiterhin haben die injizierten Träger im Vorwärtsbetriebszustand eine Dichte mit einem Profil, das eine Brücke von der p-Anodenschicht 8 zu der n⁺-Schicht 16 bildet. Das ermöglicht es, eine Menge von injizierten Trägern abhängig von der Dotierungskonzentration der p-Anodenschicht 8 und derjenigen der n⁺-Schicht 16 zu verändern, um präzise eine Vorwärtsspannung oder einen Modulationspegel wie gewünscht einzustellen, um zu der Wechselrichtervorrichtung zu passen, in der die pin-Diode verwendet wird.
Weiter kann die n⁺-Schicht 16 mit einem stufenförmigen Dotierungskonzentrationsprofil eine Änderung des Modulationspegels für einen vorbestimmten Strom verglichen mit einem abfallenden Dotierungskonzentrationsprofil verringern. Die vorliegende pin-Diode 2 kann somit einen Nachteil beheben, der in einer Diffusionsdiode beobachtet wird.
Da die p-Anodenschicht 8 ein von der Oberfläche aus relativ steil abfallendes Dotierungskonzentrationsprofil aufweist, gibt es eine Differenz H (s. 29) in dem Vorwärtsbetriebszustand, der in der Nähe einer Grenze zwischen der n-Pufferschicht 12 und der n^–-Driftschicht 6 maximal ist. Wenn bei der Erholung ein Ende der Verarmungsschicht eine Nähe der Grenze zwischen der n-Pufferschicht und der n^–-Driftschicht 6 erreicht, verbleiben somit Träger in der Nähe der Grenze, und die Träger werden abgeführt und dementsprechend sinkt ein Rückwärtserholungsstrom allmählich. Demzufolge kann ein Schwingen verhindert werden. Die vorliegende pin-Diode 2 kann somit einen Nachteil beheben, der in einer Epitaxialdiode auftritt.
Somit ist die vorliegende pin-Diode 2 dadurch gekennzeichnet, dass sie eine n⁺-Schicht 16 mit einem stufenförmigen Dotierungskonzentrationsprofil aufweist. Im Folgenden wird die n⁺-Schicht 16 näher beschrieben. Wie oben beschrieben wurde, wird die n⁺-Schicht 16 bereitgestellt durch Injizieren von Phosphor von der zweiten Hauptfläche des Halbleitersubstrats 4 aus (s. 10) und durch Durchführen eines Laserannealingschritts (s. 11).
Wie in 33 gezeigt, hat eine Dotierungsschicht 31, wenn das Phosphor injiziert wird, ein Dotierungskonzentrationsprofil mit einer Spitze in einer vorbestimmten von einer Oberfläche des Halbleitersubstrats aus gemessenen Tiefe. Ein Laserannealingschritt wird dann so durchgeführt, dass ein Bereich R mit einer vorbestimmten Tiefe von der Oberfläche des Halbleitersubstrats aus geschmolzen wird, so dass die Dotierungsschicht 31, in die Phosphor injiziert wurde, darin enthalten ist. Das verteilt den Phosphor innerhalb dem geschmolzenen Bereich R und macht die Konzentration des Phosphors wie in 34 gezeigt über die Tiefe des Bereichs R gleichförmig. Es sei angemerkt, dass die Dotierung kaum diffundiert, um es dem Dotierungskonzentrationsprofil zu ermöglichen, sich von dem n⁺-Bereich 16 aus in die n-Pufferschicht 12 aufzuweiten. So wird eine n⁺-Schicht 16 mit einem stufenförmigen Dotierungskonzentrationsprofil bereitgestellt.
Eine so bereitgestellte n⁺-Schicht weist eine gemessene Dotierungskonzentration auf, wie sie in 35 dargestellt ist. Als Vergleich ist ein Dotierungskonzentrationsprofil, das durch eine typische Wärmediffusion gewonnen wird, wie in 36 gezeigt, gemessen. Wie in 35 gezeigt, liefert das Schmelzen des Bereichs R eine im Wesentlichen feste Dotierungskonzentration von einer Oberfläche aus bis zu einer Tiefe von etwa 0,6 μm, und es wurde bestätigt, dass ein stufenförmiges Dotierungsprofil gewonnen wurde. Im Gegensatz dazu wurde bestätigt, dass eine typische Wärmediffusion eine Dotierungskonzentration aufweist, die so absinkt, dass sie sich von einer Oberfläche zu einem tiefen Bereich hin aufweitet, wie es in 36 gezeigt ist. Somit unterscheidet sich das Laserannealing, das beim Herstellen der vorliegenden pin-Diode durchgeführt wird, als ein wesentlicher Schritt von dem Laserannealing, das einfach einen Kristalldefekt ausheilt, der durch das einem Elektronenstrahl Aussetzen bewirkt wird, darin, dass das erstere Laserannealing einen Bereich in einem Halbleitersubstrat, der eine vorbestimmte Tiefe hat, schmilzt, um eine gleichförmige Dotierungskonzentration zu liefern.
Weiter unterscheiden sich das stufenförmige Dotierungskonzentrationsprofil der vorliegenden pin-Diode und das Dotierungskonzentrationsprofil einer Epitaxialdiode wie folgt: Zunächst wird das epitaktische Aufwachsen durch einen anderen Schritt gefolgt, d. h. eine Wärmebehandlung, was es der Dotierung erlaubt, gegenseitig thermisch zu diffundieren und eine Konzentration zu liefern, die ein Profil aufweist, das sich zwischen dem Halbleitersubstrat und einer epitaktisch gewachsenen Schicht aufweitet.
Weiter sind das Halbleitersubstrat und ein Abschnitt der Epitaxieschicht, der in einer Anfangsstufe des epitaktischen Wachsens bereitgestellt wurde, der Wärme ausgesetzt, bis das epitaktische Wachsen endet, und auch das ermöglicht es der Dotierung, gegenseitig thermal zwischen dem Halbleitersubstrat und dem in der Anfangsstufe bereitgestellten Abschnitt der Epitaxieschicht zu diffundieren und somit eine Konzentration mit einem sich aufweitenden Profil zu haben.
Bei der vorliegenden pin-Diode dagegen wird nur eine Dotierung, die in dem Bereich R vorhanden ist, die geschmolzen wird, wenn sie einem Laserlichtstrahl ausgesetzt wird, diffundiert und über die Tiefe gleichförmig verteilt. Demzufolge diffundiert die Dotierung kaum zwischen dem geschmolzenen Bereich R und einem Bereich, der nicht geschmolzen ist. Daher wird kein Dotierungsprofil bereitgestellt, das sich zwischen einem geschmolzenen Bereich und einem nicht geschmolzenen Bereich aufweitet.
Die oben beschriebene pin-Diode enthält eine n⁺-Schicht 16, die beispielsweise bereitgestellt wird durch Injizieren von Phosphor in ein Halbleitersubstrat. Alternativ kann sie eine Schicht aufweisen, die beispielsweise durch Aufbringen einer Phosphorabscheidung, von Phosphorglas oder dergleichen gebildet ist, um Phosphor in ein Halbleitersubstrat einzubringen. Außerdem kann sie eine Schicht aufweisen, die durch Einbringen von Arsen (As) gebildet ist.
Im Folgenden wird eine pin-Diode einer zweiten Ausführungsform beschrieben, bei der eine n⁺-Schicht selektiv bereitgestellt ist. Wie in 37 gezeigt, weist die vorliegende pin-Diode 2 eine n⁺-Schicht 16 auf, die selektiv bereitgestellt ist. Die Rückflächenelektrode 18 ist in Kontakt mit der n⁺-Schicht 16 und der n-Pufferschicht 12 bereitgestellt. Der übrige Aufbau ist ähnlich zu dem der in 2 gezeigten pin-Diode. Dementsprechend sind identische Bestandteile identisch bezeichnet und werden nicht noch einmal beschrieben.
Die pin-Diode 2 weist eine Dotierungskonzentration auf, wie sie im Folgenden beschrieben wird. Da die vorliegende pin-Diode 2 eine n⁺-Schicht aufweist, die selektiv bereitgestellt ist, hat eine Dotierungskonzentration entlang einer Schnittlinie, die durch die n⁺-Schicht hindurchgeht, wie in 38 gezeigt aufgrund der n⁺-Schicht ein stufenförmiges Profil. Dagegen hat die Dotierungskonzentration entlang einer Schnittlinie, die nicht durch die n⁺-Schicht hindurchgeht, wie in 39 gezeigt kein stufenförmiges Profil. Die selektiv bereitgestellte n⁺-Schicht 16 kann ein Muster wie einen Streifen aufweisen, wie es in 40 gezeigt ist, oder in der Form einer Insel, wie es in 41 gezeigt ist.
Die vorliegende pin-Diode, bei der die n⁺-Schicht 16 mit einem stufenweisen Dotierungskonzentrationsprofil selektiv bereitgestellt ist, wie später beschrieben wird, erlaubt es, einen Modulationspegel oder dergleichen mit Präzision einzustellen.
Die oben beschriebene pin-Diode wird mit einem Verfahren hergestellt, wie es im Folgenden beschrieben wird. Nachdem die in 4–9 gezeigten Schritte wie oben beschrieben in ähnlicher Weise durchgeführt wurden, wird wie in 42 gezeigt ein vorbestimmtes Resistmuster 23 auf einer Oberfläche der n-Pufferschicht 12 aufgebracht, um selektiv eine n⁺-Schicht bereitzustellen. Das Resistmuster 23 wird als Maske verwendet, um beispielsweise Phosphor hindurch zu injizieren. Anschließend wird das Resistmuster 23 entfernt. Dann wird wie in 43 gezeigt die zweite Hauptfläche des Halbleitersubstrats, in die Phosphor injiziert wurde, einem Laserannealingschritt unterworfen, um einen Bereich mit einer vorbestimmten Tiefe von der zweiten Hauptfläche aus zu schmelzen, der den phosphorinjizierten Bereich enthält, um die Konzentration des Phosphors in der Tiefe gleichmäßig zu verteilen. Somit wird die n⁺-Schicht 16 mit einem stufenförmigen Dotierungskonzentrationsprofil selektiv bereitgestellt. Anschließend wird eine Rückflächenelektrode 18 (s. 37) aufgebracht, um die pin-Diode fertigzustellen.
Anstelle des Einbringens von Phosphor kann eine Phosphordiffusionsquelle verwendet werden, um die Schicht bereitzustellen. In diesem Fall wird zunächst wie in 44 gezeigt eine Siliziumoxidschicht 25 als Maske verwendet, um Phosphorglas 24 auf dem Halbleitersubstrat auf der zweiten Hauptfläche aufzubringen. Dann wird der in dem Phosphorglas 24 enthaltene Phosphor in die n-Pufferschicht 12 eingebracht, und ein Laserannealingschritt wird durchgeführt. So wird die n⁺-Schicht 16 wie in 45 gezeigt selektiv bereitgestellt.
Die vorliegende pin-Diode 2 weist bei der Erholung Träger auf, die sich wie im Folgenden beschrieben verhalten. Die vorliegende pin-Diode 2 weist Träger auf, die sich im Wesentlichen auf die selbe Weise verhalten wie bei der pin-Diode, bei der eine n⁺-Schicht auf der gesamten zweiten Hauptfläche bereitgestellt ist (s. 2 und 29–32), wobei die n⁺-Schicht 16 an einer Kathode bereitgestellt ist.
Da bei der vorliegenden pin-Diode die n⁺-Schicht 16 selektiv bereitgestellt ist, haben Elektronen und Löcher, die in dem Vorwärtsbetriebszustand (Zeitpunkt T1 in 28) injiziert werden, jeweils für einen Bereich, der die n⁺-Schicht 16 aufweist, und einen Bereich, der die n⁺-Schicht 16 nicht aufweist, verschiedene Dichteverteilungen (oder Trägerdichteprofile).
Wie in 46 gezeigt hat ein Trägerdichteprofil (Profil A) entlang einer Schnittlinie, die durch die n⁺-Schicht hindurchgeht, aufgrund der n⁺-Schicht an der Kathode eine höhere Trägerdichte als an der Anode. Ein Trägerdichteprofil (Profil B) entlang einer Schnittlinie, die nicht durch die n⁺-Schicht hindurchgeht, hat jedoch wie in 47 gezeigt an der Kathode eine Trägerdichte, die im Wesentlichen die gleiche ist wie diejenige an der Anode.
Somit werden in der pin-Diode 2 Träger mit einem Profil A und einem Profil B als Ganzes injiziert. Das bedeutet, dass die Menge der injizierten Träger (Elektronen) abhängig von der Fläche der n⁺-Schicht verändert werden kann, um Vorwärtsspannung, Erholungsverlust und dergleichen einzustellen.
Insbesondere wenn die n⁺-Schicht so gebildet ist, dass sie eine relativ große Fläche hat, wird wie in 48 gezeigt eine größere Menge an Trägern injiziert, und die Vorwärtsspannung VF sinkt. Da mehr Träger injiziert werden, steigt jedoch der Erholungsverlust (Erec) entsprechend. Wenn die n⁺-Schicht dagegen so gebildet ist, dass sie eine relativ geringe Fläche hat, wird eine geringe Menge von Trägern injiziert, und der Erholungsverlust (Erec) sinkt. Die Vorwärtsspannung (VF) steigt jedoch. Die vorliegende pin-Diode, bei der die Fläche einer n⁺-Schicht verändert wird, kann somit Vorwärtsspannung, Erholungsverlust und ähnliche Erholungseigenschaften wie gewünscht mit Präzision einstellen, so dass sie zu der verwendeten Wechselrichtervorrichtung passen.
Im Folgenden wird eine pin-Diode gemäß einer dritten Ausführungsform beschrieben, die an der Anode eine p⁺-Schicht aufweist, die ein stufenförmiges Dotierungskonzentrationsprofil aufweist. Wie in 49 gezeigt enthält die pin-Diode 2 eine n^–-Driftschicht 6, eine p⁺-Schicht 10, eine n-Pufferschicht 12, eine n⁺-Schicht 16, eine Vorderflächenelektrode 14 und eine Rückflächenelektrode 18. Die p⁺-Schicht 10 ist auf dem n-Halbleitersubstrat 4 von einer ersten Hauptfläche des Substrats aus bis zu einer vorbestimmten Tiefe des Substrats bereitgestellt. Die p⁺-Schicht 10 ist auf der ersten Hauptfläche durch eine Siliziumoxidschicht 9 umgeben. Die Vorderflächenelektrode 14 ist auf einer Oberfläche der p⁺-Schicht 10 in Kontakt mit der Oberfläche der p⁺-Schicht 10 bereitgestellt.
Die n⁺-Schicht 16 ist auf dem Halbleitersubstrat 4 von einer zweiten Hauptfläche des Substrats aus bis zu einer vorbestimmten Tiefe des Substrats bereitgestellt. Die n-Pufferschicht 12 ist in Kontakt mit der n⁺-Schicht 16 und hat einen noch tieferen Bereich. Die n^–-Driftschicht 6 ist in dem Halbleitersubstrat in einem Bereich bereitgestellt, der zwischen der p⁺-Schicht 10 und der n-Pufferschicht 12 liegt. Die Rückflächenelektrode 18 ist auf einer Oberfläche der n⁺-Schicht 16 in Kontakt mit der n⁺-Schicht 16 bereitgestellt.
Die pin-Diode 2 weist eine Dotierungskonzentration auf, wie sie später beschrieben wird. Wie in 50 gezeigt hat die p⁺-Schicht 10 eine Dotierungskonzentration mit einem stufenförmigen Profil, das über eine vorbestimmte von einer ersten Hauptfläche aus gemessene Tiefe im Wesentlichen fest ist. Weiter hat auch die n⁺-Schicht 16 eine Dotierungskonzentration mit einem stufenförmigen Profil, das über eine vorbestimmte von der zweiten Hauptfläche aus gemessene Tiefe im Wesentlichen fest ist. Die n-Pufferschicht 12 hat eine Dotierungskonzentration, die von der n⁺-Schicht 16 aus allmählich zu der n^–-Driftschicht 6 abnimmt. Die n^–-Driftschicht 6 hat eine Dotierungskonzentration, die diejenige des Halbleitersubstrats 4 wiedergibt und somit über die Tiefe im Wesentlichen konstant ist.
Die vorliegende pin-Diode 2 mit der p⁺-Schicht 10 und der n⁺-Schicht 16, die jeweils ein stufenförmiges Dotierungskonzentrationsprofil aufweisen, ermöglicht es Elektronen und zusätzlich Löchern, jeweils von der n⁺-Schicht 16 bzw. der p⁺-Schicht 10 effizienter injiziert zu werden, um einen erhöhten Modulationspegel zu erzielen, wie später beschrieben wird.
Die oben beschriebene pin-Diode wird in einem Verfahren hergestellt, wie es im Folgenden beschrieben wird. Nachdem die oben beschriebenen in 4 und 5 gezeigten Schritte in ähnlicher Weise durchgeführt wurden, wird eine Siliziumoxidschicht 9 als Maske verwendet, um beispielsweise Bor hindurch in das Halbleitersubstrat an der ersten Hauptfläche zu injizieren, um eine Dotierungsschicht 32 bereitzustellen, wie sie in 51 gezeigt ist.
Dann wird wie in 52 gezeigt ein Laserannealingschritt durchgeführt. Insbesondere wird beispielsweise die erste Hauptfläche des Halbleitersubstrats, in die Bor injiziert wurde, zumindest einigen 10 W von YAG-Laserlicht ausgesetzt, um einen Bereich mit einer vorbestimmten Tiefe von der ersten Hauptfläche aus zu schmelzen, die die borinjizierte Dotierungsschicht 32 enthält, um eine gleichförmige Konzentration von Bor über die Tiefe zu erzielen.
Die p⁺-Schicht 10 mit einem stufenförmigen Dotierungskonzentrationsprofil wird so bereitgestellt. Anstelle des Injizierens von Bor, um Bor in das Halbleitersubstrat einzubringen, kann zum Beispiel eine Borabscheidung oder ein Borglas aufgebracht werden, um Bor in das Halbleitersubstrat einzubringen.
Anschließend werden die Schritte von 7–9 in ähnlicher Weise durchgeführt, um das Halbleitersubstrat an der ersten Hauptfläche mit der Vorderflächenelektrode 14 zu versehen, und weiter werden die Schritte von 10 und 11 in ähnlicher Weise durchgeführt, um das Halbleitersubstrat 4 an der zweiten Hauptfläche mit der n⁺-Schicht 16 zu versehen, die ein stufenförmiges Dotierungskonzentrationsprofil aufweist. Dann wird wie in 53 gezeigt die Rückflächenelektrode 18 auf einer Oberfläche der n⁺-Schicht 16 aufgebracht, um die pin-Diode 2 fertigzustellen.
Die vorliegende pin-Diode 2 weist bei der Erholung Träger auf, die sich wie im Folgenden beschrieben verhalten. Wenn durch die pin-Diode 2 zunächst ein Freilaufstrom hindurchfließt oder sie in Vorwärtsrichtung betrieben wird (Zeitpunkt T1 in 28), werden wie in 54 Elektronen e von der n⁺-Schicht 16 aus zu der n^–-Driftschicht 6 injiziert, und Löcher h werden von der p⁺-Schicht aus 10 zu der n^–-Driftschicht 6 injiziert.
Wenn die vorwärts betriebene pin-Diode 2 dann rückwärts betrieben wird und der durch die pin-Diode 2 fließende Strom allmählich abnimmt (Zeitpunkt T2), sinkt die Anzahl der Elektronen e, die von der n⁺-Schicht 16 aus zu der n^–-Driftschicht 6 injiziert werden, und diejenige der Löcher h, die von der p⁺-Schicht 10 aus zu der n^–-Driftschicht 6 injiziert werden, sinkt ebenfalls, wie in 55 dargestellt.
Mit Ablauf der Zeit dehnt sich die Verarmungsschicht D von einer Schnittstelle zwischen der p⁺-Schicht 10 und der n^–-Driftschicht 6 aus, von den in der pin-Diode 2 gespeicherten Trägern werden Elektronen e zu der Kathode hin abgeführt und Löcher h zu der Anode hin und durch die pin-Diode 2 fließt ein Rückwärtserholungsstrom.
Wenn die Erholung geklemmt wird (Zeitpunkt T3), werden wie in 56 gezeigt Träger, die in einer Nähe einer Grenze zwischen der n-Pufferschicht 12 und der n^–-Driftschicht 6 verbleiben, abgeführt oder rekombinieren und verschwinden. Wenn die Erholung endet (Zeitpunkt T4), dehnt sich die Verarmungsschicht D wie in 57 gezeigt bis in die Nähe der Grenze zwischen der n^–-Driftschicht 6 und der n-Pufferschicht 12 aus, verbleibende Träger rekombinieren hauptsächlich und verschwinden und die Diode wird ausgeschaltet.
Die vorliegende pin-Diode 2 weist eine n⁺-Schicht 16 mit einem stufenförmigen Dotierungskonzentrationsprofil auf und zusätzlich die p⁺-Schicht 10 mit einem stufenförmigen Dotierungskonzentrationsprofil. Das kann eine Wirkung der in 2 gezeigten pin-Diode bringen und zusätzlich dazu eine Wirkung wie folgt: In dem Vorwärtsbetriebszustand können Löcher, die von der p⁺-Schicht 10 in die n^–-Driftschicht 6 injiziert werden, effizienter injiziert werden, und der Modulationspegel der pin-Diode 2 kann weiter erhöht werden. Da die Träger effizienter injiziert werden, kann ein verringerter EIN-Widerstand erzielt werden, eine erhöhte Trägerdichte kann bereitgestellt werden, und eine bei der Erholung bewirkte Schwingung kann minimiert oder verhindert werden.
Die oben beschriebene Halbleitervorrichtung enthält jeweils die p⁺-Schicht 10 an der Anode und die n⁺-Schicht 16 an der Kathode. Alternativ kann eine pin-Diode bereitgestellt sein, die keine stufenförmige Dotierungsschicht einer n⁺-Schicht aufweist, sondern nur eine p⁺-Schicht, die an der Anode bereitgestellt ist.
Im Folgenden wird eine pin-Diode einer vierten Ausführungsform beschrieben, die in einer p-Anodenschicht eine p⁺-Schicht mit einem stufenförmigen Dotierungskonzentrationsprofil aufweist. Wie in 58 gezeigt enthält die vorliegende pin-Diode 2 eine p⁺-Schicht 10, die in dem Halbleitersubstrat 4 an der ersten Hauptfläche bereitgestellt ist und eine vorbestimmte Tiefe von der Oberfläche hat, und eine p-Anodenschicht 8, die die p⁺-Schicht 10 seitlich und darunter umgibt. Der verbleibende Aufbau ist ähnlich wie bei der in 49 gezeigten pin-Diode. Dementsprechend werden identische Bestandteile identisch gekennzeichnet und nicht noch einmal beschrieben.
Die pin-Diode 2 weist eine Dotierungskonzentration auf, wie sie im Folgenden beschrieben wird. Wie in 59 gezeigt hat die p⁺-Schicht 10 eine Dotierungskonzentration mit einem stufenförmigen Profil, das über eine vorbestimmte von der ersten Hauptfläche aus gemessene Tiefe im Wesentlichen fest ist. Weiter hat auch die n⁺-Schicht 16 eine Dotierungskonzentration mit einem stufenförmigen Profil, das über eine vorbestimmte von der zwei ten Hauptfläche aus gemessene Tiefe im Wesentlichen fest ist. Die p-Anodenschicht 8 hat eine Dotierungskonzentration, die relativ steil von der p⁺-Schicht 10 aus zu der n^–-Driftschicht 6 hin abnimmt. Die n-Pufferschicht 12 hat eine Dotierungskonzentration, die von der n⁺-Schicht 16 aus allmählich zu der n^–-Driftschicht 6 hin abnimmt. Die n^–-Driftschicht 6 hat eine Dotierungskonzentration, die diejenige des Halbleitersubstrats 4 wiedergibt und somit über die Tiefe im Wesentlichen fest ist.
Die vorliegende pin-Diode 2, die die p⁺-Schicht 10 aufweist, kann einen erhöhten Modulationspegel bereitstellen, und die vorliegende pin-Diode 2, bei der weiter die p⁺-Schicht 10 von der p-Anodenschicht 8 umgeben ist, kann eine Schwingung minimieren oder verhindern, wie später beschrieben wird.
Die oben beschriebene pin-Diode wird mit einem Verfahren hergestellt, wie es im Folgenden beschrieben wird. Nachdem die oben beschriebenen Schritte von 4–9 in ähnlicher Weise durchgeführt wurden, wird die Siliziumoxidschicht 9 als Maske verwendet, um beispielsweise Bor hindurch in das Halbleitersubstrat an der ersten Oberfläche zu injizieren, um die Dotierungsschicht 32 bereitzustellen, wie sie in 60 gezeigt ist. Dann wird wie in 61 gezeigt ein Laserannealingschritt durchgeführt. Insbesondere wird beispielsweise die erste Hauptfläche des Halbleitersubstrats, in die Bor injiziert wurde, zumindest einigen 10 W von YAG-Laserlicht ausgesetzt, um einen Bereich mit einer vorbestimmten Tiefe von der ersten Hauptfläche aus zu schmelzen, der die borinjizierte Dotierungsschicht 32 enthält, um eine gleichförmige Konzentration von Bor in der Tiefe bereitzustellen.
Die p⁺-Schicht 10 mit einem stufenförmigen Dotierungskonzentrationsprofil wird auf diese Weise bereitgestellt. Anstelle des Injizierens von Bor, um Bor in das Halbleitersubstrat einzubringen, kann beispielsweise eine Borabscheidung oder Borglas aufgebracht werden, um Bor in das Halbleitersubstrat einzubringen.
Anschließend werden die Schritte von 7–9 in ähnlicher Weise durchgeführt, um das Halbleitersubstrat an der ersten Hauptfläche mit der Vorderflächenelektrode 14 zu versehen, und weiter werden die Schritte von 10 und 11 in ähnlicher Weise durchgeführt, um das Halbleitersubstrat 4 an der zweiten Hauptfläche mit der n⁺-Schicht 16 zu versehen, die ein stufenförmiges Dotierungskonzentrationsprofil aufweist. Dann wird wie in 62 gezeigt die Rückflächenelektrode 18 auf einer Oberfläche der n⁺-Schicht 16 bereitgestellt, um die pin-Diode 2 fertigzustellen.
Die vorliegende pin-Diode 2 weist bei der Erholung Träger auf, die sich wie im Folgenden beschrieben verhalten. Wenn anfänglich ein Freilaufstrom durch die pin-Diode 2 hindurchfließt oder sie in Vorwärtsrichtung betrieben wird (Zeitpunkt T1 in 28), werden wie in 63 dargestellt Elektronen von der n⁺-Schicht 16 aus zu der n^–-Driftschicht 6 injiziert, und Löcher h werden von der p⁺-Schicht aus 10 zu der n^–-Driftschicht 6 injiziert.
Wenn dann die in Vorwärtsrichtung betriebene pin-Diode 2 in Rückwärtsrichtung betrieben wird und der durch die pin-Diode 2 fließende Strom allmählich abnimmt (Zeitpunkt T2 in 28), sinkt die Anzahl der Elektronen e, die von der n⁺-Schicht 16 aus zu der n^–-Driftschicht 6 hin injiziert werden, und diejenige der Löcher h, die von der p⁺-Schicht 10 zu der n^–Driftschicht 6 hin injiziert werden, sinkt ebenfalls, wie es in 64 gezeigt ist.
Im Verlauf der Zeit dehnt sich die Verarmungsschicht D von einer Grenzfläche zwischen der p⁺-Schicht 10 und der n^–-Driftschicht 6 aus aus, von den in der pin-Diode 2 gespeicherten Trägern werden Elektronen e zu der Kathode hin abgeführt und Löcher h zu der Anode hin und durch die pin-Diode 2 fließt ein Rückwärtserholungsstrom.
Wenn dann die Erholung geklemmt wird (Zeitpunkt T3 in 28), werden Träger, die in einer Nähe einer Grenze zwischen der n-Pufferschicht 12 und der n^–-Driftschicht 6 verbleiben, abgeführt oder rekombinieren und verschwinden, wie in 65 gezeigt. Wenn die Erholung dann endet (Zeitpunkt T4 in 28), dehnt sich die Verarmungsschicht D bis in die Nähe der Grenze zwischen der n^–-Driftschicht 6 und der n-Pufferschicht 12 aus, verbleibende Träger rekombinieren hauptsächlich und verschwinden, wie in 66 gezeigt, und die Diode wird ausgeschaltet.
Die vorliegende pin-Diode 2 enthält die p-Anodenschicht 8 sowie die n⁺-Schicht 16 und die p⁺-Schicht 10, die jeweils ein stufenförmiges Dotierungskonzentrationsprofil aufweisen. Daher können. in dem Vorwärtsbetriebszustand Elektronen, die von der n⁺-Schicht 16 aus in die n^–-Driftschicht 6 injiziert werden, effizienter injiziert werden, und Löcher, die von der p⁺-Schicht 10 aus in die n^–-Driftschicht 6 injiziert werden, können effizienter injiziert werden, und der Modulationspegel der pin-Diode 2 kann weiter erhöht sein.
Da die Träger effizienter injiziert werden, kann ein verringerter EIN-Widerstand erreicht werden, und eine erhöhte Trägerdichte kann bereitgestellt werden, und eine bei der Erholung bewirkte Schwingung kann minimiert oder verhindert werden. Weiter dehnt sich bei der Erholung die Verarmungsschicht langsam aus, und ein Rückwärtserholungsstrom kann allmählich verringert werden, um die so genannte Soft Recovery zu erzielen.
Im Folgenden wird eine pin-Diode gemäß einer fünften Ausführungsform beschrieben, bei der eine p⁺-Schicht mit einem stufenförmigen Dotierungskonzentrationsprofil selektiv bereitgestellt ist. Wie in 67 gezeigt ist bei der vorliegenden pin-Diode 2 die p⁺-Schicht 10 selektiv bereitgestellt. Die Vorderflächenelektrode 14 ist in Kontakt mit der p⁺-Schicht 10 und der p-Anodenschicht 8 bereitgestellt. Der übrige Aufbau ist ähnlich dem der in 62 gezeigten pin-Diode. Dementsprechend werden gleiche Bauteile gleich bezeichnet und nicht erneut beschrieben.
Die pin-Diode 2 weist eine Dotierungskonzentration auf, wie sie im Folgenden beschrieben wird. Da bei der vorliegenden pin-Diode 2 die p⁺-Schicht 10 selektiv bereitgestellt ist, weist eine Dotierungskonzentration entlang einer Schnittlinie, die durch die p⁺-Schicht hindurch geht, aufgrund der n⁺-Schicht und der p⁺-Schicht ein stufenförmiges Profil auf, wie es in 68 gezeigt ist. Eine Dotierungskonzentration entlang einer Schnittlinie, die nicht durch die p⁺-Schicht hindurchgeht, weist dagegen lediglich ein durch die n⁺-Schicht bedingtes stufenweises Profil aus, wie es in 69 gezeigt ist. Die selektiv bereitgestellte p⁺-Schicht 10 kann ein Muster haben wie beispielsweise einen Streifen, wie er in 70 dargestellt ist, oder in Form einer Insel, wie es in 71 dargestellt ist.
Die vorliegende pin-Diode 2, die ein stufenförmiges Dotierungskonzentrationsprofil aufweist, das selektiv bereitgestellt ist, wie später beschrieben wird, ermöglicht es, einen Modulationspegel oder dergleichen mit Präzision einzustellen.
Die oben beschriebene pin-Diode wird mit einem Verfahren hergestellt, wie es im Folgenden beschrieben wird. Nachdem die Schritte von 4–6 in ähnlicher Weise durchgeführt wurden, wird wie in 72 gezeigt ein vorbestimmtes Resistmuster 26 zum selektiven Bereitstellen einer p⁺-Schicht aufgebracht. Das Resistmuster 26 wird als Maske verwendet, um beispielsweise Bor hindurch zu injizieren, um die Dotierungsschicht 32 bereitzustellen. Anschließend wird das Resistmuster 26 entfernt. Dann wird wie in 73 gezeigt die erste Hauptfläche des Halbleitersubstrats 4, in die Bor injiziert wurde, einem Laserannealingschritt unterworfen, um einen Bereich mit einer vorbestimmten Tiefe von der ersten Hauptfläche aus zu schmelzen, der die borinjizierte Dotierungsschicht 32 enthält, um das Bor in der Konzentration über die Tiefe gleichmäßig zu verteilen.
So wird die p⁺-Schicht 10 mit einem stufenförmigen Dotierungskonzentrationsprofil bereitgestellt. Anstelle des Injizierens von Bor, um Bor in das Halbleitersubstrat einzubringen, kann beispielsweise eine Borabscheidung oder ein Borglas vergewendet werden, um Bor in das Halbleitersubstrat einzubringen.
Anschließend werden die Schritte von 7–9 in ähnlicher Weise durchgeführt, um das Halbleitersubstrat an der ersten Hauptfläche mit der Vorderflächenelektrode 14 zu versehen (s. 74) und weiter werden die Schritte von 10 und 11 in ähnlicher Weise durchgeführt, um das Halbleitersubstrat 4 an der zweiten Hauptfläche mit der n⁺-Schicht 16 mit einem stufenförmigen Dotierungskonzentrationsprofil zu versehen. Dann wird wie in 74 gezeigt die Rückflächenelektrode 18 auf einer Oberfläche der n⁺-Schicht 16 bereitgestellt, um die pin-Diode 2 fertigzustellen.
Die vorliegende pin-Diode 2 weist bei der Erholung Träger auf, die sich wie im Folgenden beschrieben verhalten. Die vorliegende pin-Diode weist Träger auf, die sich im Wesentlichen in derselben Weise verhalten wie bei der pin-Diode, bei der die p⁺-Schicht 10 auf der gesamten ersten Hauptfläche bereitgestellt ist, die mit der Vorderflächenelektrode 14 in Kontakt ist (s. 58, 63–66), wobei die p⁺-Schicht 10 an der p-Anode 8 bereitgestellt ist.
Insbesondere haben, da bei der vorliegenden pin-Diode die p⁺-Schicht 10 selektiv bereitgestellt ist, Elektronen und Löcher, die in dem Vorwärtsbetriebszustand (Zeitpunkt T1) injiziert werden, jeweils für einen Bereich, der die p⁺-Schicht 10 aufweist, und einen Bereich, der die p⁺-Schicht 10 nicht aufweist, verschiedene Dichteverteilungen (oder Trägerdichteprofile).
Wie in 75 gezeigt zeigt ein Trägerdichteprofil (Profil A) entlang einer Schnittlinie, die durch die p⁺-Schicht 10 hindurch geht, an, dass die p⁺-Schicht 10 eine erhöhte Trägerdichte im Zusammenhang mit der Anode ermöglicht, und es zeigt auch an, dass die n⁺-Schicht eine erhöhte Trägerdichte in Zusammenhang mit der Kathode ermöglicht. Im Gegensatz dazu zeigt ein Trägerdichteprofil (Profil B) entlang einer Schnittlinie, die nicht durch die p⁺-Schicht hindurchgeht, an, dass die n⁺-Schicht es ermöglicht, dass eine Trägerdichte im Zusammenhang mit der Kathode höher ist als diejenige im Zusammenhang mit der Anode.
Somit werden Träger mit dem Profil A und dem Profil B als Ganzes in die pin-Diode 2 injiziert. Das bedeutet, dass die Menge der injizierten Träger (Löcher) abhängig von der Fläche der p⁺-Schichten verändert werden kann, um die Vorwärtsspannung, Erholungsverlust und dergleichen einzustellen.
Genauer gesagt wird ähnlich wie es für die pin-Diode beschrieben wurde, die eine selektiv bereitgestellte n⁺-Schicht aufweist (s. 37), eine erhöhte Menge von Trägern injiziert, wenn die p⁺-Schicht so gebildet ist, dass sie eine relativ große Fläche hat, und die Vorwärtsspannung (VF) sinkt. Wenn jedoch mehr Träger injiziert werden, steigt auch der Erholungsverlust (Erec) dementsprechend an. Wenn dagegen die p⁺-Schicht so gebildet ist, dass sie eine relativ geringe Fläche hat, wird eine verringerte Menge von Trägern injiziert, und der Erholungsverlust (Erec) sinkt. Die Vorwärtsspannung (VF) steigt dagegen (s. 48). Die vorliegende pin-Diode 2 mit einer p⁺-Schicht mit veränderlicher Fläche kann somit die Vorwärtsspannung, den Erholungsverlust und ähnliche Erholungseigenschaften wie gewünscht mit Präzision einstellen, um für die verwendete Wechselrichtervorrichtung zu passen.
Weiterhin können in der pin-Diode sowohl die p⁺-Schicht 10 als auch die n⁺-Schicht 16 selektiv bereitgestellt sein. In diesem Fall sind die p⁺-Schicht und die n⁺-Schicht 16 beispielsweise wie in 77 gezeigt, in der Form eines Streifens bereitgestellt und ihre jeweiligen Streifen können bezüglich Breite, Anzahl oder eine Richtung, in der sich jeder Streifen erstreckt, kombiniert werden. Weiterhin können wie in 78 gezeigt, die p⁺-Schicht 10 und die n⁺-Schicht 16 jeweils beispielsweise in Form einer Insel bereitgestellt sein, und ihre jeweiligen Inseln können hinsichtlich Geometrie, Fläche oder Flächenverhältnis zu einer Oberfläche einer Elektrode kombiniert werden. Das kann die Vorwärtsspannung, den Erholungsverlust und ähnliche Erholungseigenschaften wie gewünscht mit hoher Präzision einstellen, um für die verwendete Wechselrichtervorrichtung zu passen.
Die so passend für das verwendete Produkt gewonnene pin-Diode kann eine höhere Lebensdauer, einen verringerten Energieverbrauch oder eine verringerte Umweltbelastung erzielen. Wenn die vorliegende Diode mit einer Epitaxialdiode verglichen wird, kann erstere weiter aus verringertem Quellmaterial gebildet sein und durch ein vereinfachtes Herstellungsverfahren gebildet werden.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

- JP 2007-059801 A [0004]

Claims

Halbleitervorrichtung mit einem Halbleitersubstrat (4) eines ersten Leitungstyps, das eine erste Hauptfläche und eine zweite Hauptfläche aufweist, die einander gegenüberliegen, einem Anodenabschnitt (8, 10) eines zweiten Leitungstyps, der an die erste Hauptfläche des Halbleitersubstrats (4) angrenzt, einem Kathodenabschnitt (12, 16) des ersten Leitungstyps, der an die zweite Hauptfläche des Halbleitersubstrats (4) angrenzt, und einer Schicht mit stufenförmiger Dotierung (10, 16), die zumindest an dem Anodenabschnitt (8, 10) oder dem Kathodenabschnitt (12, 16) bereitgestellt ist durch Einbringen einer Dotierung eines entsprechenden vorbestimmten Leitungstyps von einer Oberfläche des Halbleitersubstrats (4) aus bis zu einer ersten Tiefe, um einen ersten Bereich des Halbleitersubstrats (4) bereitzustellen, in den die Dotierung des vorbestimmten Leitungstyps eingebracht ist, und durch Schmelzen eines zweiten vorbestimmten Bereichs (R) mit einer zweiten Tiefe, die größer als die erste Tiefe ist und den ersten Bereich enthält, um die Konzentration der Dotierung des vorbestimmten Leitungstyps von der Oberfläche aus bis zu der zweiten Tiefe hin gleichmäßig zu verteilen, zum Bilden eines stufenförmigen Dotierungskonzentrationsprofils.
Halbleitervorrichtung gemäß Anspruch 1, bei der die Stufendotierungsschicht (16) an dem Kathodenabschnitt (12, 16) bereitgestellt ist.
Halbleitervorrichtung gemäß Anspruch 2, bei der ein EIN-Widerstand im Vorwärtsbetriebszustand durch eine Dotierungskonzentration des Anodenbereichs (8) und eine Dotierungskonzentration der Stufendotierungsschicht (16) eingestellt ist.
Halbleitervorrichtung gemäß Anspruch 2 oder 3, bei der eine Dotierungskonzentration so eingestellt ist, dass es dem Kathodenabschnitt (12, 16) ermöglicht wird, eine höhere Trägerdichte zu haben als der Anodenabschnitt (8), wenn die Halbleitervorrichtung eingeschaltet ist.
Halbleitervorrichtung gemäß einem der Ansprüche 2 bis 4, bei der die Stufendotierungsschicht (16) selektiv an der zweiten Hauptfläche bereitgestellt ist.
Halbleitervorrichtung gemäß einem der Ansprüche 2 bis 5, bei der der Kathodenabschnitt (12, 16) eine Pufferschicht (12) enthält, die zwischen der Stufendotierungsschicht (16) und einem Bereich (6) des Halbleitersubstrats (4) des ersten Leitungstyps liegt und eine Dotierung des ersten Leitungstyps enthält, deren Konzentration von der Stufendotierungsschicht (16) aus zu dem Bereich (6) des Halbleitersubstrats (4) hin allmählich abnimmt.
Halbleitervorrichtung gemäß Anspruch 6, bei der eine Trägerdichte an einer Grenze zwischen dem Bereich (6) des Halbleitersubstrats (4) und der Pufferschicht (12) so eingestellt ist, dass sie relativ zu einer Dotierungskonzentration der Grenze maximiert ist, wenn die Halbleitervorrichtung eingeschaltet ist.
Halbleitervorrichtung gemäß einem der Ansprüche 2 bis 7, bei der der Anodenbereich (8) so bereitgestellt ist, dass er ei ne Dotierungskonzentration aufweist, die von der ersten Hauptfläche bis zu einer vorbestimmten Tiefe allmählich abnimmt.
Halbleitervorrichtung gemäß Anspruch 1, bei der die Stufendotierungsschicht (10) an dem Anodenabschnitt (8, 10) bereitgestellt ist.
Halbleitervorrichtung gemäß Anspruch 9, bei der der Anodenabschnitt (8, 10) eine Anodenschicht (8) enthält, die zwischen der Stufendotierungsschicht (10) und einem Bereich (6) des Halbleitersubstrats (4) des ersten Leitungstyps liegt und eine Dotierung des zweiten Leitungstyps enthält, deren Konzentration von der Stufendotierungsschicht (10) aus zu dem Bereich (6) des Halbleitersubstrats (4) hin allmählich abnimmt.
Halbleitervorrichtung gemäß Anspruch 9 oder 10, bei der die Stufendotierungsschicht (10) selektiv an der ersten Hauptfläche bereitgestellt ist.
Halbleitervorrichtung gemäß Anspruch 1, bei der die Stufendotierungsschicht (10, 16) an dem Kathodenabschnitt (12, 16) als kathodenbezogene Stufendotierungsschicht (16) und an dem Kathodenabschnitt (8, 10) als anodenbezogene Stufendotierungsschicht (10) bereitgestellt ist.
Halbleitervorrichtung gemäß Anspruch 12, bei der der Anodenabschnitt (8, 10) eine Anodenschicht (8) enthält, die zwischen der anodenbezogenen Stufendotierungsschicht (10) und einem Bereich (6) des Halbleitersubstrats (4) des ersten Leitungstyps liegt und eine Dotierung des zweiten Leitungstyps enthält, deren Konzentration von der Stufendotierungsschicht (10) aus zu dem Bereich (6) des Halbleitersubstrats (4) hin allmählich abnimmt, und der Kathodenabschnitt (12, 16) eine Pufferschicht (12) enthält, die zwischen der Stufendotierungsschicht (16) und einem Bereich (6) des Halbleitersubstrats (4) des ersten Leitungstyps liegt und eine Dotierung des ersten Leitungstyps enthält, deren Konzentration von der Stufendotierungsschicht (16) aus zu dem Bereich (6) des Halbleitersubstrats (4) hin allmählich abnimmt.
Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten: Bereitstellen eines Anodenabschnitts (8, 10) an einer ersten Hauptfläche eines Halbleitersubstrats eines ersten Leitungstyps und Bereitstellen eines Kathodenabschnitt (12, 16) an einer zweiten Hauptfläche des Halbleitersubstrats (4) wobei zumindest einer der Schritte des Bereitstellens des Anodenabschnitts (8, 10) und des Bereitstellens des Kathodenabschnitts (12, 16) die Schritte enthält: Einbringen einer Dotierung eines entsprechenden vorbestimmten Leitungstyps an einer Oberfläche des Halbleitersubstrats (4) von der Oberfläche aus bis zu einer ersten Tiefe, um einen ersten Bereich des Halbleitersubstrats (4) bereitzustellen, in den die Dotierung des vorbestimmten Leitungstyps eingebracht ist, und Schmelzen eines zweiten vorbestimmten Bereichs (R) mit einer zweiten Tiefe, die größer als die erste Tiefe ist und den ersten Bereich enthält, um die Konzentration der Dotierung des vorbestimmten Leitungstyps von der Oberfläche aus bis zu der zweiten Tiefe hin gleichmäßig zu verteilen, zum Bilden einer Stufendotierungsschicht (10, 16), die ein stufenförmigen Dotierungskonzentrationsprofil aufweist.
Verfahren gemäß Anspruch 14, bei dem der Schritt des Schmelzens die Stufendotierungsschicht (16) als Stufendotierungsschicht des ersten Leitungstyps angrenzend an die zweite Hauptfläche bereitstellt.
Verfahren gemäß Anspruch 15, bei dem der Schritt des Bereitstellens des Kathodenabschnitts (12, 16) die Schritte des Einbringens einer Dotierung des ersten Leitungstyps von der zweiten Hauptfläche aus und des Durchführens einer Wärmebehandlung enthält zum Bilden einer Pufferschicht (12) des ersten Leitungstyps mit einer Dotierungskonzentration, die von der zweiten Hauptfläche aus bis zu einer vorbestimmten Tiefe allmählich abnimmt, und der Schritt des Schmelzens nach dem Schritt des Durchführens der Wärmebehandlung zum Bilden der Pufferschicht (12) durchgeführt wird.
Verfahren gemäß Anspruch 14, bei dem der Schritt des Schmelzens die Stufendotierungsschicht (10) als Stufendotierungsschicht des zweiten Leitungstyps angrenzend an die erste Hauptfläche bereitstellt.
Verfahren gemäß Anspruch 17, bei dem der Schritt des Bereitstellens des Anodenabschnitts (8, 10) die Schritte des Einbringens einer Dotierung des zweiten Leitungstyps von der ersten Hauptfläche aus und des Durchführens einer Wärmebehandlung enthält zum Bilden einer Anodenschicht (8) des zweiten Leitungstyps mit einer Dotierungskonzentration, die von der ersten Hauptfläche aus bis zu einer vorbestimmten Tiefe allmählich abnimmt, und der Schritt des Schmelzens nach dem Schritt des Durchführens der Wärmebehandlung zum Bilden der Anodenschicht (8) durchgeführt wird.
Verfahren gemäß Anspruch 14, bei dem der Schritt des Schmelzens enthält: Bereitstellen der Stufendotierungsschicht (10) als Stufendotierungsschicht des zweiten Leitungstyps angrenzend an die erste Hauptfläche und Bereitstellen der Stufendotierungsschicht (16) als Stufendotierungsschicht des ersten Leitungstyps angrenzend an die zweite Hauptfläche.
Verfahren gemäß Anspruch 19, bei dem der Schritt des Bereitstellens des Kathodenabschnitts (12, 16) die Schritte des Einbringens einer Dotierung des ersten Leitungstyps von der zweiten Hauptfläche aus und des Durchführens einer Wärmebehandlung enthält zum Bilden einer Pufferschicht (12) des ersten Leitungstyps mit einer Dotierungskonzentration, die von der zweiten Hauptfläche aus bis zu einer vorbestimmten Tiefe allmählich abnimmt, und der Schritt des Bereitstellens des Anodenabschnitts (8, 10) die Schritte des Einbringens einer Dotierung des zweiten Leitungstyps von der ersten Hauptfläche aus und des Durchführens einer Wärmebehandlung enthält zum Bilden einer Anodenschicht (8) des zweiten Leitungstyps mit einer Dotierungskonzentration, die von der ersten Hauptfläche aus bis zu einer vorbestimmten Tiefe allmählich abnimmt, der Schritt des Schmelzens nach dem Schritt des Durchführens der Wärmebehandlung zum Bilden der Pufferschicht (12) durchgeführt wird und der Schritt des Schmelzens nach dem Schritt des Durchführens der Wärmebehandlung zum Bilden der Anodenschicht (8) durchgeführt wird.