CN109103094A - 一种混合pin/肖特基快恢复二极管的制备方法 - Google Patents
一种混合pin/肖特基快恢复二极管的制备方法 Download PDFInfo
- Publication number
- CN109103094A CN109103094A CN201810767803.8A CN201810767803A CN109103094A CN 109103094 A CN109103094 A CN 109103094A CN 201810767803 A CN201810767803 A CN 201810767803A CN 109103094 A CN109103094 A CN 109103094A
- Authority
- CN
- China
- Prior art keywords
- area
- diode
- control
- concentration
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011084 recovery Methods 0.000 title claims abstract description 12
- 238000002156 mixing Methods 0.000 title claims abstract description 11
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 238000002347 injection Methods 0.000 claims abstract description 19
- 239000007924 injection Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 239000002184 metal Substances 0.000 claims description 46
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- 238000004026 adhesive bonding Methods 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 13
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 12
- 229910052698 phosphorus Inorganic materials 0.000 claims description 12
- 239000011574 phosphorus Substances 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 229910018594 Si-Cu Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910008465 Si—Cu Inorganic materials 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 230000005855 radiation Effects 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 239000000463 material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000010415 tropism Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种混合PIN/肖特基快恢复二极管的制备方法，在设计二极管耐压时根据二极管的击穿电压1300V，通过控制n基区的厚度为107μm，宽度为25μm，浓度为1×1014cm‑3，使二极管的反向击穿电压接近耐压指标，再通过控制P+区域肖特基接触区域的宽度为6.25μm，使二极管的反向击穿电压为要求的耐压值1300V，控制注入深度为5μm，宽度为25μm，浓度为2×1020cm‑3，形成n+区域，而且根据耗尽层主要在低掺杂一侧展宽，即在n基区扩展，P+区也要求较高的掺杂浓度，又根据器件导通时首先是肖特基区域导通，随着正向电压的逐渐增大才是PN结区域的导通对基区进行少子的注入，所以MPS二极管不像PIN二极管那样对区的要求要有高的掺杂浓度。
Description
技术领域
本发明属于半导体领域，尤其涉及一种混合PIN/肖特基快恢复二极管的制备方法。
背景技术
随着电子电路中主开关频率的提高及所要进行变换的电源电压和功率的提高，同时对起控制作用的整流二极管提出了更高的要求，PIN二极管具有很好的反向特性而肖特基二极管具有较好的正向特性，MPS这种新型器件既具有功率PIN 二极管正向大电流下导通电阻低，反向高耐压、低漏电的优点，又因肖特基接触区域的引入而大大缩短了二极管的反向恢复时间，并有良好的软恢复特性，降低了开关损耗又不增加导通压降，同时克服了功率肖特基二极管的反向耐压低、高温漏电大等问题，MPS二极管的阳极由金属-半导体接触（也成为肖特基势垒接触），并内嵌型p+小岛，相邻的pn结为肖特基区保留了一个n 型导电沟道，当MPS 正偏时，肖特基处于正向导通状态，随着漂移区压降的升高，pn结被正向偏置，漂移区将出现电导调制效应，有效降低了正向压降( VF) ，当MPS 反偏时，PN结形成的耗尽区向沟道区扩散，间隔排列的PN结耗尽层在较大的反向电压下发生连通，这个耗尽区将肖特基界面屏蔽于高场之外，避免了肖特基势垒降低效应，极大提高了器件的耐压，最终器件的击穿电压将接近PIN结构的雪崩击穿电压，因此，MPS二极管是一种很有发展前途的新型整流二极管。
发明内容
本发明旨在提供一种混合PIN/肖特基快恢复二极管的制备方法。
为实现上述技术目的，本发明采用以下技术方案，一种混合PIN/肖特基快恢复二极管的制备方法，包括以下步骤：
S1、在衬底上生长一层厚度为115μm的外延层，控制外延层的电阻率为80 Ω·cm；
S2、在步骤S1得到的外延层上进行初步氧化，得到的氧化层厚度为14000Å；
S3、在步骤S2得到的氧化层上进行涂胶，此处涂胶用的是光刻胶，对准涂胶的氧化层曝光从而定义出p+区图形；
S4、选用湿法腐蚀的方式来选择性去除步骤S3中未被光刻胶保护的氧化层，此时测得的氧化层厚度应小于20 Å以暴露出与p+区图形对应的外延层，随后除去光刻胶；
S5、以经过步骤S4后剩余的氧化层为保护，进行p+区的硼注入和推进，控制硼的注入深度为3μm，浓度为5× 1019cm-3；
S6、采用与步骤S2至S4同样的方法以光刻胶来涂胶、曝光定义出终止环的区域，再用湿法腐蚀去除氧化层，随后去除光刻胶后进行磷注入，控制磷的注入深度为4μm，浓度为5 ×105cm-3；
S7、步骤S6完成后，对p+区进行涂胶和对准曝光，再将p+区的氧化层采用湿法刻蚀的方法全部刻蚀，控制氧化层的厚度小于20Å；
S8、步骤S7完成后，在p+区采用溅射的方法溅射势垒金属镍，控制势垒金属镍的厚度为1100Å，并在750℃下退火30s；
S9、在步骤S7溅射的肖特基势垒金属镍上溅射表面金属，该表面金属为铝硅铜合金，控制表面金属的厚度为4μm，随后对表面金属进行涂胶和金属光刻的操作，腐蚀表面金属的厚度至2.8μm，并将该表面金属在425℃下进行时长120min的氮化硅膜钝化，此后再光刻钝化层，随后对钝化层刻蚀露出金属层；
S10、步骤S9完成后对表面金属进行辐照退火；
S11、步骤S1的衬底背面减薄后进行磷注入，控制磷的注入深度为5μm，浓度为2×1020cm-3，形成n+区域，再蒸发背面金属钛镍银合金，得到混合PIN/肖特基快恢复二极管。
作为优选，经过步骤S2-S10后控制二极管的p区深度为4μm，宽度为6.25μm，浓度为4×109cm-3。
作为优选，经过步骤S1-S11后控制二极管的n基区的厚度为107μm，宽度25μm，浓度为1×1014cm-3。
作为优选，经过步骤S1-S11后控制二极管的n+区的宽度为25μm。
本发明通过合理的芯片的材料选择、结构设计、工艺流程及参数的确定，从而获得高质量的MPS器件，根据MPS二极管的结构及工作原理可知，二极管两端加高反向电压时的大部分电压由PIN部分承受，二极管两端加正向电压时，当电压很小时，导通特性接近于肖特基二极管，电压再增大，正向特性是肖特基二极管和PIN二极管综合作用的结果，所以在设计二极管耐压时根据二极管的击穿电压1300V，通过控制n基区的厚度为107μm，宽度为25μm，浓度为1×1014cm-3，使二极管的反向击穿电压接近耐压指标，再通过控制P+区域肖特基接触区域的宽度为6.25μm，使二极管的反向击穿电压为要求的耐压值1300V，由于P+区，n+区要与接触的金属形成欧姆接触，所以要求P+区，n+区要有较高的杂质掺杂浓度，因此控制注入深度为5μm，宽度为25μm，浓度为2×1020cm-3，形成n+区域，而且根据耗尽层主要在低掺杂一侧展宽，即在n基区扩展，P+区也要求较高的掺杂浓度，又根据器件导通时首先是肖特基区域导通，随着正向电压的逐渐增大才是PN结区域的导通对基区进行少子的注入，所以MPS二极管不像PIN二极管那样对区的要求要有高的掺杂浓度，但反偏时，反向电压主要由PN结区域承担需要耗尽层尽可能在基区一侧延展，P+区的浓度也不能过低,综合考虑控制P+区浓度5×1019cm-3，宽度为3μm，二极管由于存在肖特基接触区域，我们知道反向耐压低、反向漏电流大是肖特基二极管的缺点，特别是高温下的反向漏电流，应尽量减小肖特基势垒区的漏电，所以与一般肖特基二极管不同，应选取势垒高度较高的金属来形成肖特基势垒接触，这样，虽然会导致正向门槛电压升高，但还不足以影响整个MPS 二极管的正向性能，却能保证其有较小的常温及高温反向漏电流，以确保其可靠性。
具体实施方式
下面详细描述本发明的实施例，所述实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
在本发明的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
一种混合PIN/肖特基快恢复二极管的制备方法，包括以下步骤：
S1、在衬底上生长一层厚度为115μm的外延层，控制外延层的电阻率为80 Ω·cm；
S2、在步骤S1得到的外延层上进行初步氧化，得到的氧化层厚度为14000Å；
S3、在步骤S2得到的氧化层上进行涂胶，此处涂胶用的是光刻胶，对准涂胶的氧化层曝光从而定义出p+区图形；
S4、选用湿法腐蚀的方式来选择性去除步骤S3中未被光刻胶保护的氧化层，此时测得的氧化层厚度应小于20 Å以暴露出与p+区图形对应的外延层，随后除去光刻胶；
S5、以经过步骤S4后剩余的氧化层为保护，进行p+区的硼注入和推进，控制硼的注入深度为3μm，浓度为5× 1019cm-3；
S6、采用与步骤S2至S4同样的方法以光刻胶来涂胶、曝光定义出终止环的区域，再用湿法腐蚀去除氧化层，随后去除光刻胶后进行磷注入，控制磷的注入深度为4μm，浓度为5 ×105cm-3；
S7、步骤S6完成后，对p+区进行涂胶和对准曝光，再将p+区的氧化层采用湿法刻蚀的方法全部刻蚀，控制氧化层的厚度小于20Å；
S8、步骤S7完成后，在p+区采用溅射的方法溅射势垒金属镍，控制势垒金属镍的厚度为1100Å，并在750℃下退火30s；
S9、在步骤S7溅射的肖特基势垒金属镍上溅射表面金属，该表面金属为铝硅铜合金，控制表面金属的厚度为4μm，随后对表面金属进行涂胶和金属光刻的操作，腐蚀表面金属的厚度至2.8μm，并将该表面金属在425℃下进行时长120min的氮化硅膜钝化，此后再光刻钝化层，随后对钝化层刻蚀露出金属层；
S10、步骤S9完成后对表面金属进行辐照退火；
S11、步骤S1的衬底背面减薄后进行磷注入，控制磷的注入深度为5μm，浓度为2×1020cm-3，形成n+区域，再蒸发背面金属钛镍银合金，得到混合PIN/肖特基快恢复二极管。
作为优选，经过步骤S2-S10后控制二极管的p区深度为4μm，宽度为6.25μm，浓度为4×109cm-3。
作为优选，经过步骤S1-S11后控制二极管的n基区的厚度为107μm，宽度25μm，浓度为1×1014cm-3。
作为优选，经过步骤S1-S11后控制二极管的n+区的宽度为25μm。
本发明通过合理的芯片的材料选择、结构设计、工艺流程及参数的确定，从而获得高质量的MPS器件，根据MPS二极管的结构及工作原理可知，二极管两端加高反向电压时的大部分电压由PIN部分承受，二极管两端加正向电压时，当电压很小时，导通特性接近于肖特基二极管，电压再增大，正向特性是肖特基二极管和PIN二极管综合作用的结果，所以在设计二极管耐压时根据二极管的击穿电压1300V，通过控制n基区的厚度为107μm，宽度为25μm，浓度为1×1014cm-3，使二极管的反向击穿电压接近耐压指标，再通过控制P+区域肖特基接触区域的宽度为6.25μm，使二极管的反向击穿电压为要求的耐压值1300V，由于P+区，n+区要与接触的金属形成欧姆接触，所以要求P+区，n+区要有较高的杂质掺杂浓度，因此控制注入深度为5μm，宽度为25μm，浓度为2×1020cm-3，形成n+区域，而且根据耗尽层主要在低掺杂一侧展宽，即在n基区扩展，P+区也要求较高的掺杂浓度，又根据器件导通时首先是肖特基区域导通，随着正向电压的逐渐增大才是PN结区域的导通对基区进行少子的注入，所以MPS二极管不像PIN二极管那样对区的要求要有高的掺杂浓度，但反偏时，反向电压主要由PN结区域承担需要耗尽层尽可能在基区一侧延展，P+区的浓度也不能过低,综合考虑控制P+区浓度5×1019cm-3，宽度为3μm，二极管由于存在肖特基接触区域，我们知道反向耐压低、反向漏电流大是肖特基二极管的缺点，特别是高温下的反向漏电流，应尽量减小肖特基势垒区的漏电，所以与一般肖特基二极管不同，应选取势垒高度较高的金属来形成肖特基势垒接触，这样，虽然会导致正向门槛电压升高，但还不足以影响整个MPS 二极管的正向性能，却能保证其有较小的常温及高温反向漏电流，以确保其可靠性。
在本说明书的描述中，参考术语“一个实施例”、“示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
Claims (4)
1.一种混合PIN/肖特基快恢复二极管的制备方法，其特征在于，包括以下步骤：
S1、在衬底上生长一层厚度为115μm的外延层，控制外延层的电阻率为80 Ω·cm；
S2、在步骤S1得到的外延层上进行初步氧化，得到的氧化层厚度为14000Å；
S3、在步骤S2得到的氧化层上进行涂胶，此处涂胶用的是光刻胶，对准涂胶的氧化层曝光从而定义出p+区图形；
S4、选用湿法腐蚀的方式来选择性去除步骤S3中未被光刻胶保护的氧化层，此时测得的氧化层厚度应小于20 Å以暴露出与p+区图形对应的外延层，随后除去光刻胶；
S5、以经过步骤S4后剩余的氧化层为保护，进行p+区的硼注入和推进，控制硼的注入深度为3μm，浓度为5× 1019cm-3；
S6、采用与步骤S2至S4同样的方法以光刻胶来涂胶、曝光定义出终止环的区域，再用湿法腐蚀去除氧化层，随后去除光刻胶后进行磷注入，控制磷的注入深度为4μm，浓度为5 ×105cm-3；
S7、步骤S6完成后，对p+区进行涂胶和对准曝光，再将p+区的氧化层采用湿法刻蚀的方法全部刻蚀，控制氧化层的厚度小于20Å；
S8、步骤S7完成后，在p+区采用溅射的方法溅射势垒金属镍，控制势垒金属镍的厚度为1100Å，并在750℃下退火30s；
S9、在步骤S7溅射的肖特基势垒金属镍上溅射表面金属，该表面金属为铝硅铜合金，控制表面金属的厚度为4μm，随后对表面金属进行涂胶和金属光刻的操作，腐蚀表面金属的厚度至2.8μm，并将该表面金属在425℃下进行时长120min的氮化硅膜钝化，此后再光刻钝化层，随后对钝化层刻蚀露出金属层；
S10、步骤S9完成后对表面金属进行辐照退火；
S11、步骤S1的衬底背面减薄后进行磷注入，控制磷的注入深度为5μm，浓度为2×1020cm-3，形成n+区域，再蒸发背面金属钛镍银合金，得到混合PIN/肖特基快恢复二极管。
2.根据权利要求1所述的制备方法，其特征在于，经过步骤S2-S10后控制二极管的p区深度为4μm，宽度为6.25μm，浓度为4×109cm-3。
3.根据权利要求1所述的制备方法，其特征在于，经过步骤S1-S11后控制二极管的n基区的厚度为107μm，宽度25μm，浓度为1×1014cm-3。
4.根据权利要求1所述的制备方法，其特征在于，经过步骤S1-S11后控制二极管的n+区的宽度为25μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810767803.8A CN109103094B (zh) | 2018-07-13 | 2018-07-13 | 一种混合pin/肖特基快恢复二极管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810767803.8A CN109103094B (zh) | 2018-07-13 | 2018-07-13 | 一种混合pin/肖特基快恢复二极管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109103094A true CN109103094A (zh) | 2018-12-28 |
| CN109103094B CN109103094B (zh) | 2021-07-16 |
Family
ID=64846302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810767803.8A Active CN109103094B (zh) | 2018-07-13 | 2018-07-13 | 一种混合pin/肖特基快恢复二极管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109103094B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110176501A (zh) * | 2019-05-30 | 2019-08-27 | 深圳市美浦森半导体有限公司 | 一种mps结构工艺碳化硅二极管的制备方法 |
| CN111863973A (zh) * | 2020-09-23 | 2020-10-30 | 同方威视技术股份有限公司 | 肖特基二极管及其制备方法 |
| CN112786708A (zh) * | 2021-03-04 | 2021-05-11 | 深圳吉华微特电子有限公司 | 一种超低vf软快恢复二极管及其制造方法 |
| CN114496782A (zh) * | 2022-03-28 | 2022-05-13 | 绍兴中芯集成电路制造股份有限公司 | 快恢复二极管的制造方法及快恢复二极管 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102983077A (zh) * | 2012-12-06 | 2013-03-20 | 乐山嘉洋科技发展有限公司 | 一种二极管芯片的制备方法 |
| CN105140119A (zh) * | 2015-09-16 | 2015-12-09 | 江苏中科君芯科技有限公司 | 混合pin肖特基二极管的制备方法 |
| CN105826399A (zh) * | 2016-05-25 | 2016-08-03 | 上海安微电子有限公司 | 一种多混合结构的软快恢复二极管及其制备方法 |
-
2018
- 2018-07-13 CN CN201810767803.8A patent/CN109103094B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102983077A (zh) * | 2012-12-06 | 2013-03-20 | 乐山嘉洋科技发展有限公司 | 一种二极管芯片的制备方法 |
| CN105140119A (zh) * | 2015-09-16 | 2015-12-09 | 江苏中科君芯科技有限公司 | 混合pin肖特基二极管的制备方法 |
| CN105826399A (zh) * | 2016-05-25 | 2016-08-03 | 上海安微电子有限公司 | 一种多混合结构的软快恢复二极管及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 冯科: ""1200V 75A 混合PIN-Schottky二极管设计与工艺探索"", 《万方学位论文库》 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110176501A (zh) * | 2019-05-30 | 2019-08-27 | 深圳市美浦森半导体有限公司 | 一种mps结构工艺碳化硅二极管的制备方法 |
| CN111863973A (zh) * | 2020-09-23 | 2020-10-30 | 同方威视技术股份有限公司 | 肖特基二极管及其制备方法 |
| CN111863973B (zh) * | 2020-09-23 | 2020-12-11 | 同方威视技术股份有限公司 | 肖特基二极管及其制备方法 |
| CN112786708A (zh) * | 2021-03-04 | 2021-05-11 | 深圳吉华微特电子有限公司 | 一种超低vf软快恢复二极管及其制造方法 |
| CN112786708B (zh) * | 2021-03-04 | 2022-03-08 | 深圳吉华微特电子有限公司 | 一种超低vf软快恢复二极管 |
| CN114496782A (zh) * | 2022-03-28 | 2022-05-13 | 绍兴中芯集成电路制造股份有限公司 | 快恢复二极管的制造方法及快恢复二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109103094B (zh) | 2021-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109103094A (zh) | 一种混合pin/肖特基快恢复二极管的制备方法 | |
| CN105210187B (zh) | 半导体装置 | |
| CN104969360B (zh) | 半导体装置 | |
| JP5309360B2 (ja) | 半導体装置およびその製造方法 | |
| CN106847891B (zh) | 一种通过mosfet控制结终端集成体二极管的rc-igbt器件 | |
| KR101774124B1 (ko) | 반도체 장치들 및 그것을 제조하는 방법 | |
| CN103299425B (zh) | 半导体装置的制造方法 | |
| KR100994185B1 (ko) | 반도체 장치 | |
| CN103606551B (zh) | 碳化硅沟槽型半导体器件及其制作方法 | |
| CN102800591A (zh) | 一种fs-igbt器件的制备方法 | |
| KR20070101156A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| CN104303285B (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN106062966A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN103748689B (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN104025302A (zh) | 采用用于结势垒阵列的元件的凹处的肖特基二极管 | |
| CN107026209A (zh) | 基于氧化镓的结势垒肖特基二极管及其制备方法 | |
| CN105405895A (zh) | 一种低存储电荷快恢复二极管芯片 | |
| CN106298469A (zh) | 一种SiC JBS器件的离子注入方法 | |
| CN213459736U (zh) | 一种SiC IGBT器件 | |
| US20060261346A1 (en) | High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same | |
| CN104716038A (zh) | 复合快恢复二极管及其制备方法 | |
| CN105226104B (zh) | 一种碳化硅肖特基二极管及其制备方法 | |
| CN104934485A (zh) | 半导体装置 | |
| US7391057B2 (en) | High voltage silicon carbide devices having bi-directional blocking capabilities | |
| CN108140676A (zh) | 碳化硅半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |