CN111446293A - 一种增强体二极管的碳化硅功率mosfet器件 - Google Patents

一种增强体二极管的碳化硅功率mosfet器件 Download PDF

Info

Publication number
CN111446293A
CN111446293A CN202010217839.6A CN202010217839A CN111446293A CN 111446293 A CN111446293 A CN 111446293A CN 202010217839 A CN202010217839 A CN 202010217839A CN 111446293 A CN111446293 A CN 111446293A
Authority
CN
China
Prior art keywords
region
silicon carbide
type
type silicon
body diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010217839.6A
Other languages
English (en)
Inventor
盛况
任娜
郭清
朱郑允
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN202010217839.6A priority Critical patent/CN111446293A/zh
Publication of CN111446293A publication Critical patent/CN111446293A/zh
Priority to US17/174,029 priority patent/US20210305422A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Abstract

本发明提出一种增强体二极管的碳化硅功率MOSFET器件，元胞在第一表面为多边形或圆形布局设计，结构包含衬底、源极和漏极，还包括第一N型碳化硅区域，位于衬底上方；与所述第一N型碳化硅区域相邻的JFET区域；第一P型碳化硅区域，位于所述第一N型碳化硅区域上方、JFET区域的一侧；第一源极区域，位于所述第一N型碳化硅区域上方、JFET区域的另一侧；第一隔离栅极区域，位于第一P型碳化硅区域、JFET区域和第一源极区域上方。这种结构能实现在不牺牲MOSFET的工作性能的同时，增强体二极管的导通性能和抗浪涌电流能力，获得器件性能与可靠性之间的优化与平衡。

Description

一种增强体二极管的碳化硅功率MOSFET器件
技术领域
本发明涉及一种半导体器件，尤其涉及一种增强体二极管的碳化硅功率MOSFET器件。
背景技术
传统硅基半导体器件的性能已经逐渐接近材料的物理极限，而采用以碳化硅为代表的第三代半导体材料所制作的器件具有高频、高压、耐高温、抗辐射等优异的工作能力，能够实现更高的功率密度和更高的效率。
SiC MOSFET作为SiC开关器件的代表，具有开关损耗低、工作频率高、易驱动、适合并联使用等优点，现已逐渐在电动汽车、充电桩、新能源发电、工业控制、柔性直流输电等应用场景中得到推广和使用。图1为传统功率MOSFET元胞的截面图000。所述传统功率MOSFET器件包括漏极1、源极11、第一隔离栅极区域13、衬底2、第一N型碳化硅区域3、第一源极区域12、JFET区域7。所述衬底2具有第二表面15。所述第一N型碳化硅区域3，位于衬底2上方，具有第一表面14，具有第一N型掺杂浓度；所述JFET区域7与所述第一N型碳化硅区域3相邻；所述第一源极区域12，位于所述第一N型碳化硅区域3上方、JFET区域7两侧，所述第一源极区域12包括第二N型碳化硅区域5、第二P型碳化硅区域4、第三P型碳化硅区域6，所述第二N型碳化硅区域5具有第二N型掺杂浓度，所述第二P型碳化硅区域4具有第二P型掺杂浓度，所述第三P型碳化硅区域6具有第三P型掺杂浓度；所述第一隔离栅极区域13，位于JFET区域7和第一源极区域12上方，所述第一隔离栅极区域13包括栅氧层8、栅电极层9、钝化层10；所述源极11包括第一金属化层，所述第一金属层在第一表面14上方延伸并且与第一源极区域12直接接触形成欧姆接触001。所述漏极1包括第二金属化层，所述第二金属化层在第二表面下方15延伸并且与衬底2形成欧姆接触002。
与传统Si IGBT模块相比，SiC MOSFET因其具有更低的导通损耗和更快的开关频率，可以提高系统效率，且因其内部自带体二极管可以免外接续流二极管，从而降低电路设计复杂度和系统成本。然而，在电力电子装备技术的发展过程中，追求工作效率和功率密度的同时，系统的稳定性和可靠性是另一个重要的考量指标。当电力电子系统出现故障时，在保护电路来不及做出反应或者没有保护电路的情况下，SiC MOSFET器件本身需要承受浪涌的冲击，而浪涌电流主要流通SiC MOSFET的体二极管，该过程虽然很短暂，但对器件的要求却很高。有研究表明，当浪涌电流超过器件的承受能力时，SiC MOSFET器件发生了栅源短路，解剖之后发现了芯片表面铝电极发生熔化、源极欧姆接触层消失、P well区出现退化等现象。
发明内容
为了解决上述现有技术的一个或多个技术问题，本发明提出一种增强体二极管的碳化硅功率MOSFET器件。
根据本发明一实施例提出了一种增强体二极管的碳化硅功率MOSFET器件，包括：至少一个体二极管增强元胞，所述体二极管增强元胞呈多边形或圆形排布于所述碳化硅功率MOSFET器件内，所述体二极管增强元胞包括：衬底；N型碳化硅区域，具有第一N型掺杂，位于所述衬底上方；JFET区域或沟槽隔离区域，位于所述N型碳化硅区域内；金属化层，位于所述N型碳化硅区域上方；P型碳化硅区域或肖特基区域，所述P型碳化硅区域具有P型掺杂且位于所述JFET区域或沟槽隔离区域的一侧，所述P型碳化硅区域与所述金属化层直接接触形成欧姆接触，所述肖特基区域具有N型掺杂且位于所述JFET区域或沟槽隔离区域的一侧，所述肖特基区域与所述金属化层直接接触形成肖特基接触；以及传统源极区域，位于所述JFET区域的另一侧。
根据本发明一实施例提出了一种增强体二极管的碳化硅功率MOSFET器件，包括：多个体二极管增强元胞，所述体二极管增强元胞呈多边形或圆形排布于所述碳化硅功率MOSFET器件内，每个体二极管增强元胞包括：衬底；N型碳化硅区域，具有第一N型掺杂，位于所述衬底上方；JFET区域或沟槽隔离区域，位于所述N型碳化硅区域内；金属化层，位于所述N型碳化硅区域上方；P型碳化硅区域或肖特基区域，所述P型碳化硅区域具有P型掺杂且位于所述JFET区域或沟槽隔离区域的一侧，所述P型碳化硅区域与所述金属化层直接接触形成欧姆接触，所述肖特基区域具有N型掺杂且位于所述JFET区域或沟槽隔离区域的一侧，所述肖特基区域与所述金属化层直接接触形成肖特基接触；以及传统源极区域，位于所述JFET区域的另一侧，所述传统源极区域包括P型体区和N型源区，所述传统源极区域与所述金属化层直接接触形成欧姆接触；其中当两个体二极管增强元胞相邻排布时，两个体二极管增强元胞的传统源极区域接触，或者两个增强型元胞的P型碳化硅区域或肖特基区域接触。
根据本发明又一实施例提出了一种增强体二极管的碳化硅功率MOSFET器件的制作方法，包括：在衬底上生长一层第一N型碳化硅区域，所述第一N型碳化硅区域具有第一N型掺杂浓度；在第一N型碳化硅区域上注入生成第一P型碳化硅区域，所述第一P型碳化硅区域具有第一P型掺杂浓度；在第一N型碳化硅区域上多次注入生成第一源极区域，所述第一源极区域与第一P型区域之间形成JFET区域，所述第一源极区域包括第二N型碳化硅区域、第二P型碳化硅区域、第三P型碳化硅区域，所述第二N型碳化硅区域具有第二N型掺杂浓度，所述第二P型碳化硅区域具有第二P型掺杂浓度，所述第三P型碳化硅区域具有第三P型掺杂浓度；在第一N型碳化硅区域上制备隔离栅极区域；在第一N型碳化硅区域和隔离栅极区域上生长第一金属化层；以及在衬底下方生长第二金属化层。
所述增强体二极管的碳化硅功率MOSFET功率器件及其制造方法能显著提高体二极管的面积，增强体二极管导通性能和抗浪涌能力，同时不会影响碳化硅MOSFET的导通能力，实现不牺牲MOSFET的工作性能的同时增强体二极管的导通性能和抗浪涌电流能力，获得器件性能与可靠性之间的优化与平衡，在实验室和工业生产的条件下可行性较高，应用前景较好。
附图说明
图1为传统碳化硅功率MOSFET元胞000截面图；
图2-1为根据本发明一实施例的体二极管增强元胞100截面图；
图2-2为根据本发明一实施例的碳化硅功率MOSFET器件100-1俯视图，所述MOSFET器件100-1包括多个如图2-1所示的体二极管增强元胞100，所述体二极管增强元胞呈六边形，在多个方向上周期性排布于所述碳化硅功率MOSFET器件100-1内；
图3-1为根据本发明又一实施例的体二极管增强元胞200的截面图；
图3-2为根据本发明又一实施例的碳化硅功率MOSFET器件200-1的俯视图，所述MOSFET器件200-1包括多个如图3-1所示的体二极管增强元胞200，所述体二极管增强元胞呈六边形，在多个方向上周期性排布于所述碳化硅功率MOSFET器件200-1内；
图4-1为根据本发明又一实施例的碳化硅功率MOSFET器件300的俯视图，所述MOSFET器件300包括多个如图2-1所示的体二极管增强元胞100以及传统碳化硅MOSFET元胞000，所述体二极管增强元胞和传统碳化硅MOSFET元胞呈六边形，在多个方向上周期性排布于所述碳化硅功率MOSFET器件300内；
图4-2为根据本发明又一实施例的碳化硅功率MOSFET器件300-1的截面图，所述MOSFET器件300-1包括至少一个如图2-1所示的体二极管增强元胞100；
图5为根据本发明又一实施例的碳化硅功率MOSFET器件400的俯视图，所述MOSFET器件400包括多个如图2-1所示的体二极管增强元胞100，所述体二极管增强元胞100呈四边形，在多个方向上周期性排布于所述碳化硅功率MOSFET器件400内；
图6为根据本发明又一实施例的碳化硅功率MOSFET器件500的俯视图，所述MOSFET器件500包括多个如图2-1所示体二极管增强元胞100，所述体二极管增强元胞100呈圆形，在多个方向上周期性排布于所述碳化硅功率MOSFET器件500内；
图7为根据本发明又一实施例的碳化硅功率MOSFET器件600的俯视图，所述MOSFET器件600包括多个如图2-1所示的体二极管增强元胞100，所述体二极管增强元胞100呈八边形或四边形，在多个方向上周期性地呈同一形状排布或不同形状排布于所述碳化硅功率MOSFET器件600内；
图8-1为根据本发明又一实施例的体二极管增强元胞700的截面图；
图8-2为根据本发明又一实施例的碳化硅功率MOSFET器件700-1的俯视图，所述MOSFET器件700-1包括多个如图8-1所示的体二极管增强元胞700，所述体二极管增强元胞700呈六边形，在多个方向上周期性排布于所述碳化硅功率MOSFET器件700-1内；
图9为根据本发明又一实施例的体二极管增强元胞800的截面图；
图10为根据本发明实施例的制作的增强体二极管的碳化硅功率MOSFET器件的流程图900。
具体实施方式
下面将结合附图详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了便于对本发明的透彻理解，阐述了大量特定细节。然而，本领域普通技术人员可以理解，这些特定细节并非为实施本发明所必需。此外，在一些实施例中，为了避免混淆本发明，未对公知的电路、材料或方法做具体描述。
在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图均是为了说明的目的，其中相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
本发明所述的功率MOSFET器件包括但不限于平面型MOSFET、沟槽型MOSFET、分裂栅MOSFET，寄生二极管包括但不限于pin二极管和肖特基二极管，材料包括但不限于碳化硅、氮化镓、硅。
图2-1为根据本发明一实施例的体二极管增强元胞100的截面图。如图2-1所示实施例中，所述体二极管增强元胞100包括漏极16、源极27、第一隔离栅极区域29、衬底17、第一N型碳化硅区域18、第一P型碳化硅区域22、第一源极区域28、JFET区域23。所述衬底17具有第二表面31。所述第一N型碳化硅区18，位于衬底17上方，具有第一表面30，具有第一N型掺杂浓度；所述JFET区域23与所述第一N型碳化硅区域18相邻；所述第一P型碳化硅区域22位于JFET区域23一侧，具有第一P型掺杂浓度；所述第一源极区域28，位于所述第一N型碳化硅区域18上方、JFET区域23另一侧，所述第一源极区域28包括第二N型碳化硅区域20、第二P型碳化硅区域19、第三P型碳化硅区域21，所述第二N型碳化硅区域20具有第二N型掺杂浓度，所述第二P型碳化硅区域19具有第二P型掺杂浓度，所述第三P型碳化硅区域21具有第三P型掺杂浓度；在一个实施例中，所述第一P型掺杂浓度为重掺杂，所述第二N型掺杂浓度为重掺杂，所述第三P型掺杂浓度可以与第一P型掺杂浓度相同，也可以略高于或略低于第一P型掺杂浓度，所述第二P型掺杂浓度应低于第一P型掺杂浓度和第三P型掺杂浓度；所述第一隔离栅极区域29，位于JFET区域23、第一P型碳化硅区域22和第一源极区域28上方，所述第一隔离栅极区域29包括栅氧层24、栅电极层25、钝化层26；所述源极27包括第一金属化层，所述第一金属化层在第一表面30上方延伸并且与第一P型碳化硅区域22和第一源极区域28同时接触形成欧姆接触101、102。所述漏极16包括第二金属化层，所述第二金属化层在第二表面下方31延伸并且与衬底17形成欧姆接触103。
所述衬底17可以为4H-碳化硅或6H-碳化硅。
所述JFET区域23可以和第一N型碳化硅层18所述为同一块N型碳化硅外延层，也可以为不同块N型碳化硅外延层，也可以为在所述第一N型碳化硅层18中进行离子注入形成。
所述栅电极层25可以为N型或P型掺杂的多晶硅，也可以为镍、钨等金属，也可以为氮化钛等化合物。
所述源极27和漏极16可以为铜、铝、镍、钛等金属。
在一个实施例中，当在器件的栅电极层25上施加负电压时，所述第一P型碳化硅22区域和第一N型碳化硅区域可以在源极27导通正向大电流或涌入浪涌电流时提供p-i-n体二极管，由于第一P型碳化硅区域22的面积较大，能大大降低此时器件的导通电阻，提高导通正向大电流或抵抗浪涌电流的能力。
图2-2为根据本发明一实施例的碳化硅功率MOSFET器件100-1俯视图，所述MOSFET器件100-1包括多个如图2-1所示的体二极管增强元胞100，在一个实施例中，所述第一P型碳化硅区域与第一源极区域均为六边形设计，在第一方向α1001、第二方向β1002、第三方向γ1003上均为周期排列。与传统条状元胞设计相比，采用六边形的结构设计可以增加器件的集成度，在相同的器件面积下获得更高的导通电流的能力，也有利于提升体二极管的抗浪涌能力。所述JFET区域23的两侧分别为所述第一源极区域28和所述第一P型碳化硅区域22；所述第一源极区域28包括第二N型碳化硅区域20、第二P型碳化硅区域19、第三P型碳化硅区域21，其中，第二N型碳化硅区域20、第二P型碳化硅区域19和第三P型碳化硅区域21均为六边形结构。所述第一P型碳化硅区域22也为六边形结构。在一个实施例中，所述第一源极区域28和所述第一P型碳化硅区域22的数量比为2:1。
所述第一源极区域28和所述第一P型碳化硅区域22的排布方式应根据实际需求设计，且需遵循以下两点设计原则：所述JFET区域两侧最多只能有一个第一P型碳化硅区域22，以保证MOSFET导通时在第一N型碳化硅区域18内的电流路径不会因所述第一P型碳化硅区域22的加入而变窄；所述第一P型碳化硅区域22应在第一表面30上均匀分布，以防止体二极管或MOSFET导通时电流分布不均引起的局部过热。
图3-1为根据本发明又一实施例的体二极管增强元胞200的截面图。如图3-1所示实施例中，所述体二极管增强元胞200包括漏极16、源极27、第一隔离栅极区域29、衬底17、第一N型碳化硅区域18、第一源极区域28、肖特基区域32。所述衬底17具有第二表面31。所述第一N型碳化硅区18，位于衬底17上方，具有第一表面30，具有第一N型掺杂浓度；所述肖特基区域32与所述第一N型碳化硅区域18相邻，具有第三N型掺杂浓度，所述第三N型掺杂浓度可以等于第一N型掺杂浓度，也可以大于第一N型掺杂浓度；所述第一源极区域28，位于所述第一N型碳化硅区域18上方，所述第一源极区域28包括第二N型碳化硅区域20、第二P型碳化硅区域19、第三P型碳化硅区域21，所述第二N型碳化硅区域20具有第二N型掺杂浓度，所述第二P型碳化硅区域19具有第二P型掺杂浓度，所述第三P型碳化硅区域21具有第三P型掺杂浓度；在一个实施例中，所述第一P型掺杂浓度为重掺杂，所述第二N型掺杂浓度为重掺杂，所述第三P型掺杂浓度可以与第一P型掺杂浓度相同，也可以略高于或略低于第一P型掺杂浓度，所述第二P型掺杂浓度应低于第一P型掺杂浓度和第三P型掺杂浓度；所述第一隔离栅极区域29，位于第一N型碳化硅区域18和第一源极区域28上方，所述第一隔离栅极区域29包括栅氧层24、栅电极层25、钝化层26；所述源极27包括第一金属化层，所述第一金属化层在第一表面30上方延伸并且与肖特基区域32形成肖特基接触201，同时，与第一源极区域28同时接触形成欧姆接触102。所述漏极16包括第二金属化层，所述第二金属化层在第二表面下方31延伸并且与衬底17形成欧姆接触103。
图3-2为根据本发明又一实施例的碳化硅功率MOSFET器件200-1的俯视图，所述MOSFET器件200-1包括多个如图3-1所示的体二极管增强元胞200，所述肖特基区域32与第一源极区域28均为六边形设计，在第一方向α1001、第二方向β1002、第三方向γ1003上均为周期排列。与传统条状元胞设计相比，采用六边形的结构设计可以增加器件的集成度，在相同的器件面积下获得更高的导通电流的能力，也有利于提升体二极管的抗浪涌能力。所述第一源极区域28包括第二N型碳化硅区域20、第二P型碳化硅区域19、第三P型碳化硅区域21，其中，第二N型碳化硅区域20、第二P型碳化硅区域19和第三P型碳化硅区域21均为六边形结构。所述肖特基区域32也为六边形结构。在一个实施例中，所述第一源极区域28和所述肖特基区域32的数量比为2:1。
图3-1、图3-2所示的体二极管增强元胞200及碳化硅功率MOSFET器件200-1与图2-1、图2-2所示的体二极管增强元胞100及碳化硅功率MOSFET器件100-1的区别在于，用肖特基区域32替代了第一P型碳化硅区域22，且所述肖特基区域32与源极27在第一表面30的接触为肖特基接触201。这样的结构使得当器件关断时，肖特基接触形成的二极管会优先于体二极管导通，大大提升器件的关断速度。
图4-1为根据本发明又一实施例的碳化硅功率MOSFET器件300的俯视图，所述MOSFET器件300包括多个如图2-1所示的体二极管增强元胞100和传统碳化硅MOSFET元胞000。图4-1所示的碳化硅功率MOSFET器件300与图2-2所示的碳化硅功率MOSFET器件100-1的区别在于，在第一方向α1001、第二方向β1002、第三方向γ1003上周期性排布的体二极管增强元胞100之间间隔插入传统碳化硅MOSFET元胞000。在一个实施例中，在第一方向α1001、第二方向β1002、第三方向γ1003中的任一方向上两种元胞的数量之比为1:1。在图4-1所示的α方向上的最小元胞数量周期为4，4个元胞分别为000a、000b、100a和100b。在一个实施例中，所述碳化硅功率MOSFET器件100-1的所述第一源极区域28和所述第一P型碳化硅区域22的数量比为8:1。需要注意的是，第一源极区域28和所述第一P型碳化硅区域22的数量比可以为其他比例，可由变化第一方向α1001、第二方向β1002、第三方向γ1003上体二极管增强元胞100与传统碳化硅MOSFET元胞000的数量之比实现。通过调节第一P型碳化硅区域22在器件有源区中所占的比例，等同于增加了一个设计变量和维度，从而实现在不牺牲MOSFET导通性能的情况下体二极管抗浪涌电流能力和器件可靠性的显著提升，这一点适用于所有的第一P型碳化硅区域22是多边形的结构设计。
图4-2为根据本发明又一实施例的碳化硅功率MOSFET器件300-1的截面图。在α1001方向上相邻的四个元胞000a、000b、100a和100b的截面图，所述MOSFET器件300-1包括多个如图2-1所示的体二极管增强元胞100和如图1所示的传统碳化硅MOSFET元胞000。000a与000b为传统碳化硅MOSFET元胞。000a包括漏极1a、源极11a、衬底2a、第一N型碳化硅区域3a、JFET区域7a、第二N型碳化硅区域5a、第二P型碳化硅区域4a、第三P型碳化硅区域6a、栅氧层8a、栅电极层9a、钝化层10a。000b结构与000a相同。100a与100b为体二极管增强元胞。100a包括漏极16a、源极27a、衬底17a、第一N型碳化硅区域18a、JFET区域23a、第一P型碳化硅区域22a、第二N型碳化硅区域20a、第二P型碳化硅区域19a、第三P型碳化硅区域21a、栅氧层24a、栅电极层25a、钝化层26a。100b结构与100a相同。
图5为根据本发明又一实施例的碳化硅功率MOSFET器件400俯视图，所述MOSFET器件400包括多个如图2-1所示的体二极管增强元胞100。图5所示的碳化硅功率MOSFET器件400与图2-2所示的碳化硅功率MOSFET器件100-1的区别在于，所述碳化硅功率MOSFET器件400的所述第一源极区域28和所述第一P型碳化硅区域22的形状为四边形，在第一方向α1001和第四方向δ1004上均为周期排列。与传统条状元胞设计相比，采用四边形的结构设计可以增加器件的集成度，在相同的器件面积下获得更高的导通电流的能力，也有利于提升体二极管的抗浪涌能力。需要注意的是，图5所示的碳化硅功率MOSFET器件400所述第一源极区域28和所述第一P型碳化硅区域22的元胞数量可以包括图5以外的其他比例。
图6为根据本发明又一实施例的碳化硅功率MOSFET器件500截面图，所述MOSFET器件500包括多个如图2-1所示的体二极管增强元胞100。图6所示的碳化硅功率MOSFET器件500与图2-2所示的碳化硅功率MOSFET器件100-1的区别在于，所述碳化硅功率MOSFET器件500的所述第一源极区域28和所述第一P型碳化硅区域22的形状为圆形，在第一方向α1001、第二方向β1002、第三方向γ1003上均为周期排列。与传统条状元胞设计相比，采用圆形的结构设计可以增加器件的集成度，在相同的器件面积下获得更高的导通电流的能力，也有利于提升体二极管的抗浪涌能力。此外，由于圆形结构可以减弱器件阻断高电压时的电场集中现象，可以使器件承受更高的耐压。需要注意的是，所述第一源极区域28和所述第一P型碳化硅区域22的元胞数量可以包括图6以外的其他比例。
图7为根据本发明又一实施例的碳化硅功率MOSFET器件600截面图，所述MOSFET器件600包括多个如图2-1所示的体二极管增强元胞100，所述体二极管增强元胞100呈八边形或四边形。在多个方向上周期性呈同一形状排布或不同形状排布于所述碳化硅功率MOSFET器件600内。图7所示的碳化硅功率MOSFET器件600与图2-2所示的碳化硅功率MOSFET器件100-1的区别在于，所述碳化硅功率MOSFET器件600的所述第一源极区域28和所述第一P型碳化硅区域22的形状为八边形，在第一方向α1001、第四方向δ1004上均为周期排列，八边形密集排布的间隙填入了四边形第一源极区域。需要注意的是，所述第一源极区域28和所述第一P型碳化硅区域22的数量比可以包括图7以外的其他比例。在一个实施例中，八边形密集排布的间隙中没有填入第一源极区域28，间隙均为JFET区域23。在一个实施例中，八边形密集排布间隙不仅包含第一源极区域，也包含第一P型碳化硅区域，需要注意的是，所述的填入八边形元胞密集排布间隙的四边形第一源极区域28和所述的四边形第一P型碳化硅区22的元胞数量可以为其他比例。与传统条状元胞设计相比，采用八边形的结构设计可以增加器件的集成度，在相同的器件面积下获得更高的导通电流的能力，也有利于提升体二极管的抗浪涌能力。此外，由于八边形结构阻断高电压时的电场集中现象优于六边形和方形结构，可以使器件承受更高的耐压。
图8-1为根据本发明又一实施例的体二极管增强元胞700的截面图。如图8-1所示实施例中，所述体二极管增强元胞700包括漏极16、源极27、第二隔离栅极区域37、衬底17、第一N型碳化硅区域18、第四P型碳化硅区域33、第一源极区域28、JFET区域23。所述衬底17具有第二表面31。所述第一N型碳化硅区18，位于衬底17上方，具有第一表面30，具有第一N型掺杂浓度；所述JFET区域23与所述第一N型碳化硅区域18相邻；所述第四P型碳化硅区域33位于JFET区域23一侧，具有第一P型掺杂浓度；所述第一源极区域28，位于所述第一N型碳化硅区域18上方、JFET区域23另一侧，所述第一源极区域28包括第二N型碳化硅区域20、第二P型碳化硅区域19、第三P型碳化硅区域21，所述第二N型碳化硅区域20具有第二N型掺杂浓度，所述第二P型碳化硅区域19具有第二P型掺杂浓度，所述第三P型碳化硅区域21具有第三P型掺杂浓度；在一个实施例中，所述第一P型掺杂浓度为重掺杂，所述第二N型掺杂浓度为重掺杂，所述第三P型掺杂浓度可以与第一P型掺杂浓度相同，也可以略高于或略低于第一P型掺杂浓度，所述第二P型掺杂浓度应低于第一P型掺杂浓度和第三P型掺杂浓度；所述第二隔离栅极区域37，位于JFET区域23、第四P型碳化硅区域33和第一源极区域28上方，所述第二隔离栅极区域37包括栅氧层34、栅电极层35、钝化层36；所述源极27包括第一金属化层，所述第一金属化层在第一表面30上方延伸并且与第四P型碳化硅区域33和第一源极区域28同时接触形成欧姆接触101、102。所述漏极16包括第二金属化层，所述第二金属化层在第二表面下方31延伸并且与衬底17形成欧姆接触103。
图8-2为根据本发明一实施例的碳化硅功率MOSFET器件700-1俯视图，所述MOSFET器件700-1包括多个如图8-1所示的体二极管增强元胞700，所述第四P型碳化硅区域33与第一源极区域28均为六边形设计，在第一方向α1001、第二方向β1002、第三方向γ1003上均为周期排列。所述JFET区域23的两侧分别为所述第一源极区域28和所述第四P型碳化硅区域33；所述第一源极区域28包括第二N型碳化硅区域20、第二P型碳化硅区域19、第三P型碳化硅区域21，其中，第二N型碳化硅区域20、第二P型碳化硅区域19和第三P型碳化硅区域21均为六边形结构。所述第四P型碳化硅区域33也为六边形结构。在一个实施例中，所述第一源极区域28和所述第四P型碳化硅区域33的数量比为2:1。
图8-1、图8-2所示的体二极管增强元胞700及碳化硅功率MOSFET器件700-1与图2-1、图2-2所示的体二极管增强元胞100及碳化硅功率MOSFET器件100-1的区别在于，所述体二极管增强元胞700的特征还在于包括第四P型碳化硅区域33和第二隔离栅极区域37，所述第四P型碳化硅区域33在第一方向α1001上具有比第一P型碳化硅区域22更长的长度，所述第二隔离栅极区域37在第一方向α1001上具有比第一隔离栅极区域29更短的长度。这种结构设计可以增大欧姆接触101的接触面积，提高体二极管的导通性能和抗浪涌能力。
图9为根据本发明又一实施例的体二极管增强元胞800的截面图。如图9所示实施例中，所述体二极管增强元胞800包括漏极16、源极27、第三隔离栅极区域41、衬底17、第一N型碳化硅区域18、第一P型碳化硅区域22，第一源极区域28。所述衬底17具有第二表面31。所述第一N型碳化硅区18，位于衬底17上方，具有第一表面30，具有第一N型掺杂浓度；所述第三隔离栅极区域41，位于第一N型碳化硅区域18上方，所述第三隔离栅极区域41包括栅氧层38、栅电极层39、钝化层40；所述第一P型碳化硅区域22位于第三隔离栅极区域41一侧，具有第一P型掺杂浓度；所述第一源极区域28，位于所述第一N型碳化硅区域18上方、第三隔离栅极区域41另一侧，所述第一源极区域28包括第二N型碳化硅区域20、第二P型碳化硅区域19、第三P型碳化硅区域21，所述第二N型碳化硅区域20具有第二N型掺杂浓度，所述第二P型碳化硅区域19具有第二P型掺杂浓度，所述第三P型碳化硅区域21具有第三P型掺杂浓度；在一个实施例中，所述第一P型掺杂浓度为重掺杂，所述第二N型掺杂浓度为重掺杂，所述第三P型掺杂浓度可以与第一P型掺杂浓度相同，也可以略高于或略低于第一P型掺杂浓度，所述第二P型掺杂浓度应低于第一P型掺杂浓度和第三P型掺杂浓度；所述源极27包括第一金属化层，所述第一金属化层在第一表面30上方延伸并且与肖特基区域38形成肖特基接触201，同时，与第一源极区域28同时接触形成欧姆接触102。所述漏极16包括第二金属化层，所述第二金属化层在第二表面下方31延伸并且与衬底17形成欧姆接触103。
图9所示的体二极管增强元胞800与图2-1所示的体二极管增强元胞100的区别在于，所述体二极管增强元胞800的特征还在于拥有第三隔离栅极区域41。这种结构设计可以去除JFET电阻，在维持体二极管的导通性能和抗浪涌能力的同时提高MOSFET的导通能力。
要知道，如图1至图9所示的实施例中，未一一列举所有包括体二极管增强元胞的单种多边形排布方式或多种多边形组合方式，可以根据实际需求决定形状和排布方式。
图10为根据本发明实施例的制作增强体二极管的碳化硅功率MOSFET的流程图900。制作方法包括步骤S1-S6。
步骤S1，在衬底上生长第一N型碳化硅区域，所述第一N型碳化硅区域具有第一N型掺杂浓度；
步骤S2，在第一N型碳化硅区域上注入生成第一P型碳化硅区域，所述第一P型碳化硅区域具有第一P型掺杂浓度；在一个实施例中，利用一掩膜在所述第一N型碳化硅区域进行高温离子注入形成类P型区；
步骤S3，在第一N型碳化硅区域上多次注入生成第一源极区域，所述第一源极区域与第一P型区域之间形成JFET区域，所述第一源极区域包括第二N型碳化硅区域、第二P型碳化硅区域、第三P型碳化硅区域，所述第二N型碳化硅区域具有第二N型掺杂浓度，所述第二P型碳化硅区域具有第二P型掺杂浓度，所述第三P型碳化硅区域具有第三P型掺杂浓度，在一个实施例中，所述JFET区域利用一掩膜在第一N型碳化硅区域上离子注入形成，具有第四N型掺杂浓度；
步骤S4，在第一N型碳化硅区域上制备隔离栅极区域，氧化层由热氧生长，在一个实施例中，所述制作方法还包括在由化学气相淀积形成热氧；
步骤S5，在第一N型碳化硅区域上和第一隔离栅极区域上生长第一金属化层；在一个实施例中，生长第一金属化层采用Cu金属材料替代传统的Al金属，以提高电极材料的熔化温度，从而提高器件的抗浪涌电流能力；
步骤S6，在衬底下方生长第二金属化层。
虽然已参照几个典型实施例描述了本发明，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。

Claims (10)

1.一种增强体二极管的碳化硅功率MOSFET器件，包括：
至少一个体二极管增强元胞，所述体二极管增强元胞呈多边形或圆形排布于所述碳化硅功率MOSFET器件内，所述体二极管增强元胞包括：
衬底；
N型碳化硅区域，具有第一N型掺杂，位于所述衬底上方；
JFET区域或沟槽隔离区域，位于所述N型碳化硅区域内；
金属化层，位于所述N型碳化硅区域上方；
P型碳化硅区域或肖特基区域，所述P型碳化硅区域具有P型掺杂且位于所述JFET区域或沟槽隔离区域的一侧，所述P型碳化硅区域与所述金属化层直接接触形成欧姆接触，所述肖特基区域具有N型掺杂且位于所述JFET区域或沟槽隔离区域的一侧，所述肖特基区域与所述金属化层直接接触形成肖特基接触；以及
传统源极区域，位于所述JFET区域的另一侧。
2.如权利要求1所述的碳化硅功率MOSFET器件，还包括：传统碳化硅MOSFET元胞，所述传统碳化硅MOSFET元胞呈多边形或圆形排布于所述碳化硅功率MOSFET器件内。
3.如权利要求1或2所述的碳化硅功率MOSFET器件，其中所述多边形为四边形、六边形或八边形。
4.如权利要求1所述的碳化硅功率MOSFET器件，其中所述沟槽隔离区域包括栅氧层、栅电极层和钝化层，所述栅氧层位于所述N型碳化硅区域与所述栅电极层之间，所述钝化层位于所述栅电极层上表面。
5.如权利要求1所述的碳化硅功率MOSFET器件，包括多个所述体二极管增强元胞，所述多个体二极管增强元胞在多个方向上周期性排布。
6.如权利要求5所述的碳化硅功率MOSFET器件，其中各个方向上的体二极管增强元胞之间间隔插有传统碳化硅MOSFET元胞。
7.如权利要求5所述的碳化硅功率MOSFET器件，其中所述多个方向中的某一方向上的最小元胞数量周期为4。
8.一种增强体二极管的碳化硅功率MOSFET器件，包括：
多个体二极管增强元胞，所述体二极管增强元胞呈多边形或圆形排布于所述碳化硅功率MOSFET器件内，每个体二极管增强元胞包括：
衬底；
N型碳化硅区域，具有第一N型掺杂，位于所述衬底上方；
JFET区域或沟槽隔离区域，位于所述N型碳化硅区域内；
金属化层，位于所述N型碳化硅区域上方；
P型碳化硅区域或肖特基区域，所述P型碳化硅区域具有P型掺杂且位于所述JFET区域或沟槽隔离区域的一侧，所述P型碳化硅区域与所述金属化层直接接触形成欧姆接触，所述肖特基区域具有N型掺杂且位于所述JFET区域或沟槽隔离区域的一侧，所述肖特基区域与所述金属化层直接接触形成肖特基接触；以及
传统源极区域，位于所述JFET区域的另一侧，所述传统源极区域包括P型体区和N型源区，所述传统源极区域与所述金属化层直接接触形成欧姆接触；其中
当两个体二极管增强元胞相邻排布时，两个体二极管增强元胞的传统源极区域相互接触，或者两个体二极管增强元胞的P型碳化硅区域或肖特基区域相互接触。
9.如权利要求8所述的碳化硅功率MOSFET器件，其中所述多个体二极管增强元胞呈同一形状排布或不同形状排布。
10.一种增强体二极管的碳化硅功率MOSFET器件的制作方法，包括：
在衬底上生长一层第一N型碳化硅区域，所述第一N型碳化硅区域具有第一N型掺杂浓度；
在第一N型碳化硅区域上注入生成第一P型碳化硅区域，所述第一P型碳化硅区域具有第一P型掺杂浓度；
在第一N型碳化硅区域上多次注入生成第一源极区域，所述第一源极区域与第一P型区域之间形成JFET区域，所述第一源极区域包括第二N型碳化硅区域、第二P型碳化硅区域、第三P型碳化硅区域，所述第二N型碳化硅区域具有第二N型掺杂浓度，所述第二P型碳化硅区域具有第二P型掺杂浓度，所述第三P型碳化硅区域具有第三P型掺杂浓度；
在第一N型碳化硅区域上制备隔离栅极区域；
在第一N型碳化硅区域和隔离栅极区域上生长第一金属化层；以及
在衬底下方生长第二金属化层。
CN202010217839.6A 2020-03-25 2020-03-25 一种增强体二极管的碳化硅功率mosfet器件 Pending CN111446293A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010217839.6A CN111446293A (zh) 2020-03-25 2020-03-25 一种增强体二极管的碳化硅功率mosfet器件
US17/174,029 US20210305422A1 (en) 2020-03-25 2021-02-11 Sillicon carbide power mosfet with enhanced body diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010217839.6A CN111446293A (zh) 2020-03-25 2020-03-25 一种增强体二极管的碳化硅功率mosfet器件

Publications (1)

Publication Number Publication Date
CN111446293A true CN111446293A (zh) 2020-07-24

Family

ID=71655805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010217839.6A Pending CN111446293A (zh) 2020-03-25 2020-03-25 一种增强体二极管的碳化硅功率mosfet器件

Country Status (2)

Country Link
US (1) US20210305422A1 (zh)
CN (1) CN111446293A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112234095A (zh) * 2020-09-30 2021-01-15 济南星火技术发展有限公司 含有增强元胞设计的功率mosfet器件
CN112599524A (zh) * 2020-12-18 2021-04-02 浙江大学杭州国际科创中心 一种具有增强可靠性的碳化硅功率mosfet器件
CN112736126A (zh) * 2020-12-31 2021-04-30 厦门市三安集成电路有限公司 一种SiC MOSFET结构及其制作方法
CN112838129A (zh) * 2021-01-08 2021-05-25 江苏东海半导体科技有限公司 基于碳化硅平面型mos结构的pin二极管
CN113299644A (zh) * 2021-05-21 2021-08-24 江苏东海半导体科技有限公司 一种自带肖特基二极管结构的沟槽mos器件及制造方法
CN115548101A (zh) * 2022-11-25 2022-12-30 浙江大学 一种碳化硅mosfet晶体管器件
CN116190422A (zh) * 2023-04-25 2023-05-30 深圳平创半导体有限公司 一种八边形分裂栅平面碳化硅mosfet版图结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102544091A (zh) * 2010-12-17 2012-07-04 浙江大学 新型碳化硅mosfet
US20130277688A1 (en) * 2009-07-21 2013-10-24 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
US20150084118A1 (en) * 2013-09-20 2015-03-26 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
CN109244137A (zh) * 2018-09-19 2019-01-18 电子科技大学 一种高可靠性SiC MOSFET器件
CN110148629A (zh) * 2019-03-18 2019-08-20 电子科技大学 一种沟槽型碳化硅mosfet器件及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US9583482B2 (en) * 2015-02-11 2017-02-28 Monolith Semiconductor Inc. High voltage semiconductor devices and methods of making the devices
IT201700073767A1 (it) * 2017-07-05 2019-01-05 St Microelectronics Srl Dispositivo mosfet di carburo di silicio avente un diodo integrato e relativo processo di fabbricazione
JPWO2020031971A1 (ja) * 2018-08-07 2021-08-10 ローム株式会社 ＳｉＣ半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130277688A1 (en) * 2009-07-21 2013-10-24 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
CN102544091A (zh) * 2010-12-17 2012-07-04 浙江大学 新型碳化硅mosfet
US20150084118A1 (en) * 2013-09-20 2015-03-26 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
CN109244137A (zh) * 2018-09-19 2019-01-18 电子科技大学 一种高可靠性SiC MOSFET器件
CN110148629A (zh) * 2019-03-18 2019-08-20 电子科技大学 一种沟槽型碳化硅mosfet器件及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
霍瑞彬: "4H-SiC MOSFET器件设计与工艺", 《信息科技》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112234095A (zh) * 2020-09-30 2021-01-15 济南星火技术发展有限公司 含有增强元胞设计的功率mosfet器件
CN112234095B (zh) * 2020-09-30 2023-07-18 济南星火技术发展有限公司 含有增强元胞设计的功率mosfet器件
CN112599524A (zh) * 2020-12-18 2021-04-02 浙江大学杭州国际科创中心 一种具有增强可靠性的碳化硅功率mosfet器件
CN112736126A (zh) * 2020-12-31 2021-04-30 厦门市三安集成电路有限公司 一种SiC MOSFET结构及其制作方法
CN112838129A (zh) * 2021-01-08 2021-05-25 江苏东海半导体科技有限公司 基于碳化硅平面型mos结构的pin二极管
CN112838129B (zh) * 2021-01-08 2022-04-05 江苏东海半导体股份有限公司 基于碳化硅平面型mos结构的pin二极管
CN113299644A (zh) * 2021-05-21 2021-08-24 江苏东海半导体科技有限公司 一种自带肖特基二极管结构的沟槽mos器件及制造方法
CN115548101A (zh) * 2022-11-25 2022-12-30 浙江大学 一种碳化硅mosfet晶体管器件
CN115548101B (zh) * 2022-11-25 2023-03-10 浙江大学 一种碳化硅mosfet晶体管器件
CN116190422A (zh) * 2023-04-25 2023-05-30 深圳平创半导体有限公司 一种八边形分裂栅平面碳化硅mosfet版图结构

Also Published As

Publication number Publication date
US20210305422A1 (en) 2021-09-30

Similar Documents

Publication Publication Date Title
CN111446293A (zh) 一种增强体二极管的碳化硅功率mosfet器件
KR101434687B1 (ko) 접합 배리어 쇼트키 정류기들 및 그의 제조 방법
US10566462B2 (en) Bipolar semiconductor device and manufacturing method
US8829573B2 (en) Semiconductor devices with minimized current flow differences and methods of same
US9064923B2 (en) Bipolar semiconductor component with a fully depletable channel zone
JP6844163B2 (ja) 炭化珪素半導体装置
CN113013227A (zh) 高压半导体器件及其制造方法
EP1909325A1 (en) Semiconductor element and electric device
CN102782845A (zh) 半导体装置
CN104025302A (zh) 采用用于结势垒阵列的元件的凹处的肖特基二极管
JPWO2012164817A1 (ja) 半導体素子およびその製造方法
JP7030665B2 (ja) 半導体装置
JP6557925B2 (ja) 半導体素子
Nakamura et al. Novel developments towards increased SiC power device and module efficiency
CN112786680B (zh) 一种碳化硅mosfet器件的元胞结构及功率半导体器件
Rupp CoolSiC™ and major trends in SiC power device development
CN112599524B (zh) 一种具有增强可靠性的碳化硅功率mosfet器件
CN113421927B (zh) 一种逆导SiC MOSFET器件及其制造方法
CN109524458B (zh) 半导体装置
CN105702719A (zh) 具有改进稳定性的功率半导体器件及其生产方法
US20200203511A1 (en) Super junction mos bipolar transistor and process of manufacture
CN114937689B (zh) 一种平面型SiC IGBT及其制作方法
CN108735823B (zh) 一种二极管及其制作方法
JPWO2021044624A1 (ja) 炭化珪素半導体装置および電力変換装置
US20230326974A1 (en) Semiconductor diode and manufacturing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200724