CN112366231A - 一种稳压二极管及其制造方法 - Google Patents
一种稳压二极管及其制造方法 Download PDFInfo
- Publication number
- CN112366231A CN112366231A CN202011304995.2A CN202011304995A CN112366231A CN 112366231 A CN112366231 A CN 112366231A CN 202011304995 A CN202011304995 A CN 202011304995A CN 112366231 A CN112366231 A CN 112366231A
- Authority
- CN
- China
- Prior art keywords
- layer
- positive electrode
- diffusion
- epitaxial layer
- zener diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 230000000087 stabilizing effect Effects 0.000 title claims abstract description 40
- 238000009792 diffusion process Methods 0.000 claims abstract description 59
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 40
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052709 silver Inorganic materials 0.000 claims abstract description 37
- 239000004332 silver Substances 0.000 claims abstract description 37
- 238000002161 passivation Methods 0.000 claims abstract description 35
- 230000001681 protective effect Effects 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 26
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 26
- 230000008569 process Effects 0.000 claims abstract description 21
- 238000005516 engineering process Methods 0.000 claims abstract description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims abstract description 4
- 238000001259 photo etching Methods 0.000 claims description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 6
- 230000008020 evaporation Effects 0.000 claims description 6
- 238000001704 evaporation Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 230000008859 change Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 description 13
- 238000013461 design Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66098—Breakdown diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体器件制作领域，涉及稳压二极管生产领域，尤其涉及一种稳压二极管及其制造方法。稳压二极管包括背面电极层、衬底N+、外延层N‑‑、外延层N‑、正电极区P+、保护扩散环P++、钝化层和银台电极，本发明的稳压二极管设计使用N+/N‑‑/N‑双外延层外延片，利用双扩散工艺制作PN结，钝化层包括由下到上依次设置的二氧化硅和氮化硅；工艺中采用PECVD工艺和双扩散结构制作工艺技术，简化工艺步骤的同时提高了芯片的性能。本发明的稳压二极管制造方法相较于传统工艺流程改动小，因此具有兼容性好、实用性强的特点。
Description
技术领域
本发明属于半导体器件制作领域，涉及稳压二极管生产领域，尤其涉及一种稳压二极管及其制造方法。
背景技术
稳压二极管是一种用于稳定电压的PN结二极管，当加在稳压二极管的反向电压增加到一定数值时，将有大量载流子隧穿PN结的位垒，形成大的反向电流，此时电压基本不变，称为隧道击穿；当反向电压比较高时，在势垒区内将可能产生大量载流子，受强电场作用形成大的反向电流，而电压亦基本不变，为雪崩击穿。因此，反向电压临近击穿电压时，反向电流迅速增加，而反向电压几乎不变。这个近似不变的电压称为齐纳电压(隧道击穿)或雪崩电压(雪崩击穿)。
稳压管的主要参数有稳定电压VZ、稳定电流IZ、动态电阻rZ、稳压管正向压降VF。
(1)稳定电压VZ就是PN结的击穿电压，它随工作电流和温度的不同而略有变化。对于同一型号的稳压管来说，稳压值有一定的离散性，离散越小越好。
(2)稳定电流IZIZ稳压管工作时的参考电流值。它通常有一定的范围，即Izmin——Izmax。
(3)动态电阻rZ:它是稳压管两端电压变化与电流变化的比值，即这个数值随工作电流的不同而改变。通常工作电流越大，动态电阻越小，稳压性能越好，在参数测试中，要求小电流测试的动态电阻为ZZK,要求稍大电流测试的动态电阻为ZZT,相同测试条件下，越小越好。
(4)稳压管正向压降VF,在同样测试条件下，越小越好。
稳压二极管的应用领域广泛，比如浪涌保护电路、电压箝位电路、串联型稳压电路中都用到稳压二极管。
现有的稳压二极管采用保护环结构结构复杂，设计原理是保护环先进行扩散，其源的浓度低于稳压二极管正电极区的杂质浓度，其击穿电压高于稳压二极管的稳压值，这样二极管两端的反向电压逐渐加大时，体内稳压二极管正电极区底部首先击穿，由于保护环电压高于稳压二极管正电极区电压，氧化层中表面态对保护环PN结伏安特性的影响不表现在整体二极管的伏安特性中，从而能够形成电参数符合要求的稳压管。
发明内容
有鉴于此，本发明提出一种新型稳压二极管及其制造方法，稳压二极管电参数性能更佳，制造方法工艺简单且成品率更高。
为了达到上述技术目的，本发明所采用的具体技术方案为：
一种稳压二极管，包括：
依次接触设置的背面电极层、衬底N+、外延层N--和外延层N-；
正电极区P+，嵌在所述外延层N-的上表面；
保护扩散环P++，包裹在所述正电极区P+的侧面，穿过所述外压层N-延伸至所述外延层N--；
钝化层，设置在所述外延层N-的上表面，同时接触所述外延层N-、保护扩散环P++及正电极区P+；
银台电极，一部分嵌在所述钝化层中并接触所述正电极区P+的上表面，另一部分接触所述钝化层的上表面。
进一步的，所述正电极区P+的上表面、保护扩散环P++的上表面和外延层N-的上表面处于同一平面。
进一步的，所述保护扩散环P++的上表面仅与所述钝化层接触。
进一步的，所述钝化层包括叠加的二氧化硅层和氮化硅层；其中,二氧化硅层接触所述外延层N-、保护扩散环P++及正电极区P+。
进一步的，所述衬底N+、外延层N--、外延层N-、保护扩散环P++和钝化层同轴设置。
进一步的，本发明还提出一种上述稳压二极管的制造方法，所述保护扩散环P++和所述正电极区P+分别通过两次扩散技术形成。
进一步的，所述制造方法具体包括以下步骤：
1)通过氧化工艺加工形成依次接触设置的背面电极层、衬底N+、外延层N--、外延层N-和一次二氧化硅层；
2)通过光刻工艺在所述二氧化硅层上进行刻蚀，形成多个到达所述外延层N-的保护环扩散窗口；
3)通过各所述保护环扩散窗口注入硼，扩散后形成多个垂直穿过所述外延层N-并延伸至外延层N--中的保护扩散环P++；
4)通过氧化工艺在各所述一次二氧化硅层的基础上加工形成可填埋各所述保护环扩散窗口的二次二氧化硅层；
5)通过光刻技术在所述二次二氧化硅层上进行刻蚀，形成多个正电极区表面窗口；所述正电极区表面窗口为处于所述保护扩散环P++内的外延层N-的上表面；
6)在各所述正电极区表面窗口注入硼，预扩散后形成多个稳压结正电极区预扩散区；
7)待各所述稳压结正电极区预扩散区稳压结硼扩散后形成多个正电极区P+；
8)通过PECVD工艺在所述二次二氧化硅层以及正电极区P+形成的表面上加工生成钝化层；
9)通过光刻工艺在所述钝化层上刻蚀形成多个到达所述正电极区P+的银台电极接触窗口；
10)在所述钝化层以及各银台电极接触窗口形成的表面上设置多个银台电极；
11)对所述衬底N+进行减薄处理；
12)在所述衬底N+的减薄面上敷料后，进行背面蒸发形成背面银电极；
13)划片切分形成管芯结构，每个管芯结构包括一组同轴的保护扩散环P++、正电极区P+和一个银台电极。
进一步的，所述步骤10)中银台电极的设置方法具体包括以下步骤：
10.1)在所述钝化层以及正电极区P+形成的表面上敷料后，进行正面蒸发形成一次银台电极基底；
10.2)用高粘度光刻胶对所述一次银台电极基底进行光刻形成二次银台电极基底，使钝化层的部分上表面暴露；
10.3)对所述二次银台电极基底进行电镀，形成银台电极。
进一步的，所述步骤1)前还包括清洗步骤，用于清洗制造所述稳压二极管的硅片。
进一步的，所述步骤13)后还包括性能检测步骤，用于检测所述稳压二极管的工作性能。
采用上述技术方案，本发明能够带来的有益效果如下：
本发明稳压二极管采用双外延层结构双扩散制作工艺技术，提高了稳压二极管的性能，特别在高电压稳压值二极管芯片，本发明稳压二极管的主要参数指标及离散性都好于传统结构制作的稳压管，产品性能稳定、参数特性优良。
本发明的稳压二极管制造方法相较于传统工艺流程改动小，因此具有兼容性好、实用性强的特点。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明具体实施方式中稳压二极管的结构示意图；
图2为现有技术的稳压二极管结构示意图；
图3为本发明具体实施方式中稳压二极管的PN结空间耗尽区的结构示意图；
图4为击穿电压与浓度的关系图(锗、硅、砷化镓及磷化镓中单边突变结构的雪崩击穿电压与杂质浓度的关系图)；
图5为杂质浓度最大势垒区关系图(单边突变结击穿电压VE、击穿电压下的势垒宽度δmax和最大电场强度E max与杂质浓度N的关系图)；
图6为本发明具体实施方式中稳压二极管制造方法中步骤1的结果图；
图7为本发明具体实施方式中稳压二极管制造方法中步骤2的结果图；
图8为本发明具体实施方式中稳压二极管制造方法中步骤3的结果图；
图9为本发明具体实施方式中稳压二极管制造方法中步骤4的结果图；
图10为本发明具体实施方式中稳压二极管制造方法中步骤5的结果图；
图11为本发明具体实施方式中稳压二极管制造方法中步骤7的结果图；
图12为本发明具体实施方式中稳压二极管制造方法中步骤8的结果图；
图13为本发明具体实施方式中稳压二极管制造方法中步骤9的结果图；
图14为本发明具体实施方式中稳压二极管制造方法中步骤10.1的结果图；
图15为本发明具体实施方式中稳压二极管制造方法中步骤10.2的结果图；
图16为本发明具体实施方式中稳压二极管制造方法中步骤10.3的结果图；
图17为本发明具体实施方式中稳压二极管制造方法中步骤12的结果图。
具体实施方式
下面结合附图对本公开实施例进行详细描述。
以下通过特定的具体实例说明本公开的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本公开的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本公开的基本构想，图式中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践所述方面。
如图2所示，现有的稳压二极管采用保护环结构结构复杂，设计原理是保护环先进行扩散，其源的浓度低于稳压二极管正电极区的杂质浓度，其击穿电压高于稳压二极管的稳压值，这样二极管两端的反向电压逐渐加大时，体内稳压二极管正电极区底部首先击穿，由于保护环电压高于稳压二极管正电极区电压，氧化层中表面态对保护环PN结伏安特性的影响不表现在整体二极管的伏安特性中，从而能够形成电参数符合要求的稳压管。
在本发明的一个实施例中，提出一种一种稳压二极管，包括：
依次接触设置的背面电极层、衬底N+、外延层N--和外延层N-；
正电极区P+，嵌在外延层N-的上表面；
保护扩散环P++，包裹在正电极区P+的侧面，穿过外压层N-延伸至外延层N--；
钝化层，设置在外延层N-的上表面，同时接触外延层N-、保护扩散环P++及正电极区P+；
银台电极，一部分嵌在钝化层中并接触正电极区P+的上表面，另一部分接触钝化层的上表面。
在本实施例中，正电极区P+的上表面、保护扩散环P++的上表面和外延层N-的上表面处于同一平面。
在本实施例中，保护扩散环P++的上表面仅与钝化层接触。
在本实施例中，钝化层包括叠加的二氧化硅层和氮化硅层；其中,二氧化硅层接触外延层N-、保护扩散环P++及正电极区P+。氮化硅层厚度为0.3微米，二氧化硅层厚度为0.1微米。
在本实施例中，衬底N+、外延层N--、外延层N-、保护扩散环P++和钝化层同轴设置。
在本实施例中，选定需做稳压管的电压值为24V稳压管,如图4所示，对应浓度约为5×1016cm-3。
在本实施例中，衬底N+层浓度为1×1020cm-3。
外延层N-的电压值设计为24V，查图4所示的雪崩电压-浓度关系，得出外延层N-浓度设计为5×1016cm-3，查图5可知，设计厚度采用3微米，正电极区P+设计深度大于3微米。
外延层N--的设计电压值为36V,查图5的雪崩电压-浓度关系，得出外延层N--设计浓度为2×1016cm-3,查图5可知，厚度约为3微米，给出氧化扩散的工艺余量为2.5微米，因此外延层N--的设计厚度为5.5微米。
此设计可实现高浓度的体内PN结率先击穿，就能实现稳压管的特性，实现并超越保护环的效果，空间耗尽区构图如图3所示，空间耗尽区越宽，电压越高，这样虽然有表面态的影响，但表面耗尽层的宽度仍大于体内，表面态对稳压结正电极区底部不构成影响，二极管的稳压结正电极区体内底部首先击穿，实现了稳压管的制作技术，同时本实施例的稳压二极管具有动态微分电阻(ZZT/ZZK)小，漏电小，VZ一致性好等特点。
在本发明的一个实施例中，本发明还提出一种上述稳压二极管的制造方法，保护扩散环P++和正电极区P+分别通过两次扩散技术形成。
在本实施例中，次用传统的制造方法具体包括以下步骤：
1)通过氧化工艺加工形成依次接触设置的背面电极层、衬底N+、外延层N--、外延层N-和一次二氧化硅层；结果如图6所示。
2)通过光刻工艺在二氧化硅层上进行刻蚀，形成多个到达外延层N-的保护环扩散窗口；结果如图7所示。
3)通过各保护环扩散窗口注入硼，扩散后形成多个垂直穿过外延层N-并延伸至外延层N--中的保护扩散环P++；结果如图8所示。
4)通过氧化工艺在各一次二氧化硅层的基础上加工形成可填埋各保护环扩散窗口的二次二氧化硅层；结果如图9所示。
5)通过光刻技术在二次二氧化硅层上进行刻蚀，形成多个正电极区表面窗口；正电极区表面窗口为处于保护扩散环P++内的外延层N-的上表面；结果如图10所示。
6)在各正电极区表面窗口注入硼，预扩散后形成多个稳压结正电极区预扩散区；
7)待各稳压结正电极区预扩散区稳压结硼扩散后形成多个正电极区P+；结果如图11所示。
8)通过PECVD工艺在二次二氧化硅层以及正电极区P+形成的表面上加工生成钝化层；结果如图12所示。
9)通过光刻工艺在钝化层上刻蚀形成多个到达正电极区P+的银台电极接触窗口；结果如图13所示。
10)在钝化层以及各银台电极接触窗口形成的表面上设置多个银台电极；
11)对衬底N+进行减薄处理；
12)在衬底N+的减薄面上敷料后，进行背面蒸发形成背面银电极；结果如图17所示。
13)划片切分形成管芯结构，每个管芯结构包括一组同轴的保护扩散环P++、正电极区P+和一个银台电极。
进一步的，步骤10)中银台电极的设置方法具体包括以下步骤：
10.1)在钝化层以及正电极区P+形成的表面上敷料后，进行正面蒸发形成一次银台电极基底；结果如图14所示。
10.2)用高粘度光刻胶对一次银台电极基底进行光刻形成二次银台电极基底，使钝化层的部分上表面暴露；结果如图15所示。
10.3)对二次银台电极基底进行电镀，形成银台电极。结果如图16所示。
在一个实施例中，步骤1)前还包括清洗步骤，用于清洗制造稳压二极管的硅片，去除硅片表面可能存在的微量化学沾污物，保持硅片洁净。
在一个实施例中，步骤13)后还包括性能检测步骤，用于检测稳压二极管的工作性能。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种稳压二极管，其特征在于，包括：
依次接触设置的背面电极层、衬底N+、外延层N--和外延层N-；
正电极区P+，嵌在所述外延层N-的上表面；
保护扩散环P++，包裹在所述正电极区P+的侧面，穿过所述外压层N-延伸至所述外延层N--；
钝化层，设置在所述外延层N-的上表面，同时接触所述外延层N-、保护扩散环P++及正电极区P+；
银台电极，一部分嵌在所述钝化层中并接触所述正电极区P+的上表面，另一部分接触所述钝化层的上表面。
2.根据权利要求1所述的稳压二极管，其特征在于：所述正电极区P+的上表面、保护扩散环P++的上表面和外延层N-的上表面处于同一平面。
3.根据权利要求1所述的稳压二极管，其特征在于：所述保护扩散环P++的上表面仅与所述钝化层接触。
4.根据权利要求1所述的稳压二极管，其特征在于：所述钝化层包括叠加的二氧化硅层和氮化硅层；其中,二氧化硅层接触所述外延层N-、保护扩散环P++及正电极区P+。
5.根据权利要求1所述的稳压二极管，其特征在于：所述衬底N+、外延层N--、外延层N-、保护扩散环P++和钝化层同轴设置。
6.根据权利要求1～5之任一项所述的稳压二极管的制造方法，其特征在于：所述保护扩散环P++和所述正电极区P+分别通过两次扩散技术形成。
7.根据权利要求6所述的稳压二极管制造方法，其特征在于，所述制造方法具体包括以下步骤：
1)通过氧化工艺加工形成依次接触设置的背面电极层、衬底N+、外延层N--、外延层N-和一次二氧化硅层；
2)通过光刻工艺在所述二氧化硅层上进行刻蚀，形成多个到达所述外延层N-的保护环扩散窗口；
3)通过各所述保护环扩散窗口注入硼，扩散后形成多个垂直穿过所述外延层N-并延伸至外延层N--中的保护扩散环P++；
4)通过氧化工艺在各所述一次二氧化硅层的基础上加工形成可填埋各所述保护环扩散窗口的二次二氧化硅层；
5)通过光刻技术在所述二次二氧化硅层上进行刻蚀，形成多个正电极区表面窗口；所述正电极区表面窗口为处于所述保护扩散环P++内的外延层N-的上表面；
6)在各所述正电极区表面窗口注入硼，预扩散后形成多个稳压结正电极区预扩散区；
7)待各所述稳压结正电极区预扩散区稳压结硼扩散后形成多个正电极区P+；
8)通过PECVD工艺在所述二次二氧化硅层以及正电极区P+形成的表面上加工生成钝化层；
9)通过光刻工艺在所述钝化层上刻蚀形成多个到达所述正电极区P+的银台电极接触窗口；
10)在所述钝化层以及各银台电极接触窗口形成的表面上设置多个银台电极；
11)对所述衬底N+进行减薄处理；
12)在所述衬底N+的减薄面上敷料后，进行背面蒸发形成背面银电极；
13)划片切分形成管芯结构，每个管芯结构包括一组同轴的保护扩散环P++、正电极区P+和一个银台电极。
8.根据权利要求7所述的稳压二极管制造方法，其特征在于，所述步骤10)中银台电极的设置方法具体包括以下步骤：
10.1)在所述钝化层以及正电极区P+形成的表面上敷料后，进行正面蒸发形成一次银台电极基底；
10.2)用高粘度光刻胶对所述一次银台电极基底进行光刻形成二次银台电极基底，使钝化层的部分上表面暴露；
10.3)对所述二次银台电极基底进行电镀，形成银台电极。
9.根据权利要求7所述的稳压二极管制造方法，其特征在于，所述步骤1)前还包括清洗步骤，用于清洗制造所述稳压二极管的硅片。
10.根据权利要求7所述的稳压二极管制造方法，其特征在于，所述步骤13)后还包括性能检测步骤，用于检测所述稳压二极管的工作性能。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011304995.2A CN112366231A (zh) | 2020-11-20 | 2020-11-20 | 一种稳压二极管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011304995.2A CN112366231A (zh) | 2020-11-20 | 2020-11-20 | 一种稳压二极管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112366231A true CN112366231A (zh) | 2021-02-12 |
Family
ID=74532806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011304995.2A Pending CN112366231A (zh) | 2020-11-20 | 2020-11-20 | 一种稳压二极管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112366231A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006339275A (ja) * | 2005-05-31 | 2006-12-14 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| CN202189794U (zh) * | 2011-08-02 | 2012-04-11 | 山东沂光电子股份有限公司 | 稳压二极管 |
| CN104659110A (zh) * | 2014-12-22 | 2015-05-27 | 天津天物金佰微电子有限公司 | 稳压二极管及其加工工艺 |
| CN108028284A (zh) * | 2015-09-25 | 2018-05-11 | 三菱电机株式会社 | 半导体装置 |
| CN109638083A (zh) * | 2018-12-29 | 2019-04-16 | 捷捷半导体有限公司 | 一种快恢复二极管及其制备方法 |
| CN111755529A (zh) * | 2019-03-29 | 2020-10-09 | 焕珏（上海）集成电路有限公司 | 一种双向对称tvs二极管及其制造方法 |
-
2020
- 2020-11-20 CN CN202011304995.2A patent/CN112366231A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006339275A (ja) * | 2005-05-31 | 2006-12-14 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| CN202189794U (zh) * | 2011-08-02 | 2012-04-11 | 山东沂光电子股份有限公司 | 稳压二极管 |
| CN104659110A (zh) * | 2014-12-22 | 2015-05-27 | 天津天物金佰微电子有限公司 | 稳压二极管及其加工工艺 |
| CN108028284A (zh) * | 2015-09-25 | 2018-05-11 | 三菱电机株式会社 | 半导体装置 |
| CN109638083A (zh) * | 2018-12-29 | 2019-04-16 | 捷捷半导体有限公司 | 一种快恢复二极管及其制备方法 |
| CN111755529A (zh) * | 2019-03-29 | 2020-10-09 | 焕珏（上海）集成电路有限公司 | 一种双向对称tvs二极管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5101244A (en) | Semiconductor schottky device with pn regions | |
| TWI437690B (zh) | 半導體裝置 | |
| US20050082640A1 (en) | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices | |
| US8368167B1 (en) | Schottky diode with extended forward current capability | |
| US5166760A (en) | Semiconductor Schottky barrier device with pn junctions | |
| KR20120125401A (ko) | 전력용 반도체 장치, 파워 모듈 및 전력용 반도체 장치의 제조 방법 | |
| CN107534042A (zh) | 半导体装置 | |
| US5278443A (en) | Composite semiconductor device with Schottky and pn junctions | |
| CN109585529A (zh) | 半导体装置及其制造方法 | |
| CN110518063B (zh) | 集成esd保护的沟槽mosfet及制造方法 | |
| CN101599508B (zh) | 半导体装置 | |
| JPH01205564A (ja) | 光半導体装置およびその製造方法 | |
| JPH04283968A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| CN108155225B (zh) | 恒流器件及其制造方法 | |
| CN102569292B (zh) | 具有可调节设计窗口的esd保护器件 | |
| JP2005101551A (ja) | 半導体装置とその製造方法およびその半導体装置を用いた双方向スイッチ素子 | |
| US20200258991A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US11855229B2 (en) | Semiconductor structure and method for manufacturing the same | |
| US6597052B2 (en) | Punch-through diode having an inverted structure | |
| JP4416288B2 (ja) | 逆導通サイリスタ | |
| KR20240038611A (ko) | 양방향 비대칭 과도 전압 억제기 디바이스 | |
| CN112366231A (zh) | 一种稳压二极管及其制造方法 | |
| CN111247639A (zh) | 半导体装置 | |
| JPH0846221A (ja) | 半導体装置及びその製造方法 | |
| JP2934606B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210212 |
|
| WD01 | Invention patent application deemed withdrawn after publication |