CN108962971B - 一种半导体结构及其形成方法 - Google Patents
一种半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN108962971B CN108962971B CN201710355204.0A CN201710355204A CN108962971B CN 108962971 B CN108962971 B CN 108962971B CN 201710355204 A CN201710355204 A CN 201710355204A CN 108962971 B CN108962971 B CN 108962971B
- Authority
- CN
- China
- Prior art keywords
- forming
- layer
- opening
- isolation layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 109
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000002955 isolation Methods 0.000 claims abstract description 136
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 238000005530 etching Methods 0.000 claims abstract description 58
- 238000011049 filling Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 211
- 230000008569 process Effects 0.000 claims description 77
- 239000007789 gas Substances 0.000 claims description 38
- 238000001312 dry etching Methods 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 24
- 238000000059 patterning Methods 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 239000011241 protective layer Substances 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 230000001681 protective effect Effects 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000012495 reaction gas Substances 0.000 claims description 8
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 3
- 229920000620 organic polymer Polymers 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 238000005498 polishing Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- KVBCYCWRDBDGBG-UHFFFAOYSA-N azane;dihydrofluoride Chemical compound [NH4+].F.[F-] KVBCYCWRDBDGBG-UHFFFAOYSA-N 0.000 description 3
- 239000006227 byproduct Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000012530 fluid Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910004074 SiF6 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000276 deep-ultraviolet lithography Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- -1 hexa-fluorine silicon ammonia Chemical compound 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种半导体结构及其形成方法，其中，形成方法包括：提供衬底，在所述衬底上形成第一隔离层；在所述第一隔离层内形成第一开口；以所述第一隔离层为刻蚀掩膜，刻蚀所述衬底，形成第二开口；在所述第二开口内填充第二隔离层。所述形成方法采用第一隔离层作为第一开口和第二开口的刻蚀掩膜，避免了刻蚀导致的侧壁损伤，增强了所述第二开口的隔离效果，进而提高半导体器件的性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着集成电路高密度的发展趋势，构成电路的器件更紧密地放置在芯片中以适应芯片的可用空间。相应地，半导体衬底单位面积上有源器件的密度不断增加，因此器件之间的有效绝缘隔离变得更加重要。特别是针对高压元件而言，为了隔绝位于低浓度深阱区或是低浓度多晶硅层中的高压元件，必须使用深沟槽(deep trench)来达到所需要的隔绝程度。
沟槽隔离结构在现今的半导体技术中得到较为广泛的应用，其主要用于高功率的集成BCD电路或者智能功率技术，其中良好的沟槽隔离可以使得各种高低压器件例如模拟、数字、高压等集成在一起，而不会引起EMI(电磁干扰)的现象。
然而，随着半导体器件的密度提高，器件的特征尺寸(CD)变得越来越小，利用光刻工艺形成的开口尺寸受到设计规则、深紫外线光刻技术、光刻胶边缘形态等的限制，只能形成开口尺寸较大的光刻胶层，使得最终形成沟槽的开口尺寸更大，不利于提高器件集成度，所形成的半导体器件的性能变差，可靠性下降。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，所形成的半导体器件的开口尺寸小于光刻胶的开口尺寸，有利于提高器件集成度。
为解决上述问题，本发明提供一种半导体结构及其形成方法，其中，形成方法包括：提供衬底，所述衬底包括相邻的第一区域和第二区域，且所述衬底的第一区域上具有第一鳍部；在所述衬底上形成平坦化的第一隔离层，且所述第一隔离层覆盖所述第一鳍部的侧壁；在所述第二区域的第一隔离层内形成第一开口，且所述第一开口暴露出衬底；以所述第一隔离层为掩膜，刻蚀所述衬底，在所述衬底内形成第二开口；在所述第一开口和第二开口内形成第二隔离层；在形成所述第二隔离层之后，对第一隔离层和第二隔离层进行回刻蚀。
可选的，所述第一开口具有垂直于所述第一鳍部的延伸方向上的第一开口宽度，所述第二开口具有垂直于所述第一鳍部的延伸方向的第二开口宽度；所述第二开口宽度小于或者等于第一开口宽度。
可选的，所述第一隔离层的形成步骤包括：在所述衬底上形成第一隔离膜，且所述第一隔离膜覆盖所述第一鳍部的顶部表面；对第一隔离膜进行平坦化，形成所述第一隔离层。
可选的，所述第一隔离层的材料包括氧化硅或氮氧化硅。
可选的，所述衬底的第二区域上还具有第二鳍部；形成所述第一开口的步骤包括：在所述第二区域的第一隔离层上形成图形化层；以所述图形化层为掩膜，对所述第一隔离层和所述第二鳍部进行刻蚀，暴露出第二区域的衬底，形成第一开口。
可选的，对所述第一隔离层和所述第二鳍部的刻蚀工艺为干法刻蚀工艺，所述干法刻蚀工艺为各向异性的干法刻蚀工艺。
可选的，所述干法刻蚀的反应气体包括N2、CHF3、CF4和SO2，所述N2的气体流量范围为50cssm～300sccm，所述CHF3的气体流量范围为20sccm～500sccm，所述CF4的气体流量范围为10sccm～300sccm，所述SO2的气体流量范围为10sccm～200sccm。
可选的，在所述第一隔离层内形成的第一开口的侧壁形成保护层。
可选的，所述保护层的形成步骤包括：在所述第一隔离层上和第一开口的侧壁以及底部形成保护膜；对所述保护膜进行回刻蚀，暴露出所述第一隔离层的顶部表面和第一开口的底部。
可选的，所述保护层的材料包括氮化硅、碳氮化硅或氮氧化硅。
可选的，对所述保护膜的回刻蚀的工艺为各向异性的干法刻蚀工艺；所述干法刻蚀的反应气体包括N2、CHF3和O2，所述N2的气体流量范围为50cssm～300sccm，所述CHF3的气体流量范围为5sccm～100sccm，所述O2的气体流量范围为10sccm～200sccm。
可选的，在所述第一开口和第二开口内形成第二隔离层的步骤包括：在所述第一隔离层表面形成填充所述第二开口的第二隔离膜；对第二隔离膜进行平坦化，直至暴露出第一隔离层的顶部表面。
可选的，所述第二隔离层的材料包括氧化硅或氮氧化硅。
可选的，所述第一鳍部包括位于所述第一鳍部顶部上的掩膜结构。
可选的，所述掩膜结构包括第一缓冲层和硬掩膜层，所述硬掩膜层位于所述第一缓冲层上。
可选的，所述衬底上有第二缓冲层，且所述第二缓冲层覆盖所述第一鳍部的侧壁表面，暴露出所述第一鳍部的掩膜结构。
可选的，所述第一鳍部的形成步骤包括：在所述衬底上形成第一缓冲膜；在所述第一缓冲膜上形成硬掩膜膜；在所述硬掩膜膜上形成初始图形化层，以所述初始图形化层为掩膜，对所述硬掩膜膜、第一缓冲膜和衬底进行刻蚀，形成相邻的第一区域和第二区域，且第一区域具有第一鳍部。
可选的，所述第一缓冲层和所述第二缓冲层的材料包括氧化硅；所述硬掩膜层的材料包括氮化硅。
可选的，刻蚀所述衬底的干法刻蚀的反应气体包括N2、CF4、SF6和O2，所述N2的气体流量范围为6ssm～75cm，所述CF4的气体流量范围为50sccm～175sccm，所述SF6的气体流量范围为5sccm～81sccm，所述O2的气体流量范围为10sccm～200sccm。
本发明还提供一种采用上述任意一项方法形成的半导体结构。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体结构的形成方法中，通过在衬底上形成平坦化的第一隔离层之后再形成第一开口和第二开口。由于在形成第一开口和第二开口的过程中，所述第一隔离层覆盖第一鳍部的侧壁，使所述第一鳍部受到第一隔离层的保护作用。由于第一隔离层的隔离效果较好，能够避免刻蚀工艺对所述第一鳍部造成损伤，从而提高半导体器件的沟道区质量，减少漏电流，提高半导体器件的电学性能和可靠性。
进一步，通过在第一开口的侧壁形成保护层，根据保护层的不同厚度，可以控制第二开口的开口宽度，有利于降低工艺上的对准精度要求，提高器件的集成度。
附图说明
图1至图4是一种半导体结构的形成过程的剖面结构示意图；
图5至图11是本发明实施例的半导体结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，随着半导体器件的密度提高，尺寸缩小，现有技术的沟槽隔离结构容易引起半导体器件的电学性能的降低。
现有技术形成的沟槽的开口尺寸大于利用光刻工艺形成的光刻胶层开口的开口尺寸，且现有技术中以光刻胶层作为刻蚀掩膜层，底部抗反射层作为填充层，由于底部抗反射层与衬底材料在刻蚀过程中的刻蚀选择比小，因此会对底部抗反射层造成侧壁刻蚀，特别是随着半导体器件的尺寸愈小，器件的密集程度提高，从而对相邻器件的损伤影响愈加明显。以下将结合附图进行说明。
图1至图4是一种半导体结构的形成过程的剖面结构示意图。
请参考图1，提供衬底100，所述衬底表面具有鳍部101；在所述衬底上形成底部抗反射层110；在所述底部抗反射层110上形成光刻胶图形化层111，所述光刻胶图形化层111具有初始开口，所述初始开口具有垂直于所述鳍部101的延伸方向的初始开口宽度D1。
请参考图2，以所述光刻胶图形化层111为掩膜，对所述底部抗反射层110和衬底100采用第一刻蚀工艺进行刻蚀，在所述衬底100上形成第一开口121，所述第一开口121具有垂直于所述鳍部101延伸方向的第一开口宽度D2。
请参考图3，在形成所述第一开口121后，去除所述底部抗反射层110(如图2所示)和所述光刻胶层111(如图2所示)。
请参考图4，在去除所述底部抗反射层110(如图2所示)和所述光刻胶层111(如图2所示)之后，在所述衬底上100和第一开口121内形成隔离层120，所述隔离层120覆盖所述鳍部101的部分侧壁。
其中，采用在衬底涂覆底部抗反射层，可以降低曝光光波的反射光，改善曝光过程中的驻波效应带来的分辨率下降的影响。
然而，所述第一刻蚀工艺为干法刻蚀，其刻蚀对象包括所述底部抗反射层110和衬底100。所述第一刻蚀工艺所用刻蚀气体包括CF4、SF6、N2和O2，其中O2的加入可以增加等离子体中氟原子密度，增加衬底的刻蚀速率。当所述底部抗反射层110的材料为有机聚合物时，在O2等离子体轰击作用下，有机聚合物发生裂解反应，将导致对所述底部抗反射层110和衬底100的刻蚀选择比下降，使得所述底部抗反射层110的发生侧向刻蚀，由此使得第一开口宽度D2大于初始开口宽度D1，不利于提高器件集成度。
此外，在形成第一开口121之后，去除所述底部抗反射层110和所述光刻胶层111的工艺为干法去除和湿法去除的组合工艺。在干法去除的过程中会产生有机物或聚合物等副产物，积聚在开口侧壁和底部。采用所述湿法去除用于清除等离子体导致的副产物，以确保衬底表面的洁净度。但随着半导体器件的密度提高，尺寸缩小，由于微负载效应导致的第一开口底部异物积聚的风险增大，极易影响隔离结构的隔离效果，从而降低半导体器件的电学性能和可靠性。
为了解决上述技术问题，本发明提供了一种半导体结构及其形成方法，其中，形成方法包括：在衬底上形成平坦化的第一隔离层，在所述第一隔离层内形成第一开口，所述形成方法采用第一隔离层作为第二开口的刻蚀掩膜，避免了刻蚀导致的第一鳍部的侧壁损伤，增强了隔离结构的隔离效果。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图11是本发明实施例的半导体结构的形成过程的剖面结构示意图。
请参考图5，提供衬底200，所述衬底包括相邻的第一区域210和第二区域220，且所述衬底200的第一区域210上具有第一鳍部211。
本实施例中，所述衬底200的第二区域220上具有第二鳍部221。
在本实施例中，所述第一鳍部211和所述第二鳍部221的形成步骤包括：在半导体衬底上形成第一缓冲膜；在所述第一缓冲膜上形成硬掩膜膜；在所述硬掩膜膜上形成初始图形化层，所述初始化图形层暴露出需要形成第一鳍部211和所述第二鳍部221的对应位置和对应形状；以所述初始图形化层为掩膜，对所述硬掩膜膜、第一缓冲膜和所述半导体衬底进行刻蚀，形成衬底200，所述衬底200具有相邻的第一区域210和第二区域220，且第一区域210上具有第一鳍部211，第二区域220上具有第二鳍部221。
在一实施例中，对所述硬掩膜膜、第一缓冲膜和半导体衬底进行刻蚀后，还形成第三鳍部(未图示)。在形成所述第一鳍部211、第二鳍部221和所述第三鳍部之后，在所述衬底200上形成底部抗反射层，所述底部抗反射层覆盖所述第一鳍部211、第二鳍部221和所述第三鳍部的侧壁和顶部表面；在所述底部抗反射层上形成光刻胶图形化层，以所述光刻胶图形化层为掩膜，刻蚀所述底部抗反射层和第三鳍部，直至暴露出所述衬底200；去除所述底部抗反射层和光刻胶图形化层。
在另一实施例中，在形成底部抗反射层之前，在所述衬底200上形成覆盖所述第一鳍部211、第二鳍部221和所述第三鳍部的初始缓冲膜，所述初始缓冲膜用于避免后续去除所述底部抗反射层时对所述衬底200造成的损伤。具体的，在形成所述第一鳍部211、第二鳍部221和所述第三鳍部之后，在所述衬底200上形成初始缓冲膜，所述初始缓冲膜覆盖所述第一鳍部211、第二鳍部221和所述第三鳍部的侧壁和顶部表面；在所述初始缓冲膜上形成底部抗反射层；在所述底部抗反射层上形成光刻胶图形化层，以所述光刻胶图形化层为掩膜，刻蚀所述底部抗反射层和第三鳍部，直至暴露出所述初始缓冲膜；去除所述底部抗反射层和光刻胶图形化层。
所述半导体衬底的材料可以是单晶硅、多晶硅或者非晶硅，也可以是硅、锗、锗化硅、砷化镓等半导体材料；所述半导体衬底还可以是绝缘体上的硅、锗、锗化硅、砷化镓等半导体材料。在本实施例中，所述半导体衬底为单晶硅衬底。
在本实施例中，所述第一鳍部211和所述第二鳍部221包括位于所述第一鳍部211和所述第二鳍部221顶部上的掩膜结构204。所述掩膜结构204包括第一缓冲层201和硬掩膜层202，且所述硬掩膜层202位于所述第一缓冲层201上。所述掩膜结构204在后续工艺过程中，用于保护所述第一鳍部211和所述第二鳍部221的顶部表面。
所述硬掩膜层202作为后续形成的第一隔离膜和第二隔离膜的研磨停止层，可以利用所述硬掩膜层202与第一隔离膜和第二隔离膜之间的研磨速率差来判断研磨终点。一旦检测到研磨速率发生较大变化时，就表明研磨已经达到所述硬掩膜层202，可以停止研磨，从而有效防止过研磨的发生。
所述硬掩膜层202的结构包括单层结构或多层堆叠结构；其材料为氮化硅、氮氧化硅、非晶碳、氮化硼、氮化钛或其他可作为研磨停止层材料等中的一种或多种组合。
在本实施例中，所述硬掩膜层202的材料包括氮化硅。
所述第一缓冲层201用于避免在所述衬底200上直接生长氮化硅会产生的位错，从而导致应力不匹配而产生膜层缺陷。
所述第一缓冲层201的材料包括氧化硅，厚度为20埃～50埃。
所述硬掩膜膜和所述第一缓冲膜的形成方法包括化学气相沉积工艺、物理气相沉积工艺、热氧化生长和原子层沉积工艺的一种或多种组合。
在本实施例中，所述衬底200上有第二缓冲层205，且所述第二缓冲层205覆盖所述第一鳍部211和所述第二鳍部221的侧壁表面，暴露出所述第一鳍部211和所述第二鳍部221的掩膜结构204。
所述第二缓冲层205用于保护所述衬底200、第一鳍部211侧壁以及第二鳍部221侧壁，在后续刻蚀工艺中用于避免所述衬底200、第一鳍部211以及第二鳍部221受到损伤。所述第二缓冲层205的形成工艺包括化学气相沉积工艺、热氧化工艺和原子层沉积工艺的一种或多种组合。
所述第二缓冲层205的材料包括氧化硅。
请参考图6，在所述衬底200上形成平坦化的第一隔离层206，且所述第一隔离层206覆盖所述第一鳍部211的侧壁。
所述第一隔离层206的形成步骤包括：在所述衬底200上形成第一隔离膜，且所述第一隔离膜覆盖所述第一鳍部211的顶部表面；对第一隔离膜进行平坦化工艺，形成所述第一隔离层206。
在本实施例中，所述第一隔离层206暴露出所述第一鳍部211的顶部表面。
所述第一隔离层206的材料包括氧化硅或氮氧化硅。
在本实施例中，所述第一隔离层206的材料为氧化硅。
所述第一隔离膜的形成工艺为流体化学气相沉积工艺(Flowable ChemicalVaporDeposition，简称FCVD)、等离子体增强化学气相沉积工艺(PECVD)、高深宽比化学气相沉积工艺(HARP)或物理气相沉积工艺中的一种或多种组合。
在另一实施例中，使用正硅酸乙酯(TEOS)和氧气作为前驱物的化学气相沉积技术来形成隔离层。
对所述第一隔离层206进行平坦化，减小了表面起伏并去掉了表面缺陷，在后续进行图形化时降低了表面粗糙度导致的曝光精度的影响。平坦化后的第一隔离层206可以暴露出所述第一鳍部211的顶部表面，也可以覆盖所述第一鳍部211的顶部表面。
在本实施例中，所述化学机械抛光工艺以直至暴露出所述第一鳍部211上的所述掩膜结构204的顶部表面为止。
请参考图7，在所述第二区域220的第一隔离层206内形成第一开口230，且所述第一开口230暴露出所述衬底200。
所述第一开口230具有垂直于所述第一鳍部211的延伸方向的第一开口宽度D3。
通过在所述第一隔离层206内形成第一开口230，所述第一隔离层206覆盖所述第一鳍部211的侧壁，使所述第一鳍部211受到第一隔离层206的保护作用。在后续采用干法刻蚀工艺形成第一开口230的过程中，避免等离子体对所述第一鳍部211造成损伤，从而提高半导体器件的电学性能和可靠性。
形成所述第一开口230的步骤包括：在所述第二区域220的所述第一隔离层206上形成图形化层；以所述图形化层为掩膜，对所述第一隔离层206进行刻蚀，暴露出所述第二区域220的衬底200，形成所述第一开口230。
在本实施例中，所述衬底200的第二区域220上还具有第二鳍部221(如图6所示)，形成所述第一开口230的步骤还包括以所述图形化层为掩膜，去除所述第二鳍部(如图6所示)。
所述图形化层为图形化的光刻胶层，所述图形化层采用涂布工艺和光刻工艺形成。
在另一实施例中，为了缩小所述第一开口宽度D3，所述光刻胶层采用多重图形化掩膜工艺形成。
对所述第一隔离层206和所述第二鳍部221(如图6所示)的刻蚀通常采用含氟的气体，所述刻蚀工艺是反应离子干法刻蚀、离子束刻蚀、等离子干法刻蚀、激光烧蚀中的一种或多种组合。
在本实施例中，对所述第一隔离层206和所述第二鳍部221(如图6所示)的刻蚀工艺为干法刻蚀工艺，所述干法刻蚀工艺为各向异性的干法刻蚀工艺。所述干法刻蚀的反应气体包括N2、CHF3、CF4和SO2，所述N2的气体流量范围为50cssm～300sccm，所述CHF3的气体流量范围为20sccm～500sccm，所述CF4的气体流量范围为10sccm～300sccm，所述SO2的气体流量范围为10sccm～200sccm。
请参考图8，在所述第一开口230的侧壁形成保护层207。
在后续对所述衬底200进行刻蚀形成第二开口的过程中，所述保护层207对第一开口230侧壁的第一隔离层206起刻蚀阻挡的作用，避免了所述第一隔离层206的损伤，增强了所述第一隔离层206的隔离效果。
所述保护层207的形成步骤包括：在所述第一隔离层206上和所述第一开口230的侧壁以及底部形成保护膜；对所述保护膜进行回刻蚀，暴露出所述第一隔离层206的顶部表面和第一开口230的底部。
所述保护层207的材料包括氮化硅、碳氮化硅或氮氧化硅。
在另一实施例中，所述保护层207的形成还可以通过对所述第一隔离层206进行掺杂工艺，在所述第一隔离层206的侧壁形成保护层。
在本实施例中，所述保护层207的材料为氮化硅。
所述保护层207的厚度为15埃～40埃。所述保护层207的厚度过小时，在后续采用干法刻蚀工艺刻蚀衬底的过程中，等离子体容易造成所述保护层207的损伤，所述保护层207无法对所述第一开口230的侧壁形成有效保护，从而导致所述第一开口230侧壁的第一隔离层206被刻蚀，由此降低隔离层的隔离效果，对半导体结构的电学特性产生不利影响；而当所述保护层207的厚度过大时，在后续刻蚀衬底的过程中形成高深宽比的第二开口，导致刻蚀过程中的副产物产积聚在开口侧壁和底部，从而影响隔离效果。
在本实施例中，所述保护层的刻蚀工艺为干法刻蚀工艺，所述干法刻蚀工艺为各向异性的干法刻蚀工艺。所述干法刻蚀的反应气体包括N2、CHF3和O2，所述N2的气体流量范围为50cssm～300sccm，所述CHF3的气体流量范围为5sccm～100sccm，所述O2的气体流量范围为10sccm～200sccm。
请参考图9，以所述第一隔离层206为掩膜，刻蚀所述衬底200，在所述衬底200内形成第二开口240。
所述第二开口240具有垂直于所述第一鳍部211延伸方向的第二开口宽度D4。
在本实施例中，在所述第一隔离层206内形成的第一开口230的侧壁形成保护层207，采用所述第一隔离层206作为所述第二开口240的刻蚀掩膜，在刻蚀所述衬底200的过程中，所述第一隔离层206和所述保护层207在刻蚀过程中几乎不存在损耗，因此根据所述保护层207的不同厚度，可以控制所述第二开口240的第二开口宽度D4，由此形成的所述第二开口宽度D4小于或等于所述第一开口宽度D3。
刻蚀所述衬底200的工艺为湿法刻蚀和干法刻蚀工艺中的一种或两种组合。
在本实施例中，刻蚀所述衬底200的工艺为各向异性的干法刻蚀工艺。所述干法刻蚀的反应气体包括N2、CF4、SF6和O2，所述N2的气体流量范围为6ssm～75cm，所述CF4的气体流量范围为50sccm～175sccm，所述SF6的气体流量范围为5sccm～81sccm，所述O2的气体流量范围为10sccm～200sccm。
请参考图10，在所述第一开口230(如图9所示)和第二开口240(如图9所示)内形成第二隔离层208。
在所述第一开口230和所述第二开口240内填充所述第二隔离层208的步骤包括：在所述第一隔离层206表面形成填充所述第一开口230和所述第二开口240的第二隔离膜；对所述第二隔离膜进行平坦化工艺，直至暴露出所述第一隔离层206的顶部表面。
所述第二隔离膜的形成工艺为流体化学气相沉积工艺(Flowable ChemicalVaporDeposition，简称FCVD)、等离子体增强化学气相沉积工艺(PECVD)、高深宽比化学气相沉积工艺(HARP)或物理气相沉积工艺中的一种或多种组合。
所述第二隔离层208的材料包括氧化硅或氮氧化硅。
所述平坦化工艺为化学机械抛光工艺(CMP)。在本实施例中，在所述化学机械抛光工艺后，暴露出所述第一隔离层206的顶部表面。
请参考图11，在形成所述第二隔离层208之后，对第一隔离层206和第二隔离层208进行回刻蚀。
在本实施例中，所述回刻蚀工艺包括对所述第一隔离层206、所述保护层207和所述第二隔离层208进行回刻蚀，还包括对所述第一鳍部211的掩膜结构204和所述第二缓冲层205进行刻蚀，暴露出所述第一鳍部211的部分侧壁和顶部表面。
所述回刻蚀工艺是湿法刻蚀工艺和干法刻蚀工艺中的一种或两种组合。
在一实施例中，采用稀释的氢氟酸(DHF)对所述第一隔离层206和第二隔离层208进行回刻蚀。
在另一实施例中，采用Siconi工艺回刻蚀述第一隔离层206和第二隔离层208。所述Siconi工艺的工艺气体包括NF3和NH3，且所述Siconi工艺包括远程等离子体刻蚀和原位退火两个步骤：首先将NF3和NH3转变成氟化氨(NH4F)和二氟化氨(NH4F2)的等离子体，所述等离子体与所述第一隔离层206和第二隔离层208反应，形成六氟硅氨((NH4)SiF6)；其次，采用原位退火使得六氟硅氨分解为气态的四氟化硅(SiF4)、氨气(NH3)和氟化氢(HF)并被抽离。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括相邻的第一区域和第二区域，且所述衬底的第一区域上具有第一鳍部；所述衬底上有第二缓冲层，且所述第二缓冲层覆盖所述第一鳍部的侧壁表面，暴露出所述第一鳍部的掩膜结构；
在所述衬底上形成平坦化的第一隔离层，且所述第一隔离层覆盖所述第一鳍部的侧壁；
在所述第二区域的第一隔离层内形成第一开口，且所述第一开口暴露出衬底；
在所述第一隔离层内形成的第一开口的侧壁形成保护层；以所述第一隔离层为掩膜，刻蚀所述衬底，在所述衬底内形成第二开口，根据所述保护层的厚度，控制所述第二开口的宽度，使得所述第二开口的宽度小于所述第一开口的宽度；
在所述第一开口和第二开口内形成第二隔离层；
在形成所述第二隔离层之后，对第一隔离层和第二隔离层进行回刻蚀；
所述保护层的形成步骤包括：在所述第一隔离层上和第一开口的侧壁以及底部形成保护膜；对所述保护膜进行回刻蚀，暴露出所述第一隔离层的顶部表面和第一开口的底部；
所述第一隔离层的材料为有机聚合物；对所述保护膜的回刻蚀的工艺为各向异性的干法刻蚀工艺；所述干法刻蚀的反应气体包括O2。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一隔离层的形成步骤包括：在所述衬底上形成第一隔离膜，且所述第一隔离膜覆盖所述第一鳍部的顶部表面；对第一隔离膜进行平坦化，形成所述第一隔离层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一隔离层的材料包括氧化硅或氮氧化硅。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底的第二区域上还具有第二鳍部；形成所述第一开口的步骤包括：在所述第二区域的第一隔离层上形成图形化层；以所述图形化层为掩膜，对所述第一隔离层和所述第二鳍部进行刻蚀，暴露出第二区域的衬底，形成第一开口。
5.如权利要求4所述的半导体结构形成方法，其特征在于，对所述第一隔离层和所述第二鳍部进行刻蚀的刻蚀工艺为干法刻蚀工艺，对所述第一隔离层和所述第二鳍部的进行刻蚀干法刻蚀工艺为各向异性的干法刻蚀工艺。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，对所述第一隔离层和所述第二鳍部的进行刻蚀的干法刻蚀的反应气体包括N2、CHF3、CF4和SO2，所述N2的气体流量范围为50cssm～300sccm，所述CHF3的气体流量范围为20sccm～500sccm，所述CF4的气体流量范围为10sccm～300sccm，所述SO2的气体流量范围为10sccm～200sccm。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的材料包括氮化硅、碳氮化硅或氮氧化硅。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，对所述保护膜回刻蚀的干法刻蚀的反应气体包括N2、CHF3和O2，所述N2的气体流量范围为50cssm～300sccm，所述CHF3的气体流量范围为5sccm～100sccm，所述O2的气体流量范围为10sccm～200sccm。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述第一开口和第二开口内形成第二隔离层的步骤包括：在所述第一隔离层表面形成填充所述第二开口的第二隔离膜；对第二隔离膜进行平坦化，直至暴露出第一隔离层的顶部表面。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二隔离层的材料包括氧化硅或氮氧化硅。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一鳍部包括位于所述第一鳍部顶部上的掩膜结构。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述掩膜结构包括第一缓冲层和硬掩膜层，所述硬掩膜层位于所述第一缓冲层上。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第一鳍部的形成步骤包括：在所述衬底上形成第一缓冲膜；在所述第一缓冲膜上形成硬掩膜膜；在所述硬掩膜膜上形成初始图形化层，以所述初始图形化层为掩膜，对所述硬掩膜膜、第一缓冲膜和衬底进行刻蚀，形成相邻的第一区域和第二区域，且第一区域具有第一鳍部。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第一缓冲层和所述第二缓冲层的材料包括氧化硅；所述硬掩膜层的材料包括氮化硅。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀所述衬底的干法刻蚀的反应气体包括N2、CF4、SF6和O2，所述N2的气体流量范围为6ssm～75cm，所述CF4的气体流量范围为50sccm～175sccm，所述SF6的气体流量范围为5sccm～81sccm，所述O2的气体流量范围为10sccm～200sccm。
16.一种根据权利要求1至15任意一项方法形成的半导体结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710355204.0A CN108962971B (zh) | 2017-05-19 | 2017-05-19 | 一种半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710355204.0A CN108962971B (zh) | 2017-05-19 | 2017-05-19 | 一种半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108962971A CN108962971A (zh) | 2018-12-07 |
| CN108962971B true CN108962971B (zh) | 2022-01-11 |
Family
ID=64462028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710355204.0A Active CN108962971B (zh) | 2017-05-19 | 2017-05-19 | 一种半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108962971B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112185811B (zh) * | 2019-07-04 | 2023-05-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102099902A (zh) * | 2008-07-21 | 2011-06-15 | 超威半导体公司 | 带有沟道分隔的鳍状半导体设备生产方法 |
| US20140315371A1 (en) * | 2013-04-17 | 2014-10-23 | International Business Machines Corporation | Methods of forming isolation regions for bulk finfet semiconductor devices |
| CN105914206A (zh) * | 2015-02-24 | 2016-08-31 | 三星电子株式会社 | 集成电路器件及其制造方法 |
| CN107346759A (zh) * | 2016-05-06 | 2017-11-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制造方法 |
-
2017
- 2017-05-19 CN CN201710355204.0A patent/CN108962971B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102099902A (zh) * | 2008-07-21 | 2011-06-15 | 超威半导体公司 | 带有沟道分隔的鳍状半导体设备生产方法 |
| US20140315371A1 (en) * | 2013-04-17 | 2014-10-23 | International Business Machines Corporation | Methods of forming isolation regions for bulk finfet semiconductor devices |
| CN105914206A (zh) * | 2015-02-24 | 2016-08-31 | 三星电子株式会社 | 集成电路器件及其制造方法 |
| CN107346759A (zh) * | 2016-05-06 | 2017-11-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108962971A (zh) | 2018-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200052122A1 (en) | Method for manufacturing semiconductor structure | |
| US20070111467A1 (en) | Method for forming trench using hard mask with high selectivity and isolation method for semiconductor device using the same | |
| TWI356446B (en) | Methods to reduce the critical dimension of semico | |
| KR100875180B1 (ko) | 반도체 소자의 제조 방법 | |
| US20020086547A1 (en) | Etch pattern definition using a CVD organic layer as an anti-reflection coating and hardmask | |
| CN107346759B (zh) | 半导体结构及其制造方法 | |
| CN101459115A (zh) | 浅沟槽隔离结构的制造方法 | |
| CN109545790B (zh) | 三维存储器的沟道孔的形成方法 | |
| CN111524795B (zh) | 自对准双重图形化方法及其形成的半导体结构 | |
| CN109285875B (zh) | 鳍式晶体管及其形成方法 | |
| CN104465386A (zh) | 半导体结构的形成方法 | |
| TW202215494A (zh) | 半導體結構的製造方法 | |
| CN109559978B (zh) | 半导体结构及其形成方法 | |
| US10957550B2 (en) | Semiconductor structure and formation method thereof | |
| US6828248B1 (en) | Method of pull back for forming shallow trench isolation | |
| KR20100098843A (ko) | 패턴 형성 방법 | |
| CN110648915B (zh) | 半导体器件及其形成方法 | |
| JP2008218999A (ja) | 半導体装置の製造方法 | |
| CN108962971B (zh) | 一种半导体结构及其形成方法 | |
| CN108807377B (zh) | 半导体器件及其形成方法 | |
| US7989350B2 (en) | Method for fabricating semiconductor device with recess gate | |
| CN108231806B (zh) | 电容及其形成方法、图像传感器电路及其形成方法 | |
| KR20090016841A (ko) | 반도체 소자 제조 방법 | |
| JP2013089801A (ja) | 半導体装置の製造方法 | |
| CN112017948B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |