CN108231806B - 电容及其形成方法、图像传感器电路及其形成方法 - Google Patents

电容及其形成方法、图像传感器电路及其形成方法 Download PDF

Info

Publication number
CN108231806B
CN108231806B CN201611198711.XA CN201611198711A CN108231806B CN 108231806 B CN108231806 B CN 108231806B CN 201611198711 A CN201611198711 A CN 201611198711A CN 108231806 B CN108231806 B CN 108231806B
Authority
CN
China
Prior art keywords
layer
substrate
forming
groove structure
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611198711.XA
Other languages
English (en)
Other versions
CN108231806A (zh
Inventor
梁昕
王冲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201611198711.XA priority Critical patent/CN108231806B/zh
Priority to EP17207544.2A priority patent/EP3340310A1/en
Priority to US15/849,265 priority patent/US10424610B2/en
Publication of CN108231806A publication Critical patent/CN108231806A/zh
Application granted granted Critical
Publication of CN108231806B publication Critical patent/CN108231806B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/07—Dielectric layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种电容及其形成方法、图像传感器电路及其形成方法，其中电容的形成方法包括：提供基底，所述基底包括凹槽区和与凹槽区邻接的体区；在凹槽区基底中形成第一凹槽结构和位于第一凹槽结构上的第二凹槽结构；在第一凹槽结构中形成介质层和位于介质层表面的电极层，所述介质层位于第一凹槽结构的侧部表面和底部表面；形成所述介质层和电极层后，形成填充满所述第二凹槽结构的隔离层。所述方法使电容的电学性能提高。

Description

电容及其形成方法、图像传感器电路及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种电容及其形成方法、图像传感器电路及其形成方法。
背景技术
图像传感器(Image Sensor)是一种将光学信息转化为电学信息的装置。目前，图像传感器主要包括CCD(Charge Coupled Device，电荷耦合元件)图像传感器和CMOS(Complementary Metal-Oxide Semiconductor，金属氧化物半导体)图像传感器。与CCD图像传感器相比，CMOS图像传感器(简称CIS)具有更广泛的应用。
CMOS图像传感器电路包含感光元件、晶体管和电容等结构。
然而，现有技术形成的电容的电学性能较差。
发明内容
本发明解决的问题是提供一种电容及其形成方法、图像传感器电路及其形成方法，以提高电容的电学性能。
为解决上述问题，本发明提供一种电容的形成方法，包括：提供基底，所述基底包括凹槽区和与凹槽区邻接的体区；在凹槽区基底中形成第一凹槽结构和位于第一凹槽结构上的第二凹槽结构；在第一凹槽结构中形成介质层和位于介质层表面的电极层，所述介质层位于第一凹槽结构的侧部表面和底部表面；形成所述介质层和电极层后，形成填充满所述第二凹槽结构的隔离层。
可选的，所述第一凹槽结构仅包括一个第一凹槽；或者，所述第一凹槽结构包括多个第一凹槽、以及一个或者多个第二凹槽，所述第二凹槽沿着平行于基底顶部表面的方向分别贯穿第一凹槽。
可选的，当所述第一凹槽结构仅包括一个第一凹槽时，所述第一凹槽结构和第二凹槽结构的形成方法包括：形成图形化的掩膜层，所述图形化的掩膜层覆盖体区基底且暴露出凹槽区基底；以所述图形化的掩膜层为掩膜，采用各向异性刻蚀工艺刻蚀所述凹槽区基底，形成第一凹槽结构和第二凹槽结构；采用各向异性刻蚀工艺刻蚀所述凹槽区基底后，去除所述图形化的掩膜层。
可选的，当所述第一凹槽结构包括多个第一凹槽、以及一个或者多个第二凹槽时，形成所述第一凹槽结构和第二凹槽结构的方法包括：在所述凹槽区基底中形成初始凹槽结构，初始凹槽结构包括多个第一初始凹槽、以及一个或者多个第二初始凹槽，所述第二初始凹槽沿着平行于基底顶部表面的方向分别贯穿第一初始凹槽；形成所述初始凹槽结构后，在垂直于基底顶部表面的方向上去除部分凹槽区基底，形成所述第一凹槽结构和第二凹槽结构。
可选的，还包括：在形成所述初始凹槽结构之前，在所述基底上形成图形化的掩膜结构，所述图形化的掩膜结构覆盖体区基底且暴露出部分凹槽区基底；以所述图形化的掩膜结构为掩膜刻蚀所述凹槽区基底，形成所述初始凹槽结构。
可选的，所述图形化的掩膜结构包括位于体区基底和部分凹槽区基底上的第一掩膜层和位于第一掩膜层上的第二掩膜层。
可选的，所述第一掩膜层的材料为氮化硅、氧化硅或氮氧化硅；所述第二掩膜层的材料为氮化硅、氧化硅或氮氧化硅，且所述第二掩膜层和材料和第一掩膜层的材料不同。
可选的，还包括：在去除部分凹槽区基底的过程中，去除凹槽区基底上的第一掩膜层和第二掩膜层、以及体区基底上的第二掩膜层；形成所述第一凹槽结构和第二凹槽结构后，体区基底顶部表面具有所述第一掩膜层；形成所述隔离层后，去除所述第一掩膜层。
可选的，形成所述隔离层的方法包括：在所述第二凹槽结构中、以及第一掩膜层上形成初始隔离层；去除第一掩膜层上的初始隔离层，形成隔离层。
可选的，所述隔离层的材料为氧化硅。
可选的，形成所述介质层和电极层的方法包括：在所述第一凹槽结构的底部表面和侧壁表面形成介质层；在所述基底和介质层上形成初始电极层，所述初始电极层位于所述第一凹槽结构和第二凹槽结构中；去除基底上以及第二凹槽结构中的初始电极层，形成电极层。
可选的，所述介质层的材料为氧化硅或氮化硅；所述电极层的材料为多晶硅。
可选的，还包括：形成贯穿所述隔离层的导电插塞，所述导电插塞与所述电极层连接。
本发明还提供一种图像传感器电路的形成方法，包括：形成电容，所述电容采用上述任意一项所述的电容的形成方法形成。
可选的，所述基底包括若干体区，相邻体区之间具有所述凹槽区；所述图像传感器电路的形成方法还包括：在所述体区基底上分别形成体器件，所述隔离层和介质层适于隔离相邻的体器件。
本发明还提供一种电容，包括：基底，所述基底包括凹槽区和与凹槽区邻接的体区；位于凹槽区基底中的第一凹槽结构和第二凹槽结构，第二凹槽结构位于第一凹槽结构上；位于第一凹槽结构中的介质层和电极层，所述介质层位于第一凹槽结构的侧部表面和底部表面，所述电极层位于介质层表面；填充满所述第二凹槽结构的隔离层，所述隔离层位于介质层和电极层上。
可选的，所述隔离层的材料为氧化硅；所述介质层的材料为氧化硅或氮化硅；所述电极层的材料为多晶硅。
可选的，所述隔离层的顶部表面高于体区基底顶部表面。
本发明还提供一种图像传感器电路，包括上述任意一项所述的电容。
可选的，所述基底包括若干体区，相邻体区之间具有所述凹槽区；所述图像传感器电路还包括：体器件，分别位于所述体区基底上，所述隔离层和介质层适于隔离相邻的体器件。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的电容的形成方法中，在凹槽区基底中形成第一凹槽结构和位于第一凹槽结构上的第二凹槽结构。在第一凹槽结构中形成介质层和位于介质层上的电极层，电极层、介质层以及基底构成电容。在第二凹槽结构中形成隔离层后，隔离层位于介质层和电极层上，且隔离层的底部表面低于基底的顶部表面。因此，隔离层能够保护介质层和电极层，且使得电极层在后续工艺中不会受到影响。从而使得电容的电学性能得到提高。
本发明技术方案提供的图像传感器电路的形成方法中，由于包括形成上述电容的方法，因此使得图像传感器的电学性能提高。
本发明技术方案提供的电容中，在凹槽区基底中具有第一凹槽结构和位于第一凹槽结构上的第二凹槽结构。第一凹槽结构中具有介质层和位于介质层上的电极层，电极层、介质层以及基底构成电容。隔离层位于第二凹槽结构中且位于介质层和电极层上，且隔离层的底部表面低于基底的顶部表面。因此，隔离层能够保护介质层和电极层，且使得电极层在后续工艺中不会受到影响。从而使得电容的电学性能得到提高。
本发明技术方案提供的图像传感器电路中，由于包括上述电容，因此使得图像传感器的电学性能提高。
附图说明
图1是图像传感器电路中一种电容的结构示意图；
图2至图9是本发明一实施例中电容形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的图像传感器电路中的电容的电学性能较差。
图1是图像传感器电路中一种电容的结构示意图，电容包括：半导体衬底100，半导体衬底100包括凹槽区和与凹槽区相邻的体区，所述凹槽区半导体衬底100中具有沟槽；介质层101和导电层102，位于沟槽中和部分半导体衬底100上，介质层101位于沟槽侧壁和底部、以及半导体衬底100上，导电层102位于介质层101表面，且填充满沟槽。
所述导电层102、半导体衬底100以及位于二者之间的介质层101构成电容。
上述电容中，导电层102高于体区半导体衬底100表面，且部分导电层102暴露在沟槽外。在进行其它工艺中容易受到刻蚀损耗，导致电容的电学性能降低。
如在半导体衬底上形成栅极结构时，形成栅极结构的步骤包括：在所述凹槽区和体区半导体衬底上形成栅极结构材料层；在所述栅极结构材料层上形成平坦层；在所述平坦层上形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀体区和凹槽区半导体衬底上的栅极结构材料层和平坦层，在所述体区形成栅极结构，并去除凹槽区半导体衬底上的栅极结构材料层；然后去除平坦层和图形化的光刻胶层。
由于导电层高于体区半导体衬底表面，因此凹槽区的栅极结构材料层高于体区的栅极结构材料层。在刻蚀体区和凹槽区半导体衬底上的栅极结构材料层和平坦层的过程中，先暴露出凹槽区半导体衬底上的栅极结构材料层。当去除凹槽区半导体衬底上的栅极结构材料层时，仅刻蚀了体区半导体衬底上部分高度的栅极结构材料层，或者还没有暴露出体区半导体衬底上的栅极结构材料层。当形成栅极结构后，会对导电层造成刻蚀损耗，导致电容的电学性能降低。
在此基础上，本发明提供一种电容的形成方法，包括：提供基底，所述基底包括凹槽区和与凹槽区邻接的体区；在凹槽区基底中形成第一凹槽结构和位于第一凹槽结构上的第二凹槽结构；在第一凹槽结构中形成介质层和位于介质层表面的电极层，所述介质层位于第一凹槽结构的侧部表面和底部表面；形成所述介质层和电极层后，形成填充满所述第二凹槽结构的隔离层。
所述方法中，在凹槽区基底中形成第一凹槽结构和位于第一凹槽结构上的第二凹槽结构。在第一凹槽结构中形成介质层和位于介质层上的电极层，电极层、介质层以及基底构成电容。在第二凹槽结构中形成隔离层后，隔离层位于介质层和电极层上，且隔离层的底部表面低于基底的顶部表面。因此，隔离层能够保护介质层和电极层，且使得电极层在后续工艺中不会受到影响。从而使得电容的电学性能得到提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图9是本发明一实施例中电容形成过程的结构示意图。
参考图2，提供基底200，所述基底200包括凹槽区Ⅰ和与凹槽区Ⅰ邻接的体区Ⅱ。
所述凹槽区Ⅰ用于形成第一凹槽结构和第二沟槽结构。
本实施例中，所述基底200的材料为单晶硅。所述基底的材料还可以是多晶硅或非晶硅。所述基底的材料还可以为锗、锗化硅、砷化镓等半导体材料。
本实施例中，所述基底200表面具有第一方向和与第一方向相交的第二方向。所述第一方向适于定义后续第一凹槽的延伸方向，所述第二方向适于定义后续第二凹槽的延伸方向。
本实施例中，所述第一方向垂直于第二方向。在其它实施例中，所述第一方向和第二方向的夹角为锐角或钝角。
接着，在凹槽区Ⅰ基底200中形成第一凹槽结构和位于第一凹槽结构上的第二凹槽结构。
结合参考图3和图4，图4为在图3基础上朝向图形化的掩膜结构210的俯视图，图3为图4中沿切割线A-A1的剖面图，在所述基底200上形成图形化的掩膜结构210，所述图形化的掩膜结构210覆盖体区Ⅱ基底200且暴露出部分凹槽区Ⅰ基底200。
所述图形化的掩膜结构210中具有掩膜开口结构，所述掩膜开口结构暴露出部分凹槽区Ⅰ基底200。
本实施例中，所述掩膜开口结构在平行于基底200表面方向上分为：多个第一掩膜开口213、以及一个或多个第二掩膜开口214，所述第二掩膜开口214分别贯穿第一掩膜开口213，所述第一掩膜开口213的延伸方向平行于第一方向，所述第二掩膜开口214的延伸方向平行于第二方向。所述掩膜开口结构用于定义后续形成的初始凹槽结构的位置。所述第一掩膜开口213用于定义后续形成的第一初始凹槽，所述第二掩膜开口214用于定义后续形成的第二初始凹槽。相应的，后续形成的第一初始凹槽的数量为多个，后续形成的第二初始凹槽的数量为一个或多个。
在其它实施例中，所述掩膜开口结构在平行于基底表面方向上仅包括一个第一掩膜开口。相应的，后续形成的第一凹槽结构仅包括一个第一凹槽，所述一个第一掩膜开口用于定义后续形成的一个第一凹槽。
本实施例中，所述图形化的掩膜结构210为叠层结构，所述图形化的掩膜结构210包括位于体区Ⅱ基底200和部分凹槽区Ⅰ基底200上的第一掩膜层211和位于第一掩膜层211上的第二掩膜层212。
所述第一掩膜层211的材料为氮化硅、氧化硅或氮氧化硅；所述第二掩膜层212的材料为氮化硅、氧化硅或氮氧化硅。
所述第二掩膜层212的材料和第一掩膜层211的材料不同，且在后续去除第二掩膜层212的过程中，第二掩膜层212相对于第一掩膜层211具有较高的刻蚀选择比。
形成所述掩膜结构210的方法包括：在所述基底200上形成第一初始掩膜层、位于第一初始掩膜层的第二初始掩膜层、以及位于第二初始掩膜层上的第三初始掩膜层；在所述第三初始掩膜层上形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述第三初始掩膜层，使第三初始掩膜层形成第三掩膜层，所述第三掩膜层中具有第三开口；以所述图形化的光刻胶和第三掩膜层为掩膜，刻蚀第三开口底部的第二初始掩膜层和第一初始掩膜层，使第二初始掩膜层形成第二掩膜层212，所述第二掩膜层212中具有第二开口，使第一初始掩膜层形成第一掩膜层211，所述第一掩膜层211中具有第一开口，所述第一开口和第二开口构成掩膜开口结构。
本实施例中，在刻蚀第三开口底部的第二初始掩膜层和第一初始掩膜层的过程中，将第三掩膜层和图形化的光刻胶消耗完。在其它实施例中，若在刻蚀第三开口底部的第二初始掩膜层和第一初始掩膜层后，还具有第三掩膜层和图形化的光刻胶，那么需要将剩余的第三掩膜层和图形化的光刻胶去除。或者，在刻蚀第三开口底部的第二初始掩膜层和第一初始掩膜层后，保留第三掩膜层，后续在去除第二掩膜层的过程中去除第三掩膜层。
本实施例中，第三掩膜层的材料为硅、锗或者锗硅，所述硅、锗或者锗硅为多晶态或非晶态。
所述第三掩膜层的作用包括：所述第三掩膜层的硬度相对于第二初始掩膜层和第一初始掩膜层的硬度较大，使得在以第三掩膜层为掩膜刻蚀第三开口底部的第二初始掩膜层和第一初始掩膜层的过程中，第三掩膜层的刻蚀损耗较小，第三掩膜层的侧壁形貌较好，相应的，使得掩膜开口结构的侧壁形貌较好。
在其它实施例中，所述图形化的掩膜结构为单层结构，所述图形化的掩膜结构的材料为氮化硅、氧化硅、氮氧化硅、硅、锗或锗硅，所述硅、锗或者锗硅为多晶态或非晶态。
需要说明的是，本实施例中，在图形化的掩膜结构和基底200之间还具有界面层，所述界面层的材料为氧化硅，形成所述界面层的工艺为氧化工艺。所述界面层的作用包括：保护基底200，在后续去除第一掩膜层211的过程中，保护基底200不受到刻蚀损伤；当第一掩膜层211的材料为氮化硅时，界面层位于第一掩膜层211和基底之间，界面层作为应力缓冲层。
参考图5，以图形化的掩膜结构210为掩膜，刻蚀掩膜开口结构底部的凹槽区Ⅰ基底200，在凹槽区Ⅰ基底200中形成初始凹槽结构。
所述初始凹槽结构包括多个第一初始凹槽221、以及一个或者多个第二初始凹槽，所述第二初始凹槽沿着平行于基底200顶部表面的方向分别贯穿第一初始凹槽221。
具体的，所述第一初始凹槽221的延伸方向平行于第一方向，所述第二初始凹槽的延伸方向平行于第二方向。
本实施例中，相邻第一初始凹槽的距离为0.1um～0.6um。选择此范围的意义在于：若相邻第一初始凹槽的距离大于0.6um，使得初始凹槽结构中第一初始凹槽221的密度较大，不利于电容集成度的提高；若相邻第一初始凹槽221的距离大于小于0.1um，使得相邻第一初始凹槽221之间的凹槽区Ⅰ基底200过薄，那么在形成第一初始凹槽221的过程中，容易使得相邻第一初始凹槽221之间的凹槽区Ⅰ基底发生断裂而倾倒。
本实施例中，刻蚀所述凹槽区Ⅰ基底200以形成初始凹槽结构的工艺为各向异性干刻工艺，参数包括：采用的气体包括He、HBr、NF3，O2、HeO2、SiF4和Ar，He的流量为10sccm～22sccm，HBr的流量为150sccm～230sccm，NF3的流量为20sccm～40scc，O2的流量为4sccm～30sccm，HeO2的流量为90sccm～100sccm，SiF4的流量为7sccm～10sccm，Ar的流量为100sccm～200sccm，源射频功率为200瓦～1000瓦，偏置射频功率为300瓦～1200瓦，腔室压强为80mtorr～250mtorr。
由于刻蚀所述凹槽区Ⅰ基底200以形成初始凹槽结构的过程中，采用的气体包括NF3。NF3形成的等离子体与基底200发生反应，形成聚合副产物，所述聚合副产物容易附着在初始凹槽结构的侧壁，所述聚合副产物保护初始凹槽结构的侧壁不受到较大的刻蚀损耗。
本实施例中，选用上述参数刻蚀所述凹槽区Ⅰ基底200以形成初始凹槽结构，使得形成的初始凹槽结构的侧壁与基底顶部表面的垂直度较高。
需要说明的是，本实施例中，在刻蚀凹槽区Ⅰ基底200的过程中，也刻蚀了凹槽区Ⅰ的界面层，相应的，初始凹槽结构还贯穿界面层。
需要说明的是，相邻第一掩膜开口213之间、以及相邻第一掩膜开口213和第二掩膜开口214之间的掩膜结构210的面积较小，因此对凹槽区Ⅰ掩膜结构210的刻蚀损耗较大，使得形成初始凹槽结构后，凹槽区Ⅰ掩膜结构210的顶部表面低于体区Ⅱ掩膜结构210的顶部表面。
接着，参考图6，在垂直于基底200顶部表面的方向上去除部分凹槽区基底200，形成第一凹槽结构和第二凹槽结构。
具体的，在垂直于基底200顶部表面的方向上，去除相邻第一初始凹槽221(参考图5)之间、以及第一初始凹槽221和第二初始凹槽之间的部分凹槽区Ⅰ基底200。
所述第二凹槽结构位于第一凹槽结构上。
本实施例中，所述第一凹槽结构包括多个第一凹槽230、以及一个或者多个第二凹槽，所述第二凹槽沿着平行于基底200顶部表面的方向分别贯穿第一凹槽230。所述第一凹槽230的延伸方向平行于第一方向，所述第二凹槽的延伸方向平行于第二方向。
本实施例中，去除相邻第一初始凹槽221之间、以及第一初始凹槽221和第二初始凹槽之间的部分凹槽区Ⅰ基底200后，使得相邻第一凹槽230之间、以及第一凹槽230和第二凹槽之间的凹槽区Ⅰ基底200的顶部表面低于体区Ⅱ基底200的顶部表面。
本实施例中，在去除相邻第一初始凹槽221之间、以及第一初始凹槽221和第二初始凹槽之间的部分凹槽区Ⅰ基底200的过程中，去除凹槽区Ⅰ基底200上的第一掩膜层211和第二掩膜层212、以及体区Ⅱ基底200上的第二掩膜层212。
去除相邻第一初始凹槽221之间、以及第一初始凹槽221和第二初始凹槽之间的部分凹槽区Ⅰ基底200的工艺为刻蚀工艺，如干刻工艺或湿刻工艺。本实施例中，去除相邻第一初始凹槽221之间、以及第一初始凹槽221和第二初始凹槽之间的部分凹槽区Ⅰ基底200的工艺为干刻工艺，参数包括：采用的气体包括：C4F8，CHF3，C4F6，O2、Ar和CO，C4F8的流量为50sccm～100sccm，CHF3的流量为50sccm～200sccm，C4F6的流量为30sccm～80sccm，O2的流量为10sccm～30sccm，Ar的流量为500sccm～1000sccm，CO的流量为300sccm～800sccm，腔室压强为30mtor～70mtor，偏置电压为800瓦～2000瓦。
形成所述第一凹槽结构和第二凹槽结构后，体区Ⅱ基底200顶部表面具有第一掩膜层211。
在其它实施例中，在去除相邻第一初始凹槽之间、以及第一初始凹槽和第二初始凹槽之间的部分凹槽区基底的过程中，去除凹槽区以及体区基底上的掩膜结构。
在其它实施例中，形成初始凹槽结构后，去除凹槽区以及体区基底上的掩膜结构，然后去除相邻第一初始凹槽之间、以及第一初始凹槽和第二初始凹槽之间的部分凹槽区基底。
需要说明的是，当所述第一凹槽结构仅包括一个第一凹槽，所述第一凹槽结构和第二凹槽结构的形成方法包括：形成图形化的掩膜层，所述图形化的掩膜层覆盖体区基底且暴露出凹槽区基底；以所述图形化的掩膜层为掩膜，采用各向异性刻蚀工艺刻蚀所述凹槽区基底，形成第一凹槽结构和位于第一凹槽结构上的第二凹槽结构；采用各向异性刻蚀工艺刻蚀所述凹槽区基底后，去除所述图形化的掩膜层。
接着，参考图7，在第一凹槽结构中形成介质层(未图示)和位于介质层表面的电极层240，所述介质层位于第一凹槽结构的侧部表面和底部表面。
所述介质层的材料为氧化硅或氮化硅；所述电极层240的材料为多晶硅。
形成所述介质层和电极层240的方法包括：在所述第一凹槽结构的底部表面和侧壁表面形成介质层；在所述基底200和介质层上形成初始电极层(未图示)，所述初始电极层位于所述第一凹槽结构和第二凹槽结构中；去除基底200上以及第二凹槽结构中的初始电极层，形成电极层240。
本实施例中，所述介质层还位于第二凹槽结构的侧壁，
形成所述介质层的工艺为氧化工艺。形成初始电极层的工艺为沉积工艺，如高密度等离子体化学气相沉积工艺，高深宽比沉积工艺、等离子体增强型化学气相沉积工艺。去除基底200上以及第二凹槽结构中的初始电极层的工艺为回刻蚀工艺。
在去除基底200上、第三凹槽结构中的初始介质层和初始电极层的过程中，第一掩膜层211能够保护基底200顶部表面不受到刻蚀损耗。
参考图8，形成所述介质层和电极层240后，形成填充满所述第二凹槽结构的隔离层250。
所述隔离层250的材料包括氧化硅。
形成所述隔离层250的方法包括：在所述第二凹槽结构中、以及体区Ⅱ基底上形成初始隔离层，去除体区Ⅱ基底200上的初始隔离层，形成隔离层250。
具体的，本实施例中，在所述第二凹槽结构中、以及第一掩膜层211上形成初始隔离层；去除第一掩膜层211上的初始隔离层，形成隔离层250。
形成所述初始隔离层的工艺为沉积工艺，如等离子体化学气相沉积工艺、低压化学气相沉积工艺或亚大气亚化学气相沉积工艺。去除体区Ⅱ基底200上的初始隔离层的工艺为平坦化工艺，如化学机械研磨工艺。
本实施中，去除体区Ⅱ基底200上的初始隔离层后，暴露出第一掩膜层211。去除体区Ⅱ基底200上的初始隔离层的过程中，第一掩膜层211能够保护基底200顶部表面不受到刻蚀损耗。
本实施例中，所述隔离层250的顶部表面高于体区Ⅱ基底200顶部表面。在其它实施例中，隔离层的顶部表面齐平于体区基底顶部表面。
参考图9，形成所述隔离层250后，去除第一掩膜层211(参考图8)。
去除第一掩膜层211的工艺为干刻工艺或湿刻工艺。本实施例中，在去除第一掩膜层211的过程中，第一掩膜层211相对于隔离层250的刻蚀选择比值为10～20。
本实施例中，还包括：形成贯穿所述隔离层250的导电插塞，所述导电插塞与所述电极层240连接。
所述导电插塞将电极层240的一端与所述电极层240连接，所述导电插塞的另一端与电容上方的互联结构进行电学连接。
本实施例提供的电容的形成方法中，在凹槽区基底中形成第一凹槽结构和位于第一凹槽结构上的第二凹槽结构。在第一凹槽结构中形成介质层和位于介质层上的电极层，电极层、介质层以及基底构成电容。在第二凹槽结构中形成隔离层后，隔离层位于介质层和电极层上，且隔离层的底部表面低于基底的顶部表面。因此，隔离层能够保护介质层和电极层，使得电极层在后续工艺中不会受到影响。从而使得电容的电学性能得到提高。
相应的，本实施例还提供一种图像传感器电路的形成方法，包括：形成电容，所述电容采用上述电容的形成方法形成。
所述基底包括若干体区，相邻体区之间具有所述凹槽区；所述图像传感器电路的形成方法还包括：在所述体区基底上分别形成体器件，所述隔离层和介质层适于隔离相邻的体器件。
本实施例提供的图像传感器电路的形成方法中，由于包括形成上述电容的方法，因此使得图像传感器的电学性能提高。
相应的，本实施例还提供一种采用上述方法形成的电容，请继续参考图9，包括：基底200，所述基底200包括凹槽区Ⅰ和与凹槽区Ⅰ相邻的体区Ⅱ；位于凹槽区Ⅰ基底200中的第一凹槽结构和第二凹槽结构，第二凹槽结构位于第一凹槽结构上；位于第一凹槽结构中的介质层和电极层240，所述介质层位于第一凹槽结构的侧部表面和底部表面，所述电极层240位于介质层表面；填充满所述第二凹槽结构的隔离层250，所述隔离层250位于介质层和电极层240上。
所述隔离层250的材料包括氧化硅。
本实施例中，所述隔离层250的顶部表面高于体区Ⅱ基底200顶部表面。在其它实施例中，隔离层的顶部表面齐平于体区基底顶部表面。
所述介质层的材料为氧化硅或氮化硅；所述电极层的材料为多晶硅。
本发明实施例提供的电容中，在凹槽区基底中具有第一凹槽结构和位于第一凹槽结构上的第二凹槽结构。第一凹槽结构中具有介质层和位于介质层上的电极层，电极层、介质层以及基底构成电容。隔离层位于第二凹槽结构中且位于介质层和电极层上，且隔离层的底部表面低于基底的顶部表面。因此，隔离层能够保护介质层和电极层，且使得电极层在后续工艺中不会受到影响。从而使得电容的电学性能得到提高。
相应的，本实施例还提供一种图像传感器电路，包括上述电容。
在图像传感器电路中，所述基底包括若干体区，相邻体区之间具有所述凹槽区；所述图像传感器电路还包括：体器件，分别位于所述体区基底上，所述隔离层和介质层适于隔离相邻的体器件。
本发明实施例提供的图像传感器电路中，由于包括上述电容，因此使得图像传感器的电学性能提高。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种电容的形成方法，其特征在于，包括：
提供基底，所述基底包括凹槽区和与凹槽区邻接的体区；
在凹槽区基底中形成第一凹槽结构和位于第一凹槽结构上的第二凹槽结构；
在第一凹槽结构中形成介质层和位于介质层表面的电极层，所述介质层位于第一凹槽结构的侧部表面和底部表面；
形成所述介质层和电极层后，形成填充满所述第二凹槽结构的隔离层；
所述第一凹槽结构包括多个第一凹槽、以及一个或者多个第二凹槽，所述第二凹槽沿着平行于基底顶部表面的方向分别贯穿第一凹槽；
形成所述第一凹槽结构和第二凹槽结构的方法包括：在所述凹槽区基底中形成初始凹槽结构，初始凹槽结构包括多个第一初始凹槽、以及一个或者多个第二初始凹槽，所述第二初始凹槽沿着平行于基底顶部表面的方向分别贯穿第一初始凹槽；形成所述初始凹槽结构后，在垂直于基底顶部表面的方向上去除部分凹槽区基底，形成所述第一凹槽结构和第二凹槽结构。
2.根据权利要求1所述的电容的形成方法，其特征在于，还包括：在形成所述初始凹槽结构之前，在所述基底上形成图形化的掩膜结构，所述图形化的掩膜结构覆盖体区基底且暴露出部分凹槽区基底；以所述图形化的掩膜结构为掩膜刻蚀所述凹槽区基底，形成所述初始凹槽结构。
3.根据权利要求2所述的电容的形成方法，其特征在于，所述图形化的掩膜结构包括位于体区基底和部分凹槽区基底上的第一掩膜层和位于第一掩膜层上的第二掩膜层。
4.根据权利要求3所述的电容的形成方法，其特征在于，所述第一掩膜层的材料为氮化硅、氧化硅或氮氧化硅；所述第二掩膜层的材料为氮化硅、氧化硅或氮氧化硅，且所述第二掩膜层和材料和第一掩膜层的材料不同。
5.根据权利要求3所述的电容的形成方法，其特征在于，还包括：在去除部分凹槽区基底的过程中，去除凹槽区基底上的第一掩膜层和第二掩膜层、以及体区基底上的第二掩膜层；形成所述第一凹槽结构和第二凹槽结构后，体区基底顶部表面具有所述第一掩膜层；形成所述隔离层后，去除所述第一掩膜层。
6.根据权利要求5所述的电容的形成方法，其特征在于，形成所述隔离层的方法包括：在所述第二凹槽结构中、以及第一掩膜层上形成初始隔离层；去除第一掩膜层上的初始隔离层，形成隔离层。
7.根据权利要求1所述的电容的形成方法，其特征在于，所述隔离层的材料为氧化硅。
8.根据权利要求1所述的电容的形成方法，其特征在于，形成所述介质层和电极层的方法包括：在所述第一凹槽结构的底部表面和侧壁表面形成介质层；在所述基底和介质层上形成初始电极层，所述初始电极层位于所述第一凹槽结构和第二凹槽结构中；去除基底上以及第二凹槽结构中的初始电极层，形成电极层。
9.根据权利要求1所述的电容的形成方法，其特征在于，所述介质层的材料为氧化硅或氮化硅；所述电极层的材料为多晶硅。
10.根据权利要求1所述的电容的形成方法，其特征在于，还包括：形成贯穿所述隔离层的导电插塞，所述导电插塞与所述电极层连接。
11.一种图像传感器电路的形成方法，其特征在于，包括：形成电容，所述电容采用权利要求1至10任意一项所述的电容的形成方法形成。
12.根据权利要求11所述的图像传感器电路的形成方法，其特征在于，所述基底包括若干体区，相邻体区之间具有所述凹槽区；所述图像传感器电路的形成方法还包括：在所述体区基底上分别形成体器件，所述隔离层和介质层适于隔离相邻的体器件。
CN201611198711.XA 2016-12-22 2016-12-22 电容及其形成方法、图像传感器电路及其形成方法 Active CN108231806B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201611198711.XA CN108231806B (zh) 2016-12-22 2016-12-22 电容及其形成方法、图像传感器电路及其形成方法
EP17207544.2A EP3340310A1 (en) 2016-12-22 2017-12-15 Capacitor, image sensor circuit and fabrication methods thereof
US15/849,265 US10424610B2 (en) 2016-12-22 2017-12-20 Capacitor, image sensor circuit and fabrication methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611198711.XA CN108231806B (zh) 2016-12-22 2016-12-22 电容及其形成方法、图像传感器电路及其形成方法

Publications (2)

Publication Number Publication Date
CN108231806A CN108231806A (zh) 2018-06-29
CN108231806B true CN108231806B (zh) 2020-08-07

Family

ID=60673635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611198711.XA Active CN108231806B (zh) 2016-12-22 2016-12-22 电容及其形成方法、图像传感器电路及其形成方法

Country Status (3)

Country Link
US (1) US10424610B2 (zh)
EP (1) EP3340310A1 (zh)
CN (1) CN108231806B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11276684B2 (en) * 2019-05-31 2022-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed composite capacitor
CN112786536B (zh) * 2021-01-29 2022-07-08 长鑫存储技术有限公司 存储器的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62298132A (ja) * 1986-06-18 1987-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN1794457A (zh) * 2004-12-15 2006-06-28 国际商业机器公司 低成本的深沟槽去耦电容器器件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138338B2 (en) * 2004-03-29 2006-11-21 Nanya Technology Corporation Method and composite hard mask for forming deep trenches in a semiconductor substrate
DE102004043858A1 (de) * 2004-09-10 2006-03-16 Infineon Technologies Ag Verfahren zur Herstellung einer Speicherzelle, einer Speicherzellenanordnung und Speicherzellenanordnung
US7667255B2 (en) * 2007-05-15 2010-02-23 International Business Machines Corporation Deep trench inter-well isolation structure
US8193067B2 (en) * 2009-12-03 2012-06-05 International Business Machines Corporation Integrated circuit and a method using integrated process steps to form deep trench isolation structures and deep trench capacitor structures for the integrated circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62298132A (ja) * 1986-06-18 1987-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN1794457A (zh) * 2004-12-15 2006-06-28 国际商业机器公司 低成本的深沟槽去耦电容器器件及其制造方法

Also Published As

Publication number Publication date
EP3340310A1 (en) 2018-06-27
CN108231806A (zh) 2018-06-29
US10424610B2 (en) 2019-09-24
US20180182791A1 (en) 2018-06-28

Similar Documents

Publication Publication Date Title
TWI283042B (en) Method for fabricating transistor of semiconductor device
US10170362B2 (en) Semiconductor memory device with bit line contact structure and method of forming the same
KR102274762B1 (ko) 반도체 장치의 제조 방법
US20140242792A1 (en) Method for Forming Semiconductor Device
KR20120028509A (ko) 커패시터 형성 방법 및 이를 이용한 반도체 장치 제조 방법
US10658489B2 (en) Semiconductor structure and fabrication method thereof
JP5407340B2 (ja) 配線の形成方法
CN108231806B (zh) 电容及其形成方法、图像传感器电路及其形成方法
CN111900088B (zh) 半导体器件及其形成方法
CN107425018B (zh) 一种半导体器件的制造方法
CN110648915B (zh) 半导体器件及其形成方法
CN108962817B (zh) 半导体结构及其形成方法
JP5013708B2 (ja) 半導体素子の製造方法
CN107799462B (zh) 半导体结构的形成方法
US10192777B2 (en) Method of fabricating STI trench
KR100614655B1 (ko) 반도체 장치의 소자분리막을 형성하는 방법
CN111952357B (zh) 半导体器件及其形成方法
CN113555322A (zh) 存储器的形成方法及存储器
CN108962971B (zh) 一种半导体结构及其形成方法
CN112117192A (zh) 半导体结构的形成方法
CN108281426B (zh) 存储器及其形成方法
CN106486369B (zh) 晶体管及其形成方法
KR100912988B1 (ko) 반도체 소자의 제조 방법
KR100709580B1 (ko) 리세스된 스토리지노드콘택플러그를 갖는반도체메모리장치의 제조 방법
KR20070113861A (ko) 플래쉬 메모리 소자의 소자분리막 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant