CN106571289B - 一种半导体器件及其制备方法、电子装置 - Google Patents

一种半导体器件及其制备方法、电子装置 Download PDF

Info

Publication number
CN106571289B
CN106571289B CN201510670150.8A CN201510670150A CN106571289B CN 106571289 B CN106571289 B CN 106571289B CN 201510670150 A CN201510670150 A CN 201510670150A CN 106571289 B CN106571289 B CN 106571289B
Authority
CN
China
Prior art keywords
material layer
semiconductor device
bottom electrode
resistive
resistance change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510670150.8A
Other languages
English (en)
Other versions
CN106571289A (zh
Inventor
张冬梅
肖莉红
仇圣棻
杨芸
邹陆军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510670150.8A priority Critical patent/CN106571289B/zh
Publication of CN106571289A publication Critical patent/CN106571289A/zh
Application granted granted Critical
Publication of CN106571289B publication Critical patent/CN106571289B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching

Abstract

本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上形成有底部电极；步骤S2：在所述底部电极上沉积阻变材料层并在沉积过程中选用全氟化合物进行原位清洗，以降低所述阻变材料层中氧的含量。通过所述方法可以控制所述阻变材料层中的氧含量以符合所述阻变式存储器(Resistive Random Access Memory，RRAM)的需求，所述方法简单易行，而且能够更好的控制所述阻变材料层中的氧含量，进一步提高阻变式存储器的性能和良率。

Description

一种半导体器件及其制备方法、电子装置
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。
背景技术
在过去的数十年间，半导体集成电路产业经历了快速发展。半导体材料和设计中的技术进步产生了日益更小以及更复杂的电路。因为与加工和制造相关的技术也经历了技术进步，所以这些材料和设计进步成为可能。在半导体发展的过程中，随着可以可靠地做出的最小元件的尺寸的减小，每单位面积上的互连器件的数量在增加。
半导体方面的许多技术进步产生于存储器器件领域。阻变式存储器(ResistiveRandom Access Memory，RRAM)，可显著提高耐久性和数据传输速度的可擦写内存技术。RRAM包括底部电极和顶部电极以及位于两者之间的变阻材料层，其中，根据施加在所述变阻材料层上的电压的不同，变阻材料层在高阻态和低阻态间发生相应变化，从而开启或阻断电流流动通道，并利用这种性质储存各种信息。
其中，所述变阻材料层的性能对于阻变式存储器的性能至关重要，目前所述变阻材料层的制备方法为在衬底中形成底部电极之后通过湿法手段(wettool)对所述元件进行清洗，然后在所述底部电极上沉积变阻材料层，但是通过所述方法制备的变阻材料层中氧含量过高，超出了器件的需求，影响了器件的性能。
因此，需要对上述方法作进一步的改进，以便上述目前所述方法中存在的各种弊端。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有底部电极；
步骤S2：在所述底部电极上沉积阻变材料层并在沉积过程中选用全氟化合物进行原位清洗，以降低所述阻变材料层中氧的含量。
可选地，所述步骤S2包括：
步骤S21：将所述步骤S1中的元件放入沉积腔室内并通入所述全氟化合物，以对所述沉积腔室和所述元件进行清洗；
步骤S22：在所述沉积腔室内沉积所述阻变材料层并进行所述原位清洗。
可选地，所述全氟化合物选用CF4和/或NF3。
可选地，在所述步骤S2中所述全氟化合物的流量为1000-2000sccm。
可选地，在所述步骤S2中所述原位清洗中还包括流量为5000-10000sccm的He以及流量为500-1000sccm的Ar。
可选地，所述阻变材料层选用无定型硅。
可选地，所述方法还进一步包括步骤S3：
在所述阻变材料层上形成顶部电极，以形成阻变式存储器。
可选地，所述方法还进一步包括在所述顶部电极上方以及底部电极下方形成互连结构的步骤。
本发明还提供了一种基于上述的方法制备得到的半导体器件。
本发明还提供了一种电子装置，包括上述的半导体器件。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中在所述半导体衬底上形成底部电极之后将所述器件放入CVD沉积腔室内部，并选用全氟化合物对所述器件以及所述沉积腔室进行清洗，然后在所述沉积腔室内沉积阻变材料层，在沉积所述阻变材料层的同时进行原位清洗，通过所述方法可以控制所述阻变材料层中的氧含量以符合所述阻变式存储器(Resistive Random Access Memory，RRAM)的需求，所述方法简单易行，而且能够更好的控制所述阻变材料层中的氧含量，进一步提高阻变式存储器的性能和良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-1c为本发明一具体地实施中所述半导体器件的制备过程示意图；
图2为本发明一具体地实施中所述半导体器件的制备的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
本发明为了解决现有技术中存在的问题，提供了一种新的半导体器件的制备方法，下面结合附图对本发明所述方法作进一步的说明。其中，图1a-1c为本发明一具体地实施中所述半导体器件的制备过程示意图；图2为本发明一具体地实施中所述半导体器件的制备的工艺流程图。
首先，执行步骤101，提供半导体衬底，在所述半导体衬底上形成有底部电极104。
具体地，如图1a所示，提供半导体衬底(图中未示出)，在该步骤中所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在该实施例中半导体衬底选用硅。
进一步，在该步骤中还可以进一步包含执行离子注入的步骤，以在所述半导体衬底中形成阱，其中注入的离子种类以及注入方法可以为本领域中常用的方法，在此不一一赘述。
在所述半导体衬底上形成有底部电极104，其中所述底部电极104可以包含一种或多种金属。例如，一种或多种金属中的每一种均选自Pt、AlCu、TiN、Au、Ti、Ta、TaN、W、WN、Cu等。
其中所述底部电极的形成方法可以包括以下步骤但是并不据局限于以下步骤：
在所述半导体衬底上形成第二介电层103，其中所述第二介电层103可以是本领域常用的各种介电材料并不局限于某一种，在该实施例中所述第二介电层103选用聚酰胺NDC。
然后图案化所述第二介电层103，以形成开口，露出所述半导体衬底中的互连结构，例如底部金属层102。
然后在所述开口中填充导电材料，例如Pt、AlCu、TiN、Au、Ti、Ta、TaN、W、WN、Cu中的一种，然后进行平坦化，以在和所述第二介电层平齐。
在该实施例中所述底部电极选用TiN。
可选地，所述方法还进一步包括在所述半导体衬底上形成底部金属层102的步骤，其中所述底部金属层的形成方法可以包括但并不局限于以下步骤：
在所述半导体衬底上形成第一介电层101，其中所述第一介电层101可以是本领域常用的各种介电材料并不局限于某一种，如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。
在该实施例中所述第一介电层101选用氧化物。
然后图案化所述第一介电层101，以形成开口，露出所述半导体衬底。
然后在所述开口中填充金属材料，例如Pt、AlCu、TiN、Au、Ti、Ta、TaN、W、WN、Cu中的一种，然后进行平坦化，以在和所述第一介电层平齐。
其中，如图1b所示，所述底部电极104位于所述底部金属层102的上方，并且直接接触，以形成电连接。
执行步骤102，将所述步骤101中得到的元件放入沉积腔室内，并通入所述全氟化合物对所述沉积腔室和所述元件进行清洗。
在该步骤中选用全氟化合物对所述沉积腔室的侧壁以及内部的各种沉积工具进行清洗，以去除所述腔室内的杂质以及含有的氧气等，在该步骤中同时对所述半导体衬底以及所述底部电极进行清洗。
在该步骤中所述全氟化合物选用CF4和/或NF3。
可选地，所述全氟化合物的流量为1000-2000sccm，在该步骤中所述原位清洗中还包括He和Ar，其中两者的流量分别为5000-10000sccm以及500-1000sccm。
执行步骤103，在所述沉积腔室内沉积所述阻变材料层并进行所述原位清洗。
具体地，如图1c所示，在该步骤中所述阻变材料层105选用无定型硅(amorphoussilicon)。
其中，所述沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法中的一种。
在该实施例中选用化学气相沉积(CVD)法沉积所述阻变材料层105。
在所述清洗完的沉积腔室内在所述底部电极的上方沉积所述阻变材料层105，并在沉积的过程中仍然通入全氟化合物以进行原位清洗，以降低所述阻变材料层的氧含量。
其中，CF4、NF3等全氟化合物(Perfluoro compounds)可以发生如下反应：NF3+TIO2＝TiF4+NO，在本发明中所述NF3在清洗过程中也可以发生类似反应，由于无水条件下CF4、NF3与金属氧化物直接反应，转化为无害的固体氟化物，可以降低所述以降低所述阻变材料层的氧含量，满足所述RRAM的要求。
此外，CF4、NF3等全氟化合物(Perfluoro compounds)被广泛用作半导体工业的蚀刻气和清洗气，具有极高的温室效应潜值(GWP)，如CF4的GWP为CO2的6500倍，在大气中的寿命长达50000年。无水条件下CF4、NF3与金属氧化物直接反应，转化为无害的固体氟化物，是消除这类温室气体的一种有效方法。
本发明通过在沉积所述阻变材料层的同时进行原位清洗，通过所述方法可以控制所述阻变材料层中的氧含量以符合所述阻变式存储器(Resistive Random AccessMemory，RRAM)的需求，所述方法简单易行，而且能够更好的控制所述阻变材料层中的氧含量，进一步提高阻变式存储器的性能和良率。
在该步骤中所述全氟化合物的流量为1000-2000sccm，在该步骤中所述原位清洗中还包括He和Ar，其中两者的流量分别为5000-10000sccm以及500-1000sccm。
执行步骤104，在所述阻变材料层上形成顶部电极。具体地，在该步骤中，在所述阻变材料层上形成顶部电极材料层，例如Pt、Al、Cu、TiN、Au、Ti、Ta、TaN、W、WN、Cu中的一种或多种。
在该实施例中所述顶部电极材料层选用依次沉积的金属Al和TiN。，其厚度并不局限于某一数值范围。
然后对所述顶部电极进行图案化，例如蚀刻所述顶部电极材料层和所述阻变材料层，以形成与所述底部电极大小尺寸相同的图案。所述图案化方法并不局限于某一种。
执行步骤105，在所述顶部电极上方形成顶部金属层。
具体地，在该步骤中首先沉积第三介电层，以覆盖所述顶部电极和所述阻变材料层。
其中，所述第三介电层可以是本领域常用的各种介电材料并不局限于某一种，如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。
在该实施例中所述第三介电层选用氧化物。
然后图案化所述第三介电层，以形成开口，露出所述顶部电极。
然后在所述开口中填充金属材料，例如Pt、AlCu、TiN、Au、Ti、Ta、TaN、W、WN、Cu中的一种，然后进行平坦化，以在和所述第三介电层平齐，进而形成所述顶部金属层，以与所述顶部电极形成电连接。
至此，完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中在所述半导体衬底上形成底部电极之后将所述器件放入CVD沉积腔室内部，并选用全氟化合物对所述器件以及所述沉积腔室进行清洗，然后在所述沉积腔室内沉积阻变材料层，在沉积所述阻变材料层的同时进行原位清洗，通过所述方法可以控制所述阻变材料层中的氧含量以符合所述阻变式存储器(Resistive Random Access Memory，RRAM)的需求，所述方法简单易行，而且能够更好的控制所述阻变材料层中的氧含量，进一步提高阻变式存储器的性能和良率。
参照图2，其中示出了本发明制备所述半导体器件的工艺流程图，用于简要示出整个制造工艺的流程，包括以下步骤：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有底部电极；
步骤S2：在所述底部电极上沉积阻变材料层并在沉积过程中选用全氟化合物进行原位清洗，以降低所述阻变材料层中氧的含量。
实施例二
本发明还提供了一种半导体器件，所述半导体器件选用实施例1所述的方法制备。
所述半导体器件包括半导体衬底，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在该实施例中半导体衬底选用硅。
在所述半导体衬底上形成有底部金属层102，其中所述底部金属层的形成于形成第一介电层101中，其中所述第一介电层101可以是本领域常用的各种介电材料并不局限于某一种，如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。
所述底部金属层可以选用Pt、AlCu、TiN、Au、Ti、Ta、TaN、W、WN、Cu中的一种。
所述半导体器件还进一步包括底部电极104，所述底部电极104位于所述底部金属层102的上方，并且直接接触，以形成电连接。
其中所述底部电极104可以包含一种或多种金属。例如，一种或多种金属中的每一种均选自Pt、AlCu、TiN、Au、Ti、Ta、TaN、W、WN、Cu等。
所述底部电极位于所述第二介电层103中，其中所述第二介电层103可以是本领域常用的各种介电材料并不局限于某一种，在该实施例中所述第二介电层103选用聚酰胺NDC。
在所述底部电极的上方形成有阻变材料层。
所述阻变材料层105选用无定型硅(amorphous silicon)。其中，所述沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法中的一种。
在所述清洗完的沉积腔室内在所述底部电极的上方沉积所述阻变材料层105，并在沉积的过程中仍然通入全氟化合物以进行原位清洗，以降低所述阻变材料层的氧含量。
其中，CF4、NF3等全氟化合物(Perfluoro compounds)可以发生如下反应：NF3+TIO2＝TiF4+NO，在本发明中所述NF3在清洗过程中也可以发生类似反应，由于无水条件下CF4、NF3与金属氧化物直接反应，转化为无害的固体氟化物，可以降低所述以降低所述阻变材料层的氧含量，满足所述RRAM的要求。
本发明通过在沉积所述阻变材料层的同时进行原位清洗，通过所述方法可以控制所述阻变材料层中的氧含量以符合所述阻变式存储器(Resistive Random AccessMemory，RRAM)的需求，所述方法简单易行，而且能够更好的控制所述阻变材料层中的氧含量，进一步提高阻变式存储器的性能和良率。
在所述阻变材料层上还形成有顶部电极，所述顶部电极可以选用例如Pt、Al、Cu、TiN、Au、Ti、Ta、TaN、W、WN、Cu中的一种或多种。
在该实施例中所述顶部电极材料层选用依次沉积的金属Al和TiN。
在所述顶部电极上方还形成有顶部金属层，所述顶部金属层可以选用例如Pt、AlCu、TiN、Au、Ti、Ta、TaN、W、WN、Cu中的一种。
本发明所述半导体器件中的所述阻变材料层中的氧含量以符合所述阻变式存储器(Resistive Random Access Memory，RRAM)的需求，可以进一步提高阻变式存储器的性能和良率。
实施例三
本发明还提供了一种电子装置，包括实施例二所述的半导体器件。其中，半导体器件为实施例二所述的半导体器件，或根据实施例一所述的制备方法得到的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上形成有底部电极；
步骤S2：在所述底部电极上沉积阻变材料层并在沉积过程中选用全氟化合物进行原位清洗，以降低所述阻变材料层中氧的含量；
所述步骤S2包括：
步骤S21：将所述步骤S1中的元件放入沉积腔室内并通入所述全氟化合物，以对所述沉积腔室和所述元件进行清洗；
步骤S22：在所述沉积腔室内沉积所述阻变材料层并进行所述原位清洗。
2.根据权利要求1所述的方法，其特征在于，所述全氟化合物选用CF4和/或NF3。
3.根据权利要求1所述的方法，其特征在于，在所述步骤S2中所述全氟化合物的流量为1000-2000sccm。
4.根据权利要求3所述的方法，其特征在于，在所述步骤S2中所述原位清洗中还包括流量为5000-10000sccm的He以及流量为500-1000sccm的Ar。
5.根据权利要求1所述的方法，其特征在于，所述阻变材料层选用无定型硅。
6.根据权利要求1所述的方法，其特征在于，所述方法还进一步包括步骤S3：
在所述阻变材料层上形成顶部电极，以形成阻变式存储器。
7.根据权利要求6所述的方法，其特征在于，所述方法还进一步包括在所述顶部电极上方以及底部电极下方形成互连结构的步骤。
8.一种基于权利要求1至7之一所述的方法制备得到的半导体器件。
9.一种电子装置，包括权利要求8所述的半导体器件。
CN201510670150.8A 2015-10-13 2015-10-13 一种半导体器件及其制备方法、电子装置 Active CN106571289B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510670150.8A CN106571289B (zh) 2015-10-13 2015-10-13 一种半导体器件及其制备方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510670150.8A CN106571289B (zh) 2015-10-13 2015-10-13 一种半导体器件及其制备方法、电子装置

Publications (2)

Publication Number Publication Date
CN106571289A CN106571289A (zh) 2017-04-19
CN106571289B true CN106571289B (zh) 2020-01-03

Family

ID=58508423

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510670150.8A Active CN106571289B (zh) 2015-10-13 2015-10-13 一种半导体器件及其制备方法、电子装置

Country Status (1)

Country Link
CN (1) CN106571289B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931343A (zh) * 2011-08-12 2013-02-13 中国科学院微电子研究所 阻变存储器及降低其形成电压的方法
CN103066206A (zh) * 2012-12-25 2013-04-24 清华大学 一种阻变式存储单元及其形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100208439B1 (ko) * 1995-05-04 1999-07-15 김영환 반도체 소자의 폴리실리콘층 형성방법
JP4282616B2 (ja) * 2005-02-04 2009-06-24 株式会社東芝 半導体装置の製造方法
US8154003B2 (en) * 2007-08-09 2012-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive non-volatile memory device
CN101514487B (zh) * 2009-02-27 2011-04-27 浙江碧晶科技有限公司 一种低含氧量硅晶体的制备方法
CN102077348B (zh) * 2009-06-03 2014-04-30 松下电器产业株式会社 非易失性存储元件和具备该非易失性存储元件的半导体存储装置
WO2013015017A1 (ja) * 2011-07-27 2013-01-31 シャープ株式会社 シリコン含有膜の製造方法
US9685608B2 (en) * 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
KR20130133395A (ko) * 2012-05-29 2013-12-09 성균관대학교산학협력단 저항 메모리 소자 및 이의 제조방법
US8877617B2 (en) * 2012-09-27 2014-11-04 Sunpower Corporation Methods and structures for forming and protecting thin films on substrates
CN103606625B (zh) * 2013-11-28 2016-04-06 北京大学 高一致性低功耗阻变存储器及制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931343A (zh) * 2011-08-12 2013-02-13 中国科学院微电子研究所 阻变存储器及降低其形成电压的方法
CN103066206A (zh) * 2012-12-25 2013-04-24 清华大学 一种阻变式存储单元及其形成方法

Also Published As

Publication number Publication date
CN106571289A (zh) 2017-04-19

Similar Documents

Publication Publication Date Title
US10170699B2 (en) RRAM cell bottom electrode formation
US10068846B2 (en) Surface nitridation in metal interconnects
US7566628B2 (en) Process for making a resistive memory cell with separately patterned electrodes
US9818938B2 (en) Method of forming a semiconductor structure
CN101138072A (zh) 具有沟道内铜漂移阻挡层的单掩膜mim电容器和电阻器
CN107251146A (zh) 形成界面偶极子层的系统和方法
US20140131650A1 (en) Resistance variable memory structure
WO2020076850A1 (en) Devices including vertical transistors, and related methods
US20160093742A1 (en) Semiconductor device
US9780220B2 (en) Semiconductor device and method for manufacturing same
US9224691B2 (en) Semiconductor device contact structures
KR102037830B1 (ko) 반도체 장치 및 그 제조 방법
KR20220098768A (ko) 패시베이션 물질을 포함하는 마이크로전자 디바이스, 관련 전자 디바이스, 및 관련 방법
CN101924068B (zh) 电阻存储器、含有电阻存储器的集成电路的制作方法
CN106571289B (zh) 一种半导体器件及其制备方法、电子装置
CN112038324A (zh) 具有空气间隙的局部互连
CN107887323A (zh) 互连结构及其制造方法
CN108573953B (zh) 一种半导体器件及其制备方法和电子装置
US20240112987A1 (en) Semiconductor device and methods of manufacturing
CN110165051A (zh) Rram存储单元的制备方法及rram存储单元
CN107437582B (zh) 一种半导体器件及其制造方法、电子装置
US20230009981A1 (en) Conductive structures and methods of formation
CN110571189A (zh) 导电插塞及其形成方法、集成电路
US20220310778A1 (en) Semiconductor arrangement and method of making
CN109509835B (zh) 制造相变化记忆体的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant