CN101138072A - 具有沟道内铜漂移阻挡层的单掩膜mim电容器和电阻器 - Google Patents

具有沟道内铜漂移阻挡层的单掩膜mim电容器和电阻器 Download PDF

Info

Publication number
CN101138072A
CN101138072A CN200680007302.5A CN200680007302A CN101138072A CN 101138072 A CN101138072 A CN 101138072A CN 200680007302 A CN200680007302 A CN 200680007302A CN 101138072 A CN101138072 A CN 101138072A
Authority
CN
China
Prior art keywords
layer
capacitor
dielectric
material layer
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200680007302.5A
Other languages
English (en)
Other versions
CN101138072B (zh
Inventor
萨帝亚沃卢·斯里尼瓦斯·帕帕·拉奥
达赖厄斯·拉蒙特·克伦肖
斯特凡·格鲁诺
肯尼斯·D·布伦南
索米特·乔希
蒙特里·利维
菲利普·D·马茨
萨米尔·库马尔·阿杰梅拉
尤里·E·索洛缅采夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN101138072A publication Critical patent/CN101138072A/zh
Application granted granted Critical
Publication of CN101138072B publication Critical patent/CN101138072B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明揭示MIM(金属绝缘体金属)电容器(164)的形成和电阻器(166)的同时形成。在充当所述电容器(164)的底部电极(170)的铜沉积物(110)上方形成铜扩散阻挡层。所述铜扩散阻挡层减轻铜从所述铜沉积物(110)的不良扩散，且经由无电沉积而形成，使得在除所述铜沉积物/底部电极的顶部表面上方以外的位置处沉积极少量到没有所述阻挡材料。随后，分别施加介电(150)和导电(152)材料层以形成所述MIM电容器(164)的电介质(172)和顶部电极(174)，其中所述导电顶部电极材料层(152)还用于同时在所述电容器(164)所在的同一芯片上形成所述电阻器(166)。

Description

具有沟道内铜漂移阻挡层的单掩膜MIM电容器和电阻器
技术领域
本发明大体上涉及半导体装置，且更明确地说，涉及制作具有铜扩散阻挡层的MIM(金属绝缘体金属)电容器且同时形成电阻器。
背景技术
在制造例如集成电路的半导体产品中，在半导体衬底上或半导体衬底中形成各个电装置，且此后将其互连以形成电路。这些装置的互连通常通过在一个或一个以上介电或非导电层中且穿过所述介电或非导电层形成多级互连网络来完成，所述介电或非导电层形成在所述电装置上方以使所述装置彼此电隔离。导电材料(例如铜)沉积到形成在这些介电层内的通孔和/或沟道中，以连接所述装置且进而建立所述多级互连网络。
MIM(金属绝缘体金属)电容器是通过将介电材料薄层或膜夹在两个导电材料(通常是金属)层之间而形成的半导体装置。所述金属层可被说成分别包含电容器的某些或所有顶部和底部电极。使得至少某些底部电极包含铜通孔或沟道，一般是有利的。然而，例如在电容器的正常操作期间，有时铜会扩散通过介电层而达到顶部电极，因为在操作期间引发的电场自然地增强了铜从一个电极到另一电极的不良迁移。铜的此类移动可在所述两个金属层之间“造成短路”或提供导电路径。另外，现代电路需求正要求MIM电容器具有高电容密度。这通过具有较大面积电容器(例如，大于约3平方微米)来实现。然而，较大面积电容器可能遭受增强的铜漂移和扩散可能性(由于电介质中的随机缺陷的缘故)，且还可能具有增加的铜突丘(材料挤压而形成短路)倾向，借此在底部电极的顶部表面处形成非均匀性，这可进一步加剧铜漂移。这可大体上损害电容器执行其存储电荷的既定功能的能力。
可了解到，目前在电子工业中存在若干趋势。装置正不断地变小、变快且需要更少电力，且同时能够支持并执行更多的日益综合且复杂的功能。这些趋势的一个原因在于越来越需要小型、可携带且多功能电子装置。举例来说，蜂窝式电话、个人计算装置和个人音响系统是消费者市场中具有巨大需求的装置。这些装置依赖于一个或一个以上小电池作为电源，且还需要不断增加的计算速度和存储容量来存储和处理数据(例如，数字音频、数字视频、联系信息、数据库数据等)。
因此，在半导体工业中存在制造具有更高密度的集成电路(IC)的连续趋势。为了获得高密度，已经且继续朝向在半导体晶片上按比例缩小尺寸(例如，以亚微米级别)作努力。为了实现此类高密度，需要更小的部件尺寸、部件与层之间的更小分离和/或更精确的部件形状。按比例缩小集成电路尺寸可有助于较快的电路执行和/或切换速度，且可通过(例如)在半导体晶粒上提供较多电路和/或对于每个半导体晶片提供较多晶粒而在IC制作中导致较高的有效生产率。
然而，随着装置尺寸继续缩小，特定区域的紧密接近可导致不良结果。举例来说，对于MIM电容器，通过减小薄介电膜的厚度而使得金属层较为靠拢可允许扩散的铜更容易地使电容器短路，进而损害电容器的可靠性和使用寿命。尽管如此，仍需要薄介电层，因为电容器的电容或存储电荷的能力尤其作为金属板之间的距离的函数而改变。明确地说，电容随着所述板更为靠拢而升高，且随着所述板逐渐移动远离而降低。因此，将需要以减轻与铜扩散相关联的不利影响且同时允许减小装置尺寸的方式来制作MIM电容器。另外，可了解到，一般需要使制作过程成流水线型，以使得可用最小数目的动作生产一个或一个以上不同类型的半导体装置或元件，从而增强生产率。
发明内容
本发明涉及以有利于装置按比例缩放且同时减轻铜扩散的有效方式来形成MIM(金属绝缘体金属)电容器，且还允许同时在所述装置的其它地方形成电阻器。根据本发明的一个或一个以上方面，一种形成MIM电容器的方法包括在充当电容器的底部电极的至少某些部分的铜沉积物的顶部表面上方形成铜扩散阻挡材料层，其中阻挡材料经由无电沉积过程来沉积，借此在除铜沉积物的顶部表面以外的暴露表面上形成极少量到没有阻挡材料。所述方法还包括在扩散阻挡层上方形成电容器电介质和在电容器电介质上方形成电容器顶部电极。
附图说明
图1是说明根据本发明一个或一个以上方面用于形成MIM(金属绝缘体金属)电容器的实例性方法的流程图。
图2-9是根据本发明一个或一个以上方面(例如图1所陈述的那些)同时形成的MIM电容器和电阻器的横截面说明。
图10是说明根据本发明一个或一个以上方面用于形成MIM(金属绝缘体金属)电容器的另一实例性方法的流程图。
图11-20是根据本发明一个或一个以上方面(例如图10所陈述的那些)同时形成的MIM电容器和电阻器的横截面说明。
具体实施方式
本发明涉及以促进装置按比例缩放且同时减轻铜扩散的有效方式来形成MIM(金属绝缘体金属)电容器。明确地说，在充当电容器底部电极的铜沉积物上方形成铜扩散阻挡层。所述铜扩散阻挡层经由无电沉积来形成，使得极少量到没有阻挡材料沉积在除铜沉积物/底部电极的顶部表面上方以外的位置处。请注意，由于扩散阻挡层是导电的，因而其还可包含电容器的底部电极的一些部分。随后，分别施加介电和导电材料层以形成MIM电容器的介电和顶部电极。另外，所述过程允许在形成电容器的同时从顶部电极材料层产生电阻器型元件。
转向图1，其说明根据本发明的一个或一个以上方面用于同时形成MIM(金属绝缘体金属)电容器和电阻器的实例性方法10。尽管方法10在下文中说明和描述为一连串动作或事件，但将了解，本发明不受此类动作或事件的所说明排序的限制。举例来说，某些动作可以不同次序且/或与除本文说明和/或描述的那些动作或事件以外的其它动作或事件同时发生。另外，并非需要所有说明的步骤来实施根据本发明的一个或一个以上方面的方法。另外，可在一个或一个以上单独动作或阶段中进行一个或一个以上所述动作。将了解，可结合本文说明和描述的结构的形成和/或处理以及结合本文未说明或描述的其它结构来实施根据本发明的一个或一个以上方面进行的方法。
方法10在12处开始，其中提供或获得已通过形成金属化层进行处理的半导体衬底。应了解，如本文使用的衬底或半导体衬底可包括基底半导体晶片或其任何部分(例如，一个或一个以上晶片晶粒)以及形成在其上方或与其相关联的任何外延层或其它类型的半导体层。衬底可包含(例如)硅、SiGe、GaAs、InP和/或SOI。另外，衬底可包括形成在其中的各种装置元件(例如晶体管)和/或形成在其上的层。这些可包括金属层、阻挡层、介电层、装置结构，其包括硅栅极、字线、源极区、漏极区、位线、基极、发射极、集电极、导线、导电通孔等。在获得衬底之后，所述方法前进到14，其中在衬底上依次形成蚀刻终止材料和介电材料层并对其图案化(例如，经由蚀刻和/或平版印刷技术)。
图2是通过所述制作过程中此点进行处理的半导体衬底102的横截面说明。在所说明的实例中，衬底102包括(但不限于)层间或级间电介质104和金属化层106。金属层106包括介电材料104和一种或一种以上金属(即，在所说明实例中第一和第二金属110、112)的某些部分。所述金属形成导线，且有助于通过形成在介电层内的通孔和/或沟道与周围结构进行电接触。在所说明实例中，金属由各自的扩散阻挡层116、118包围。举例来说，金属110、112大体上包括铜，而扩散阻挡层116、118可包括钽或各种各样的一种或一种以上其它阻挡材料。应了解，衬底102可包括一个或一个以上金属化层或未说明的其它元件。另外，根据需要，金属化层106可包含一个或一个以上金属化层。
在衬底102和金属110、112上方形成蚀刻终止材料层120，其中在蚀刻终止层120上方形成介电材料层122。虽然未图示，但将了解，可在介电材料层122上方形成可选的硬掩膜材料层。除了充当蚀刻终止之外，层120还被称为保护性外涂层，因为其(例如)为下伏层和/或结构提供电隔离和/或机械保护，以及化学和/或离子保护。层120可包括一个或一个以上层，所述一个或一个以上层可包含(例如)氮化硅、氮氧化硅、氧化硅、二氧化硅、碳氮化硅、有机聚合物(例如聚酰亚胺)和/或其它材料。层120可由于其对不同蚀刻化学物质的选择性而被称为蚀刻终止层。举例来说，层120可在蚀刻层122时未被蚀刻，或其可以比层122低得多的速率进行蚀刻。因此，层120可通过提供大体上降低的蚀刻速率来“发信号通知”何时已蚀刻穿过层122。仅以实例方式而并非限制方式，层120可形成为介于约100到约800埃之间的厚度。
类似地，层122和可选的硬掩膜材料层还可被称为保护性外涂层，且可分别包括一个或一个以上层，其中所属领域的技术人员可选择包括或省去所述硬掩膜层。介电层122可包含层间/级间电介质(ILD)，其(例如)包括基于氧化硅、基于有机硅或基于聚合物的材料中的一者或一者以上且形成为约2000到约5000埃之间，而硬掩膜层可包括(例如)氮氧化硅和/或碳化硅、氮化硅或氧化硅，且形成为(例如)约300到约2000埃之间。另外，介电材料层122可包括低介电常数(低k)材料，其可以是或不是多孔状的。低k材料的实例包括旋涂玻璃(SOG)，以及有机和/或无机材料(例如倍半硅氧烷、氟化硅石玻璃(FSG)、氟化聚芳醚和其它聚合物)。其它低k绝缘体材料包括(例如)介电常数(k)低达约2.6-2.9的有机硅酸盐玻璃(OSG)，以及介电常数低于2.6的超低k电介质。举例来说，OSG材料可为低密度硅酸盐玻璃，已向所述硅酸盐玻璃添加了烷基以实现低k介电特征。可能需要在导电(金属)层之间利用低k材料，因为所述低k材料可减小所述层之间的电容性耦合，并减小RC延迟时间，且进而增加电路速度。
图案化蚀刻终止材料层120和介电或ILD材料层122，使得在其中形成第一和第二孔128、129。在所说明的实例中，第一孔128形成在第一金属110上方，而第二孔129不是形成在金属上方。将了解，第一孔有助于形成MIM电容器，而第二孔129(其可能相对较长且较窄)有助于形成电阻器。如同本文描述的所有层一样(除非另有特别指示)，可以任何合适的方式来图案化层120和122，例如经由蚀刻和/或平版印刷技术，其中平版印刷指的是用于在各种介质之间转印一个或一个以上图案的过程。
接下来，在图1的16处，在暴露的铜上方形成铜漂移/扩散阻挡层。明确地说，根据本发明的一个或一个以上方面，经由无电沉积过程来沉积所述铜扩散阻挡层。这在图3中可见，其中无电沉积过程用于在导电铜110的顶部表面125上方沉积扩散阻挡材料124，其中无电沉积大体上指的是在不施加电流的情况下沉积材料。在此类情况下，由存在于溶液中的还原剂供应电子。存在具有还原剂的催化表面有助于无电沉积过程。另外，除了减轻突丘形成，无电沉积过程用于在其它暴露表面上沉积极少量到没有阻挡材料，使得不需要额外的图案化和/或蚀刻动作，或至少减轻额外的图案化和/或蚀刻动作。尽管如此，将了解，可执行预处理和/或后处理以改进扩散阻挡层124形成过程。举例来说，可在沉积了阻挡层124之后执行可选的轻微湿式蚀刻，以移除可能形成在ILD层122的竖直和/或水平表面上的阻挡材料的寄生晶核。
铜阻挡材料124可包含任何合适的导电金属阻挡层，其充当冶金学上稳定或被动的铜阻挡层，例如Cr、W、Ta、Mo、Rh、Ru。将了解，这些基本阻挡层候选者可以沉积作为或不沉积作为含有难熔金属(例如钨或Co(W))的二元合金，或作为含有难熔金属和非金属或半金属元素两者的三元合金(例如CoWP或CoWB)。例如Co、W、Ta和Mo以及钯活化和无钯阻挡层，例如CoWP、CoWB(例如，多于约10％的W和多于约10％的非金属含量)、NiMoP和NiMoB。另外，铜扩散阻挡层124形成为小于约500埃，且对于流水线(BEOL)处理的末端是稳定的，例如对高达约400摄氏度的温度稳定。在使用钯活化物质作为扩散阻挡层124的情况下，举例来说，可在执行初始清洁之后从氯化钯溶液沉积钯薄层(例如，小于约300埃)，随后进行无电沉积。或者，如果不使用钯活化物质，那么在没有钯的情况下直接在铜110的预清洁表面125上执行无电沉积。
在形成铜扩散阻挡层之后，图1的方法10前进到18，其中形成电容器介电材料层，随后是20，其中形成电容器顶部电极材料层。这在图4中可见，其中电容器介电材料层150和电容器顶部电极材料层152形成在暴露表面上方且向下进入孔128和129中。如同本文中描述的所有层一样(除非另有陈述)，这些层是大致上共形形成的。将了解，电容器介电层150可由任何一种或一种以上合适的材料形成，例如基于氮化物的材料和/或上文关于介电材料层122所陈述的那些材料。还将了解，有时可能需要用相同或类似材料形成不同的介电层，使得所述层对于后续处理(例如，蚀刻、CMP)具有类似反应。然而，在其它时候，可能需要用不同材料形成不同的层，使得它们对于后续处理作出不同反应(例如，具有不同的蚀刻速率)。
可以任何合适的方式形成层150，例如经由低温(例如，在存在铜时，小于或等于约400摄氏度)等离子体增强化学气相沉积(PECVD)，但一般形成为(例如)小于约600埃的厚度。顶部电极材料层152可类似地以任何合适的方式(例如，CVD、PVD)用任何合适的材料(例如，TiN、Ta、TaN、W)形成为(例如)介于约400到约900埃之间的厚度。优选地，组成顶部电极层152的金属材料和所选择的厚度使得它们不容易在后续阻挡层/晶种处理中被溅射出来。另外，层152是导电性的，且因此允许在形成电容器时在孔129中建立电阻器。层152的额外功能包括充当阻挡层以限制铜扩散，和在后续蚀刻期间防止电容器穿通。电容器穿通指的是后续下游蚀刻中发生的故障模式，其中层152被蚀刻穿过，从而允许某些或所有层150也被蚀刻穿过。穿通孔可在处理期间由导电材料填充，且进而使电容器短路。层152可用作后续蚀刻的蚀刻终止，从而防止进一步蚀刻到层150中和其下方。层152的其它功能可包括在其它金属化层和/或填充通孔的周围金属之间提供低电阻，以及在此类金属之间提供良好粘附。
在22处，在顶部电极材料层152上方形成氧化物材料层160(图5)。氧化物层160可包含基于氧化硅的电介质和/或OSG材料，或可与顶部电极层152兼容的任何其它合适的材料，包括上文相对于介电层122描述的材料。氧化物层160可形成为(例如)介于约2500到约4500埃的厚度。
在24处，执行化学机械抛光(CMP)过程，以移除位于除孔128、129内以外的位置处的氧化物160、顶部电极152和电介质150材料(图6)。以此方式，移除了可能从形成阻挡层124或其它过程残留的任何碎片。然而，将了解，也可采用一个或一个以上可选的蚀刻过程来移除位于除孔128、129内以外的位置处的这些层。举例来说，可最初利用CMP来移除氧化物160和顶部电极152层，随后进行干式和/或湿式蚀刻来移除介电材料层150。这可证明是有利的，因为介电材料层150可能大体上比氧化物160和顶部电极152层硬，且可明显阻滞CMP处理的速率。
因此在孔128内界定MIM电容器164，且在孔129内界定电阻器166。MIM电容器164因此由底部电极170、电容器电介质172和顶部电极174组成，所述底部电极170、电容器电介质172和顶部电极174分别包含铜沉积物110、电容器介电层150的剩余部分和顶部电极层152的剩余部分。将了解，由于铜扩散阻挡层124包含导电材料，因而其还可包含底部电极170的一些部分。类似地，电阻器166包括顶部电极层152在孔129内的剩余部分176。将了解，所述过程也是有效的，因为其允许电阻器166与电容器164同时形成，而不需要任何额外的掩蔽或图案化动作。
在CMP和可选的蚀刻之后，所述方法前进到26，其中在装置164、166和层122的暴露表面上方形成另一介电材料层180(图7)。此层180可称为金属间电介质(IMD)或层间电介质(ILD)，且可包括任何合适的介电材料，例如相对于层122参考的那些材料。介电层180形成为足以建立类似于电容器未集成到衬底中的情形的堆叠厚度的厚度，这允许无障碍地进行后续处理。层180可形成为(例如)介于约3000到约8000埃的厚度。
方法10接着前进到28以进一步进行末端处理。这可包括(例如)图案化介电层180和在其中形成下至其它导电层的导电触点(图8)。举例来说，各个接触182、184、186可形成为下至MIM电容器164的顶部电极174、电阻器166的层152的剩余部分176和金属112。随后，可在其上方形成另一蚀刻停止材料层188，以预期形成额外的集成电路元件(图9)。虽然未图示，但将了解，电阻器166可通过类似于连接184的额外连接而连接到芯片的一个或一个以上元件。类似地，举例来说，可通过将电阻器形成为使得其末端在类似于垫11O、112的铜垫上终止来接触电阻器。将了解，在金属层110上方存在扩散阻挡层124与常规的MIM电容器结构相比是有利的，因为在Cu层110与介电层150之间存在扩散阻挡层124减轻了(热和场增强的)Cu扩散。当顶部电极174被负偏压时，如果场足够高的话，就会观察到Cu+离子“漂移”穿过大多数电介质。Cu的此移动称为“Cu漂移”。减轻此类漂移避免了生产率降级和性能损失，且允许可通过制造过程在整个晶片上获得更可重复的电容密度。
图10说明根据本发明的一个或一个以上方面用于形成MIM(金属绝缘体金属)电容器的另一实例性方法10′。方法10′的很多动作类似于方法10的那些动作，且因此由相同但具有
Figure A20068000730200101
上标的参考字符来标注。类似地，在相应的横截面图11-20内的层、元件等类似于图2-9中所指的那些层和元件等，且因此也由相同但也具有
Figure A20068000730200102
上标的参考字符标注。出于简洁目的，在方法10′和附图中复制方法10的相同层、部件、元件、动作等，不再次对它们作详细说明。
最初，在12处提供已通过形成金属化层106′进行处理的衬底102′(图11)。金属化层106′包括某些介电材料104′和一种或一种以上金属(即，在此说明的实例中，第一和第二金属110′、112′)，且所述金属大体上包含铜。在14′处依次在衬底102′上形成蚀刻停止材料层120′和介电材料层122′，并对其进行图案化(例如，蚀刻)(图11)以在其中形成一个或一个以上孑L(即，在所说明的实例中，第一孔128′和第二孔129′)。在所说明的实例中，第一孔128′形成在第一金属110′上方，而第二孔129′不形成在金属上方。在16′处，经由无电沉积过程在铜110′的顶部表面125′上方形成铜扩散阻挡层124′，所述无电沉积过程用以在其它暴露位置处沉积极少量到没有阻挡材料(图12)。方法10′接着前进到18′和20′，其中分别形成电容器介电材料层150′和电容器顶部电极材料层152′(图13)。
在22′处，在顶部电极材料层152′上方形成底部抗反射涂层(BARC)材料层154′(图14)。所述BARC层154′大体上包括有机材料，其可旋涂为(例如)介于约300到约700埃的厚度之间。BARC材料尤其由于其光衰减性质(其减轻称为驻波的现象)而一般用于光刻处理，进而用以改进图案转印的保真度。然而，此处使用BARC材料154′，因为其在施加时容易流动到孔128′和129′中，且还具有所需的蚀刻速率和/或蚀刻选择性(例如，相对于暴露于移除物质的其它材料)。举例来说，Shipley ARTM19是一类可用于层154′的适合BARC材料。在24′处，执行蚀刻处理以移除某些所述BARC154′和顶部电极152′层(图15)。明确地说，孔128′和129′内某些较厚的“堆积”BARC材料155′像由此上覆的“堆积”BARC材料155′保护的顶部电极材料152′一样保留。接着在26′处从孔128′、129′移除残留的BARC材料155′(图16)。举例来说，可采用氧化溶剂清洁来溶解或分层移走残留的BARC材料。另外，经由光谱辅助端点检测，可根据需要可控地将BARC材料(干式或湿式)蚀刻或灰化到凹陷级别。类似地，可利用对电容器介电材料层150′以及顶部电极材料层152′(其下伏在残留的BARC材料下方)具有高度选择性的蚀刻过程。然而，将了解，尽管此处以BARC材料层作为参考，但任何一种或一种以上合适类型的拥有所需性能特征的牺牲填充剂材料可用于层154′。举例来说，无机介电材料层可用作牺牲填充剂材料，其将流入到孔128′和129′中，且具有所需的蚀刻速率和/或蚀刻选择性。举例来说，来自Dow Corning的HSQ(倍半氧硅氢化物)是可用于层154′的一类合适的无机介电材料。
接着在28′处在电容器介电材料层150′的暴露区域以及顶部电极材料层152′的剩余部分153′上方形成氧化物材料层160′(图17)。在30′处执行CMP(和可选的蚀刻)，以便移除氧化物材料160′和电容器介电材料150′以显露MIM电容器164′和同时在第二孔129′中由顶部电极材料层152′的剩余部分153′形成的电阻器166′(图18)。将了解，利用BARC材料154′来使顶部电极材料层152′凹陷(图14-16)简化了在30′处执行的CMP。明确地说，由于已经移除了顶部电极材料导电(金属)层152′，因而仅必须调配CMP的化学物质来移除非导电(介电)层160′和150′。尽管未图示，但还将了解，还可在20′处形成顶部电极材料层152′之后在其上方形成可选的蚀刻终止层。此类蚀刻终止层将有助于在24′处选择性地蚀刻掉某些BARC，以及当在26′处将残留的BARC材料155′从孔128′和129′移除时保护顶部电极材料152′的剩余部分153′。
方法10′接着前进到32′，其中在装置164′和166′以及层122′的暴露表面上方形成IMD或ILD 180′(图19)。此后，可在34′处发生进一步的末端处理，其中(例如)可下至MIM电容器164′、电阻器166′和金属112′形成各个导电连接182′、184′、186′，且/或可在其上方形成另一蚀刻终止材料层188′，以预期形成额外的集成电路元件(图20)。
举例来说，可以看到，与图19-20展现的布置相比，在图18中描绘略微不同的布置。举例来说，在图18中，在30′处执行的CMP和可选的蚀刻被说明为在清除了电容器介电材料150′时就基本上立即终止。然而，在图19-20中，CMP和可选的蚀刻再继续进行一小段时间，使得介电材料层122′、电容器介电材料层150′的剩余部分151′的顶部表面149′和顶部电极材料层152′的剩余部分153′的顶部表面157′随后彼此齐平。预期这两种情形均属于本发明范围内。
将了解，尽管在此文献中在论述本文描述的方法各方面中始终参考实例性结构(例如，在论述图1所陈述的方法时参考图2-9中展现的那些结构，以及在论述图10陈述的方法时参考图11-20中展现的那些结构)，但那些方法将不受所展现的相应结构的限制。而是，将独立于彼此来考虑所述方法(和结构)，且所述方法(和结构)能够独立存在且能够在不顾及图中描述的任何特定方面的情况下进行实践。
还将了解，铜扩散阻挡层(包括本文所揭示的那些)通常使用过渡金属的导电化合物来形成，所述化合物例如单独的钽、钨和钛或结合其各自氮化物、碳氮化物、氮化硅和/或碳氮化硅的钽、钨和钛(例如，Ta、TaN、TaSiN、氮化钛、氮化钨、氮化硅、氮氧化硅、碳化硅)。然而，将了解，预期任何和所有具有充分Cu阻挡性质的阻挡材料均属于本发明范围内。
另外，在此说明书和所附权利要求书中不时地可将一个或一个以上层或结构描述为作为或含有例如“钨”、“铜”、“氮化硅”等物质。应在上下文中且在它们用于半导体制作工业中时理解这些描述。举例来说，在半导体工业中，当金属化层被描述为含有铜时，了解到层的金属包含纯铜作为主要成分，但纯铜可以是且通常是合金、掺杂或另外方面不纯的。作为另一实例，氮化硅可以是富硅的氮化硅或富氧的氮化硅。氮化硅可含有一些氧，但不是太多，以免使得所述材料的介电常数大体上不同于高纯度化学计量的氮化硅的介电常数。
还将了解，出于简化且易于理解的目的，本文所描绘的层和/或元件以相对于彼此的特定尺寸(例如，层对层的尺寸和/或定向)进行说明，且元件的实际尺寸可大体上不同于本文所说明的那些。另外，除非另有陈述和/或相反指定，本文所陈述的层中的任何一者或一者以上可以任何数目的合适方式来形成，例如旋涂技术、溅涂技术(例如，磁控管和/或离子束溅涂)、(热)生长技术和/或沉积技术(例如化学气相沉积(CVD)、物理气相沉积(PVD)和/或等离子体增强化学气相沉积(PECVD)或原子层沉积(ALD))。
所属领域的技术人员将了解，在不偏离预期由本文涵盖的本发明范围的情况下，可对所述实例性实施例作出其它添加、删除、替代和修改。

Claims (12)

1.一种形成MIM(金属绝缘体金属)电容器的方法，其包含：
在铜沉积物的顶部表面上方形成铜扩散阻挡材料层，所述铜沉积物充当所述电容器的底部电极的至少某些部分，其中所述阻挡材料经由无电沉积过程来沉积，借此极少量到没有阻挡材料形成在除所述铜沉积物的所述顶部表面以外的暴露表面上；在所述扩散阻挡上方形成电容器电介质；以及
在所述电容器电介质上方形成电容器顶部电极。
2.根据权利要求1所述的方法，其包含：
在介电材料层和蚀刻终止材料层内形成第一和第二孔，其中所述介电材料层上覆于所述蚀刻终止材料层上，且所述蚀刻终止材料层上覆于形成在衬底中的金属化层上，其中所述第一孔形成为下至所述衬底的所述金属化层内的铜沉积物；
在所述铜沉积物的所述顶部表面上方形成所述铜扩散阻挡材料层；
通过在暴露表面上方且下至所述第一和第二孔中形成电容器介电材料层来形成所述电容器电介质；
通过在所述电容器介电材料层上方形成电容器顶部电极材料层来形成所述电容器顶部电极电介质；
在所述电容器顶部电极材料层上方形成氧化物材料层；以及
执行CMP(化学机械抛光)和可选的蚀刻以移除背对所述介电材料层的所述氧化物材料层、电容器顶部电极材料层和电容器介电材料层，进而暴露形成在所述第一孔内的所述MIM电容器的至少一部分和形成在所述第二孔内的电阻器的至少一部分。
3.根据权利要求2所述的方法，其进一步包含：
在所述电容器顶部电极材料层上方形成牺牲填充剂材料层；
移除所述牺牲填充剂材料层的至少某些部分，借此至少某些所述牺牲填充剂材料保持堆积在所述第一和第二孔内；
移除所述电容器顶部电极材料层中未受所述第一和第二孔内上覆堆积的牺牲填充剂材料保护的部分；
从所述第一和第二孔中移除所述残留的堆积牺牲填充剂材料；
在所述电容器介电材料层的暴露部分和所述电容器顶部电极材料层中保留在所述第一和第二孔内部分的上方形成所述氧化物材料层；以及
执行所述CMP和可选的蚀刻以移除背对所述介电材料层的所述氧化物材料层和电容器介电材料层，进而暴露形成在所述第一孔内的所述MIM电容器的至少一部分和形成在所述第二孔内的电阻器的至少一部分。
4.根据权利要求3所述的方法，其中所述牺牲填充剂材料层包含BARC(底部抗反射涂层)材料和无机介电材料中的至少一者。
5.根据权利要求3所述的方法，其中以下至少一者：
将所述牺牲填充剂材料层形成为介于约300到约700埃之间的厚度；
所述BARC材料包含ARTM19；
所述无机介电材料包含HSQ；以及
使用氧化溶剂来移除残留的BARC材料。
6.根据权利要求1-5所述的方法，其进一步包含：
在所述MIM电容器和电阻器以及所述介电材料层的暴露表面上方形成IMD(金属间电介质)材料层；
在所述IMD材料层中形成下至所述MIM电容器和电阻器的导电触点；以及从属于权利要求3-5，在所述导电触点和所述IMD材料层的暴露表面上方形成蚀刻终止材料层。
7.根据权利要求1-6中任一权利要求所述的方法，其中所述铜扩散阻挡材料包含Cr、W、Ta、Mo、Rh、Ru、Co、W、Ta、Mo、CoWP、CoWB、NiMoP和NiMoB中的至少一者。
8.根据权利要求7所述的方法，其中所述铜扩散阻挡材料包含大于约10％的W和大于约10％的非金属含量。
9.根据权利要求1-6中任一权利要求所述的方法，其中所述铜扩散阻挡材料包含钯活化物质，所述方法进一步包含：
在形成所述铜扩散阻挡材料层之前在所述铜沉积物上方由氯化钯溶液沉积钯材料层。
10.根据权利要求1-9中任一权利要求所述的方法，其进一步包含：
在形成所述铜扩散阻挡材料层之后执行湿式蚀刻，以移除可能形成在除所述铜沉积物的所述顶部表面以外的表面上的阻挡材料的寄生晶核。
11.根据权利要求1-10中任一权利要求所述的方法，其中所述氧化物材料层包含基于氧化硅的电介质和OSG材料中的至少一者。
12.一种通过根据权利要求1-11中任一权利要求所述的方法形成的半导体装置。
CN200680007302.5A 2005-01-18 2006-01-18 具有沟道内铜漂移阻挡层的单掩膜mim电容器和电阻器 Active CN101138072B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/037,530 2005-01-18
US11/037,530 US7189615B2 (en) 2005-01-18 2005-01-18 Single mask MIM capacitor and resistor with in trench copper drift barrier
PCT/US2006/001894 WO2006078815A2 (en) 2005-01-18 2006-01-18 Single mask mim capacitor and resistor with in trench copper drift barrier

Publications (2)

Publication Number Publication Date
CN101138072A true CN101138072A (zh) 2008-03-05
CN101138072B CN101138072B (zh) 2010-09-01

Family

ID=36684460

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680007302.5A Active CN101138072B (zh) 2005-01-18 2006-01-18 具有沟道内铜漂移阻挡层的单掩膜mim电容器和电阻器

Country Status (4)

Country Link
US (1) US7189615B2 (zh)
CN (1) CN101138072B (zh)
TW (1) TWI303093B (zh)
WO (1) WO2006078815A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446915A (zh) * 2011-09-08 2012-05-09 上海华力微电子有限公司 一种新型金属—绝缘层—金属电容结构及其制造方法
CN104025294A (zh) * 2011-10-07 2014-09-03 英特尔公司 金属互连当中dram电容器的形成
CN109786356A (zh) * 2017-11-13 2019-05-21 台湾积体电路制造股份有限公司 包括mim电容器和电阻器的器件
CN110993489A (zh) * 2018-10-02 2020-04-10 美光科技公司 制造半导体装置封装的晶片级方法和相关的封装

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485540B2 (en) * 2005-08-18 2009-02-03 International Business Machines Corporation Integrated BEOL thin film resistor
DE102005047111B3 (de) 2005-09-30 2007-06-21 Infineon Technologies Ag Verfahren zur Herstellung eines MIM-Kondensators
US7483258B2 (en) * 2005-12-13 2009-01-27 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor in a copper damascene interconnect
US7745280B2 (en) * 2008-05-29 2010-06-29 United Microelectronics Corp. Metal-insulator-metal capacitor structure
US8753933B2 (en) 2008-11-19 2014-06-17 Micron Technology, Inc. Methods for forming a conductive material, methods for selectively forming a conductive material, methods for forming platinum, and methods for forming conductive structures
US20130328167A1 (en) * 2012-06-06 2013-12-12 International Business Machines Corporation Self-aligned metal-insulator-metal (mim) capacitor
KR102008840B1 (ko) 2013-08-30 2019-08-08 삼성전자 주식회사 캐패시터를 포함하는 반도체 소자 및 그 제조 방법
US9275992B1 (en) * 2014-12-03 2016-03-01 Cirrus Logic, Inc. Formation of electrical components on a semiconductor substrate by polishing to isolate the components
US9305997B1 (en) 2014-12-18 2016-04-05 Stmicroelectronics, Inc. Method for making semiconductor device with stacked analog components in back end of line (BEOL) regions
WO2018125127A1 (en) * 2016-12-29 2018-07-05 Intel Corporation Methods of forming thin film resistor structures utilizing interconnect liner materials
US10679936B2 (en) * 2017-09-28 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. MIM structure
US11437284B2 (en) * 2018-08-31 2022-09-06 Applied Materials, Inc. Contact over active gate structure
US11824080B2 (en) * 2020-11-19 2023-11-21 Microchip Technology Incorporated Thin-film resistor (TFR) with displacement-plated TFR heads

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074913A (en) * 1998-07-01 2000-06-13 Worldwide Semiconductor Manufacturing Corporation Method for forming a DRAM capacitor
US6555171B1 (en) * 2000-04-26 2003-04-29 Advanced Micro Devices, Inc. Cu/Sn/Pd activation of a barrier layer for electroless CU deposition
US6451664B1 (en) * 2001-01-30 2002-09-17 Infineon Technologies Ag Method of making a MIM capacitor with self-passivating plates
US6541281B2 (en) * 2001-07-16 2003-04-01 Tachyon Semiconductors Corporation Ferroelectric circuit element that can be fabricated at low temperatures and method for making the same
US6838352B1 (en) * 2002-07-05 2005-01-04 Newport Fab, Llc. Damascene trench capacitor for mixed-signal/RF IC applications

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446915A (zh) * 2011-09-08 2012-05-09 上海华力微电子有限公司 一种新型金属—绝缘层—金属电容结构及其制造方法
CN102446915B (zh) * 2011-09-08 2013-09-11 上海华力微电子有限公司 一种金属—绝缘层—金属电容结构的制造工艺
CN104025294A (zh) * 2011-10-07 2014-09-03 英特尔公司 金属互连当中dram电容器的形成
CN109786356A (zh) * 2017-11-13 2019-05-21 台湾积体电路制造股份有限公司 包括mim电容器和电阻器的器件
CN110993489A (zh) * 2018-10-02 2020-04-10 美光科技公司 制造半导体装置封装的晶片级方法和相关的封装
CN110993489B (zh) * 2018-10-02 2023-07-18 美光科技公司 制造半导体装置封装的晶片级方法和相关的封装

Also Published As

Publication number Publication date
US7189615B2 (en) 2007-03-13
CN101138072B (zh) 2010-09-01
WO2006078815A2 (en) 2006-07-27
US20060160299A1 (en) 2006-07-20
TWI303093B (en) 2008-11-11
WO2006078815A3 (en) 2006-10-12
TW200705612A (en) 2007-02-01

Similar Documents

Publication Publication Date Title
CN101138072B (zh) 具有沟道内铜漂移阻挡层的单掩膜mim电容器和电阻器
US11031337B2 (en) Forming dual metallization interconnect structures in single metallization level
US10879107B2 (en) Method of forming barrier free contact for metal interconnects
CN100499107C (zh) 后端金属化结构及其制造方法
US7250334B2 (en) Metal insulator metal (MIM) capacitor fabrication with sidewall spacers and aluminum cap (ALCAP) top electrode
US20200058585A1 (en) Method of forming a straight via profile with precise critical dimension control
JP2012505554A (ja) ギャップ充填信頼性を改良し及び容量を減少させるためのデュアル金属インターコネクト
US10971356B2 (en) Stack viabar structures
CN107591389A (zh) 内牺牲间隔件的互连
US6638849B2 (en) Method for manufacturing semiconductor devices having copper interconnect and low-K dielectric layer
US11251126B2 (en) Replacement metal cap by an exchange reaction
CN113013141A (zh) 半导体结构
US10763160B1 (en) Semiconductor device with selective insulator for improved capacitance
US20210313264A1 (en) Back end of line metallization
US11056426B2 (en) Metallization interconnect structure formation
KR100613390B1 (ko) 금속 배선된 반도체 소자 및 반도체 소자 금속 배선 형성방법
US11158536B2 (en) Patterning line cuts before line patterning using sacrificial fill material
JP7466564B2 (ja) ダブル・メタル・パターニング
US20060226549A1 (en) Semiconductor device and fabricating method thereof
US11205591B2 (en) Top via interconnect with self-aligned barrier layer
US20230077760A1 (en) Top via interconnects without barrier metal between via and above line
US11177163B2 (en) Top via structure with enlarged contact area with upper metallization level
US20240038665A1 (en) Interconnection structure and method for fabricating the same
US9899324B1 (en) Structure and method of conductive bus bar for resistive seed substrate plating
CN117425956A (zh) 通过镶嵌导体的细分具有改进隔离的beol互连

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant