CN110993489A - 制造半导体装置封装的晶片级方法和相关的封装 - Google Patents

制造半导体装置封装的晶片级方法和相关的封装 Download PDF

Info

Publication number
CN110993489A
CN110993489A CN201910928000.0A CN201910928000A CN110993489A CN 110993489 A CN110993489 A CN 110993489A CN 201910928000 A CN201910928000 A CN 201910928000A CN 110993489 A CN110993489 A CN 110993489A
Authority
CN
China
Prior art keywords
wafer
dielectric material
semiconductor
active surface
conductive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910928000.0A
Other languages
English (en)
Other versions
CN110993489B (zh
Inventor
卫·周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110993489A publication Critical patent/CN110993489A/zh
Application granted granted Critical
Publication of CN110993489B publication Critical patent/CN110993489B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B23K20/023—Thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221—Crossover interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/8109—Vacuum
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0475—Molten solder just before placing the component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请案涉及制造半导体装置封装的晶片级方法和相关封装。制造半导体装置封装的方法可涉及在第一晶片中形成沟槽。电介质材料可放置于第一作用表面上方。导电元件可以可操作地连接到第二晶片的接合垫，其中所述电介质材料插入于所述第一晶片与所述第二晶片之间。可对所述第一晶片和所述第二晶片施加力，同时使所述第一晶片和所述第二晶片暴露于高温。所述电介质材料的部分可流入所述沟槽。可降低所述高温以至少部分地固化所述电介质材料。可减少所述第一晶片的厚度以显露所述沟槽中的所述电介质材料的部分。所述第一晶片可经单分且所述第二晶片可经单分以形成半导体裸片。

Description

制造半导体装置封装的晶片级方法和相关的封装
技术领域
本发明大体上涉及处理、处置和封装半导体装置的晶片级方法。更具体地，所揭示实施例涉及处理、处置和封装多个半导体装置的晶片级方法，所述方法可降低成本、增加产量和加速处理量。
背景技术
电子行业中的一般趋势是减小组件的尺寸，同时增加那些组件的带宽。举例来说，晶片上芯片技术可以大体上消除个别半导体裸片的接合垫与晶片之间的相对高或厚的导电元件，例如焊料凸块，从而有利于例如铜柱和端子垫等较小导电元件，这通过热压接合得到促进。
发明内容
作为在本发明的范围内的说明性实施例，制造半导体装置封装的方法可涉及在第一晶片的第一作用表面中的集成电路的第一区之间的道中形成沟槽。电介质材料可放置于第一作用表面上方。从第一作用表面突出的导电元件的末端可在第二晶片的第二作用表面处接近可操作地连接到集成电路的第二区的接合垫放置，其中电介质材料插入于第一作用表面与第二作用表面之间。可施加垂直于第一晶片和第二晶片的力，同时使第一晶片和第二晶片暴露于足以致使导电元件接触接合垫的高温。电介质材料的部分可在力的施加期间流入沟槽。可降低所述高温以将导电元件连接到接合垫且至少部分地固化电介质材料。第一晶片的厚度可从第一晶片的与第二晶片相对的侧减少以揭露沟槽中的电介质材料的部分。通过移除沟槽中的电介质材料的部分且留下覆盖经单分半导体裸片的侧壁的电介质材料的部分，集成电路的第一区可彼此分离且集成电路的第二区可彼此分离以形成经单分半导体裸片。
作为在本发明的范围内的额外说明性实施例，制造半导体装置封装的方法可涉及通过部分地切割通过第一半导体晶片而在第一半导体晶片的第一作用表面的集成电路的第一区之间的道中形成沟槽。电介质材料可放置成接触第一作用表面，至少部分地包围位于第一作用表面上的第一导电元件。到接合垫的第一导电元件的末端可在第二半导体晶片的第二作用表面处连接到集成电路的第二区，在第一半导体晶片与第二半导体晶片之间具有电介质材料，而第二半导体支撑于位于第二晶片的与第一晶片相对的侧上的第一载体上。可对第一晶片、第二晶片和第一载体施加力，同时使第一晶片、第二晶片和第一载体暴露于足以回焊第一导电元件的部分的高温。第一量的电介质材料的部分可流入第一沟槽。可准许第一导电元件以及第一半导体晶片与第二半导体晶片之间的电介质材料冷却。可移除第二载体。与道对准的第二沟槽可通过切割完全通过第二晶片且部分地进入电介质材料而形成。可将电介质材料放置成接触位于所述第二晶片的与所述第二作用表面相对的侧上的所述第二晶片的第二背侧表面，以所述电介质材料至少部分地包围位于所述第二背侧表面上且电连接到所述第二半导体晶片的通孔的第二导电元件。第二导电元件的末端可以可操作地连接到连接到第三半导体晶片的第三作用表面的集成电路的第三区的通孔，其中电介质材料插入于第二半导体晶片与第三半导体晶片之间，同时第三半导体晶片支撑于位于第三晶片的与第二半导体晶片相对的侧上的第二载体上。可对第一半导体晶片、第二半导体晶片、第三半导体晶片和第二载体施加力，同时使第一半导体晶片、第二半导体晶片、第三半导体晶片和第二载体暴露于足以回焊第二导电元件的部分的高温。电介质材料的部分可流入第二沟槽。可准许第二导电元件和位于第二半导体晶片与第三半导体晶片之间的第二量的电介质材料冷却。第一半导体晶片的厚度可从第一半导体晶片的与第二半导体晶片相对的侧减少且揭露沟槽中的电介质材料的部分。可移除第二载体。至少部分地通过切割通过沟槽中的电介质材料的部分，集成电路的第一区可彼此分离且集成电路的第二区可彼此分离。
作为根据本发明的说明性实施例，半导体装置封装可包含最底部半导体裸片，包括位于其背侧表面上的外部导电元件，外部导电元件电连接到从背侧表面延伸到作用表面的通孔，所述作用表面包括集成电路且位于最底部半导体裸片的与背侧表面相对的侧上。至少一个中间半导体裸片堆叠于最底部半导体裸片上方，每一中间半导体裸片包括位于相应至少一个中间半导体裸片的背侧表面上的导电元件，导电元件电连接到从背侧表面延伸到作用表面的通孔，所述作用表面包括集成电路且位于相应中间半导体裸片的与其背侧表面相对的侧上，且导电元件电连接到底层中间裸片或最底部裸片的接合垫。最顶部半导体裸片位于最远离最底部半导体裸片的中间半导体裸片的与最底部半导体裸片相对的侧上，最顶部半导体裸片包括半导体材料和位于包括集成电路的最顶部裸片的作用表面上的导电元件，最顶部半导体裸片的导电元件电连接到最远离最底部半导体裸片的中间半导体裸片的接合垫，最顶部半导体裸片的作用表面面朝最底部半导体裸片，其中最底部半导体裸片延伸超出每一中间半导体裸片和最顶部半导体裸片的橫向外围。电介质材料可位于半导体裸片中的每一个之间，电介质材料的至少一些区段从邻近半导体裸片之间连续地延伸，横向地超出除了最底部半导体裸片和其上方侧壁外的橫向外围。
附图说明
尽管本发明利用确切地指出且清楚地主张特定实施例的权利要求进行总结，但本发明范围内的实施例的各种特征和优势可在结合附图阅读时从以下描述更轻松地确定，在附图中：
图1是晶片的透视俯视图；
图2是在制造半导体装置封装的过程中的第一阶段期间图1的晶片的一部分的横截面侧视图；
图3是在制造半导体装置封装的过程中的第二阶段期间图2的晶片的部分的横截面侧视图；
图4是在制造半导体装置封装的过程中的第三阶段期间图3的晶片的部分的横截面侧视图；
图5是在制造半导体装置封装的过程中的第四阶段期间图4的晶片的部分的横截面侧视图；
图6是在制造半导体装置封装的过程中的第五阶段期间图5的晶片的部分的横截面侧视图；以及
图7是根据本发明制造的半导体装置封装的横截面侧视图。
具体实施方式
本发明中呈现的图示并非有意作为处理、处置或封装半导体装置的方法中的任何特定动作、半导体装置自身、半导体封装或其组件的实际视图，而是仅作为用以描述说明性实施例的理想化表示。因此，附图不一定按比例绘制。
所揭示实施例大体上涉及处理、处置和封装半导体装置的晶片级方法，其可以降低成本、增加产量且加速处理量。更具体地，所揭示的是在晶片级处理、处置和封装半导体装置的实施例，其可以涉及在上覆晶片中顺序形成沟槽，在上覆晶片与底层晶片之间放置电介质材料，施加力和热量以电连接邻近晶片的集成电路的相应区且致使电介质材料流入沟槽，且最终使连接的区与其它连接的区分离以形成半导体装置封装。通过使例如热压接合等晶片上芯片技术适应晶片级处置和组装技术，例如上文概括以及下方更详细地描述和补充的调适，晶片到晶片组装可以减少或消除对高成本、潜在地具损坏性且耗时的芯片级技术的需要，所述技术例如在整个晶片上的个别半导体裸片的取放应用。
如本发明中所使用，基于图中描绘的定向的相对术语，例如“上部”、“下部”、“顶部”、“底部”、“上方”和“下方”，指代在相关联图中描绘的定向，且不希望限制在制造或使用期间装置的定向。举例来说，上部表面是指相关联图式中所描绘的上部表面，但所述同一表面可最终在装置的制造或使用期间定向为侧向、向下或成角度。
如本文中所使用，关于给定参数、性质或条件的术语“大体上”和“约”意指并包含在所属领域的一般技术人员将理解的给定参数、性质或条件满足方差度(如在可接受制造公差内)的程度。举例来说，大体上或约指定值的参数可至少为指定值的约90％，指定值的至少约95％，指定值的至少约99％，或指定值的甚至至少约99.9％。
如本文所使用，术语“导电元件”和“电传导元件”意味着且包含金属或金属合金材料，例如焊料，其对例如约90℃与约450℃之间的温度下的热感应回焊敏感。导电元件的金属或金属合金材料可以成固态，或作为呈糊状物形式的粘结剂中的大量金属颗粒。导电元件可以承载在例如结合垫等另一导电结构上，或较高熔点金属材料的支柱或立柱上。
图1是晶片100的透视俯视图。晶片100可以包括半导体材料(例如，硅)以进一步处理为多个半导体装置(即，半导体裸片)。晶片100可具有任何形状，例如至少大体上圆盘形或至少大体上矩形棱柱。晶片100可以包含嵌入于晶片100的作用表面104内且分布于其上方的集成电路的离散区102，集成电路的每一离散区102通过道106与其它区102横向地分离。晶片100的其中可能未嵌入集成电路的背侧表面108可以位于晶片100的与作用表面104相对的侧上。晶片100可以经切割(即，经单分)以形成个别半导体装置封装。在一些实施例中，晶片100可以仅包括半导体材料(例如，硅)且经常规地配置成圆盘，所述圆盘在一个侧面上具有平坦或缺口以用于对准目的。
图2是在制造半导体装置封装的过程中的第一阶段期间图1的晶片100的一部分的横截面侧视图。晶片100可以是根据本发明的方法处理的第一晶片100，且可经配置以在处理期间形成最顶部晶片100，以及根据本发明形成的半导体装置封装的裸片堆叠中的最顶部裸片。第一导电元件110可以定位于第一作用表面104上且从其向外延伸，且可以位于集成电路的第一区102中的每一个上(例如，以分布于第一作用表面104上方的重复几何图案)以提供到相应第一区102中的集成电路的操作性电连接。第一导电元件110可以如所示经配置为以焊料盖封顶的铜柱，在铜与焊料之间具有镍障壁材料。在另一实施例中，第一导电元件110可仅经配置为铜柱。第一晶片100可具有第一厚度T1，其可表示第一晶片100的最大未薄化状态，例如约650μm到约750μm。
第一沟槽112可形成于位于第一晶片100的作用表面104中的集成电路的区102之间的道106中。虽然图2的横截面图仅能够示出沿着某些道106彼此平行延伸的第一沟槽112，但第一沟槽112可沿着道106在每一方向上延伸，从而形成集成电路的区102中的至少一些周围的第一沟槽112的网格，直到包围第一区102中的每一个且沿着道106中的每一个延伸。虽然图2中描绘的第一沟槽112的横截面形状是至少大体上矩形，但是可以使用任何横截面形状，然而开始于第一作用表面104且朝向第一背侧表面108延伸的第一沟槽112的至少一部分包含至少大体上垂直于第一作用表面104定向的至少大体上笔直侧壁可为合意的。举例来说，如垂直于第一沟槽112的侧壁与第一作用表面104之间的边缘的平面中所见，第一沟槽112的横截面形状可为具有圆角、半圆底等的大体上矩形。
第一沟槽112可仅部分地延伸通过第一晶片100的第一厚度T1，且可具有充分小的第一宽度W1，使得横向邻近于第一沟槽112定位的第一区102中的集成电路由于第一沟槽112的形成而被损坏的可能性较低。举例来说，第一沟槽112可在垂直于第一作用表面104的方向上从第一作用表面104延伸到第一晶片100的第一厚度T1的约20％与约80％之间。更具体地，第一沟槽112可以从第一作用表面104延伸到第一晶片100的第一厚度T1的约30％与约70％之间。作为特定非限制性实例，第一沟槽112可从第一作用表面104延伸到第一晶片100的第一厚度T1的约40％与约60％之间(例如，约50％、55％或60％)。如在垂直于第一作用表面104的方向上所测量，第一沟槽112的深度D可例如在约100μm与约500μm之间。更具体地，第一沟槽112的深度D可在约200μm与约400μm之间。作为特定非限制性实例，第一沟槽112的深度D可在约250μm与约350μm之间(例如，约300μm)。第一沟槽112的第一宽度W1可占用例如第一晶片100的集成电路的第一区102之间的第一道106的最短橫向范围的约20％与约80％之间。更具体地，第一沟槽112的第一宽度W1可占用例如第一道106的橫向范围的约30％与约70％之间。作为特定非限制性实例，第一沟槽112的第一宽度W1可占用第一道106的橫向范围的约40％与约60％之间(例如，约50％、55％或60％)。第一沟槽112的第一宽度W1可例如在约50μm与约150μm之间。更具体地，第一沟槽112的第一宽度W1可例如在约55μm与约100μm之间。作为特定非限制性实例，第一沟槽112的第一宽度W1可在约60μm与约80μm之间(例如，约70μm或75μm)。
第一沟槽112可例如通过从第一道106内移除第一晶片100的半导体材料，例如通过切割或蚀刻(例如，干式或湿式)第一晶片100的半导体材料而形成。作为特定非限制性实例，第一沟槽112可通过利用大小和形状经设定以产生第一宽度W1的第一沟槽112的具有第一锯宽度SW1的第一划片锯114部分地切割通过第一晶片100的第一厚度T1，或通过利用足以产生第一宽度W1的第一划片锯114执行第一数目的划片遍次而形成。
图3是在制造半导体装置封装的过程中的第二阶段期间图2的晶片100的部分的横截面侧视图。第一量的电介质材料116可以放置于第一作用表面104上方，以第一量的电介质材料116至少部分地包围位于第一作用表面104上的第一导电元件110。电介质材料116的第二厚度T2可至少大体上等于或稍微大于或小于第一作用表面104上方的第一导电元件110的最大高度H。第一沟槽112可保持至少大体上不含第一量的电介质材料116，以使得电介质材料116可在第一沟槽112上方在第一作用表面104中的集成电路的区102之间延伸，且第一沟槽112可保持主要由环境流体(例如，空气或惰性气体，例如氩气)占用。
电介质材料116可以包含例如不导电聚合物材料。更具体地，电介质材料116可以包含例如不导电膜(NCF)，且可最初以未固化状态沉积于第一导电元件110上方和周围。作为另一特定非限制性实例，可在第一作用表面104上方和第一导电元件110的至少部分周围，例如通过旋涂以可流动状态分配电介质材料116，以用于后续固化。
图4是在制造半导体装置封装的过程中的第三阶段期间图3的晶片的部分的横截面侧视图。可使包括半导体材料的第二晶片120在电介质材料116与第一晶片100相对的侧上接近于且放置成接触电介质材料116。第二晶片120可大体上以类似于第一晶片100的方式配置，包含使第二作用表面126面向第一晶片100的第一作用表面104，且第二背侧表面130位于第二晶片120的与第二作用表面126和第一晶片100相对的侧上。第二作用表面126可以包含嵌入于第二作用表面126内且跨越其分布的集成电路的离散第二区124。集成电路的第二区124可以操作方式电连接到第二通孔122，所述第二通孔从至少接近于第二作用表面126延伸，在至少大体上垂直于第二作用表面126的方向上通过第二晶片120的半导体材料，到至少接近于第二背侧表面130。第二晶片120可实现到集成电路的第二区124以及第二作用表面126与第二背侧表面130之间的电学和操作性连接，这是利用例如在第二作用表面126处连接到第二通孔122的接合垫132以及在第二背侧表面130处定位于第二通孔122上且从所述第二通孔向外延伸的第二导电元件134。
第二晶片120可支撑于第一载体128上，所述第一载体位于第二晶片120的与第一晶片100相对的侧上。举例来说，临时接合材料136可位于第二背侧表面130上，可至少部分地包围第二背侧表面130上的第二导电元件134，且可将第二晶片120临时紧固到第一载体128，所述第一载体可在处理和处置期间支撑和加强第二晶片120。第二晶片120可具有小于第一晶片100的第一厚度T1的第三厚度T3，其可表示第二晶片120的最终薄化状态，例如在约40μm与约70μm之间。
第一导电元件110的远离第一作用表面104定位的第一末端118可以在第二晶片122的第二作用表面126处可操作地连接到第二通孔122，方法是例如通过对准第一导电元件110与第二通孔122且使第一导电元件110接触接合垫132。可以对第一晶片100、第二晶片120和第一载体128施加力，同时使第一晶片100、第二晶片120和第一载体128暴露于足以回焊第一导电元件110的高温。回焊第一导电元件110的焊料盖可以致使第一导电元件110以操作方式电学地和机械地成功连接到第二通孔122(例如，借助于接合垫132)。应注意，可使用相似技术将没有焊料盖的铜柱扩散粘结到接合垫。力的施加和高温暴露可以通过(例如)使第一晶片100、第二晶片120和第一载体128经受热压接合过程而实现。更具体地，力的施加和高温暴露可以通过以下方法实现：将第一晶片100、第二晶片120和第一载体128放置于容器中，将容器内部的环境压力减少到至少部分真空，且将容器和其内含物放置于炉中。施加的力可例如在约2kN与约12kN之间。更具体地，施加的力可在约2.5kN与约10kN之间。作为特定非限制性实例，施加的力可在约3kN与约8kN之间(例如，约3.5kN、约4kN、约4.5kN或约5kN)。高温可例如在约215℃与约300℃之间。更具体地，高温可例如在约225℃与约275℃之间。作为特定非限制性实例，高温可在约240℃与约260℃之间(例如，约245℃、约250℃或约255℃)。
响应于力的施加和高温暴露，第一量的电介质材料116的部分可以流入第一沟槽112。举例来说，第一量的电介质材料116在作为NCF施加的情况下可变为可流动的，或在通过旋涂施加的情况下保持于可流动状态，且施加的力和高温暴露可将第一晶片100和第二晶片120朝向彼此挤压，从而减少第一晶片100与第二晶片120之间的距离和因此体积，且减少第一晶片100与第二晶片120之间的第一量的电介质材料116的第二厚度T2。电介质材料116的部分可响应于第一晶片100与第二晶片120之间的体积减少而流入且至少大体上填充第一沟槽112。举例来说，含有环境流体(例如，空气或惰性气体，例如氩气)的第一沟槽112中的空隙可至少大体上移除，被电介质材料116代替。在回焊第一导电元件110的焊料盖且致使电介质材料116流入第一沟槽112之后，除例如第一晶片100、第二晶片120和第一载体128等其它组件之外，还可准许第一导电元件110和第一量的电介质材料116冷却。冷却可致使第一导电元件110的回焊焊料固化，从而形成到第二通孔122的机械和电连接，且致使电介质材料116固化，从而提供第一晶片100与第二晶片120之间以及第一导电元件110之间的电隔离。在一些实施例中，对电介质材料116施加热和后续冷却可致使电介质材料116固化。
图5是在制造半导体装置封装的过程中的第四阶段期间图4的第一晶片100的部分的横截面侧视图。在第二晶片120已机械地且电连接到第一晶片100之后，第一载体128(见图4)可以从第二晶片120移除。举例来说，可通过减弱临时接合材料136(例如，通过施加热量、暴露于紫外光或暴露于溶剂材料)而移除第一载体128(见图4)。第一载体128(见图4)可随后相对于第二晶片120移位(例如，通过在平行于第二作用表面126的方向上滑动，或从一侧到另一侧从第二晶片剥落第一载体128)。
与第一道116对准的第二沟槽138可通过例如移除第二晶片120的半导体材料通过全部第三厚度T3且部分地进入位于第一晶片100与第二晶片120之间的电介质材料116而形成。举例来说，可再次使用第一划片锯114，且第一划片锯114可切割完全通过第二晶片120且部分地通过第一晶片100与第二晶片120之间的空间中的第一量的电介质材料116。移除第二晶片120的半导体材料通过全部第三厚度T3可以使集成电路的相应第二区124彼此单分，从而形成离散第二半导体裸片172。离散第二半导体裸片172在本发明中仍可共同称为第二晶片120以易于描述。第二沟槽138可具有先前结合第一沟槽112描述的至少大体上相同的大小和形状。在一些实施例中，第二沟槽138可至少为与第一沟槽112大体上相同的尺寸和形状。在其它实施例中，第二沟槽138可具有与第一沟槽112不同的尺寸、形状或者尺寸和形状，但仍在先前描述的位置参数内。
图6是在制造半导体装置封装的过程中的第五阶段期间图5的第一晶片100的部分的横截面侧视图。第二量的电介质材料116可放置成接触第二晶片120的第二背侧表面130，以电介质材料116至少部分地包围位于第二背侧表面130上的第二导电元件134。第二量的电介质材料116可呈先前结合第一量的电介质材料116描述的材料的形式，且可通过先前结合第一量的电介质材料116描述的任何技术放置在适当位置。在一些实施例中，第一和第二量的电介质材料116可为相同材料。在其它实施例中，第一量的电介质材料116可与第二量的电介质材料116不同。
可使包括半导体材料的第三晶片140在电介质材料116的与第二晶片120相对的侧上接近于且放置成接触第二量的电介质材料116。第三晶片140可以大体上以类似于第一晶片100的方式配置，包含使第三作用表面142面向第二晶片120的第二背侧表面130且第三背侧表面144位于第三晶片140的与第三作用表面142、第一晶片100和第二晶片120相对的侧上。第三作用表面142可包含嵌入于第三作用表面142内且跨越其分布的集成电路的离散第三区146。集成电路的第三区146可以操作方式电连接到第三通孔148，所述第三通孔从至少接近于第三作用表面142延伸，在至少大体上垂直于第三作用表面142的方向上通过第三晶片140的半导体材料，到至少接近于第三背侧表面144。第三晶片140可以实现到集成电路的第三区146以及第三作用表面142与第三背侧表面144之间的电学和操作性连接，这是利用例如在第三作用表面142处连接到第三通孔148的接合垫132以及在第三背侧表面144处定位于第三通孔148上且从其向外延伸的第三导电元件150。
第三晶片140可支撑于第二载体152上，所述第二载体位于第三晶片140的与第二晶片120相对的侧上。举例来说，临时接合材料136可位于第三背侧表面144上，可至少部分地包围第三背侧表面144上的第三导电元件150，且可将第三晶片140临时紧固到第二载体152，所述第二载体可在处理和处置期间支撑且加强第三晶片140。第三晶片140可具有小于第一晶片100的第一厚度T1的第三厚度T3，其可表示第三晶片140的最终薄化状态，例如在约40μm与约70μm之间。
远离第二作用表面126定位的第二导电元件134的第二末端154可在第三晶片140的第三作用表面142处可操作地连接到第三通孔148，方法是例如通过对准第二导电元件134与第三通孔148且使第二导电元件134接触接合垫132。可对第一晶片100、第二晶片120、第三晶片140和第二载体152施加力，同时使第一晶片100、第二晶片120、第三晶片140和第二载体152暴露于足以回焊第二导电元件134的焊料盖的高温。回焊焊料盖第二导电元件134可致使第二导电元件134以操作方式电学地和机械地成功连接到第三通孔148(例如，借助于接合垫132)。力的施加和高温暴露可通过(例如)使第一晶片100、第二晶片120、第三晶片140和第二载体152经受热压接合过程而实现，如先前结合图4所描述。
响应于力的施加和高温暴露，第二量的电介质材料116的部分可以流入第二沟槽138。举例来说，取决于其性质，可致使第二量的电介质材料116变为可流动的或可保持于可流动状态，且施加的力和高温暴露可将第二晶片120和第三晶片140朝向彼此挤压，从而减少第二晶片120与第三晶片140之间的距离且因此体积。电介质材料116的部分可响应于第二晶片120与第三晶片140之间的空间减少而流入且至少大体上填充第二沟槽138。举例来说，含有环境流体(例如，空气或惰性气体，例如氩气)的第二沟槽138中的空隙可至少大体上移除，被电介质材料116代替。在回焊第二导电元件134且致使电介质材料116流入第二沟槽138之后，除例如第一晶片100、第二晶片120、第三晶片140和第二载体152等其它组件之外，还可以准许第二导电元件134和第二量的电介质材料116冷却。冷却可致使第二导电元件134的焊料固化，从而形成到第三通孔148的机械和电连接，且致使电介质材料116固化，从而提供第二晶片120与第三晶片140之间以及第二导电元件134之间的电隔离。在一些实施例中，对电介质材料116施加热和后续冷却可致使电介质材料116固化。
至少第一晶片100和第二晶片120，以及任选地第三晶片140和任何额外晶片，可共同形成堆叠，取决于各种晶片的集成电路的既定应用和配置，所述堆叠可经扩展或维持于仅两个晶片。举例来说，堆叠中的晶片的数目可在两个(即，仅第一晶片100和第二晶片120)与十六个之间。更具体地，堆叠中的晶片的数目可在四个与八个之间(例如，可确切地为四个或确切地为八个)。为了形成堆叠，图5和6的动作可以重复，包含形成原位使最近添加的晶片单分的额外沟槽，添加电介质材料，接触另一晶片，以及回焊导电元件且使电介质材料流入沟槽，直到堆叠中的晶片的总数目到达所需最终数目为止。
图7是根据本发明产生的半导体装置封装160的横截面侧视图。为了形成图7中示出的半导体装置封装160，第二载体152(见图6)可从第三晶片140移除。与第一道106对准的第三沟槽166可通过例如以下方法形成：移除第三晶片140的半导体材料通过全部第三厚度T3且部分地进入位于第二晶片120与第三晶片140之间的电介质材料116。第三量的电介质材料116可放置成接触第三晶片120的第三背侧表面144。可使包括半导体材料的第四晶片162在电介质材料116的与第三晶片140相对的侧上接近于且放置成接触第三量的电介质材料116。第四晶片162可支撑于第三载体(未图示)上，且可具有小于第一晶片100的第一厚度T1的第三厚度T3，其可表示第三晶片140的最终薄化状态，例如在约40μm与约70μm之间。
远离第三作用表面142定位的第三导电元件150的第三末端164可在第四晶片162的第四作用表面188处可操作地连接到第四通孔190。可对第一晶片100、第二晶片120、第三晶片140、第四晶片162和第三载体施加力，同时使第一晶片100、第二晶片120、第三晶片140、第四晶片162和第三载体暴露于足以回焊第三导电元件150的焊料盖的高温。响应于力的施加和高温暴露，第三量的电介质材料116的部分可流入第三沟槽166。在回焊第三导电元件150的焊料且致使电介质材料116流入第三沟槽166之后，除例如第一晶片100、第二晶片120、第三晶片140和第二载体152等其它组件之外，还可以准许第二导电元件134和第二量的电介质材料116冷却。在其中第四晶片162是最底部的距第一晶片100最远的晶片的实施例中，不可穿过第四晶片162形成额外沟槽。
第一晶片100的第一厚度T1可从第一晶片100的与第二晶片120相对的侧减少且显露第一沟槽112中的电介质材料116的部分。举例来说，第一晶片110的半导体材料可从第一背侧表面108移除至少直到第一晶片100的第一厚度T1等于第一沟槽112的深度D为止，且可以任选地继续直到在初始形成之后第一晶片100的第一厚度T1小于第一沟槽112的深度D为止。可例如通过第一晶片100的背磨、蚀刻(例如，干式或湿式蚀刻)或化学机械平面化中的一种或多种来实现第一厚度T1的减少。以此方式减少第一晶片100的第一厚度T1还可将集成电路的相应第一区102彼此单分，从而形成离散第一半导体裸片170。
集成电路的第一区102可彼此分离，集成电路的第二区124可彼此分离，集成电路的第三区146可彼此分离，且第四晶片162的集成电路的第四区180可彼此分离，以形成半导体装置封装。举例来说，单分可以通过切割通过第一沟槽112、第二沟槽138和第三沟槽166中的电介质材料116的部分以物理上分离第一裸片170、第二裸片172和第三裸片174与第一晶片100、第二晶片120和第三晶片140而实现。单分还可以涉及切割通过与第一道106对准的第四晶片162的部分，从而形成第四裸片176。作为特定非限制性实例，单分可通过利用具有小于第一划片锯114(见图2)的第一锯宽度SW1的第二锯宽度SW2的第二划片锯182切割通过电介质材料116和第四晶片162，或通过利用第一划片锯114(见图2)或第二划片锯182执行足以形成小于第一宽度W1(见图2)的第二宽度的分离间隙的第二不同数目个划片遍次而发生。因此，电介质材料116的部分可保持在第一裸片170、第二裸片172和第三裸片174的侧表面184上，且第四裸片176的侧表面186可以不含电介质材料116。另外，第四裸片176可横向地延伸超出由侧表面184形成的第一裸片170、第二裸片172和第三裸片174的橫向外围。第三载体可从第四晶片162移除。
作为在本发明的范围内的说明性实施例，制造半导体装置封装的方法可涉及在第一晶片的第一作用表面中的集成电路的第一区之间的道中形成沟槽。电介质材料可放置于第一作用表面上方。从第一作用表面突出的导电元件的末端可在第二晶片的第二作用表面处接近可操作地连接到集成电路的第二区的接合垫放置，其中电介质材料插入于第一作用表面与第二作用表面之间。可施加垂直于第一晶片和第二晶片的力，同时使第一晶片和第二晶片暴露于足以致使导电元件接触接合垫的高温。电介质材料的部分可在力的施加期间流入沟槽。可降低所述高温以将导电元件连接到接合垫且至少部分地固化电介质材料。第一晶片的厚度可从第一晶片的与第二晶片相对的侧减少以显露沟槽中的电介质材料的部分。通过移除沟槽中的电介质材料的部分且留下覆盖经单分半导体裸片的侧壁的电介质材料的部分，集成电路的第一区可彼此分离且集成电路的第二区可彼此分离以形成经单分半导体裸片。
作为在本发明的范围内的额外说明性实施例，制造半导体装置封装的方法可涉及通过部分地切割通过第一半导体晶片而在第一半导体晶片的第一作用表面的集成电路的第一区之间的道中形成沟槽。电介质材料可放置成接触第一作用表面，至少部分地包围位于第一作用表面上的第一导电元件。到接合垫的第一导电元件的末端在第二半导体晶片的第二作用表面处连接到集成电路的第二区，在第一半导体晶片与第二半导体晶片之间具有电介质材料，而第二半导体是支撑于位于第二晶片的与第一晶片相对的侧上的第一载体上的晶片。可对第一半导体晶片、第二半导体晶片和第一载体施加力，同时使第一半导体晶片、第二半导体晶片和第一载体暴露于足以回焊第一导电元件的部分的高温。第一量的电介质材料的部分可流入第一沟槽。可准许第一导电元件以及第一半导体晶片与第二半导体晶片之间的电介质材料冷却。可移除第二载体。与道对准的第二沟槽可通过切割完全通过第二半导体晶片且部分地进入电介质材料而形成。电介质材料可放置成接触位于第二半导体晶片的与第二作用表面相对的侧上的第二半导体晶片的第二背侧表面，以电介质材料至少部分地包围位于第二背侧表面上且电连接到第二半导体晶片的通孔的第二导电元件。第二导电元件的末端可以可操作地连接到连接到第三半导体晶片的第三作用表面的集成电路的第三区的通孔，其中电介质材料插入于第二半导体晶片与第三半导体晶片之间，同时第三半导体晶片支撑于位于第三晶片的与第二半导体晶片相对的侧上的第二载体上。可对第一晶片、第二晶片、第三晶片和第二载体施加力，同时使第一半导体晶片、第二半导体晶片、第三半导体晶片和第二载体暴露于足以回焊第二导电元件的部分的高温。电介质材料的部分可流入第二沟槽。可准许第二导电元件和位于第二半导体晶片与第三半导体晶片之间的第二量的电介质材料冷却。第一半导体晶片的厚度可从第一半导体晶片的与第二半导体晶片相对的侧减少且显露沟槽中的电介质材料的部分。可移除第二载体。至少部分地通过切割通过沟槽中的电介质材料的部分，集成电路的第一区可彼此分离且集成电路的第二区可彼此分离。
如图7所示，根据本发明产生的半导体装置封装160可包含第一最顶部裸片170，其具有暴露于半导体装置封装160的外部的其中无集成电路的第一背侧表面108。位于第一裸片170的与第一背侧表面108相对的侧上且其中具有集成电路的第一作用表面104可覆盖有电介质材料116，所述电介质材料可从第一作用表面104下方连续地延伸以覆盖在第一作用表面104与第一背侧表面108之间延伸的第一裸片170的侧表面184。电介质材料116可在半导体装置封装160的外部与背侧表面108至少大体上齐平。
至少第二中间裸片172可接近于第一裸片170的第一作用表面104定位，以使得电介质材料116插入于第一裸片170与第二裸片172之间。第一导电元件110可从所述第一裸片170的第一作用表面104延伸到其中具有集成电路且面向所述第一裸片170的第一作用表面104的所述第二裸片172的第二作用表面126。第一导电元件110可以可操作地连接到在第二作用表面126与位于所述第二裸片172的与所述第一裸片170相对的侧上的所述第二裸片172的第二背侧表面130之间延伸的第二通孔122。第二背侧表面130可覆盖有电介质材料116，所述电介质材料可从第二背侧表面130下方连续地延伸以覆盖在第二作用表面126与第二背侧表面130之间延伸的所述第二裸片172的侧表面184。如图7所示，例如第三裸片174的额外中间裸片可位于所述第二裸片172的与所述第一裸片170相对的侧上，且例如所述第二裸片172的第二导电元件134等紧邻上覆裸片的导电元件可以可操作地连接到底层中间裸片的互补通孔，例如第三裸片140的第三通孔148。中间裸片的背侧表面，例如第三裸片140的第三背侧表面144，可由电介质材料116覆盖，所述电介质材料可从相应背侧表面下方连续地延伸以覆盖相应裸片的侧表面184。
在图7中作为第四裸片176的最底部裸片可接近于例如第三裸片140的第三背侧表面144等紧邻上覆裸片的背侧表面定位，以使得电介质材料116插入于紧邻上覆裸片与最底部裸片之间。上覆导电元件可从上覆裸片的背侧表面延伸到最底部裸片的最底部作用表面，例如第四裸片176的第四作用表面188。上覆导电元件可以可操作地连接到在最底部作用表面与最底部裸片的最底部背侧表面之间延伸的最底部通孔，例如在第四作用表面188与第四背侧表面192之间延伸的第四通孔190。最底部背侧表面可暴露，且可操作地连接到最底部通孔190的最底部导电元件可从最底部背侧表面延伸以用于电学、机械和操作性连接到另一装置或结构，例如位于第四背侧表面192上的第四导电元件194。最底部裸片176可横向地延伸超出堆叠中的上覆裸片的橫向外围，以使得最底部裸片176的侧表面186可暴露于半导体装置封装160的外部。覆盖上覆裸片的侧表面184的电介质材料116可覆盖最底部作用表面的橫向外围，在图7中覆盖第四裸片176的作用表面188的橫向外围，延伸超出半导体裸片170、172和174的橫向外围。
虽然已在半导体裸片170与半导体裸片176之间的半导体裸片172和174的方面将本发明的半导体装置封装160描述为具有面向半导体裸片170的作用表面，但半导体裸片172和174可以背对半导体裸片170的作用表面来定向。类似地半导体裸片176可以背对半导体裸片170的作用表面来定向，以使得封装中的所有裸片的作用表面类似地定向。当然，将对暴露作用表面176施加合适的钝化材料以保护其上的集成电路，如此项技术中已知。
在一些实施例中，半导体装置封装160可经配置为存储器模块。举例来说，最底部半导体裸片或图7中的第四裸片176可经配置为用于控制存储器模块的操作且与其它以操作方式连接的装置通信的逻辑裸片，且上覆裸片，或图7中的第一裸片170、第二裸片172和第三裸片174，可经配置为用于存储数据的存储器裸片。在晶片级制造的半导体装置封装160可以比例如所谓的混合存储器立方体等常规多裸片封装成本更低、更快速的方式制造，且具有较高产量。
作为根据本发明的说明性实施例，半导体装置封装可包含最底部半导体裸片，包括位于其背侧表面上的外部导电元件，外部导电元件电连接到从背侧表面延伸到作用表面的通孔，所述作用表面包括集成电路且位于最底部半导体裸片的与背侧表面相对的侧上。至少一个中间半导体裸片堆叠于最底部半导体裸片上方，每一中间半导体裸片包括位于相应至少一个中间半导体裸片的背侧表面上的导电元件，导电元件电连接到从背侧表面延伸到作用表面的通孔，所述作用表面包括集成电路且位于相应中间半导体裸片的与其背侧表面相对的侧上，且导电元件电连接到底层中间裸片或最底部裸片的接合垫。最顶部半导体裸片位于最远离最底部半导体裸片的中间半导体裸片的与最底部半导体裸片相对的侧上，最顶部半导体裸片包括半导体材料和位于包括集成电路的最顶部裸片的作用表面上的导电元件，最顶部半导体裸片的导电元件电连接到最远离最底部半导体裸片的中间半导体裸片的接合垫，最顶部半导体裸片的作用表面面朝最底部半导体裸片，其中最底部半导体裸片延伸超出每一中间半导体裸片和最顶部半导体裸片的橫向外围。电介质材料可位于半导体裸片中的每一个之间，电介质材料的至少一些区段从邻近半导体裸片之间连续地延伸，横向地超出除了最底部半导体裸片和其上方侧壁外的橫向外围。
虽然已结合图描述了某些说明性实施例，但所属领域的技术人员应认识到且了解，本发明的范围不限于在本发明中明确展示和描述的那些实施例。实际上，可对本发明中所描述的实施例作出许多添加、删除和修改以产生本发明范围内的实施例，例如特别主张的那些实施例，包含法定等同方案。此外，来自一个揭示的实施例的特征可与另一揭示的实施例的特征组合，同时仍在如由本发明人预期的本发明的范围内。

Claims (20)

1.一种制造半导体装置封装的方法，其包括：
在第一晶片的第一作用表面中的集成电路的第一区之间的道中形成沟槽；
在所述第一作用表面上方放置电介质材料；
将从所述第一作用表面突出的导电元件的末端放置成接近于在第二晶片的第二作用表面处可操作地连接到集成电路的第二区的接合垫，其中所述电介质材料插入于所述第一作用表面与所述第二作用表面之间；
施加垂直于所述第一晶片和所述第二晶片的力，同时使所述第一晶片和所述第二晶片暴露于足以致使所述导电元件接触所述接合垫的高温；
在所述力的施加期间使所述电介质材料的部分流入所述沟槽；
降低所述高温以至少部分地固化所述电介质材料；
从所述第一晶片的与所述第二晶片相对的侧减少所述第一晶片的厚度以显露所述沟槽中的所述电介质材料的部分；以及
通过移除所述沟槽中的所述电介质材料的部分且留下覆盖经单分半导体裸片的侧壁的所述电介质材料的部分，使集成电路的所述第一区彼此分离且使集成电路的所述第二区彼此分离以形成所述经单分半导体裸片。
2.根据权利要求1所述的方法，其进一步包括在将所述导电元件的所述末端连接到所述第二晶片的所述接合垫之前将所述第二晶片支撑于载体上。
3.根据权利要求2所述的方法，其中将所述第二晶片支撑于所述载体上包括通过临时接合材料使位于所述第二晶片的与所述第二作用表面相对的侧上的所述第二晶片的第二背侧表面接触所述载体，且以所述临时接合材料至少部分地包围位于所述第二背侧表面上且电连接到所述第二晶片的通孔的第二导电元件，并且进一步包括在所述导电元件连接到所述接合垫且所述电介质材料处于大体上固态之后移除所述载体。
4.根据权利要求1所述的方法，其进一步包括在减少所述第一晶片的厚度之前，形成与所述道对准的其它沟槽，所述其它沟槽延伸通过所述第二晶片且进入位于所述第一晶片与所述第二晶片之间的所述电介质材料。
5.根据权利要求4所述的方法，其进一步包括在减少所述第一晶片的厚度之前：
将另一量的所述电介质材料放置于位于所述第二晶片的与所述第二作用表面相对的侧上的所述第二晶片的第二背侧表面上方，以所述电介质材料至少部分地包围位于所述第二背侧表面上且电连接到所述第二晶片的通孔的第二导电元件；
将所述第二导电元件的远离所述第二背侧表面的末端在第三晶片的第三作用表面处以操作方式连接到可操作地连接到集成电路的第三区的接合垫，所述另一量的所述电介质材料插入于所述第二背侧表面与所述第三作用表面之间；
施加垂直于所述第一晶片、所述第二晶片和所述第三晶片的力，同时使所述第一晶片、所述第二晶片和所述第三晶片暴露于高温以致使所述第二导电元件接触所述第三晶片的所述接合垫；
在所述垂直力的施加期间使所述另一量的所述电介质材料的部分流入所述其它沟槽；以及
降低所述高温以至少部分地固化所述电介质材料。
6.根据权利要求5所述的方法，其进一步包括在将所述第二导电元件的所述第二末端连接到所述第三晶片的所述第三通孔之前将所述第三晶片支撑于载体上。
7.根据权利要求6所述的方法，其中将所述第三晶片支撑于所述载体上包括通过临时接合材料使位于所述第三晶片的与所述第三作用表面相对的侧上的所述第三晶片的第三背侧表面接触所述载体，且以所述临时接合材料至少部分地包围位于所述第三背侧表面上且电连接到所述第三晶片的所述通孔的第三导电元件，并且进一步包括在所述第二导电元件连接且所述另一量的所述电介质材料处于大体上固态之后移除所述载体。
8.根据权利要求1所述的方法，其中将所述电介质材料放置于所述第一作用表面上方包括将不导电膜放置于所述第一作用表面上方。
9.根据权利要求1所述的方法，其中对所述第一晶片和所述第二晶片施加所述垂直力同时使所述第一晶片和所述第二晶片暴露于足以回焊所述导电元件的所述高温包括使所述第一晶片和所述第二晶片经受热压接合过程。
10.根据权利要求1所述的方法，其中在所述第一晶片的所述道中形成所述沟槽包括利用锯来部分地切割通过所述第一晶片。
11.根据权利要求1所述的方法，其中在所述第一晶片的集成电路的所述第一区之间的所述道中形成所述沟槽包括在所述第一晶片的集成电路的所述第一区之间的所述道中形成所述沟槽，集成电路的所述第一区包括存储器装置，且其中使集成电路的所述第一区彼此分离且使集成电路的所述第二区彼此分离包括以如下方式使集成电路的所述第一区彼此分离且使集成电路的所述第二区彼此分离：最远离集成电路的所述第一区的集成电路的区包括逻辑装置且在集成电路的所述第一区与集成电路的所述最远区之间的集成电路的任何插入区包括存储器装置。
12.根据权利要求1所述的方法，其中对所述第一晶片和所述第二晶片施加所述垂直力还包括对所述第一晶片和所述第二晶片位于其中的容器的内部施加至少部分真空。
13.根据权利要求1所述的方法，其中对所述第一晶片和所述第二晶片施加垂直力包括对所述第一晶片和所述第二晶片施加2kN与12kN之间的力。
14.根据权利要求1所述的方法，其中使所述第一晶片和所述第二晶片暴露于所述高温包括使所述第一晶片和所述第二晶片暴露于约215℃与约300℃之间的温度。
15.一种制造半导体装置封装的方法，其包括：
通过部分地切割通过第一半导体晶片在所述第一半导体晶片的第一作用表面的集成电路的第一区之间的道中形成沟槽；
将电介质材料放置成接触所述第一作用表面，至少部分地包围位于所述第一作用表面上的第一导电元件；
将所述第一导电元件的末端以操作方式连接到在第二半导体晶片的第二作用表面处连接到集成电路的第二区的接合垫，在所述第一半导体晶片与所述第二半导体晶片之间具有所述电介质材料，同时所述第二半导体支撑于位于所述第二半导体晶片的与所述第一晶片相对的侧上的第一载体上；
对所述第一半导体晶片、所述第二半导体晶片和所述第一载体施加力，且回焊所述第一导电元件的部分；
使所述电介质材料的部分流入所述第一沟槽；
准许所述第一导电元件和所述电介质材料冷却；
移除所述第一载体；
通过切割完全通过所述第二半导体晶片且部分地进入所述电介质材料而形成与所述道对准的第二沟槽；
将电介质材料放置成接触位于所述第二半导体晶片的与所述第二作用表面相对的侧上的所述第二半导体晶片的第二背侧表面，以所述电介质材料至少部分地包围位于所述第二背侧表面上且电连接到所述第二半导体晶片的通孔的第二导电元件；
将所述第二导电元件的末端以操作方式连接到连接到第三半导体晶片的第三作用表面的集成电路的第三区的通孔，其中电介质材料插入于所述第二半导体晶片与所述第三半导体晶片之间，同时所述第三半导体晶片支撑于位于所述第三半导体晶片的与所述第二半导体晶片相对的侧上的第二载体上；
对所述第一半导体晶片、所述第二半导体晶片、所述第三半导体晶片和所述第二载体施加力且回焊所述第二导电元件的部分；
使所述电介质材料的部分流入所述第二沟槽；
准许所述第二导电元件和所述电介质材料冷却；
从所述第一半导体晶片的与所述第二半导体晶片相对的侧减少所述第一半导体晶片的厚度且显露所述沟槽中的所述电介质材料的部分；
移除所述第二载体；以及
至少部分地通过切割通过所述沟槽中的所述电介质材料的部分使集成电路的所述第一区彼此分离、使集成电路的所述第二区彼此分离且使集成电路的所述第三区彼此分离。
16.根据权利要求15所述的方法，其进一步包括通过切割通过所述第三半导体的整个厚度使集成电路的所述第三区彼此分离。
17.根据权利要求15所述的方法，其中通过切割完全通过所述第二晶片且部分地进入所述电介质材料而在所述第一晶片的所述道中形成所述第一沟槽且形成与所述道对准的所述第二沟槽包括利用锯。
18.根据权利要求17所述的方法，其中使集成电路的所述第一区彼此分离、使集成电路的所述第二区彼此分离且使集成电路的所述第三区彼此分离包括利用另一锯切割通过所述沟槽中的所述电介质材料的部分和最远离所述第一半导体晶片的半导体晶片，所述另一锯具有小于用以形成所述第一沟槽和所述第二沟槽的所述锯的宽度的刀片宽度。
19.根据权利要求15所述的方法，其中减少所述第一半导体晶片的厚度包括背磨所述第一半导体晶片、蚀刻所述第一半导体晶片以及化学机械抛光所述第一半导体晶片中的至少一种。
20.一种半导体装置封装，其包括：
最底部半导体裸片，其包括位于其背侧表面上的外部导电元件，所述外部导电元件电连接到从所述背侧表面延伸到作用表面的通孔，所述作用表面包括集成电路且位于所述最底部半导体裸片的与所述背侧表面相对的侧上；
至少一个中间半导体裸片，其堆叠于所述最底部半导体裸片上方，每一中间半导体裸片包括位于相应至少一个中间半导体裸片的背侧表面上的导电元件，所述导电元件电连接到从所述背侧表面延伸到作用表面的通孔，所述作用表面包括集成电路且位于所述相应中间半导体裸片的与其所述背侧表面相对的侧上，且所述导电元件电连接到底层中间裸片或所述最底部裸片的接合垫；
最顶部半导体裸片，其位于最远离所述最底部半导体裸片的中间半导体裸片的与所述最底部半导体裸片相对的侧上，所述最顶部半导体裸片包括半导体材料和位于包括集成电路的所述最顶部裸片的作用表面上的导电元件，所述最顶部半导体裸片的所述导电元件电连接到所述最远离所述最底部半导体裸片的中间半导体裸片的接合垫，所述最顶部半导体裸片的所述作用表面面朝所述最底部半导体裸片，其中所述最底部半导体裸片延伸超出每一中间半导体裸片和所述最顶部半导体裸片的橫向外围；以及
电介质材料，其位于所述半导体裸片中的每一个之间，所述电介质材料的至少一些区段从邻近半导体裸片之间、在所述半导体裸片的侧壁上方且横向地超出除了所述最底部半导体裸片外的所述橫向外围连续地延伸。
CN201910928000.0A 2018-10-02 2019-09-27 制造半导体装置封装的晶片级方法和相关的封装 Active CN110993489B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/150,061 2018-10-02
US16/150,061 US10896894B2 (en) 2018-10-02 2018-10-02 Wafer-level methods of fabricating semiconductor device packages and related packages

Publications (2)

Publication Number Publication Date
CN110993489A true CN110993489A (zh) 2020-04-10
CN110993489B CN110993489B (zh) 2023-07-18

Family

ID=69946584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910928000.0A Active CN110993489B (zh) 2018-10-02 2019-09-27 制造半导体装置封装的晶片级方法和相关的封装

Country Status (2)

Country Link
US (1) US10896894B2 (zh)
CN (1) CN110993489B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101138072A (zh) * 2005-01-18 2008-03-05 德州仪器公司 具有沟道内铜漂移阻挡层的单掩膜mim电容器和电阻器
US20090206447A1 (en) * 2008-02-15 2009-08-20 Basker Veeraraghavan S Anti-fuse device structure and electroplating circuit structure and method
CN103718289A (zh) * 2011-07-27 2014-04-09 美光科技公司 半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及制造方法
CN107240602A (zh) * 2016-03-29 2017-10-10 旺宏电子股份有限公司 集成电路的制造方法与半导体元件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101138072A (zh) * 2005-01-18 2008-03-05 德州仪器公司 具有沟道内铜漂移阻挡层的单掩膜mim电容器和电阻器
US20090206447A1 (en) * 2008-02-15 2009-08-20 Basker Veeraraghavan S Anti-fuse device structure and electroplating circuit structure and method
CN103718289A (zh) * 2011-07-27 2014-04-09 美光科技公司 半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及制造方法
CN107240602A (zh) * 2016-03-29 2017-10-10 旺宏电子股份有限公司 集成电路的制造方法与半导体元件

Also Published As

Publication number Publication date
US10896894B2 (en) 2021-01-19
US20200105713A1 (en) 2020-04-02
CN110993489B (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
US10354934B2 (en) Semiconductor packages and methods of packaging semiconductor devices
CN107887343B (zh) 半导体封装结构及其制造方法
US10388619B2 (en) Method of manufacturing a semiconductor device and interconnection structures thereof
KR101731683B1 (ko) 반도체 디바이스를 패키징하는 방법 및 패키징된 반도체 디바이스
US7883938B2 (en) Stacked die semiconductor package and method of assembly
US10872862B2 (en) Package structure having bridge structure for connection between semiconductor dies and method of fabricating the same
US9570322B2 (en) Integrated circuit packages and methods of forming same
KR101157726B1 (ko) 극박 적층 칩 패키징
US11063019B2 (en) Package structure, chip structure and method of fabricating the same
US10510630B2 (en) Molding structure for wafer level package
US11257787B2 (en) Package structure and method of fabricating the same
US10923438B2 (en) Package structure and method for forming the same
US20140377886A1 (en) Method of manufacturing semiconductor device including grinding semiconductor wafer
CN110745773A (zh) 用于气密密封的薄膜结构
US11374303B2 (en) Package structure and method of fabricating the same
CN110071048B (zh) 半导体封装以及制造该半导体封装的方法
CN110931441A (zh) 封装结构及其制造方法
CN110021558B (zh) 用于处理半导体裸片及制作经重构晶片的方法
CN110993489B (zh) 制造半导体装置封装的晶片级方法和相关的封装
US20220406765A9 (en) Semiconductor device packages having stacked semiconductor dice
US20230268260A1 (en) Package structure and method of fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant