JP3081200B2 - 電子デバイスの製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置を含む
電子デバイスの製造方法に関するものである。

【０００２】

【従来の技術】近年、半導体装置を含む電子デバイスに
おいて、素子の高集積化に伴ってパターンの微細化がま
すます進んでいる。例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ
Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やマイ
クロコンピューター等に配置されるＭＯＳトランジスタ
のゲート電極をポリシリコン膜からパターニングする工
程では、シリコン窒化膜等のハードマスクを用いたゲー
ト加工技術が用いられるようになっている。このゲート
加工の前のフォトリソグラフィー技術においては、レジ
ストマスクの微細化を実現すべく、レジストマスク解像
度の向上や焦点深度拡大の目的で、レジスト膜の薄膜化
が進んでいる。

【０００３】この場合、ポリシリコン膜、ＷＳｉポリサ
イド膜、ポリメタル膜をパターニングしてゲート電極を
形成するドライエッチング工程において、エッチングマ
スクとなっているレジスト膜も部分的にエッチングされ
るためにレジスト膜の厚みが薄くなり（場合によっては
レジスト膜がなくなり）、パターニング精度が劣化する
という問題がある。そこで、ポリシリコン膜、ＷＳｉポ
リサイド膜、ポリメタル膜等の上に、ポリシリコン、Ｗ
Ｓｉポリサイド、ポリメタル等に対してエッチング選択
性の高いシリコン窒化膜又はシリコン酸化膜からなるハ
ードマスクを形成する技術がある。すなわち、レジスト
膜だけでなくハードマスクを、ポリシリコン膜などをパ
ターニングする際のマスクとして用いることにより、レ
ジスト膜の薄膜化により生じる不具合を解消することが
できる。

【０００４】また、上述のような上面保護膜を形成する
別例として、ＳＡＣ（Ｓｅｌｆ Ａｌｉｇｎ Ｃｏｎｔ
ａｃｔ）を形成するプロセスがある。ＳＡＣプロセスに
おいては、ゲート電極とコンタクトとのマスクの位置合
わせを考慮する必要はないが、ゲート電極とコンタクト
との接触を確実に阻止する必要がある。そこで、ゲート
電極の上にシリコン窒化膜からなる上面保護膜（ハード
マスク）を形成することにより、ゲート電極の上面とコ
ンタクトとの接触を確実に阻止しようとする技術があ
る。このようにゲート電極の上に上面保護膜を形成する
際には、ゲート電極を構成する導体膜（ポリシリコン
膜，ポリサイド膜，ポリメタル膜）とシリコン窒化膜と
を堆積した後に、その上に形成されたレジストマスクを
用いて、シリコン窒化膜とポリシリコン膜などとを順に
エッチングしていくことになる。

【０００５】このときのエッチング過程について、以下
に説明する。図２２（ａ）〜図２２（ｃ）は、従来のシ
リコン窒化膜とポリシリコン膜とを順にエッチングする
工程を示す断面図である。

【０００６】図２２（ａ）に示す工程で、シリコン基板
１０１上に、膜厚１０ｎｍのゲート酸化膜１０２と膜厚
２５０ｎｍのポリシリコン膜１０３とを順次形成し、ポ
リシリコン膜１０３上に厚みが１５０ｎｍのシリコン窒
化膜１０４を堆積させる。その後に、シリコン窒化膜１
０４上に化学増幅型レジストを塗布し、ＫｒＦエキシマ
レーザーを用いたフォトリソグラフィー技術により、レ
ジストマスク１０５を形成する。

【０００７】次に、図２２（ｂ）に示す工程で、レジス
トマスク１０５をエッチングマスクとして用いてシリコ
ン窒化膜１０４をエッチングすることにより、上面保護
膜１０６を形成する。

【０００８】次に、図２２（ｃ）に示す工程で、レジス
トマスク１０５を残したまま下地層であるポリシリコン
膜１０３のエッチングを行なって、活性領域の上におい
てはゲート電極として機能するポリシリコンパターン１
０８を形成する。その際、図２２（ｃ）に示すように、
レジストマスク１０５はある程度エッチングされて横方
向の寸法も全体の形状も崩れてしまうが、ポリシリコン
に対して高いエッチング選択比を有するシリコン窒化膜
からなる上面保護膜１０６はあまりエッチングされな
い。つまり、レジストマスク１０５と上面保護膜１０６
とをマスクとして用いて、ポリシリコンパターン１０８
を形成していることになる。

【０００９】また、従来より、メタル膜をパターニング
してメタル配線を形成する工程においても、メタル用ハ
ードマスクを用いて配線用のメタル膜をパターニングす
ることがある。

【００１０】図２３（ａ）〜（ｄ）は、従来のメタル配
線層を形成するための各工程を示す断面図である。

【００１１】まず、図２３（ａ）に示す工程で、基板上
のシリコン酸化膜１１１（例えば基板上の層間絶縁膜あ
るいは素子分離用絶縁膜）の上に、反応性スパッタリン
グ法及び通常のスパッタリング法により膜厚５０ｎｍの
ＴｉＮ膜１１２と、膜厚０．４５μｍのアルミニウム膜
１１３と、膜厚３０ｎｍのＴｉＮ膜１１４とを順次堆積
させる。そして、このＴｉＮ膜１１４の上に、プラズマ
ＣＶＤ法により膜厚１５０ｎｍのシリコン酸化膜１１５
を堆積する。

【００１２】その後、シリコン酸化膜１１５の上に化学
増幅型レジストを塗布してレジスト膜を形成し、ＫｒＦ
エキシマレーザーによるリソグラフィー技術を用いて、
膜厚０．７μｍのレジストマスク１１６を形成する。

【００１３】次に、図２３（ｂ）に示す工程で、レジス
トマスク１１６をエッチングマスクとして用い、ドライ
エッチャーによりシリコン酸化膜１１５をドライエッチ
ングする。これにより、メタル用ハードマスク１１７を
形成する。このとき、オーバーエッチによってＴｉＮ膜
１１４も部分的にエッチングされる。

【００１４】次に、図２３（ｃ）に示す工程で、アッシ
ング及び洗浄を行ない、レジストマスク１１６を除去す
る。アッシングは、マイクロ波を用いたダウンストリー
ム法によって行い、洗浄液にはフッ化アンモニウムの水
溶液を用いた。

【００１５】その後、図２３（ｄ）に示す工程で、メタ
ル用ハードマスク１１７をエッチングマスクとして用い
て、メタルドライエッチャーにより下地のメタル膜（Ｔ
ｉＮ膜１１４，アルミニウム膜１１３及びＴｉＮ膜１１
２の積層膜）をエッチングし、メタルパターン１１９
（メタル配線）を形成する。

【００１６】

【発明が解決しようとする課題】しかしながら、上述の
ようなシリコン窒化膜とその下地となっているポリシリ
コン膜などとを順にエッチングした結果、ポリシリコン
膜などをドライエッチングして得られるポリシリコンパ
ターン１０８の寸法が上面保護膜１０６の寸法よりもか
なり大きくなったり、形状の崩れが生じる（併せて、パ
ターン欠陥と呼ぶ）という不具合があった。

【００１７】そこで、発明者らがその原因を調べた結
果、図２２（ｂ）に示す工程でシリコン窒化膜１０４を
エッチングした後に、レジストマスク１０５と上面保護
膜１０６との界面付近に、０．０３μｍ以下のサイズを
有する微小な堆積物１０７が異物として成長することが
わかった。そして、この堆積物１０７がポリシリコン膜
１０３に対するエッチングマスクとして機能する結果、
ポリシリコンパターン１０８の寸法が部分的に設計値か
らはずれるというパターン欠陥が発生する。このような
現象は、シリコン窒化膜の下地がポリシリコン膜である
場合だけでなく、Ｗ（タングステン）膜，シリコン酸化
膜，ＷＳｉ（タングステンシリサイド）膜，シリコン酸
窒化膜などにおいても同様に生じることがわかった。

【００１８】ここで、シリコ窒化膜１０４をエッチング
した後に下地膜であるポリシリコン膜１０３を連続して
エッチングしない場合には、アッシング、硫酸過水（硫
酸及び過酸化水素の水溶液）によるウエハの洗浄、アン
モニア過水（アンモニア及び過酸化水素の水溶液）によ
るウエハの洗浄等を行なうことにより、上面保護膜１０
６の側面に発生した堆積物１０７とを容易に除去するこ
とができる。しかし、このような処理により、エッチン
グマスクであるレジストマスク１０５まで除去してしま
う。そして、レジストマスク１０５を除去した状態で、
上面保護膜１０６のみをマスクとして用いてポリシリコ
ン膜１０３のエッチングを行なうと、上面保護膜１０６
はまったくエッチングされないわけではなく、ある程度
エッチングされて上面保護膜１０６の厚みがある程度薄
くなる。このときの上面保護膜１０６のエッチング量の
制御は困難であることから、上面保護膜１０６の厚みが
ロットごとにばらつき、上面保護膜１０６の厚みを所定
の設計値に精度よく仕上げることが困難となる。ＳＡＣ
用のプロセス上、上面保護膜１０６の厚みは精度よくコ
ントロールする必要があるので、レジストマスク１０５
を除去することはできるだけ回避したい。

【００１９】また、図２３（ｂ）に示すように、メタル
配線の形成工程においても、メタル用ハードマスク１１
７を形成するためのエッチングが行なわれた後に、Ｔｉ
Ｎ膜１１４の上に異物として堆積物１１８が局所的に成
長することがわかった。これらの反応生成物は比較的不
安定な状態で存在するが、そのままの状態で下地層であ
るメタル膜（ＴｉＮ膜１１４，アルミニウム膜１１３及
びＴｉＮ膜１１２）のエッチングを行なうと、図２３
（ｄ）に示すごとく、堆積物１１８がマイクロマスクと
なり、メタル膜をパターニングして得られるメタルパタ
ーン１１９にはエッチング残部１２０（パターン欠陥）
が存在する。また、この堆積物１１８が存在している状
態で基板を大気中に露出させると、堆積物１１８を除去
することが困難であり、その後、アッシングや洗浄を行
なっても、堆積物を除去することは困難であることがわ
かった。

【００２０】本発明の目的は、ハードマスク用膜とその
下の下地層とを順にエッチングした後に、上述のような
堆積物を有効に除去し、あるいは堆積物の成長を抑制す
る手段を講ずることにより、下地層をパターニングした
後におけるパターン欠陥の発生を抑制することにある。

【００２１】

【課題を解決するための手段】本発明の第１の電子デバ
イスの製造方法は、基板上の下地層の上にシリコン酸化
膜，シリコン窒化膜及びシリコン酸窒化膜のうち少なく
ともいずれか１つからなる絶縁膜を形成する工程（ａ）
と、上記絶縁膜上にレジストパターンを形成する工程
（ｂ）と、上記レジストパターンをマスクとして上記絶
縁膜をドライエッチングして絶縁膜パターンを形成する
工程（ｃ）と、上記工程（ｃ）の後に、上記レジストパ
ターンを残したままで、基板上の全表面を洗浄液により
洗浄する工程（ｄ）と、上記レジストパターン及び上記
絶縁膜パターンをマスクとして用いて上記下地層をエッ
チングする工程（ｅ）とを備えている。

【００２２】この方法により、絶縁膜をエッチングした
後に下地層を洗浄することによって、レジストパターン
と絶縁膜パターンとの界面付近に成長した堆積物が除去
される。したがって、下地層から形成される下地層パタ
ーンのパターン欠陥が少ない電子デバイスを製造するこ
とができる。

【００２３】第１の電子デバイスの製造方法において、
上記工程（ｄ）では、洗浄液として水を用いることによ
り、基板上に不純物を残すことなく堆積物を確実に除去
することができる。

【００２４】その場合、洗浄液を５０℃以上に保つこと
により、堆積物をより効果的に除去することができる。

【００２５】第１の電子デバイスの製造方法において、
上記堆積物が酸性の物質により構成されている場合に
は、上記工程（ｄ）では、洗浄液としてＴＭＡＨ（tetr
ametyle ammonium hydride）水溶液を用いることが好ま
しく、上記堆積物がアルカリ性の物質により構成されて
おりいる場合には、上記工程（ｄ）では、洗浄液として
希フッ酸水溶液を用いることが好ましい。

【００２６】第１の電子デバイスの製造方法において、
上記絶縁膜がシリコン窒化膜又はシリコン酸窒化膜であ
る場合、上記工程（ｃ）の後で上記工程（ｄ）の前に、
基板を大気中に露出させる工程をさらに備えていてもよ
い。その場合にも、上記絶縁膜がシリコン窒化膜又はシ
リコン酸窒化膜である場合には、堆積物を除去する効果
を発揮することができる。

【００２７】第１の電子デバイスの製造方法において、
上記下地層が単結晶シリコン、多結晶シリコン、又は非
晶質シリコンのうちいずれか１つからなる場合には、上
記工程（ｅ）においては、塩素系ガス又は臭素系ガスに
より下地層をエッチングしてもよい。これらのエッチン
グガスは、ラジカル反応を利用してエッチング作用を発
揮するものであり、ポリシリコンやメタルのエッチング
には使用されないが、シリコン層にダメージをほとんど
与えないという利点がある。

【００２８】その場合、さらに上記絶縁膜がシリコン窒
化膜である時には、上記工程（ｃ）では、上記窒化膜か
らなる絶縁膜をフッ素系ガスによりエッチングすること
ができる。

【００２９】本発明の第２の電子デバイスの製造方法
は、基板上の下地層の上にシリコン酸化膜，シリコン窒
化膜及びシリコン酸窒化膜のうち少なくともいずれか１
つからなる絶縁膜を形成する工程（ａ）と、上記絶縁膜
上にレジストパターンを形成する工程（ｂ）と、上記レ
ジストパターンをマスクとして上記絶縁膜をエッチング
して絶縁膜パターンを形成する工程（ｃ）と、上記工程
（ｃ）の後に、上記レジストパターンを残したままで基
板の加熱処理を行なう工程（ｄ）と、上記レジストパタ
ーン及び上記絶縁膜パターンをマスクとして用いて上記
下地層をエッチングする工程（ｅ）とを備えている。

【００３０】この方法により、絶縁膜をエッチングした
後に加熱処理することにより、レジストパターンと絶縁
膜パターンとの界面付近に成長した堆積物が除去され
る。したがって、下地層から形成される下地層パターン
のパターン欠陥が少ない電子デバイスを製造することが
できる。

【００３１】第２の電子デバイスの製造方法において、
上記工程（ｄ）を真空中において行うことにより、レジ
ストパターンと絶縁膜パターンとに水分が吸着されるこ
とがないので、堆積物の成長が抑制される。

【００３２】本発明の第３の電子デバイスの製造方法
は、基板上の下地層の上にシリコン酸化膜，シリコン窒
化膜及びシリコン酸窒化膜のうち少なくともいずれか１
つからなる絶縁膜を形成する工程（ａ）と、上記絶縁膜
上にレジストパターンを形成する工程（ｂ）と、上記レ
ジストパターンをマスクとして上記絶縁膜をエッチング
して絶縁膜パターンを形成する工程（ｃ）と、上記工程
（ｃ）の後に、上記下地層及び絶縁膜パターンの露出部
分をプラズマ処理する工程（ｄ）と、上記レジストパタ
ーン及び上記絶縁膜パターンをマスクとして用いて上記
下地層をエッチングする工程（ｅ）とを備えている。

【００３３】この方法により、絶縁膜をエッチングした
後のプラズマ処理によって、レジストパターンと絶縁膜
パターンとの界面付近に成長した堆積物が除去される。
したがって、下地層から形成される下地層パターンのパ
ターン欠陥が少ない電子デバイスを製造することができ
る。

【００３４】第３の電子デバイスの製造方法において、
プラズマ処理する工程では、Ｎ₂ ガス、Ｏ₂ ガス、又は
不活性ガスのうち少なくとも１つを含むガスを用いるこ
とができる。

【００３５】本発明の第４の電子デバイスの製造方法
は、基板上の下地層の上にシリコン酸化膜，シリコン窒
化膜及びシリコン酸窒化膜のうち少なくともいずれか１
つからなる絶縁膜を形成する工程（ａ）と、上記絶縁膜
上にレジストパターンを形成する工程（ｂ）と、上記レ
ジストパターンをマスクとして上記絶縁膜をエッチング
して絶縁膜パターンを形成する工程（ｃ）と、上記工程
（ｃ）の後に、上記レジストパターンを残したままで上
記下地層及び絶縁膜パターンの露出部分に荷電粒子ビー
ムを照射する工程（ｄ）と、上記レジストパターン及び
上記絶縁膜パターンをマスクとして用いて上記下地層を
エッチングする工程（ｅ）とを備えている。

【００３６】この方法により、絶縁膜をエッチングした
後の荷電粒子ビームの照射処理によって、レジストパタ
ーンと絶縁膜パターンとの界面付近に成長した堆積物が
除去される。したがって、下地層から形成される下地層
パターンのパターン欠陥が少ない電子デバイスを製造す
ることができる。

【００３７】第４の電子デバイスの製造方法において、
荷電粒子ビームを電子線又はイオンビームのいずれかと
することができる。

【００３８】本発明の第５の電子デバイスの製造方法
は、基板上の下地層の上にシリコン窒化膜及びシリコン
酸窒化膜のうち少なくともいずれか１つからなる絶縁膜
を形成する工程（ａ）と、上記絶縁膜にシリコン窒化膜
中のＮＨ_x （ｘは任意の数）を除去するための加熱処理
を行なう工程（ｂ）と、上記絶縁膜上にレジストパター
ンを形成する工程（ｃ）と、上記レジストパターンをマ
スクとして上記絶縁膜をエッチングして絶縁膜パターン
を形成する工程（ｄ）と、上記レジストパターン及び上
記絶縁膜パターンをマスクとして用いて上記下地層をエ
ッチングする工程（ｅ）とを備えている。

【００３９】この方法により、加熱して不純物を除去し
た後に絶縁膜をエッチングするので、絶縁膜をエッチン
グする際に反応生成物が発生するのを抑制することがで
きる。したがって、レジストパターンと絶縁膜パターン
との界面付近における堆積物の成長が抑制されるので、
下地層から形成される下地層パターンのパターン欠陥の
少ない電子デバイスを製造することができる。

【００４０】本発明の第６の電子デバイスの製造方法
は、基板上の下地層の上にシリコン窒化膜及びシリコン
酸窒化膜のうち少なくともいずれか１つからなる絶縁膜
を形成する工程（ａ）と、上記絶縁膜の上にシリコン酸
化膜を形成して、上記絶縁膜と併せて保護膜とする工程
（ｂ）と、上記保護膜上にレジストパターンを形成する
工程（ｃ）と、上記レジストパターンをマスクとして上
記保護膜をエッチングして保護膜パターンを形成する工
程（ｄ）と、上記レジストパターン及び上記保護膜パタ
ーンをマスクとして用いて上記下地層をエッチングする
工程（ｅ）とを備えている。

【００４１】この方法により、絶縁膜から不純物が上方
に拡散するのが保護膜によって抑制されるので、絶縁膜
及び保護膜をエッチングする際に反応生成物が発生する
のを抑制することができる。したがって、レジストパタ
ーンと絶縁膜パターンとの界面付近における堆積物の成
長が抑制されるので、下地層から形成される下地層パタ
ーンのパターン欠陥が少ない電子デバイスを製造するこ
とができる。

【００４２】第６の電子デバイスの製造方法において、
上記絶縁膜がシリコン窒化膜である場合には、上記工程
（ｂ）では、絶縁膜の表面を酸化させて酸化膜を形成す
ることができる。

【００４３】

【発明の実施の形態】以下、本発明に係る電子デバイス
の製造方法の各実施形態について、図面を参照しながら
説明する。

【００４４】（第１の実施形態）本発明の第１の実施形
態に係る電子デバイスである半導体装置の製造方法につ
いて、図１〜図３を参照しながら説明する。図１（ａ）
〜（ｄ）は、第１の実施形態におけるシリコン窒化膜及
びポリシリコン膜のパターニング工程を示す断面図であ
る。ここで、本実施形態及び後述する各実施形態におい
ては、基板としてシリコンウエハーを用い、基板上に堆
積されたポリシリコン膜からＭＯＳトランジスタのゲー
ト電極，ポリシリコン配線，容量素子の電極（下部電
極），抵抗素子の抵抗体などが形成され、ポリシリコン
膜上に堆積されたシリコン窒化膜から上面保護膜が形成
されるものとする。

【００４５】まず、図１（ａ）に示す工程で、チャンバ
ー内で、シリコン基板１１上に、例えば、膜厚１０ｎｍ
のゲート酸化膜１２を形成し、それぞれ減圧ＣＶＤ（Ｃ
ｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）
法により、膜厚１００ｎｍのポリシリコン膜１３と膜厚
１５０ｎｍのシリコン窒化膜１４とを順次堆積させる。
その後に、シリコン窒化膜１４上に化学増幅型レジスト
を塗布してレジスト膜を形成し、ＫｒＦエキシマレーザ
ーによるリソグラフィー技術を用いて、０．７μｍの膜
厚を有するレジストマスク１５を形成する。この工程に
おいて、シリコン窒化膜１４の成膜条件を、例えば、Ｎ
₂ ガスの流量が５０ｓｃｃｍ，ＮＨ₃ ガスの流量が６０
０ｓｃｃｍ，ＳｉＨ₂Ｃｌ₂ガスの流量が６０ｓｃｃｍ，
ガス圧力４０Ｐａ，温度７６０℃とした。

【００４６】次に、図１（ｂ）に示す工程で、レジスト
マスク１５をエッチングマスクとして用い、ドライエッ
チャーとなるエッチングガスをチャンバー内に導入し
て、シリコン窒化膜１４をドライエッチングする。これ
により、シリコン窒化膜からなる上面保護膜１６（ハー
ドマスク）を形成する。この場合には、一般的な平行平
板型の反応性イオンエッチング装置を用いて、例えば、
反応ガスの種類と流量とがＣＨＦ₃ ／Ｏ₂ ＝１００／１
０ｓｃｃｍ，ガス圧力が１００Ｐａ，高周波出力が４０
０Ｗというエッチング条件のもとでエッチングを行う。
このエッチング後に、レジストマスク１５と上面保護膜
１６との界面付近において、異物として堆積物１７が局
所的に成長する。

【００４７】ここで、堆積物１７が局所的に成長する機
構は、減圧ＣＶＤによりシリコン窒化膜１４を形成する
際に放出されたＮＨ₃ 系の物質と、エッチングガスから
生じるテフロン系の物質中のＦとが反応することによる
と考えられる。そして、堆積物１７は、フッ化アンモニ
ウム（ＮＨ₄Ｆ）系の化合物や、例えばフッ化ヒドラジ
ン（Ｎ₂Ｈ₅Ｆ）のようなヒドラジン（Ｎ₂Ｈ₄）系の化合
物であると考えられる。これらの化合物は潮解性を有
し、比較的不安定な状態で存在することがわかった。

【００４８】次に、図１（ｃ）に示す工程で、レジスト
マスク１５が形成された基板を室温の純水により洗浄す
る。本実施形態においては、いったん大気中に基板を取
り出してから洗浄を行なっている。この純水洗浄によ
り、レジストマスク１５を残したままで堆積物１７を除
去されていることがわかった。これにより、基板上に
は、純水洗浄後のレジストマスク１５と上面保護膜１６
とが残る。

【００４９】次に、図１（ｄ）に示す工程で、レジスト
マスク１５と上面保護膜１６とをエッチングマスクとし
て、ドライエッチャーを用いてポリシリコン膜１３をド
ライエッチングし、ポリシリコンパターン１８を形成す
る。この場合には、一般的な平行平板型の反応性イオン
エッチング装置を用いて、例えば、反応ガスの種類と流
量とがＨＢｒ／Ｏ₂ ＝６０／２ｓｃｃｍ，ガス圧力が１
０Ｐａ，高周波出力が２５０Ｗというエッチング条件の
もとでエッチングを行う。

【００５０】ここで、本実施形態に係る電子デバイスの
製造方法の特徴は、純水を用いた洗浄によって、シリコ
ン窒化膜１４をエッチングした後に成長した堆積物１７
を、レジストマスク１５を残したままで除去することに
ある。これにより、堆積物１７の存在に起因するポリシ
リコンパターン１８のパターン欠陥の発生を抑制するこ
とができる。

【００５１】更に、本実施形態においては、異なる洗浄
時間で洗浄することにより、洗浄時間とパターン欠陥数
との関係を調べた。

【００５２】図２は、シリコン窒化膜１４をエッチング
した後の洗浄時間と、ポリシリコンパターン１８のパタ
ーン欠陥数との関係を示す図である。図２において、横
軸は洗浄時間（秒）を表し、縦軸はパターン欠陥数
（個）を表している。ここでは、２０℃の純水を用いて
基板を洗浄した。図２に示すように、洗浄時間を長くす
るに従って、ポリシリコン膜１３をエッチングして形成
されるポリシリコンパターン１８のパターン欠陥数が減
少している。このことから、純水によって堆積物１７が
除去されていることがわかる。なお、パターン欠陥数の
許容値は、デバイスの種類によっても相違するが、一般
的には５０個程度である。

【００５３】図３は、シリコン窒化膜１４をエッチング
した後の基板を、イオン交換クロマトグラフィーを用い
て分析した結果を示す図である。ここでは、６０℃の純
水を用いて、イオン交換クロマトグラフィーを用いた３
０分間のイオンの抽出を４回行うことにより、Ｆ^- イオ
ンとＮＨ₄ ⁺イオンとを検出した。図３に示すように、Ｆ
^- イオンの溶出量は抽出するごとに減っていき、４回目
の抽出ではほとんど検出されていない。また、ＮＨ₄ ⁺系
のイオンの溶出量も、抽出するごとに少しずつ減ってい
る。この結果から、堆積物を純水で洗浄することによ
り、水溶性であるフッ化アンモニウム（ＮＨ₄Ｆ）系の
反応生成物が除去されていることがわかる。なお、Ｆ^-
イオンはシリコン窒化膜１４をエッチングする前の基板
からは検出されなかったので、Ｆ^- イオンはシリコン窒
化膜１４用のエッチングガスにより供給される成分と考
えられる。一方、ＮＨ₄ ⁺イオンはシリコン窒化膜１４を
エッチングする前の基板からも検出されたので、ＮＨ₄ ⁺
イオンはシリコン窒化膜１４をＣＶＤにより堆積する際
に用いる原料ガスであるＮＨ₃ がシリコン窒化膜１４内
に取り込まれ、この取り込まれたＮＨ₃ がイオンとなっ
て溶出したものと考えられる。

【００５４】上述のように、本実施形態によれば、シリ
コン窒化膜１４をエッチングした後に、レジスト膜１５
を残したままで純水によって基板を洗浄することによ
り、レジストマスク１５と上面保護膜１６との界面付近
に成長した堆積物１７を除去することができる。したが
って、ポリシリコン膜１３をエッチングして形成される
ポリシリコンパターン１８のパターン欠陥の発生を抑制
することができる。また、純水を用いた洗浄時間が長い
ほど、より効果的にパターン欠陥数を低減することがで
きる。

【００５５】なお、シリコン窒化膜とポリシリコン膜と
からなる積層膜を連続してエッチングすることにより、
微細パターンを形成することは、今まで一般的には行わ
れておらず、シリコン窒化膜からの不純物の放出による
堆積物、異物等の発生は、これまで報告されていない。
それに対し、ポリシリコン膜のエッチング等において
は、エッチングの反応生成物等（ＳｉＢｒ₄ 、ＳｉＯ₂
系）による異物が発生することが知られている。しか
し、これらの異物のサイズは０．３μｍ以上であり、こ
のサイズは、本実施形態においてシリコン窒化膜１４の
エッチングの際に発生する異物に比較すると、１０倍以
上も大きいので容易に発見されたものと思われる。

【００５６】また、従来は、０．３５μｍ程度以上のパ
ターンルールで形成されるデバイスにおいては、０．０
３μｍ以下のサイズの異物については、それがパターン
欠陥を引き起こしてもその欠陥がデバイス上のキラー
（歩留まり低減の原因になる欠陥）にはならなかったの
で、完全に無視することができた。しかし、近年、パタ
ーンルールがますます厳しくなっており、０．２５μｍ
のパターンルールでは、０．０３μｍ以下のサイズの異
物であってもこれを無視することができなくなってい
る。すなわち、本実施形態により、微細化された半導体
素子においてもポリシリコン部材のパターン欠陥を抑制
することができる。

【００５７】（第２の実施形態）本発明の第２の実施形
態に係る電子デバイス（半導体装置）の製造方法につい
て、図１（ａ）〜（ｄ）と図４とを参照しながら説明す
る。

【００５８】本実施形態においても、図１（ａ）〜
（ｄ）に示す工程と外観上同じ工程により基板を処理す
る。ここで、本実施形態では、堆積物１７を除去するた
めの図１（ｃ）に示す工程において、堆積物１７を除去
するための洗浄条件のみが第１の実施形態と異なってい
る。本実施形態においては、基板の洗浄に用いる純水の
温度つまり水洗温度を種々変えて、基板を洗浄した。こ
れにより、堆積物１７が除去され、シリコン基板１１上
には、純水洗浄後のレジストマスク１５と上面保護膜１
６とが残る。

【００５９】その後に、図１（ｄ）に示す工程で、第１
の実施形態と同じ条件で、レジストマスク１５と上面保
護膜１６とをエッチングマスクとし、ドライエッチャー
を用いてポリシリコン膜１３をドライエッチングし、ポ
リシリコンパターン１８を形成する。

【００６０】ここで、本実施形態に係る電子デバイスの
製造方法の特徴は、第１の実施形態において説明した図
１（ｂ）〜（ｃ）に示す工程で、水温を上げた純水を用
いた洗浄によって、シリコン窒化膜１４をエッチングし
た後に成長した堆積物１７を除去することである。これ
により、堆積物１７の存在に起因するポリシリコンパタ
ーン１８のパターン欠陥の発生を抑制することができ
る。

【００６１】さらに、本実施形態においては、純水の温
度つまり水洗温度を種々変えて洗浄する実験を行なっ
て、水洗温度とパターン欠陥数との関係を調べた。

【００６２】図４は、シリコン窒化膜１４をエッチング
した後の物除去工程における水洗温度と、ポリシリコン
パターン１８のパターン欠陥数との関係を示す図であ
る。図４において、横軸は水洗温度（℃）を表し、縦軸
はパターン欠陥数（個）を表している。ここでは、純水
を用いて３０秒間の洗浄を行った。図４に示すように、
水洗温度を高くするに従って、ポリシリコンパターン１
８のパターン欠陥数が減少している。このことから、純
水によって堆積物１７が除去され、かつ、純水の温度を
高くすることによってさらに効果的に堆積物１７が除去
されることがわかる。

【００６３】上述の通り、本実施形態によれば、シリコ
ン窒化膜１４をエッチングした後に、水温を上げた純水
を用いて基板を洗浄することにより、レジストマスク１
５と上面保護膜１６との界面付近に成長した堆積物１７
を除去する。したがって、ポリシリコン膜１３をエッチ
ングして形成されるポリシリコンパターン１８のパター
ン欠陥の発生を抑制することができる。そして、純水の
温度が５０℃，７０℃と高いほど、より効果的にパター
ン欠陥数を低減することができる。

【００６４】（第３の実施形態）本発明の第３の実施形
態に係る電子デバイス（半導体装置）の製造方法につい
て、図１（ａ）〜（ｄ）と図５とを参照しながら説明す
る。

【００６５】本実施形態においても、図１（ａ）〜
（ｄ）に示す工程と外観上同じ工程により基板を処理す
る。ここで、本実施形態では、堆積物１７を除去するた
めの図１（ｃ）に示す工程において、堆積物１７を除去
するための洗浄液のみが第１の実施形態と異なってい
る。本実施形態においては、純水に変えて希フッ酸水溶
液により基板を洗浄した。この場合には、水による洗浄
によって堆積物１７を除去する作用に加えて、希フッ酸
により堆積物１７を構成するアルカリ性のＮＨ₃ 系の成
分を中和する作用が付加されて、堆積物１７を除去する
ことになる。これにより、シリコン基板１１上には、希
フッ酸洗浄後のレジストマスク１５と上面保護膜１６と
が残る。

【００６６】その後に、図１（ｄ）に示す工程で、第１
の実施形態と同じ条件で、レジストマスク１５と上面保
護膜１６とをエッチングマスクとし、ドライエッチャー
を用いてポリシリコン膜１３をドライエッチングし、ポ
リシリコンパターン１８を形成する。

【００６７】ここで、本実施形態に係る電子デバイスの
製造方法の特徴は、図１（ｂ）〜（ｃ）に示す工程で、
希フッ酸を用いた洗浄によって、レジストマスク１５と
上面保護膜１６との界面に成長する堆積物１７を除去す
ることである。これにより、ポリシリコン膜１３をエッ
チングして形成されるポリシリコンパターン１８のパタ
ーン欠陥の発生を抑制することができる。

【００６８】図５は、シリコン窒化膜１４をエッチング
した後の洗浄液の種類及び洗浄時間と、ポリシリコンパ
ターン１８中のパターン欠陥数との関係を示す図であ
る。図５において、横軸は洗浄時間を表し、縦軸はパタ
ーン欠陥数をあらわしている。ここでは、希フッ酸水溶
液を用いて洗浄した場合と、純水のみを用いて洗浄した
場合とを比較している。その際、純水（Ｈ₂Ｏ）とフッ
酸（ＨＦ）との比率を６００：１の割合で配合すること
により希フッ酸水溶液の濃度を調製し、希フッ酸及び純
水の温度をそれぞれ２０℃としている。図５に示すよう
に、純水のみで洗浄するよりも希フッ酸水溶液で洗浄し
た方が、いっそう効果的にパターン欠陥数を低減するこ
とができる。また、希フッ酸水溶液による洗浄時間を長
くするに従って、ポリシリコン膜１３をエッチングした
後におけるポリシリコンパターン１８中のパターン欠陥
数が減少している。このことから、希フッ酸によって、
いっそう効果的に堆積物１７が除去されていることがわ
かる。

【００６９】上述のように、本実施形態によれば、シリ
コン窒化膜１４をエッチングした後に、希フッ酸水溶液
を用いて基板を洗浄することにより、レジストマスク１
５と上面保護膜１６との界面付近に成長した堆積物１７
を除去する。したがって、ポリシリコン膜１３をエッチ
ングして形成されるポリシリコンパターン１８のパター
ン欠陥の発生を抑制することができる。そして、希フッ
酸水溶液を用いて基板の洗浄を行なう場合にも、洗浄時
間が長いほど、より効果的にパターン欠陥数を低減する
ことができる。

【００７０】（第４の実施形態）次に、本発明の第４の
実施形態に係る電子デバイス（半導体装置）の製造方法
について、図１（ａ）〜（ｄ），図６及び図７を参照し
ながら説明する。

【００７１】本実施形態においても、図１（ａ）〜
（ｄ）に示す工程と外観上同じ工程により基板を処理す
る。ここで、本実施形態では、堆積物１７を除去するた
めの図１（ｃ）に示す工程において、堆積物１７を除去
するための処理内容のみが第１の実施形態と異なってい
る。本実施形態では、図１（ｂ）に示す工程の後で、大
気中においてホットプレート上で基板を加熱することに
よって堆積物１７を除去する。これにより、シリコン基
板１１上には、加熱処理後のレジストマスク１５と上面
保護膜１６とが残る。

【００７２】その後に、図１（ｄ）に示す工程で、第１
の実施形態と同じ条件で、レジストマスク１５と上面保
護膜１６とをエッチングマスクとし、ドライエッチャー
を用いてポリシリコン膜１３をドライエッチングし、ポ
リシリコンパターン１８を形成する。

【００７３】ここで、本実施形態に係る電子デバイスの
製造方法の特徴は、第１の実施形態において説明した図
１（ｂ）〜（ｃ）に示す工程で、大気中で加熱処理する
ことにより、シリコン窒化膜１４をエッチングした後に
成長した堆積物１７を除去することである。これによ
り、堆積物１７の存在に起因するポリシリコンパターン
１８のパターン欠陥の発生を抑制することができる。

【００７４】図６は、シリコン窒化膜１４をエッチング
した後の加熱処理における加熱時間と、ポリシリコンパ
ターン１８のパターン欠陥数との関係を示す図である。
図６において、横軸は加熱時間（秒）を表し、縦軸はパ
ターン欠陥数を表している。ここでは、ホットプレート
により基板を６０℃に加熱している。図６に示すよう
に、ホットプレートによる加熱時間を３０，６０，９
０，１２０秒と長くするに従って、ポリシリコン膜１３
をエッチングして形成されるポリシリコンパターン１８
のパターン欠陥数が減少している。このことから、加熱
処理によって堆積物１７が除去され、かつ、加熱時間を
長くすることによってさらに効果的に堆積物１７が除去
されていることがわかる。

【００７５】図７は、シリコン窒化膜１４をエッチング
した後の加熱処理における加熱温度と、ポリシリコンパ
ターン１８のパターン欠陥数との関係を示す図である。
図７において、横軸は温度（℃）を表し、縦軸はパター
ン欠陥数（個）を表している。ここでは、ホットプレー
トにより基板を６０秒間加熱している。図７に示すよう
に、ホットプレートによる加熱温度を３０，５０，７
０，１００℃と高くするに従って、ポリシリコン膜１３
をエッチングした後のパターン欠陥数、つまりポリシリ
コンパターン１８のパターン欠陥数が減少している。こ
のことから、加熱処理によって堆積物１７が除去され、
かつ、加熱温度を高くするほどより効果的に堆積物１７
が除去されていることがわかる。ただし、基板を、レジ
ストマスク１５がレジストマスク１５を構成するレジス
ト材料の耐熱温度以上の温度になるような温度まで加熱
することは好ましくない。一般的に使用されるレジスト
材料の耐熱温度は１１０℃〜１２０℃程度である。

【００７６】図８は、シリコン窒化膜１４をエッチング
した後の基板をＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐ
ｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて分析し
た結果を示す図である。図８において、横軸は温度
（℃）を表し、縦軸は比イオン強度（％）を表してい
る。

【００７７】図８のデータを分析した結果、分子量２８
の物質はＴＤＳのキャリアガスである窒素（Ｎ₂ ）と基
板中の一酸化炭素（ＣＯ）とであり、分子量１８の物質
はレジストマスク１５及びシリコン窒化膜１４から発生
した水（Ｈ₂Ｏ）又はアンモニウムイオン（ＮＨ₄ ⁺）で
あると考えられる。

【００７８】また、温度が１２０〜２００℃の範囲にお
いて比イオン強度の大きいピーク領域を有する分子量４
４の物質は二酸化炭素（ＣＯ₂ ）であり、２００〜４０
０℃の範囲において比イオン強度の大きいピーク領域を
有する分子量６４の物質は二酸化硫黄（ＳＯ₂ ）であ
り、これらはいずれもレジストマスク１５が分解して生
成されたものと考えられる。

【００７９】また、分子量１７の物質に相当するアンモ
ニア（ＮＨ₃ ）は、１００〜４５０℃の範囲においてブ
ロードなピーク領域を有している。また、１２０〜２０
０℃の範囲においてピーク領域を有する分子量３２の物
質は、ヒドラジン（Ｎ₂Ｈ₄）と酸素（Ｏ₂ ）であると考
えられる。

【００８０】このように、図８に示すＴＤＳのデータか
ら、基板を加熱することによって、アンモニア（Ｎ
Ｈ₃ ）、ヒドラジン（Ｎ₂Ｈ₄）等のアンモニア系の化合
物や、水（Ｈ₂Ｏ）、酸素（Ｏ₂ ）等の反応生成物から
なる堆積物１７が除去されていることがわかる。

【００８１】また、図８に示すＴＤＳのデータからは、
分析の際の温度が常温から８００℃までの範囲において
脱ガスがみられる。しかし、レジストマスク１５を構成
するレジストの耐熱性を考慮すると、加熱処理する場合
には１１０〜１２０℃程度までの低温加熱（Ａｎｎｅａ
ｌ）が好ましい。そこで、図６に示すように加熱時間を
長くして、かつ、図７に示すように１２０℃以下の範囲
内においてできるだけ加熱温度を高くすることによっ
て、レジストマスク１５に悪影響を及ぼすことなくパタ
ーン欠陥数を低減させることができる。

【００８２】上述のように、本実施形態によれば、シリ
コン窒化膜１４をエッチングした後に、基板を加熱処理
することにより、レジストマスク１５と上面保護膜１６
との界面付近に成長した堆積物１７を除去する。したが
って、ポリシリコン膜１３をエッチングして形成される
ポリシリコンパターン１８のパターン欠陥の発生を抑制
することができる。その場合、加熱時間が長いほど、ま
た、加熱温度が高いほど、より効果的にパターン欠陥数
を低減することができる。

【００８３】（第５の実施形態）本発明の第５の実施形
態に係る電子デバイス（半導体装置）の製造方法につい
て、図１（ａ）〜（ｄ）と図９とを参照しながら説明す
る。本実施形態においても、図１（ａ）〜（ｄ）に示す
工程と外観上同じ工程により基板を処理する。ここで、
本実施形態では、第１の実施形態における図１（ｂ）に
示す工程の後で、真空中に基板を保持したまま大気に曝
さずに、連続的に加熱処理する。この場合には、シリコ
ン窒化膜１４及びシリコン基板１１をエッチングするこ
とが可能に構成されているエッチング室と加熱チャンバ
ーとを備えた、マルチチャンバータイプのエッチング装
置（図示せず）を用いた。これにより、基板を大気には
曝さず真空中で保持しているので、図１（ｂ）に示す工
程から図１（ｃ）に示す工程までの間において基板の露
出している部分が大気中の水分を吸収することはない。
したがって、シリコン窒化膜１４をエッチングした後に
おける堆積物１７の成長が抑制される。また、加熱処理
により、発生した堆積物１７を除去する。この工程によ
り、シリコン基板１１上には、真空中での加熱処理後の
レジストマスク１５と上面保護膜１６とが残る。

【００８４】その後に、図１（ｄ）に示す工程で、第１
の実施形態と同一の条件で、レジストマスク１５と上面
保護膜１６とをエッチングマスクとして、ドライエッチ
ャーを用いてポリシリコン膜１３をドライエッチング
し、ポリシリコンパターン１８を形成する。

【００８５】ここで、本実施形態に係る電子デバイスの
製造方法の特徴は、図１（ｂ）〜（ｃ）に示す工程で、
エッチング後に連続して、基板を真空中で加熱しかつ保
持することにより、シリコン窒化膜１４をエッチングし
た後における堆積物１７の成長を抑制しつつ、堆積物１
７を除去することである。これにより、堆積物１７の存
在に起因するポリシリコンパターン１８のパターン欠陥
の発生を抑制することができる。

【００８６】図９は、シリコン窒化膜１４をエッチング
した後の、大気中と真空中とにおける加熱処理の加熱温
度と、ポリシリコンパターン１８のパターン欠陥数との
関係を示す図である。図９において、横軸は加熱温度
（℃）を表し、縦軸はパターン欠陥数（個）を表してい
る。ここでは、大気中及び真空中における加熱時間をそ
れぞれ６０秒としている。図９に示すように、大気中と
真空中とのそれぞれの場合において、５０，６０，７
０，１００℃と加熱温度を高くするに従ってポリシリコ
ンパターン１８のパターン欠陥数が減少している。ま
た、真空中で連続して加熱処理した場合には、基板の表
面における水分の影響を抑制できるので、大気中におい
て加熱を行った場合に比べて、パターン欠陥数が大きく
減少している。このことから、真空中における加熱処理
により、堆積物１７の発生が抑制され、かつ発生した堆
積物１７が効果的に除去されていることがわかる。

【００８７】上述のように、本実施形態によれば、シリ
コン窒化膜１４をエッチングした後に連続して真空中で
基板を加熱処理することにより、レジストマスク１５と
上面保護膜１６との界面付近における堆積物１７の発生
を抑制し、かつ発生した堆積物１７を除去することがで
きる。したがって、ポリシリコン膜１３をエッチングし
て形成されるポリシリコンパターン１８のパターン欠陥
の発生を抑制することができる。その場合、加熱温度が
高いほど、より効果的にパターン欠陥数を低減すること
ができる。また、第４の実施形態の場合と同様に、加熱
処理の時間が長いほど、より効果的にパターン欠陥数を
低減することができることも確認されている。

【００８８】（第６の実施形態）本発明の第６の実施形
態に係る電子デバイス（半導体装置）の製造方法につい
て、図１（ａ）〜（ｄ）と図１０とを参照しながら説明
する。本実施形態においても、図１（ａ）〜（ｄ）に示
す工程と外観上同じ工程により基板を処理する。ここ
で、本実施形態では、第１の実施形態における図１
（ｂ）に示す工程の後で、Ｎ₂ プラズマ処理を行って堆
積物１７を除去する。この場合には、一般的な平行平板
型反応性イオンエッチング装置を用いて、例えば、Ｎ₂
ガスの流量が１００ｓｃｃｍ，ガス圧力５０ｍＴｏｒ
ｒ，高周波出力２００Ｗ，基板温度３０℃の条件のもと
で、Ｎ₂ プラズマ処理を行った。これにより、シリコン
基板１１上には、Ｎ₂ プラズマ処理後のレジストマスク
１５と上面保護膜１６とが残る。

【００８９】その後に、図１（ｄ）に示す工程で、第１
の実施形態と同一の条件で、レジストマスク１５と上面
保護膜１６とをエッチングマスクとして、ドライエッチ
ャーを用いてポリシリコン膜１３をドライエッチング
し、ポリシリコンパターン１８を形成する。

【００９０】ここで、本実施形態に係る電子デバイスの
製造方法の特徴は、図１（ｂ）〜（ｃ）に示す工程で、
シリコン窒化膜１４をエッチングした後に基板をＮ₂ プ
ラズマ処理することによって、エッチング後に成長した
堆積物１７を除去することである。これにより、堆積物
１７の存在に起因するポリシリコンパターン１８中のパ
ターン欠陥の発生を抑制することができる。

【００９１】図１０は、シリコン窒化膜１４をエッチン
グした後の、Ｎ₂ プラズマ処理における放電時間と、ポ
リシリコンパターン１８のパターン欠陥数との関係を示
す図である。図１０において、横軸は放電時間（秒）を
表し、縦軸はパターン欠陥数を表している。図１０に示
すように、Ｎ₂ プラズマ処理における放電時間を３０，
４０，６０，９０秒と長くするに従って、ポリシリコン
パターン１８のパターン欠陥数が減少している。このこ
とから、Ｎ₂ プラズマ処理によって堆積物１７を容易に
除去でき、かつ、放電時間を長くすることによって更に
効果的に堆積物１７を除去できていることがわかる。

【００９２】上述のように、本実施形態によれば、シリ
コン窒化膜１４をエッチングした後に基板をＮ₂ プラズ
マ処理することにより、レジストマスク１５と上面保護
膜１６との界面付近に成長した堆積物１７を除去する。
したがって、ポリシリコン膜１３をエッチングして形成
されるポリシリコンパターン１８のパターン欠陥の発生
を抑制することができる。そして、放電時間が長いほ
ど、より効果的にパターン欠陥数を低減することができ
る。

【００９３】なお、本実施形態の説明では、プラズマ処
理のガスとしてＮ₂ ガスを用いたが、これに代えて、エ
ッチング特性に影響を与えないＯ₂ や、Ａｒ等の不活性
ガスを用いても同様の効果が得られることはいうまでも
ない。

【００９４】（第７の実施形態）本発明の第７の実施形
態に係る電子デバイス（半導体装置）の製造方法につい
て、図１（ａ）〜（ｄ）と図１１とを参照しながら説明
する。

【００９５】本実施形態においても、図１（ａ）〜
（ｄ）に示す工程と外観上同じ工程により基板を処理す
る。そして、本実施形態では、図１（ｂ）に示す工程の
後で、荷電粒子ビームとして電子線を基板の表面に照射
して、堆積物１７を除去する。この場合には、一般的な
電子顕微鏡を用いて、基板温度が２５℃、ビームカレン
トが５ｐＡ／μｍ² の照射条件のもとで、基板上への電
子線の照射を行った。これにより、シリコン基板１１上
には、電子線照射後のレジストマスク１５と上面保護膜
１６とが残る。

【００９６】その後に、図１（ｄ）に示すように、第１
の実施形態と同じ条件で、レジストマスク１５と上面保
護膜１６とをエッチングマスクとして、ドライエッチャ
ーを用いてポリシリコン膜１３をドライエッチングし、
ポリシリコンパターン１８を形成する。

【００９７】ここで、本実施形態に係る電子デバイスの
製造方法の特徴は、図１（ｂ）〜（ｃ）に示す工程で、
シリコン窒化膜１４をエッチングした後に、基板に対し
て電子線を照射することによって、エッチング後に成長
した堆積物１７を除去することである。これにより、堆
積物１７の存在に起因するポリシリコンパターン１８の
パターン欠陥の発生を抑制することができる。

【００９８】図１１は、シリコン窒化膜１４をエッチン
グした後の、電子線の照射時間と、ポリシリコンパター
ン１８のパターン欠陥数との関係を示す図である。図１
１において、横軸は電子線の照射時間（秒）を表し、縦
軸はパターン欠陥数（個）を表している。図１１に示す
ように、電子線の照射時間を３０，４０，６０，９０秒
と長くするに従って、ポリシリコン膜１３をエッチング
した後のパターン欠陥数、つまりポリシリコンパターン
１８のパターン欠陥数が減少している。このことから、
電子線を照射することによって堆積物１７が除去され、
かつ、照射時間を長くすることによって更に効果的に堆
積物１７が除去されていることがわかる。

【００９９】上述のように、本実施形態によれば、シリ
コン窒化膜１４をエッチングした後に、基板に対して電
子線を照射することにより、レジストマスク１５と上面
保護膜１６との界面付近に成長した堆積物１７を除去す
る。したがって、ポリシリコン膜１３をエッチングして
形成されるポリシリコンパターン１８のパターン欠陥の
発生を抑制することができる。そして、照射時間が長い
ほど、より効果的にパターン欠陥数を低減することがで
きる。

【０１００】なお、本実施形態の説明では、荷電粒子ビ
ームとして電子線を用いたが、これに代えて、イオンビ
ームを用いても同様の効果が得られることはいうまでも
ない。

【０１０１】（第８の実施形態）本発明の第８の実施形
態に係る電子デバイスである半導体装置の製造方法につ
いて、図１２（ａ）〜（ｄ），図１３及び図１４を参照
しながら説明する。図１２（ａ）〜（ｄ）は、本実施形
態におけるシリコン窒化膜の堆積からポリシリコン膜の
パターニング工程までの各工程を示す断面図である。

【０１０２】まず、図１２（ａ）に示す工程で、第１の
実施形態と同じ条件で、シリコン基板２１上にゲート酸
化膜２２とポリシリコン膜２３とシリコン窒化膜２４と
を順次堆積させる。ここで、シリコン窒化膜２４は、ア
ンモニア系物質、水等を残留ガスとして含んでおり、こ
れらの残留ガスが、後工程であるドライエッチングにお
いて、エッチングガスや反応生成物と反応して新たな反
応生成物を発生させる。この工程では、形成されたシリ
コン窒化膜２４を、電気炉を用いて３０分間加熱するこ
とによって、シリコン窒化膜２４中の不純物、つまり残
留ガスを除去する。

【０１０３】次に、図１２（ｂ）に示す工程で、第１の
実施形態と同様にして、レジストマスク２５を形成す
る。

【０１０４】次に、図１２（ｃ）に示す工程で、第１の
実施形態と同じ条件で、レジストマスク２５をエッチン
グマスクとして用い、ドライエッチャーによりシリコン
窒化膜２４をドライエッチングする。これにより、上面
保護膜２６を形成する。このとき、図１２（ａ）に示す
工程で残留ガスを除去していることから、エッチング終
了後にも上記各実施形態におけるような堆積物の成長は
ほとんど見られない。、次に、図１２（ｄ）に示す工程
で、第１の実施形態と同じ条件で、レジストマスク２５
と上面保護膜２６とをエッチングマスクとして用い、ド
ライエッチャーによりポリシリコン膜２３をドライエッ
チングし、ポリシリコンパターン２７を形成する。

【０１０５】ここで、本実施形態に係る電子デバイスの
製造方法の特徴は、シリコン窒化膜２４を加熱すること
によりシリコン窒化膜２４中の残留ガスを除去した後
に、シリコン窒化膜２４をエッチングすることである。
このように、アンモニア系物質、水等の残留ガスを除去
した後にシリコン窒化膜２４をエッチングするので、ド
ライエッチングにおいて、残留ガスがエッチングガスと
反応して反応生成物を発生させることを抑制できる。よ
って、この反応生成物からなる堆積物の成長を抑制する
ことにより、ポリシリコン膜２３をエッチングして形成
されるポリシリコンパターン２７のパターン欠陥の発生
を抑制することができる。

【０１０６】図１３は、エッチングする前のシリコン窒
化膜２４に対する加熱温度と、ポリシリコンパターン２
７のパターン欠陥数との関係を示す図である。図１３に
おいて、横軸は加熱温度（℃）を表し、縦軸はパターン
欠陥数を表している。ここでは、電気炉により基板を３
０分間加熱している。図１３に示すように、加熱温度を
２００，３００，４００，５００℃と高くするに従っ
て、ポリシリコンパターン２７のパターン欠陥数が減少
している。

【０１０７】図１４は、シリコン窒化膜２４を堆積した
後かつエッチングする前の基板を、ＴＤＳ（Ｔｈｅｒｍ
ａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐ
ｙ）を用いて分析した結果を示す図である。

【０１０８】図１４において、分子量２８の物質は、Ｔ
ＤＳのキャリアガスの窒素（Ｎ₂ ）と基板中の一酸化炭
素（ＣＯ）とである。分子量１８の物質それぞれ水（Ｈ
₂Ｏ）とアンモニウムイオン（ＮＨ₄ ⁺）と思われ、これ
らは分析の際の温度が２０〜８００℃までの範囲で検出
されており、シリコン窒化膜２４から発生したと考えら
れる。分子量１７の物質はアンモニア（ＮＨ₃ ）と思わ
れ、これは温度依存性が小さく２０〜８００℃までの範
囲で検出されており、シリコン窒化膜２４から発生した
と考えられる。

【０１０９】また、分子量３２の物質はヒドラジン（Ｎ
₂Ｈ₄）と酸素（Ｏ₂ ）とであると考えられる。そして、
これらは、シリコン窒化膜２４を形成する際に反応ガス
として用いられるアンモニア（ＮＨ₃ ）が反応すること
によって発生したと考えられる。

【０１１０】図１４に示すＴＤＳの分析データからわか
るように、シリコン窒化膜２４中にはアンモニア、ヒド
ラジン等の化合物が存在している。また、ガスの脱離
は、常温から測定の上限である８００℃までの範囲にお
いて発生している。そして、高温で加熱するほど、不純
物であるアンモニア（ＮＨ₃ ）、ヒドラジン（Ｎ
₂Ｈ₄）、水（Ｈ₂Ｏ）、酸素（Ｏ₂ ）等のガスがより効
果的に除去されていることがわかる。

【０１１１】ここで、これらの化合物は、シリコン窒化
膜２４をエッチングする工程、つまり図１２（ｃ）に示
す工程において、エッチングガスに含まれているフッ素
（Ｆ）等のハロゲンと容易に反応してハロゲン化塩を生
成し、これが堆積物となる。このハロゲン化塩からなる
堆積物が存在していると、その後の下地膜（ポリシリコ
ン膜）をエッチングする工程、つまり図１２（ｄ）に示
す工程において、ポリシリコンパターン２７のパターン
欠陥が生じる。したがって、シリコン窒化膜２４をエッ
チングする前の基板を加熱することにより、アンモニア
（ＮＨ₃ ）、ヒドラジン（Ｎ₂Ｈ₄）、水（Ｈ₂Ｏ）、酸
素（Ｏ₂ ）等を除去し、下地膜をドライエッチングする
工程での反応生成物の発生を未然に防ぐことができる。

【０１１２】上述のように、本実施形態によれば、シリ
コン窒化膜２４を堆積した後に基板を加熱処理すること
により、反応生成物の発生を抑制できる。したがって、
ポリシリコン膜２３をエッチングして形成されるポリシ
リコンパターン２７のパターン欠陥の発生を抑制するこ
とができる。そして、加熱温度を高くすることによっ
て、より効果的にパターン欠陥数を低減することができ
る。

【０１１３】（第９の実施形態）本発明の第９の実施形
態に係る電子デバイス（半導体装）の製造方法につい
て、図１５（ａ）〜（ｅ）及び図１６を参照しながら説
明する。図１５（ａ）〜（ｅ）は、本実施形態における
シリコン窒化膜の堆積工程からポリシリコン膜のパター
ニング工程までの各工程を示す断面図である。

【０１１４】まず、図１５（ａ）に示す工程において、
第１の実施形態と同じ条件で、シリコン基板３１上にゲ
ート酸化膜３２とポリシリコン膜３３とシリコン窒化膜
３４とを順次堆積させる。ここで、シリコン窒化膜３４
はアンモニア系物質からなる残留ガスを含んでおり、こ
の残留ガスが、後工程であるドライエッチングにおい
て、エッチングガスや反応生成物と反応して新たな反応
生成物を発生させる。

【０１１５】次に、図１５（ｂ）に示す工程で、シリコ
ン窒化膜３４上に減圧ＣＶＤ法によりシリコン酸化膜３
５を堆積させる。これにより、シリコン窒化膜３４中の
不純物、つまり残留ガスがシリコン窒化膜３４から上方
に拡散するのが抑制される。ここで、減圧ＣＶＤ法によ
り、ＳｉＨ₄ ガスの流量が５０ｓｃｃｍ，Ｎ₂Ｏガスの
流量が２．５ｓｌｍ，温度８２５℃の成膜条件のもと
で、シリコン酸化膜３５を成長させた。

【０１１６】次に、図１５（ｃ）に示す工程で、シリコ
ン酸化膜３５の上に、第１の実施形態と同様にしてレジ
ストマスク３６を形成する。

【０１１７】次に、図１５（ｄ）に示す工程で、第１の
実施形態と同じ条件で、レジストマスク３６をエッチン
グマスクとして用い、ドライエッチャーによりシリコン
酸化膜３５とシリコン窒化膜３４とをドライエッチング
する。これにより、酸化膜パターン３７と上面保護膜３
８とを形成する。

【０１１８】次に、図１５（ｅ）に示す工程で、第１の
実施形態と同じ条件で、レジストマスク３６と酸化膜パ
ターン３７と上面保護膜３８とをエッチングマスクとし
て、ドライエッチャーを用いてポリシリコン膜３３をド
ライエッチングし、ポリシリコンパターン３９を形成す
る。

【０１１９】ここで、本実施形態に係る電子デバイスの
製造方法の特徴は、減圧ＣＶＤ法によりシリコン窒化膜
３４上にシリコン酸化膜３５を成膜した後に、シリコン
酸化膜３５とシリコン窒化膜３４とをエッチングするこ
とである。これにより、シリコン窒化膜３４中の不純物
がシリコン窒化膜３４の上方に拡散するのが抑制される
ので、これらの不純物と、シリコン窒化膜３４をエッチ
ングする工程で用いられるエッチングガスとが反応して
ハロゲン化塩を形成するのを未然に防止することができ
る。したがって、その後の工程でポリシリコン膜３３を
エッチングして形成されるポリシリコンパターン３９中
のパターン欠陥数を減少させることができる。

【０１２０】図１６は、減圧ＣＶＤ法によりシリコン窒
化膜３４上に堆積されたシリコン酸化膜３５の膜厚と、
ポリシリコンパターン３９のパターン欠陥数との関係を
示す図である。図１６において、横軸は減圧ＣＶＤ法に
より形成されたシリコン酸化膜の膜厚（ｎｍ）を表し、
縦軸はパターン欠陥数を表している。図１６に示すよう
に、シリコン窒化膜３４上にシリコン酸化膜３５が存在
していることによって、ポリシリコンパターン３９のパ
ターン欠陥数が減少していることがわかる。このパター
ン欠陥数の減少は、アンモニア（ＮＨ₃ ）、ヒドラジン
（Ｎ₂Ｈ₄）等の不純物がシリコン窒化膜３４から上方に
拡散するのをシリコン酸化膜３５によって抑制すること
によって実現される。つまり、これらの不純物と、シリ
コン窒化膜３４をエッチングする工程で用いられるＣＨ
Ｆ₃ ガスのＦ原子とが反応してハロゲン化塩を形成する
のを未然に防止することにより、その後の工程でポリシ
リコン膜３３をエッチングして形成されるポリシリコン
パターン３９のパターン欠陥数を減少させている。そし
て、図１６に示すように、酸化膜の膜厚を厚くするに従
って、パターン欠陥数が減少している。

【０１２１】上述のように、本実施形態によれば、シリ
コン窒化膜３４上にシリコン酸化膜３５を堆積させるこ
とにより、シリコン窒化膜３４中の不純物の上方への拡
散が抑制される。したがって、シリコン窒化膜３４をエ
ッチングした後に堆積物が成長しにくいので、ポリシリ
コン膜３３をエッチングして形成されるポリシリコンパ
ターン３９のパターン欠陥の発生を抑制することができ
る。そして、酸化膜の膜厚を厚くすることによって、よ
り効果的にパターン欠陥数を低減することができる。

【０１２２】なお、本実施形態においては、減圧ＣＶＤ
法によってシリコン酸化膜３５を成膜させたが、これに
代えて、プラズマＣＶＤ等の低温ＣＶＤ法を使用しても
よい。この場合には、下地膜として、ポリシリコンに代
えてＡｌを用いることができる。

【０１２３】（第１０の実施形態）本発明の第１０の実
施形態に係る電子デバイス（半導体装置）の製造方法に
ついて、図１５（ａ）〜（ｅ）と図１７とを参照しなが
ら説明する。本実施形態においては、図１５（ａ）〜
（ｅ）に示す工程と外観上同じ工程により基板を処理す
る。そして、本実施形態においては、図１５（ａ）に示
す工程の後で、第９の実施形態において減圧ＣＶＤ法に
よりシリコン酸化膜を成膜したことに代えて、熱酸化法
によりシリコン酸化膜を形成する。これにより、第９の
実施形態と同様に、シリコン窒化膜３４からの不純物、
つまり残留ガスの拡散を防止する。ここでは、熱酸化法
により、Ｏ₂ ガスの流量が８ｓｌｍ，Ｈ₂ ガスの流量が
１４．４ｓｌｍ，温度１０００℃の条件のもとで、電気
炉を用いて、シリコン窒化膜３４を熱酸化することによ
り、シリコン窒化膜３４の上にシリコン酸化膜３５を形
成した。

【０１２４】ここで、本実施形態に係る電子デバイスの
製造方法の特徴は、図１５（ｂ）に示す工程で熱酸化法
によりシリコン窒化膜３４上にシリコン酸化膜３５を形
成した後に、シリコン酸化膜３５とシリコン窒化膜３４
とをエッチングすることである。これにより、上記第９
の実施形態と同様に、シリコン窒化膜３４中の不純物が
シリコン窒化膜３４の上方に拡散するのを抑制しうるの
で、これらの不純物と、シリコン窒化膜３４をエッチン
グする工程で用いられるエッチングガスとが反応してハ
ロゲン化塩を形成することを未然に防止することができ
る。したがって、その後の工程でポリシリコン膜３３を
エッチングして形成されるポリシリコンパターン３９中
のパターン欠陥数を減少させることができる。

【０１２５】図１７は、熱酸化法によりシリコン窒化膜
３４上に形成されたシリコン酸化膜３５の膜厚と、ポリ
シリコンパターン３９のパターン欠陥数との関係を示す
図である。図１７において、横軸は熱酸化法により形成
されたシリコン酸化膜の膜厚（ｎｍ）を表し、縦軸はパ
ターン欠陥数を表している。図１７に示すように、シリ
コン窒化膜３４上に形成したシリコン酸化膜３５の膜厚
が厚くなるに従って、パターン欠陥数が減少しているこ
とがわかる。このパターン欠陥数の減少の理由は、上記
第９の実施形態において説明したとおりである。

【０１２６】上述のように、本実施形態によれば、シリ
コン窒化膜３４上にシリコン酸化膜３５を形成すること
により、シリコン窒化膜３４からの不純物の上方への拡
散を抑制することができる。したがって、ポリシリコン
膜３３をエッチングして形成されるポリシリコンパター
ン３９のパターン欠陥の発生を抑制することができる。

【０１２７】（第１１の実施形態）本発明の第１１の実
施形態に係る電子デバイスである半導体装置の製造方法
について、図１８（ａ）〜（ｄ）及び図１９を参照しな
がら説明する。図１８（ａ）〜（ｄ）は、本実施形態に
おけるシリコン窒化膜の堆積工程からポリシリコン膜の
パターニング工程までの各工程を示す断面図である。

【０１２８】まず、図１８（ａ）に示す工程で、第１の
実施形態と同じ条件で、シリコン基板１１上に、膜厚１
０ｎｍのゲート酸化膜１２と、膜厚１００ｎｍのポリシ
リコン膜１３と、膜厚１５０ｎｍのシリコン窒化膜１４
とを順次堆積させる。

【０１２９】その後、第１の実施形態と同様にして、化
学増幅型レジストを塗布してレジスト膜を形成し、Ｋｒ
Ｆエキシマレーザーによるリソグラフィー技術を用い
て、０．７μｍの膜厚を有するレジストマスク１５を形
成する。

【０１３０】次に、図１８（ｂ）に示す工程で、レジス
トマスク１５をエッチングマスクとして用い、ドライエ
ッチャーによりシリコン窒化膜１４をドライエッチング
する。これにより、上面保護膜１６（窒化膜マスク）を
形成する。この場合には、一般的な平行平板型の反応性
イオンエッチング装置を用いて、例えば、反応ガスの種
類と流量とがＣＨＦ₃ ／Ｏ₂ ＝１００／１０ｓｃｃｍ，
ガス圧力が１００Ｐａ，高周波出力が４００Ｗというエ
ッチング条件のもとでエッチングを行う。このエッチン
グ後に、レジストマスク１５と上面保護膜１６との界面
付近において、異物として堆積物１７が局所的に成長す
る。この異物は、第１の実施形態において説明したと同
様の化合物により構成されている。

【０１３１】次に、図１８（ｃ）に示す工程で、レジス
トマスク１５が形成された基板をアルカリ性の溶液であ
るＴＭＡＨ（tetrametyle ammonium hydride）の水溶液
（濃度３％）によって酸性のフッ素系化合物からなる堆
積物１７を中和し、洗浄することによってこれを除去す
る。このアルカリ性溶液による中和・洗浄により、レジ
ストマスク１５を残したままで堆積物１７を除去されて
いることがわかった。これにより、基板上には、ＴＭＡ
Ｈ洗浄後のレジストマスク１５と上面保護膜１６とが残
る。

【０１３２】次に、図１８（ｄ）に示す工程で、第１の
実施形態と同じ条件で、レジストマスク１５と上面保護
膜１６とをエッチングマスクとして用い、ドライエッチ
ャーによりポリシリコン膜１３をドライエッチングし、
ポリシリコンパターン１７を形成する。

【０１３３】図１９は、シリコン窒化膜１４をエッチン
グした後の洗浄時間と、ポリシリコンパターン３９のパ
ターン欠陥数との関係を水洗のみの場合とＴＭＡＨによ
る洗浄の場合とで比較して示す図である。図１９におい
て、横軸は洗浄時間（秒）を表し、縦軸はパターン欠陥
数（個）を表している。ここでは、洗浄する際の純水及
びＴＭＡＨ水溶液の温度は、いずれも２０℃である。図
１９に示すように、ＴＭＡＨ水溶液による洗浄の方が、
純水による洗浄よりも効果的にパターン欠陥数を低減す
ることができる。また、ＴＭＡＨ水溶液による洗浄時間
を長くするに従って、ポリシリコン膜１３をエッチング
して形成されるポリシリコンパターン３９のパターン欠
陥数が減少している。このことから、ＴＭＡＨ水溶液に
よる中和・洗浄によって堆積物１７がより効果的に除去
されていることがわかる。

【０１３４】上述のように、本実施形態によれば、シリ
コン窒化膜１４をエッチングした後に、アルカリ性溶液
であるＴＭＡＨ水溶液を用いて基板を洗浄することによ
り、レジスト膜１５を残したままでレジストマスク１５
と上面保護膜１６との界面付近に成長した堆積物１７を
除去することができる。したがって、ポリシリコン膜１
３をエッチングして形成されるポリシリコンパターン３
９のパターン欠陥の発生を抑制することができる。ま
た、ＴＭＡＨ水溶液を用いた洗浄時間が長いほど、より
効果的にパターン欠陥数を低減することができる。

【０１３５】特に、ＴＭＡＨはレジストの現像液として
用いられ、レジストを形くずれさせることがない。

【０１３６】なお、本実施形態ではアルカリ性溶液とし
てＴＭＡＨ水溶液を用いたが、堆積物を中和・洗浄する
機能を有する他のアルカリ性の溶液をＴＭＡＨ水溶液に
代えて用いても同様の効果を発揮することができる。

【０１３７】（第１２の実施形態）本発明の第１２の実
施形態に係る電子デバイス（半導体装置）の製造方法に
ついて、図２０（ａ）〜（ｅ）及び図２１を参照しなが
ら説明する。図２０（ａ）〜（ｅ）は、本実施形態にお
けるＴｉＮ膜の形成工程からメタル膜のパターニング工
程までの各工程を示す断面図である。

【０１３８】まず、図２０（ａ）に示す工程で、基板上
のシリコン酸化膜４１（例えば基板上の層間絶縁膜ある
いは素子分離用絶縁膜）の上に、反応性スパッタリング
法及び通常のスパッタリング法により膜厚５０ｎｍのＴ
ｉＮ膜４２と、膜厚０．４５μｍのアルミニウム膜４３
と、膜厚３０ｎｍのＴｉＮ膜４４とを順次堆積させる。
そして、このＴｉＮ膜４４の上に、プラズマＣＶＤ法に
より膜厚１５０ｎｍのシリコン酸化膜４５を堆積する。

【０１３９】その後、第１の実施形態と同様にして、シ
リコン酸化膜４５の上に化学増幅型レジストを塗布して
レジスト膜を形成し、ＫｒＦエキシマレーザーによるリ
ソグラフィー技術を用いて、０．７μｍの膜厚を有する
レジストマスク４６を形成する。

【０１４０】次に、図２０（ｂ）に示す工程で、レジス
トマスク４６をエッチングマスクとして用い、ドライエ
ッチャーによりシリコン酸化膜４５をドライエッチング
する。これにより、ＴｉＮ用ハードマスク４７を形成す
る。この場合には、一般的な平行平板型の反応性イオン
エッチング装置を用いて、例えば、反応ガスの種類と流
量とがＣＨＦ₃ ／Ｏ₂ ＝１００／１０ｓｃｃｍ，ガス圧
力が１００Ｐａ，高周波出力が４００Ｗというエッチン
グ条件のもとでエッチングを行う。このとき、オーバー
エッチによってＴｉＮ膜４４も部分的にエッチングされ
る。

【０１４１】このエッチング後に、ＴｉＮ膜４４の上に
異物として堆積物４８が局所的に成長する。この異物
は、ＴｉＮ膜４４中のＴｉとエッチングガス中のＦとが
反応して、局所的にチタンのフッ化物が生成され、これ
が堆積物４８として成長するものと思われる。ＴｉとＦ
とが反応すると、気体のＴｉＦ₃ と固体のＴｉＦ₃ とが
生成されることが一般的に知られている。そのため、こ
の堆積物４８は、固体であるＴｉＦ₃ などであると考え
られる。これらの反応生成物は比較的不安定な状態で存
在するが、そのまま下地となるＴｉＮ膜４４，アルミニ
ウム膜４３及びＴｉＮ膜４２のエッチングを行なうと、
図２２（ｃ）に示すごとく、これらをパターニングして
得られる部材中のパターン欠陥を引き起こす。

【０１４２】また、この堆積物４８が形成されている基
板を大気中に露出させると、堆積物４８を除去すること
が困難であり、その後、アッシングや洗浄を行なって
も、堆積物を除去することは困難である。

【０１４３】そこで、図２０（ｃ）に示す工程で、基板
を真空中に保持したまま、Ｏ₂ プラズマ処理を行なっ
て、堆積物４８を除去する。このとき、一般的な平行平
板型の反応性イオンエッチング装置を用いて、例えば、
反応ガスの種類と流量とが０₂流量が２００ｓｃｃｍ，
圧力が５０ｍＴｏｒｒ，高周波出力は４００Ｗで、基板
を３０℃に加熱した状態でエッチングを行う。このと
き、レジストマスク４６もエッチングされるので、部分
的にあるいは全体的に除去されてしまう。

【０１４４】次に、図２０（ｄ）に示す工程で、アッシ
ング及び洗浄を行ない、レジストマスク４６を除去す
る。アッシングは、マイクロ波を用いたダウンストリー
ム法によって行い、洗浄液にはフッ化アンモニウムの水
溶液を用いた。

【０１４５】その後、図２０（ｅ）に示す工程で、Ｔｉ
Ｎ用ハードマスク４７をエッチングマスクとして用い
て、メタルドライエッチャーにより下地のメタル膜（Ｔ
ｉＮ膜４４，アルミニウム膜４３及びＴｉＮ膜４２の積
層膜）をエッチングし、メタルパターン４９（メタル配
線）を形成する。この場合には、一般的な平行平板型の
反応性イオンエッチング装置を用いて、例えば、反応ガ
スの種類と流量とがＢＣｌ₃ ／Ｃｌ₂ ＝３０／４０ｓｃ
ｃｍ，ガス圧力が１０Ｐａ，高周波出力が２５０Ｗとい
うエッチング条件のもとでエッチングを行う。

【０１４６】図２１は、シリコン酸化膜をエッチングし
た後のＯ₂ プラズマ処理の時間とメタル膜（ＴｉＮ膜４
４，アルミニウム膜４３及びＴｉＮ膜４２の積層膜）を
エッチングして形成されるメタルパターン４９のパター
ン欠陥数との関係を示す図である。図２１において、横
軸は放電時間（秒）を表し、縦軸はパターン欠陥数
（個）を表している。図２１に示すように、プラズマ処
理時間を長くするに従って、メタル膜をパターニングし
て形成されるメタルパターン４９のパターン欠陥数が減
少している。このことから、Ｏ₂ プラズマ処理によって
堆積物４８が効果的に除去されていることがわかる。

【０１４７】上述のように、本実施形態によれば、シリ
コン酸化膜４５をエッチングした後に、ＴｉＮ膜４２上
に成長した堆積物４８をＯ₂ プラズマ処理することによ
り、メタル膜をエッチングして形成されるメタルパター
ン４９のパターン欠陥の発生を抑制することができる。
また、Ｏ₂ プラズマ処理の時間が長いほど、より効果的
にパターン欠陥数を低減することができる。

【０１４８】なお、本実施形態では堆積物を除去するプ
ラズマ処理のガスとしてＯ₂ を用いたが、Ｏ₂ 以外に
も、エッチング特性に影響を与えないＮ₂ やＡｒなどの
不活性ガスを用いても、本実施形態と同様の効果を発揮
することができる。

【０１４９】なお、本実施形態においては、ＴｉＮ用ハ
ードマスク４７をシリコン酸化膜から形成したが、シリ
コン窒化膜やシリコン酸窒化膜からＴｉＮ用ハードマス
クを形成しても本実施形態と同様の効果が得られる。

【０１５０】（その他の実施形態）なお、上記第１〜第
１１の実施形態においては、シリコン窒化膜の下地膜と
してポリシリコン膜を用いたが、これに代えて、アモル
ファスシリコン膜やシリコン基板，ＷＳｉ，ＴｉＳ
ｉ₂ ，ＭｏＳｉ，ＮｉＳｉ，ＣｏＳｉ等のシリサイド
膜，Ｗ，Ｃｕ，Ｔａ，Ａｌ等の金属膜、又はこれら金属
膜の酸化膜や窒化膜を用いても、同様の製造方法を実現
できることはいうまでもない。例えばシリコン基板にご
く微細な凸部などを形成する場合にも本発明を適用する
ことができる。

【０１５１】また、上記第１〜第１１の各実施形態にお
いてはハードマスクをシリコン窒化膜から形成したが、
これに代えて、シリコン酸窒化膜やシリコン酸化膜等を
用いてもよい。

【０１５２】また、上記各実施形態においては半導体装
置の製造方法についてのみ記載したが、これに限らず、
液晶装置等の他の電子デバイスの製造方法について本発
明を適用しても、同様の効果を得ることができる。

【０１５３】更に、第１，第２の実施形態による純水洗
浄、第３の実施形態による希フッ酸洗浄、第４の実施形
態によるエッチング後の加熱処理、第５の実施形態によ
るエッチング後の真空中での加熱処理、第６の実施形態
によるＮ₂ プラズマ処理、第７の実施形態による電子線
照射、第８の実施形態によるエッチング前のシリコン窒
化膜の加熱、第９の実施形態によるシリコン窒化膜上へ
のシリコン酸化膜形成、第１０の実施形態によるシリコ
ン窒化膜の熱酸化，第１１の実施形態によるＴＭＡＨに
よる洗浄及び第１２の実施形態におけるＯ₂ プラズマ処
理のうちから、適宜組み合わせて処理を行ってもよい。
これにより、更に効果的にパターン欠陥の発生を防止し
て、半導体装置を含む電子デバイスを製造することがで
きる。

【０１５４】

【発明の効果】本発明に係る電子デバイスの製造方法に
よれば、レジストパターンをマスクとして下地層の上の
絶縁膜をエッチングした後に、洗浄処理、加熱処理、プ
ラズマ処理、又は荷電粒子ビームの照射処理を行うこと
により、絶縁膜をエッチングして絶縁膜パターンを形成
した後の反応生成物を除去し、その後、絶縁膜パターン
をマスクとして用いて下地層をパターニングする。した
がって、レジストマスクと絶縁膜パターンとの界面にお
ける堆積物の成長を抑制するので、下地層をエッチング
した後における下地層パターンのパターン欠陥の発生を
抑制することができる。

【０１５５】また、本発明に係る電子デバイスの製造方
法によれば、下地層の上の絶縁膜をエッチングする前に
絶縁膜の加熱処理を行うことにより、絶縁膜から不純物
を除去し、その後レジストパターンをマスクとして絶縁
膜をエッチングして絶縁膜パターンを形成する。したが
って、パターンと絶縁膜パターンとの界面における堆積
物の成長を抑制するので、下地層をエッチングした後に
おける下地層パターンのパターン欠陥の発生を抑制する
ことができる。

【０１５６】また、本発明に係る電子デバイスの製造方
法によれば、下地層の上の絶縁膜の上に保護膜を形成す
ることにより、絶縁膜から上方への不純物の拡散を抑制
しつつ、レジストパターンをマスクとして絶縁膜をエッ
チングして絶縁膜パターンを形成する。したがって、レ
ジストパターンと絶縁膜パターンとの界面における堆積
物の成長を抑制するので、下地層をエッチングした後に
おける下地層パターンのパターン欠陥の発生を抑制する
ことができる。

【図面の簡単な説明】

【図１】（ａ）〜（ｄ）は、本発明の第１〜第７の実施
形態におけるシリコン窒化膜及びポリシリコン膜のパタ
ーン形成の各工程を示す断面図である。

【図２】第１の実施形態において、シリコン窒化膜をエ
ッチングした後の洗浄時間と、ポリシリコンパターンの
パターン欠陥数との関係を示す図である。

【図３】第１の実施形態においてシリコン窒化膜をエッ
チングした後のシリコン基板を、イオン交換クロマトグ
ラフィーを用いて分析した結果を示す図である。

【図４】第２の実施形態において、シリコン窒化膜をエ
ッチングした後の水洗温度と、ポリシリコンパターンの
パターン欠陥数との関係を示す図である。

【図５】第３の実施形態において、シリコン窒化膜をエ
ッチングした後の洗浄液の種類及び洗浄時間と、ポリシ
リコンパターンのパターン欠陥数との関係を示す図であ
る。

【図６】第４の実施形態において、シリコン窒化膜をエ
ッチングした後の加熱時間と、ポリシリコンパターンの
パターン欠陥数との関係を示す図である。

【図７】第４の実施形態において、シリコン窒化膜をエ
ッチングした後の加熱温度と、ポリシリコンパターンの
パターン欠陥数との関係を示す図である。

【図８】第４の実施形態においてシリコン窒化膜をエッ
チングした後のシリコン基板を、ＴＤＳを用いて分析し
た結果を示す図である。

【図９】第５の実施形態において、シリコン窒化膜をエ
ッチングした後の大気中と真空中とにおける加熱温度
と、ポリシリコンパターンのパターン欠陥数との関係を
示す図である。

【図１０】第６の実施形態において、シリコン窒化膜を
エッチングした後のＮ₂ プラズマ処理における放電時間
と、ポリシリコンパターンのパターン欠陥数との関係を
示す図である。

【図１１】第７の実施形態において、シリコン窒化膜を
エッチングした後の電子線の照射時間と、ポリシリコン
パターンのパターン欠陥数との関係を示す図である。

【図１２】（ａ）〜（ｄ）は、第８の実施形態における
シリコン窒化膜及びポリシリコン膜のパターン形成の各
工程を示す断面図である。

【図１３】第８の実施形態において、エッチングする前
のシリコン窒化膜に対する加熱温度と、ポリシリコンパ
ターンのパターン欠陥数との関係を示す図である。

【図１４】第８の実施形態において、シリコン窒化膜を
堆積後かつエッチング前のシリコン基板を、ＴＤＳを用
いて分析した結果を示す図である。

【図１５】（ａ）〜（ｅ）は、第９及び第１０の実施形
態におけるシリコン窒化膜及びポリシリコン膜のパター
ン形成の各工程を示す断面図である。

【図１６】第９の実施形態において、減圧ＣＶＤ法によ
りシリコン窒化膜上に堆積されたシリコン酸化膜の膜厚
と、ポリシリコンパターンのパターン欠陥数との関係を
示す図である。

【図１７】第１０の実施形態において、熱酸化法により
シリコン窒化膜上に形成されたシリコン酸化膜の膜厚
と、ポリシリコンパターンのパターン欠陥数との関係を
示す図である。

【図１８】（ａ）〜（ｄ）は、第１１の実施形態におけ
るシリコン窒化膜の堆積工程からポリシリコン膜のパタ
ーニング工程までの各工程を示す断面図である。

【図１９】第１１の実施形態におけるシリコン窒化膜を
エッチングした後の洗浄時間と、ポリシリコンパターン
のパターン欠陥数との関係を水洗のみの場合とＴＭＡＨ
による洗浄の場合とで比較して示す図である。

【図２０】（ａ）〜（ｅ）は、第１２の実施形態におけ
るＴｉＮ膜の形成工程からメタル膜のパターニング工程
までの各工程を示す断面図である。

【図２１】第１２の実施形態におけるシリコン酸化膜を
エッチングした後のＯ₂ プラズマ処理の時間とメタル膜
をエッチングして形成されるメタルパターンのパターン
欠陥数との関係を示す図である。

【図２２】（ａ）〜（ｃ）は、従来の電子デバイスの製
造方法におけるシリコン窒化膜及びポリシリコン膜のパ
ターン形成の各工程を示す断面図である。

【図２３】（ａ）〜（ｄ）は、従来のメタル配線層を形
成するための各工程を示す断面図である。

【符号の説明】

１１，２１，３１ シリコン基板 １２，２２，３２ ゲート酸化膜 １３，２３，３３ ポリシリコン膜（下地） １４，２４，３４ シリコン窒化膜（第１の絶縁膜） １５，２５，３６ レジストマスク １６，２６，３８ 上面保護膜 １７ 堆積物 １８，２７，３９ ポリシリコンパターン ３５ シリコン酸化膜（保護膜） ３７ 酸化膜パターン

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−291125（ＪＰ，Ａ) 特開 平９−260346（ＪＰ，Ａ) 特開 平７−130707（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/3065 H01L 21/28 H01L 21/3213

Claims (24)

(57)【特許請求の範囲】
1. 【請求項１】 基板上の下地層の上にシリコン酸化膜，
   シリコン窒化膜及びシリコン酸窒化膜のうち少なくとも
   いずれか１つからなる絶縁膜を形成する工程（ａ）と、 上記絶縁膜上にレジストパターンを形成する工程（ｂ）
   と、 上記レジストパターンをマスクとして上記絶縁膜をドラ
   イエッチングして絶縁膜パターンを形成する工程（ｃ）
   と、 上記工程（ｃ）の後に、上記レジストパターンを残した
   ままで、基板上の全表面を洗浄液により洗浄する工程
   （ｄ）と、上記レジストパターン及び 上記絶縁膜パターンをマスク
   として用いて上記下地層をエッチングする工程（ｅ）と
   を備えていることを特徴とする電子デバイスの製造方
   法。
2. 【請求項２】 請求項１記載の電子デバイスの製造方法
   において、 上記工程（ｄ）では、洗浄液として水を用いることを特
   徴とする電子デバイスの製造方法。
3. 【請求項３】 請求項１記載の電子デバイスの製造方法
   において、 上記工程（ｄ）では、洗浄液を５０℃以上に保つことを
   特徴とする電子デバイスの製造方法。
4. 【請求項４】 請求項１記載の電子デバイスの製造方法
   において、 上記工程（ｄ）では、洗浄液としてＴＭＡＨ（tetramet
   yle ammonium hydride）水溶液を用いることを特徴とす
   る電子デバイスの製造方法。
5. 【請求項５】 請求項１記載の電子デバイスの製造方法
   において、 上記工程（ｄ）では、洗浄液として希フッ酸水溶液を用
   いることを特徴とする電子デバイスの製造方法。
6. 【請求項６】 請求項１〜５のうちいずれか１つに記載
   の電子デバイスの製造方法において、 上記絶縁膜は、シリコン窒化膜又はシリコン酸窒化膜で
   あり、 上記工程（ｃ）の後で上記工程（ｄ）の前に、基板を大
   気中に露出させる工程をさらに備えていることを特徴と
   する電子デバイスの製造方法。
7. 【請求項７】 請求項１〜６のうちいずれか１つに記載
   の電子デバイスの製造方法において、 上記下地層は、単結晶シリコン、多結晶シリコン、又は
   非晶質シリコンのうちいずれか１つからなり、 上記工程（ｅ）においては、塩素系ガス又は臭素系ガス
   により下地層をエッチングすることを特徴とする電子デ
   バイスの製造方法。
8. 【請求項８】 請求項７記載の電子デバイスの製造方法
   において、 上記絶縁膜は、シリコン窒化膜であり、 上記工程（ｃ）では、上記窒化膜からなる絶縁膜をフッ
   素系ガスによりエッチングすることを特徴とする電子デ
   バイスの製造方法。
9. 【請求項９】 基板上の下地層の上にシリコン酸化膜，
   シリコン窒化膜及びシリコン酸窒化膜のうち少なくとも
   いずれか１つからなる絶縁膜を形成する工程（ａ）と、 上記絶縁膜上にレジストパターンを形成する工程（ｂ）
   と、 上記レジストパターンをマスクとして上記絶縁膜をエッ
   チングして絶縁膜パターンを形成する工程（ｃ）と、 上記工程（ｃ）の後に、上記レジストパターンを残した
   ままで基板の加熱処理を行なう工程（ｄ）と、 上記レジストパターン及び上記絶縁膜パターンをマスク
   として用いて上記下地層をエッチングする工程（ｅ）と
   を備えていることを特徴とする電子デバイスの製造方
   法。
10. 【請求項１０】 請求項９記載の電子デバイスの製造方
    法において、 上記工程（ｄ）は、真空中において行なわれることを特
    徴とする電子デバイスの製造方法。
11. 【請求項１１】 請求項９又は１０記載の電子デバイス
    の製造方法において、 上記下地層は、単結晶シリコン、多結晶シリコン、又は
    非晶質シリコンのうちいずれか１つからなり、 上記工程（ｅ）においては、塩素系ガス又は臭素系ガス
    により下地層をエッチングすることを特徴とする電子デ
    バイスの製造方法。
12. 【請求項１２】 請求項１１記載の電子デバイスの製造
    方法において、 上記絶縁膜は、シリコン窒化膜であり、 上記工程（ｃ）では、上記窒化膜からなる絶縁膜をフッ
    素系ガスによりエッチングすることを特徴とする電子デ
    バイスの製造方法。
13. 【請求項１３】 基板上の下地層の上にシリコン酸化
    膜，シリコン窒化膜及びシリコン酸窒化膜のうち少なく
    ともいずれか１つからなる絶縁膜を形成する工程（ａ）
    と、 上記絶縁膜上にレジストパターンを形成する工程（ｂ）
    と、 上記レジストパターンをマスクとして上記絶縁膜をエッ
    チングして絶縁膜パターンを形成する工程（ｃ）と、 上記工程（ｃ）の後に、上記下地層及び絶縁膜パターン
    の露出部分をプラズマ処理する工程（ｄ）と、 上記レジストパターン及び上記絶縁膜パターンをマスク
    として用いて上記下地層をエッチングする工程（ｅ）と
    を備えていることを特徴とする電子デバイスの製造方
    法。
14. 【請求項１４】 請求項１３記載の電子デバイスの製造
    方法において、 上記工程（ｄ）では、Ｎ₂ ガス、Ｏ₂ ガス、又は不活性
    ガスのうち少なくとも１つを含むガスを用いることを特
    徴とする電子デバイスの製造方法。
15. 【請求項１５】 請求項１３又は１４記載の電子デバイ
    スの製造方法において、 上記下地層は、単結晶シリコン、多結晶シリコン、又は
    非晶質シリコンのうちいずれか１つからなり、 上記工程（ｅ）においては、塩素系ガス又は臭素系ガス
    により下地層をエッチングすることを特徴とする電子デ
    バイスの製造方法。
16. 【請求項１６】 請求項１５記載の電子デバイスの製造
    方法において、 上記絶縁膜は、シリコン窒化膜であり、 上記工程（ｃ）では、上記窒化膜からなる絶縁膜をフッ
    素系ガスによりエッチングすることを特徴とする電子デ
    バイスの製造方法。
17. 【請求項１７】 請求項１５記載の電子デバイスの製造
    方法において、 上記下地層は、窒化チタンからなり、 上記工程（ｅ）では、ハロゲン系ガスにより下地層をエ
    ッチングすることを特徴とする電子デバイスの製造方
    法。
18. 【請求項１８】 基板上の下地層の上にシリコン酸化
    膜，シリコン窒化膜及びシリコン酸窒化膜のうち少なく
    ともいずれか１つからなる絶縁膜を形成する工程（ａ）
    と、 上記絶縁膜上にレジストパターンを形成する工程（ｂ）
    と、 上記レジストパターンをマスクとして上記絶縁膜をエッ
    チングして絶縁膜パターンを形成する工程（ｃ）と、 上記工程（ｃ）の後に、上記レジストパターンを残した
    ままで上記下地層及び絶縁膜パターンの露出部分に荷電
    粒子ビームを照射する工程（ｄ）と、 上記レジストパターン及び上記絶縁膜パターンをマスク
    として用いて上記下地層をエッチングする工程（ｅ）と
    を備えていることを特徴とする電子デバイスの製造方
    法。
19. 【請求項１９】 請求項１８記載の電子デバイスの製造
    方法において、 上記荷電粒子ビームは電子線又はイオンビームのいずれ
    かであることを特徴とする電子デバイスの製造方法。
20. 【請求項２０】 基板上の下地層の上にシリコン窒化膜
    及びシリコン酸窒化膜のうち少なくともいずれか１つか
    らなる絶縁膜を形成する工程（ａ）と、 上記絶縁膜にシリコン窒化膜中のＮＨ_x （ｘは任意の
    数）を除去するための加熱処理を行なう工程（ｂ）と、 上記絶縁膜上にレジストパターンを形成する工程（ｃ）
    と、 上記レジストパターンをマスクとして上記絶縁膜をエッ
    チングして絶縁膜パターンを形成する工程（ｄ）と、 上記レジストパターン及び上記絶縁膜パターンをマスク
    として用いて上記下地層をエッチングする工程（ｅ）と
    を備えていることを特徴とする電子デバイスの製造方
    法。
21. 【請求項２１】 基板上の下地層の上にシリコン窒化膜
    及びシリコン酸窒化膜のうち少なくともいずれか１つか
    らなる絶縁膜を形成する工程（ａ）と、 上記絶縁膜の上にシリコン酸化膜を形成して、上記絶縁
    膜と併せて保護膜とする工程（ｂ）と、 上記保護膜上にレジストパターンを形成する工程（ｃ）
    と、 上記レジストパターンをマスクとして上記保護膜をエッ
    チングして保護膜パターンを形成する工程（ｄ）と、 上記レジストパターン及び上記保護膜パターンをマスク
    として用いて上記下地層をエッチングする工程（ｅ）と
    を備えていることを特徴とする電子デバイスの製造方
    法。
22. 【請求項２２】 請求項２１記載の電子デバイスの製造
    方法において、 上記絶縁膜はシリコン窒化膜であり、 上記工程（ｂ）では、上記絶縁膜の表面を酸化させて酸
    化膜からなる保護膜を形成することを特徴とする電子デ
    バイスの製造方法。
23. 【請求項２３】 請求項２１又は２２記載の電子デバイ
    スの製造方法において、 上記保護膜は、シリコン酸化膜又はシリコン酸窒化膜の
    うち少なくともいずれか一方からなることを特徴とする
    電子デバイスの製造方法。
24. 【請求項２４】 請求項２１〜２３のうちいずれか１つ
    に記載の電子デバイスの製造方法において、 上記下地は、単結晶シリコン、多結晶シリコン、又は非
    晶質シリコンのうちいずれか１つからなり、 上記工程（ｅ）においては、塩素系ガス又は臭素系ガス
    により下地層をエッチングすることを特徴とする電子デ
    バイスの製造方法。