JP3524763B2 - エッチング方法 - Google Patents

エッチング方法

Info

Publication number
JP3524763B2
JP3524763B2 JP12844598A JP12844598A JP3524763B2 JP 3524763 B2 JP3524763 B2 JP 3524763B2 JP 12844598 A JP12844598 A JP 12844598A JP 12844598 A JP12844598 A JP 12844598A JP 3524763 B2 JP3524763 B2 JP 3524763B2
Authority
JP
Japan
Prior art keywords
film
sample
etching
plasma
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12844598A
Other languages
English (en)
Other versions
JPH11330048A (ja
Inventor
元彦 吉開
洋 長谷川
博 秋山
尚文 徳永
唯史 梅澤
雅之 児島
一男 野尻
博士 川上
邦彦 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi High Tech Corp
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi High Technologies Corp
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi High Technologies Corp
Priority to JP12844598A priority Critical patent/JP3524763B2/ja
Priority to TW088103869A priority patent/TW403953B/zh
Priority to US09/302,438 priority patent/US6191045B1/en
Priority to KR10-1999-0016976A priority patent/KR100516855B1/ko
Publication of JPH11330048A publication Critical patent/JPH11330048A/ja
Application granted granted Critical
Publication of JP3524763B2 publication Critical patent/JP3524763B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Plasma Technology (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子の表面加
工方法にかかわり、特にプラズマを用いてエッチングを
行う方法に関する。
【0002】
【従来の技術】半導体素子のエッチングには、プラズマ
を利用した装置が広く用いられている。本発明は、この
ようなプラズマを利用した装置に適用する。従来、タン
グステン膜をエッチングするプラズマとしては、垂井康
夫 総合監修:半導体プロセスハンドブック:(p92
−93):(株)プレスジャーナルに記載されているよ
うにフッ素系ガス、塩素系ガス、臭素系ガス、あるいは
それらの混合ガスが利用されていた。
【0003】
【発明が解決しようとする課題】半導体素子の高速化と
低消費電力化に伴い、電極や配線部分などの導体部分は
低抵抗化が必要となっている。このため、従来多結晶シ
リコン膜が用いられていたMOS(Metal Oxide Semico
nductor)素子のゲート電極を形成するために、シリコ
ン酸化膜上に多結晶シリコン膜を形成し、その上にタン
グステン膜を形成する構造がある。さらに、多結晶シリ
コン膜とタングステン膜の間には相互の拡散を抑制する
ために、たとえば窒化タングステン膜などのバリア膜が
必要となる。
【0004】以上のような多層構造の膜をエッチングす
ると、多結晶シリコンとタングステンのエッチング反応
の違いにより従来にない問題点が発生する。たとえばエ
ッチングガスとしてフッ素系ガスを適用した場合は、多
結晶シリコンのエッチング速度が速いために、タングス
テン膜エッチング後の多結晶シリコン膜のエッチング速
度の抑制が難しく、シリコン酸化膜がフッ素系ガスプラ
ズマに晒されて、シリコン酸化膜がエッチングされる。
あるいはエッチングガスとして塩素系ガスを適用した場
合は、タングステンのエッチング速度が遅いために、タ
ングステン膜あるいはバリア膜が多結晶シリコン上に部
分的に残り、エッチング表面に凹凸が生じるなどの問題
点が生じる。この塩素系ガスプラズマによるタングステ
ン膜のエッチング速度を速くする手段としては、試料温
度を高温にすることで改善できることは知られている
が、タングステン膜のエッチング後の多結晶シリコン膜
エッチング時に試料温度が高いために、等方性にエッチ
ングが進行しサイドエッチングが生じるなどの問題点が
ある。
【0005】本発明の目的は、これらの課題の解決策を
提供するものである。
【0006】
【課題を解決するための手段】上記課題を解決するため
に、金属膜エッチング時に試料温度を100℃以上に保
って処理し金属膜のエッチング速度を速める。さらに、
多結晶シリコン膜のエッチング速度の抑制や、サイドエ
ッチングを防止するために、ハロゲン元素を含むガスに
酸素ガスを添加する。
【0007】また、多結晶シリコン膜エッチング時のシ
リコン酸化膜のエッチング速度を抑制するために、少な
くとも金属膜エッチング条件と多結晶シリコン膜エッチ
ング条件を分けて処理する。
【0008】
【発明の実施の形態】(実施例1)以下、実施例を図に
より説明する。図1は本発明を適用するプラズマエッチ
ング装置のエッチング処理室構成図である。マイクロ波
電源101から導波管102と石英板103を介して真
空容器110内にマイクロ波が導入される。真空容器1
10の回りには、電磁石104が設置されおり、磁場と
マイクロ波により電子サイクロトロン共鳴を利用して、
プラズマ105を発生させる構造となっている。試料1
06は誘電膜109を介して、試料台108上に設置さ
れている。また、試料台108には高周波電源112と
直流電源113及び試料台温度調整機構111が接続さ
れており、直流電源113により印可された直流電圧に
より誘電膜109と試料106の間にクーロン力を発生
させて、試料106を試料台108に吸着させ、試料1
06の温度を制御する。さらに、試料台108には温度
センサ107が設置されており、試料106の温度をモ
ニタできる。
【0009】図2は試料の断面図で、初期状態は(a)
に示すようにシリコン基板206の上に酸化膜205、
多結晶シリコン膜204、窒化タングステン膜203、
タングステン膜202の多層膜で最上層に所望のパター
ンに加工されたマスク201が形成されている。
【0010】次に具体的な処理手順を説明する。試料台
温度調整機構111により150℃に加熱された試料台
108上に、試料106を設置し、直流電源113によ
り印加された直流電圧により、試料106を試料台10
8に吸着させると同時にアルゴンあるいはヘリウムの不
活性ガスで、プラズマ105を発生し試料106の温度
を上昇させ、所望の温度であることを温度センサ107
で確認後にプラズマ105をオフする。その後ガスを変
更し、プラズマ105発生と同時に高周波電源112を
印可し試料106に入射するイオンを加速して、タング
ステン膜202、窒化タングステン膜203及び、多結
晶シリコン膜204の上層部をエッチングし、図2
(b)の状態まで処理する。その際のエッチングガス
は、塩素40ml/分と酸素10ml/分、圧力0.2
Paで、マイクロ波の電力500w、試料温度150
℃、高周波電力100wである。図5は、塩素と酸素を
エッチングガスとし、タングステン膜、多結晶シリコン
膜および、酸化膜のエッチング速度の試料温度依存性を
調べた例である。このように、高温で、塩素と酸素のプ
ラズマでエッチングすることにより、多結晶シリコン膜
のエッチング速度を増加させることなくタングステン膜
のエッチング速度は増加できる。そのため、タングステ
ン膜や窒化タングステンの部分的なエッチ残り無く、多
結晶シリコン膜を残すことが出来る。
【0011】次に、エッチングガスとして臭化水素10
0ml/分と酸素5ml/分で、圧力1Paで、マイク
ロ波電力500w、試料温度150℃、高周波電力30
wで図2(c)の状態まで処理する。本実施例のよう
に、タングステン膜を100℃以上の高温エッチングす
ることで、タングステン膜やバリア膜のエッチング残り
無く多結晶シリコン膜を残すことが出来る。そのため、
多結晶シリコン膜を酸化膜に対して高選択にエッチング
できる条件に切り替えて、高精度な加工ができる。
【0012】(実施例2)前記実施例1と同様に、図1
に示すプラズマエッチング装置を使用して該多層膜を加
工した例を説明する。試料台温度調整機構111により
20℃に冷却された試料台108上に、試料106を設
置し、試料106を試料台108に静電吸着することな
く、アルゴンガス100ml/min、圧力1Pa、マイクロ
波電力500wの放電条件でプラズマを発生させて試料
106を150℃まで加熱する。図3に、この時の試料
106の温度変化を示す。その後、前記実施例1に記載
の塩素と酸素をエッチングガスとした条件で、図2
(b)の状態まで処理する。その後、直流電源113に
より直流電圧を印可し、試料106を試料台108に吸
着させ試料106を20℃まで冷却し、前記実施例1に
記載の臭化水素と酸素をエッチングガスとした条件で図
2(c)の状態まで処理する。
【0013】図6は、多結晶シリコン膜を臭化水素と酸
素をエッチングガスとした場合の加工形状の試料温度依
存性を調べた例である。本実施例のように、タングステ
ン膜を100℃から200℃の高温で加工し、多結晶シ
リコン膜を0℃から80℃の温度領域で加工することに
より、タングステン膜あるいは窒化タングステン膜の部
分的なエッチング残り無く、かつ、多結晶シリコン膜に
サイドエッチの無い優れた加工精度が得られる。
【0014】(実施例3)図4は、本発明を適用する複
数のプラズマ処理室から構成された装置である。本装置
は、試料搬入室301、真空排気されているバッファ室
305、試料を各処理室へ搬送するための搬送ロボット
302、及び、プラズマで試料の表面加工を行う図1と
同様な構成のA処理室303とB処理室304からな
る。被加工試料は、搬入室301を介し搬送ロボット3
02によりA処理室303へ搬入され、150℃に加熱
された試料台108上に設置し静電吸着することにより
速やかに試料温度を150℃まで昇温し、前記実施例1
に記載の塩素と酸素をエッチングガスとした条件で、図
2(b)の状態まで処理する。その後、搬送ロボット3
02によりB処理室304へ搬入され、10℃に冷却さ
れた試料台108上に設置し、静電吸着することにより
速やかに試料温度を20℃まで冷却し、前記実施例1に
記載の臭化水素と酸素をエッチングガスとした条件で図
2(c)の状態まで処理する。
【0015】本実施例のように、タングステン膜と多結
晶シリコン膜を各々異なる温度で制御された試料台を有
する処理室で、連続処理することでタングステン膜ある
いは窒化タングステン膜の部分的なエッチング残り無
く、かつ、多結晶シリコン膜にサイドエッチの無い優れ
た加工が効率よくできる。
【0016】
【発明の効果】以上のように、金属と多結晶シリコンか
らなる多層膜のエッチングにおいて、金属膜をエッチン
グ時に試料温度を100℃以上の高温で処理すること
で、金属膜のエッチング速度が速くなるため、金属膜や
バリア膜の部分的なエッチング残り無く、バリア膜のエ
ッチングが終了した時点で、多結晶シリコン膜を酸化膜
に対して高選択でエッチングできる条件に切り替えて、
高精度な加工ができる。
【図面の簡単な説明】
【図1】本発明の一実施例のプラズマエッチング処理室
構成を示した図である。
【図2】試料の断面図でエッチング状態の変化を示した
図である。
【図3】プラズマを利用して試料温度を昇温させた場合
の試料温度の時間的変化を示した図である。
【図4】本発明を適用する複数のプラズマ処理室からな
る装置の全体構成図である。
【図5】塩素と酸素をエッチングガスとし、タングステ
ン膜、多結晶シリコン膜および、酸化膜のエッチング速
度の試料温度依存性を調べた例である。
【図6】多結晶シリコン膜を臭化水素と酸素をエッチン
グガスとした場合の加工形状の試料温度依存性を調べた
例である。
【符号の説明】
101…マイクロ波電源、102…導波管、103…石
英板、104…電磁石、105…プラズマ、106…試
料、107…温度センサ、108…試料台、109…誘
電膜、110…真空容器、111…温度制御機構、11
2…高周波電源、113…直流電源、201,601…
マスク、202,602…タングステン膜、203,6
03…窒化タングステン膜、204,604…多結晶シ
リコン膜、205…酸化膜、206…シリコン基板、3
01…搬入室、302…搬送ロボット、303…A処理
室、304…B処理室、305…バッファ室、605…
サイドエッチ
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 000233169 株式会社日立超エル・エス・アイ・シス テムズ 東京都小平市上水本町5丁目22番1号 (74)上記1名の代理人 110000062 特許業務法人第一国際特許事務所 (外1名) (72)発明者 吉開 元彦 山口県下松市大字東豊井794番地 日立 テクノエンジニアリング株式会社笠戸事 業所内 (72)発明者 長谷川 洋 山口県下松市大字東豊井794番地 株式 会社 日立製作所 笠戸工場内 (72)発明者 秋山 博 山口県下松市大字東豊井794番地 株式 会社 日立製作所 笠戸工場内 (72)発明者 徳永 尚文 東京都青梅市今井町2326番地 株式会社 日立製作所 デバイス開発センタ内 (72)発明者 梅澤 唯史 東京都青梅市今井町2326番地 株式会社 日立製作所 デバイス開発センタ内 (72)発明者 児島 雅之 東京都小平市上水本町五丁目20番1号 株式会社 日立製作所 半導体事業部内 (72)発明者 野尻 一男 東京都青梅市今井町2326番地 株式会社 日立製作所 デバイス開発センタ内 (72)発明者 川上 博士 東京都青梅市今井町2326番地 株式会社 日立製作所 デバイス開発センタ内 (72)発明者 加藤 邦彦 東京都青梅市新町9−16−3 株式会社 日立超エル・エス・アイ・システムズ 内 (56)参考文献 特開 平5−90226(JP,A) 特開 平5−343402(JP,A) 特開 平10−64985(JP,A) 特開 平7−228985(JP,A) 特開 平8−8232(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 真空容器とその中にプラズマを発生させ
    る手段と、該プラズマにより表面加工される試料を設置
    する試料台と該試料台の温度を制御する温調機構と、
    前記試料台に高周波電圧を印可するための電源からなる
    プラズマ処理装置を用いて、半導体基板上に堆積された
    少なくとも金属膜とバリヤ膜と半導体膜からなる多層膜
    からなる試料をエッチングするエッチング方法におい
    て、 半導体膜とバリヤ膜と金属膜を積層してなる多層膜をハ
    ロゲン系のガスのプラズマを用いてエッチングする際
    に、前記 金属膜部のエッチング時に前記多層膜が形成された
    試料100℃以上の温度に保ってエッチングし、 前記半導体膜のエッチング時に前記試料を温度80℃以
    下に保ってエッチングすることを特徴とするエッチング
    方法。
  2. 【請求項2】 真空容器とその中にプラズマを発生させ
    る手段と、該プラズマにより表面加工される試料を設置
    する試料台と、該試料台の温度を制御する温調機構と、
    前記試料台に高周波電圧を印可するための電源からなる
    プラズマ処理装置を用いて、半導体基板上に堆積された
    少なくとも金属膜とバリヤ膜と半導体膜からなる多層膜
    からなる試料をエッチングするエッチング方法におい
    て、 半導体膜とバリヤ膜と金属膜を積層してなる多層膜をハ
    ロゲン系のガスのプラズマを用いてエッチングする際
    に、前記金属膜部とバリヤ膜のエッチング時に前記多層膜が
    形成された試料を100℃から200℃の温度に保って
    エッチングし、 前記半導体膜のエッチング時に前記試料を0℃〜80℃
    の温度に保ってエッチングすることを特徴とするエッチ
    ング方法。
  3. 【請求項3】 真空容器とその中にプラズマを発生させ
    る手段と、該プラズマにより表面加工される試料を設置
    する試料台と、該試料台の温度を制御する温調機構と、
    前記試料台に高周波電圧を印可するための電源からなる
    エッチング装置を用いて、半導体基板上に堆積された少
    なくとも金属膜とバリヤ膜と半導体膜からなる多層膜か
    らなる試料をエッチングするエッチング方法において、 半導体膜とバリヤ膜と金属膜を積層してなる多層膜をハ
    ロゲン系のガスのプラズマを用いてエッチングする際
    に、前記金属膜部とバリヤ膜とのエッチング時に前記多層膜
    が形成された試料を第1の処理室で100℃以上に保た
    れた第1の試料台に配置してエッチングし、 該エッチングされた試料を真空排気されたバッファ室を
    介して第2の処理室に搬送し、 前記半導体膜のエッチング時に前記試料を第2の処理室
    で温度80℃以下に保たれた第2の試料台に載置してエ
    ッチングすることを特徴とするエッチング方法。
  4. 【請求項4】 プラズマを発生させるガスは、少なくと
    もハロゲン原子を含むガスと酸素原子を含むガスの混合
    ガスであることを特徴とする請求項1ないし請求項3の
    いずれか1項記載のエッチング方法
  5. 【請求項5】 エッチングされる多層膜は、少なくとも
    タングステン膜と、窒化タングステン膜あるいは窒化チ
    タン膜と、多結晶シリコン膜を含むことを特徴とする請
    求項1ないし請求項3のいずれか1項記載のエッチング
    方法
  6. 【請求項6】 ハロゲン原子を含むガスと酸素原子を含
    むガスでエッチングする前に、少なくともアルゴンガス
    あるいはヘリウムガスを含むガスでプラズマを発生さ
    せ、前記料温度を昇温させることを特徴とする請求項1
    ないし請求項5のいずれか1項記載のエッチング方法
  7. 【請求項7】 混合ガス圧力は、1.0Pa(パスカ
    ル)以下であることを特徴とする請求項1ないし請求項
    6のいずれか1項記載のエッチング方法
  8. 【請求項8】 試料は前記試料台に静電吸着により保持
    できることを特徴とする請求項1ないし請求項7のいず
    れか1項記載のエッチング方法
JP12844598A 1998-05-12 1998-05-12 エッチング方法 Expired - Fee Related JP3524763B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP12844598A JP3524763B2 (ja) 1998-05-12 1998-05-12 エッチング方法
TW088103869A TW403953B (en) 1998-05-12 1999-03-12 The surface processing method of the material
US09/302,438 US6191045B1 (en) 1998-05-12 1999-04-30 Method of treating surface of sample
KR10-1999-0016976A KR100516855B1 (ko) 1998-05-12 1999-05-12 에칭방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12844598A JP3524763B2 (ja) 1998-05-12 1998-05-12 エッチング方法

Publications (2)

Publication Number Publication Date
JPH11330048A JPH11330048A (ja) 1999-11-30
JP3524763B2 true JP3524763B2 (ja) 2004-05-10

Family

ID=14984905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12844598A Expired - Fee Related JP3524763B2 (ja) 1998-05-12 1998-05-12 エッチング方法

Country Status (4)

Country Link
US (1) US6191045B1 (ja)
JP (1) JP3524763B2 (ja)
KR (1) KR100516855B1 (ja)
TW (1) TW403953B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003520431A (ja) * 2000-01-13 2003-07-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体ウェーハにプラズマウォームアップを行う方法
US7217652B1 (en) * 2000-09-21 2007-05-15 Spansion Llc Method of forming highly conductive semiconductor structures via plasma etch
US6461974B1 (en) * 2000-10-06 2002-10-08 Lam Research Corporation High temperature tungsten etching process
US20030235995A1 (en) * 2002-06-21 2003-12-25 Oluseyi Hakeem M. Method of increasing selectivity to mask when etching tungsten or tungsten nitride
US20040209468A1 (en) * 2003-04-17 2004-10-21 Applied Materials Inc. Method for fabricating a gate structure of a field effect transistor
US20060102197A1 (en) * 2004-11-16 2006-05-18 Kang-Lie Chiang Post-etch treatment to remove residues
JP6255187B2 (ja) * 2013-08-20 2017-12-27 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法
JP6498022B2 (ja) * 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
US11062897B2 (en) * 2017-06-09 2021-07-13 Lam Research Corporation Metal doped carbon based hard mask removal in semiconductor fabrication
JP2021052032A (ja) * 2019-09-20 2021-04-01 東京エレクトロン株式会社 誘電体部品、構造体及び基板処理装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01215023A (ja) * 1988-02-24 1989-08-29 Hitachi Ltd 表面処理方法およびその装置
JPH05343402A (ja) * 1992-06-09 1993-12-24 Sony Corp シリサイドの成膜方法

Also Published As

Publication number Publication date
TW403953B (en) 2000-09-01
KR100516855B1 (ko) 2005-09-23
KR19990088228A (ko) 1999-12-27
US6191045B1 (en) 2001-02-20
JPH11330048A (ja) 1999-11-30

Similar Documents

Publication Publication Date Title
US5160405A (en) Method of etching diamond thin films
KR100242529B1 (ko) 정전척을 가지는 재치대 및 이것을 사용한 플라즈마 처리장치
KR100886272B1 (ko) 플라즈마 처리 장치
US20100221895A1 (en) Surface treatment apparatus and surface treatment method
US20060081337A1 (en) Capacitive coupling plasma processing apparatus
JP3524763B2 (ja) エッチング方法
KR20100009625A (ko) 규소 화합물 형성 방법 및 이의 시스템
JPS61170050A (ja) 低抵抗接点の形成方法
JP2006165093A (ja) プラズマ処理装置
JP2019121685A (ja) エッチング方法
JPH0722393A (ja) ドライエッチング装置及びドライエッチング方法
JPH11274141A (ja) プラズマ処理装置及びプラズマ処理方法
Chu et al. Applications of plasma immersion ion implantation in microelectronics—A brief review
JP2880920B2 (ja) エッチング装置
JP3987617B2 (ja) コンタクト膜バリア膜連続作成装置及び異種薄膜連続作成装置
JP2007221171A (ja) 異種薄膜作成装置
JP2001085393A (ja) 表面加工方法
JP2003234328A (ja) エッチング方法
JPH11135483A (ja) 半導体装置の製造装置
JP2002252213A (ja) プラズマエッチング方法
JPS634066A (ja) バイアススパツタ装置
JP3115767B2 (ja) プラズマエッチング方法および装置
JPH04142734A (ja) 微細加工装置及び方法
JPS6329504A (ja) バイアススパツタ方法
JPH04157721A (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031127

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20031127

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20031203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees