KR20200105752A - 기판 처리 방법 및 기판 처리 장치 - Google Patents

기판 처리 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR20200105752A
KR20200105752A KR1020200020950A KR20200020950A KR20200105752A KR 20200105752 A KR20200105752 A KR 20200105752A KR 1020200020950 A KR1020200020950 A KR 1020200020950A KR 20200020950 A KR20200020950 A KR 20200020950A KR 20200105752 A KR20200105752 A KR 20200105752A
Authority
KR
South Korea
Prior art keywords
substrate
gas
etching
mask
substrate processing
Prior art date
Application number
KR1020200020950A
Other languages
English (en)
Inventor
도모히코 니이제키
요시히데 기하라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200105752A publication Critical patent/KR20200105752A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/18—Vacuum locks ; Means for obtaining or maintaining the desired pressure within the vessel
    • H01J37/185—Means for transferring objects between different enclosures of different pressure or atmosphere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/006—Details of gas supplies, e.g. in an ion source, to a beam line, to a specimen or to a workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/31—Processing objects on a macro-scale
    • H01J2237/3151—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Abstract

본 발명은 전이 금속의 마스크의 잔사에 기초한 네킹(necking)을 개선하는 것을 목적으로 한다.
전이 금속으로 형성되고, 개구부를 갖는 마스크와, 상기 마스크 아래에 형성되고, 실리콘을 함유하는 피에칭막을 갖는 기판을 처리하는 기판 처리 방법으로서, 할로겐을 함유하는 가스에 카르보닐 결합을 갖는 가스를 첨가한 혼합 가스로부터 생성되는 플라즈마에 의해, 상기 마스크의 개구부를 통해 상기 피에칭막을 에칭하는 공정을 갖는 기판 처리 방법이 제공된다.

Description

기판 처리 방법 및 기판 처리 장치{SUBSTRATE PROCESSING METHOD AND SUBSTRATE PROCESSING APPARATUS}
본 개시는 기판 처리 방법 및 기판 처리 장치에 관한 것이다.
특허문헌 1은, 플라즈마 생성용의 고주파 전력에 의해 수소 함유 가스 및 불소 함유 가스로부터 플라즈마를 생성하고, -30℃ 이하의 극저온 환경에 있어서 생성한 플라즈마에 의해 실리콘 산화막 및 질화실리콘막의 에칭 대상막을 에칭하는 방법을 제안한다. 이에 의해, 고에칭률 및 고선택비를 실현한다.
특허문헌 2는, 실리콘 산화막 및 상기 실리콘 산화막 상에 설치된 마스크를 갖는 피처리체를 처리 가스의 플라즈마에 노출시켜, 실리콘 산화막을 에칭하여, 실리콘 산화막의 에칭에 의해 얻어지는 형상의 보잉(bowing)을 저감시키는 방법을 제안한다. 특허문헌 2에 있어서, 마스크는, 금속을 함유하는 막을 포함한다.
[특허문헌 1] 일본 특허 공개 제2016-207840호 공보 [특허문헌 2] 일본 특허 공개 제2015-041624호 공보
본 개시는 전이 금속의 마스크의 잔사에 기초한 네킹(necking)을 개선하는 것이 가능한 기판 처리 방법 및 기판 처리 장치를 제공한다.
본 개시의 일 양태에 의하면, 전이 금속으로 형성되고, 개구부를 갖는 마스크와, 상기 마스크 아래에 형성되고, 실리콘을 함유하는 피에칭막을 갖는 기판을 처리하는 기판 처리 방법으로서, 할로겐을 함유하는 가스에 카르보닐 결합을 갖는 가스를 첨가한 혼합 가스로부터 생성되는 플라즈마에 의해, 상기 마스크의 개구부를 통해 상기 피에칭막을 에칭하는 공정을 갖는 기판 처리 방법이 제공된다.
일 측면에 의하면, 전이 금속의 마스크의 잔사에 기초한 네킹을 개선할 수 있다.
도 1은 일 실시형태에 따른 기판 처리 장치의 일례를 도시한 단면 모식도이다.
도 2는 에칭 형상의 일례를 도시한 도면이다.
도 3은 일 실시형태에 따른 CO 가스 첨가의 결과의 일례를 도시한 도면이다.
도 4는 CO 가스 첨가의 유무와 에칭의 시프트량을 비교한 도면이다.
도 5는 일 실시형태에 따른 트리트먼트 공정 시의 각종 가스 첨가의 결과의 일례를 도시한 도면이다.
도 6은 텅스텐의 일산화탄소 착체의 증기압 곡선을 도시한 도면이다.
도 7은 일 실시형태에 따른 기판 처리 방법의 일례를 도시한 흐름도이다.
이하, 도면을 참조하여 본 개시를 실시하기 위한 형태에 대해 설명한다. 각 도면에 있어서, 동일 구성 부분에는 동일 부호를 붙이고, 중복된 설명을 생략하는 경우가 있다.
[기판 처리 장치]
일 실시형태에 따른 기판 처리 장치(1)에 대해, 도 1을 이용하여 설명한다. 도 1은 일 실시형태에 따른 기판 처리 장치(1)의 일례를 도시한 단면 모식도이다. 일 실시형태에 따른 기판 처리 장치(1)는, 처리 용기(10) 내에 배치대(11)와 샤워 헤드(20)를 대향 배치한 평행 평판형의 플라즈마 처리 장치이다.
배치대(11)는, 웨이퍼(W)를 유지하는 기능을 갖고 하부 전극으로서 기능한다. 샤워 헤드(20)는, 가스를 처리 용기(10) 내에 샤워형으로 공급하는 기능을 갖고 상부 전극으로서 기능한다.
처리 용기(10)는, 예컨대 표면이 알루마이트 처리(양극 산화 처리)된 알루미늄을 포함하고, 원통형이다. 처리 용기(10)는, 전기적으로 접지되어 있다. 배치대(11)는, 처리 용기(10)의 바닥부에 설치되며, 웨이퍼(W)를 배치한다.
배치대(11)는, 예컨대 알루미늄(Al)이나 티탄(Ti), 탄화규소(SiC) 등으로 형성되어 있다. 배치대(11)는, 정전 척(12) 및 베이스(13)를 갖는다. 정전 척(12)은, 베이스(13) 위에 설치된다. 정전 척(12)은, 절연체(12b) 사이에 척 전극(12a)을 끼워 넣은 구조로 되어 있다. 척 전극(12a)에는 전원(14)이 접속되어 있다. 정전 척(12)은, 전원(14)으로부터 척 전극(12a)에 전류가 공급됨으로써 발생하는 쿨롱력에 의해 웨이퍼(W)를 정전 척(12)에 흡착한다.
베이스(13)는, 정전 척(12)을 지지한다. 베이스(13)의 내부에는, 냉매 유로(13a)가 형성되어 있다. 냉매 유로(13a)에는, 냉매 입구 배관(13b) 및 냉매 출구 배관(13c)이 연결되어 있다. 칠러 유닛(15)으로부터는 미리 정해진 온도의 냉각 매체(열매체)가 출력되고, 냉각 매체는, 냉매 입구 배관(13b), 냉매 유로(13a) 및 냉매 출구 배관(13c)을 순환한다. 이에 의해, 배치대(11)가 냉각되고, 웨이퍼(W)가 미리 정해진 온도로 제어된다.
전열 가스 공급원(17)은, 헬륨 가스 등의 전열 가스를 가스 공급 라인(16)에 통과시켜 정전 척(12)의 표면과 웨이퍼(W)의 이면 사이에 공급한다. 이에 의해, 정전 척(12)과 웨이퍼(W) 사이의 전열 효율을 높여, 웨이퍼(W)의 온도 제어성을 높인다.
배치대(11)에는, 제1 주파수의, 플라즈마 생성용의 고주파 파워(이하, 「HF 파워」라고도 함)를 공급하는 제1 고주파 전원(30)과, 제1 주파수보다 낮은 제2 주파수의, 이온 인입용의 고주파 파워(이하, 「LF 파워」라고도 함)를 공급하는 제2 고주파 전원(31)을 갖는다. 제1 고주파 전원(30)은, 제1 정합기(30a)를 통해 배치대(11)에 전기적으로 접속된다. 제2 고주파 전원(31)은, 제2 정합기(31a)를 통해 배치대(11)에 전기적으로 접속된다. 제1 고주파 전원(30)은, 예컨대, 40 ㎒의 플라즈마 생성용의 고주파 파워를 배치대(11)에 인가한다. 제2 고주파 전원(31)은, 예컨대, 400 ㎑의 이온 인입용의 고주파 파워를 배치대(11)에 인가한다. 한편, 제1 고주파 전원(30)은, 플라즈마 생성용의 고주파 파워를 배치대(11)에 인가하는 대신에 샤워 헤드(20)에 인가해도 좋다.
제1 정합기(30a)는, 제1 고주파 전원(30)의 출력(내부) 임피던스에 배치대(11)측의 부하 임피던스를 정합시킨다. 제2 정합기(31a)는, 제2 고주파 전원(31)의 출력(내부) 임피던스에 배치대(11)측의 부하 임피던스를 정합시킨다.
샤워 헤드(20)는, 주연부(周緣部)를 피복하는 절연체의 실드 링(22)을 통해 처리 용기(10)의 천장부의 개구를 폐색한다. 샤워 헤드(20)에는, 가스를 도입하는 가스 도입구(21)가 형성되어 있다. 샤워 헤드(20)의 내부에는 가스 도입구(21)에 연결되는 확산실(23)이 형성되어 있다. 가스 공급원(25)으로부터 출력된 처리 가스는, 가스 도입구(21)를 통해 확산실(23)에 공급되고, 다수의 가스 공급 구멍(24)으로부터 처리 용기(10)의 내부에 도입된다.
처리 용기(10)의 바닥면에는 배기구(18)가 형성되어 있고, 배기구(18)에는 배기 장치(19)가 접속되어 있다. 배기 장치(19)는, 처리 용기(10) 내를 배기하고, 이에 의해, 처리 용기(10) 내가 미리 정해진 진공도로 제어된다. 처리 용기(10)의 측벽에는 반송구(26)를 개폐하는 게이트 밸브(27)가 설치되어 있다. 게이트 밸브(27)의 개폐에 따라 반송구(26)로부터 처리 용기(10) 내에 웨이퍼(W)를 반입하거나, 처리 용기(10) 밖으로 웨이퍼(W)를 반출하거나 한다.
기판 처리 장치(1)에는, 장치 전체의 동작을 제어하는 제어부(40)가 설치되어 있다. 제어부(40)는, CPU(41), ROM(42) 및 RAM(43)을 갖는다. CPU(41)는, ROM(42) 및 RAM(43)의 기억 영역에 저장된 각종 레시피에 따라 웨이퍼(W)의 냉각 공정, 트리트먼트 공정 및 에칭 공정을 실행한다. 레시피에는 프로세스 조건에 대한 장치의 제어 정보인 프로세스 시간, 압력(가스의 배기), 고주파 전력이나 전압, 각종 가스 유량, 처리 용기 내 온도(정전 척 온도 등), 칠러 유닛(15)으로부터 공급되는 냉각 매체의 온도 등이 기재되어 있다. 한편, 이들의 프로그램이나 처리 조건을 나타내는 레시피는, 하드 디스크나 반도체 메모리에 기억되어도 좋다. 또한, 레시피는, CD-ROM, DVD 등의 가반성(可搬性)의 컴퓨터에 의해 판독 가능한 기억 매체에 수용된 상태로 기억 영역의 미리 정해진 위치에 세팅하도록 해도 좋다.
기판 처리가 행해질 때에는, 게이트 밸브(27)의 개폐가 제어되어, 반송구(26)로부터 도시하지 않은 반송 아암에 의해 웨이퍼(W)가 처리 용기(10) 내에 반입되고, 배치대(11)에 배치되며, 정전 척(12)에 흡착된다.
계속해서, 샤워 헤드(20)로부터 처리 가스가 처리 용기(10) 내에 공급되고, 플라즈마 생성용의 HF 파워가 배치대(11)에 인가되어, 플라즈마가 생성된다. 생성된 플라즈마에 의해 웨이퍼(W)에 트리트먼트 처리 및 에칭 처리가 실시된다. 에칭 처리에는, HF 파워와 함께 이온 인입용의 LF 파워가 배치대(11)에 인가되어도 좋다.
처리 후, 제전(除電) 처리에 의해 웨이퍼(W)의 전하가 제전되어, 웨이퍼(W)가 정전 척(12)으로부터 벗겨지고, 도시하지 않은 반송 아암에 의해 웨이퍼(W)가 유지되며, 게이트 밸브(27)를 개방하여 처리 용기(10)로부터 반출된다.
[전이 금속의 마스크의 잔사에 기초한 네킹]
전이 금속으로 형성되고, 개구부를 갖는 마스크와, 상기 마스크의 하부에 형성되고, 실리콘을 함유하는 피에칭막을 갖는 웨이퍼(W)를 처리 용기(10) 내에 반송하여, 웨이퍼(W)를 처리하는 기판 처리 방법에 있어서의 네킹에 대해 설명한다. 이하에서는, 도 2에 도시된 바와 같이, 전이 금속의 마스크로서 텅스텐의 마스크(100)를 이용하고, 피에칭막으로서 실리콘 산화막(101)을 이용한다. 한편, 마스크(100)의 개구부(103) 및 실리콘 산화막(101)의 에칭 형상은, 홀 형상이어도 좋고, 라인 형상이어도 좋다.
텅스텐의 마스크(100)를 이용하여, 예컨대 배치대(11)의 온도를 예컨대 -70℃ 정도 또는 그 이하의 온도로 제어한 상태에서 실리콘 산화막(101)을 에칭하는 방법에서는, 에칭률을 비약적으로 높게 할 수 있다.
그러나, 이 방법에서는, 에칭 시에 발생한 텅스텐의 잔사(102)가 마스크(100)에 재부착된다. 이에 의해, 도 2의 (a)의 「A」에 도시된 바와 같이, 마스크(100)의 개구부(103)가 협착되거나, 개구부(103)의 치수가 변화하거나, 폐색하거나 하는, 소위 네킹이 발생한다. 이하, 마스크(100)의 개구부(103)의 최소폭을 「넥 CD(Neck CD)」라고 표기한다.
네킹은, 다음의 (a)∼(d)의 문제를 파생적으로 발생시킨다.
(a) 네킹에 의해 플라즈마 중의 이온(105)이 마스크(100)의 개구부(103)에 수직으로 조사되지 않고, 비스듬히 조사된다. 이 때문에, 에칭된 실리콘 산화막(101)의 측벽에 이온(105)이 충돌해서, 측벽이 깎여 도 2의 (a)의 「B」에 도시된 보잉이 발생한다. 보잉은, 깊은 구멍 등의 에칭에 있어서 비교적 얕은 부분에 통 형상의 굵어짐이 발생하는 현상을 말한다. 이하, 실리콘 산화막(101)의 측벽의 최대폭을 「보잉 CD(Bowing CD)」라고 표기한다.
(b) 마스크(100)의 개구부(103)가 협착됨으로써, 이온(105)이 실리콘 산화막(101)의 오목부에 진입하기 어려워져, 실리콘 산화막(101)의 에칭률이 저하된다.
(c) 도 2의 (a)의 「C」에 도시된 바와 같이 실리콘 산화막(101)의 에칭 형상이 선단을 향해 끝으로 갈수록 가늘어져, 실리콘 산화막(101)에 형성된 오목부의 바닥부의 CD(이하, 「보텀 CD(Bottom CD)」라고 표기함)가 작아진다.
(d) 실리콘 산화막(101)에 형성된 오목부에의 이온(105)의 수직의 입사가 방해되어, 실리콘 산화막(101)의 에칭 형상이 수직이 아니라 구부러져 버린다(Bending). 개구부(103)가 진원(眞圓)인 경우, 실리콘 산화막(101)의 홀 형상이 진원이 아니라, 타원이나 삼각형 등의 형상으로 변형한다(Distortion). 벤딩은, 깊은 구멍 등의 에칭에 있어서 형상이 직선적이 아니라, 일방향, 혹은 랜덤하게 구부러지는 현상을 말한다.
그래서, 본 실시형태에 따른 기판 처리 방법에서는, 전이 금속의 마스크(100)를 이용하여, 배치대(11)를 미리 정해진 온도로 제어한 상태에서 실리콘 산화막(101)을 트리트먼트 및 에칭을 동일 공정에서 동시에 실현한다. 그때, 카르보닐 결합을 갖는 가스에 의해 생성되는 플라즈마에 의해 웨이퍼(W)를 트리트먼트하고, 또한, 할로겐을 함유하는 가스에 의해 생성되는 플라즈마에 의해 웨이퍼(W)를 에칭한다. 이에 의해, 도 2의 (b)에 도시된 바와 같이, 네킹을 개선하여, 넥 CD를 넓힐 수 있다. 이 결과, 실리콘 산화막(101)의 에칭 형상을 수직으로 형성할 수 있다. 이에 의해, 보잉의 발생(보잉 CD가 커지는 것) 및 에칭 형상의 끝으로 갈수록 가늘어짐(보텀 CD가 작아지는 것)을 개선할 수 있다.
[실험 결과]
다음으로, 처리 가스에 CO 가스를 첨가했을 때의 실험 결과를, CO 가스를 첨가하지 않았을 때의 실험 결과와 비교하여 설명한다. 도 3은 일 실시형태에 따른 CO 가스를 첨가한 처리 가스에 의해 트리트먼트 공정과 에칭 공정을 동일 공정에서 동시에 실행했을 때의 실험 결과의 일례를, CO 가스를 첨가하지 않았을 때의 실험 결과와 비교하여 도시한 도면이다.
이하의 실험에서는, 마스크(100)의 개구부(103)의 패턴은, 라인 패턴을 사용하였다. 본 실험의 프로세스 조건은 이하와 같다.
<프로세스 조건: 트리트먼트 공정과 에칭 공정을 동시에 행하는 경우>
가스종 H2/CF4/CO
배치대의 온도 -30℃∼0℃
처리 용기 내의 압력 10 mT(13.3 ㎩)∼100 mT(133.3 ㎩)
HF 파워 On
LF 파워 On
한편, 트리트먼트 공정과 에칭 공정을 다른 공정에서 실행해도 좋다. 다른 공정의 경우, 트리트먼트 공정을 실행한 후에 에칭 공정을 실행한다. 이 경우의 프로세스 조건은 이하와 같다.
<프로세스 조건: 트리트먼트 공정 후에 에칭 공정을 행하는 경우>
(트리트먼트 공정)
가스종 CO
배치대의 온도 -30℃∼0℃
처리 용기 내의 압력 10 mT(13.3 ㎩)∼100 mT(133.3 ㎩)
HF 파워 On
LF 파워 On
(에칭 공정)
가스종 CF4/H2
배치대의 온도 -30℃∼0℃
처리 용기 내의 압력 10 mT(1.33 ㎩)∼100 mT(13.33 ㎩)
HF 파워 On
LF 파워 On
도 3의 (a)의 상측 도면은, 비교예로서, 상기 처리 가스(H2/CF4)에 CO 가스를 첨가하지 않고 실리콘 산화막(101)을 에칭한 결과의 에칭 형상의 단면도를 도시한다. 이에 의하면, 마스크(100)나 실리콘 산화막(101)에 형성된 오목부의 개구부에 재부착되는 텅스텐의 잔사(102)의 양이 많아, 도 3의 (a)의 「D」에 도시된 바와 같이 네킹이 발생하고 있다. 도 3의 (a)의 하측 도면(좌측)의 F1은, 도 3의 (a)의 상측 도면의 상하를 축소한 도면이고, 도 3의 (a)의 하측 도면(우측)의 G1은, 도 3의 (a)의 상측 도면에 있어서의 마스크(100)를 상방으로부터 관찰한 도면(Top View)을 도시한다.
도 3의 (b)의 상측 도면은, 일 실시형태로서, 상기 처리 가스(H2/CF4/CO)의 총 유량에 대해 3%의 CO 가스를 첨가한 경우에, 실리콘 산화막(101)의 트리트먼트 공정과 에칭 공정을 동시에 실행한 결과의 에칭 형상의 단면도를 도시한다.
도 3의 (c)의 상측 도면은, 일 실시형태로서, 상기 처리 가스의 총 유량에 대해 5%의 CO 가스를 첨가한 경우에, 실리콘 산화막(101)의 트리트먼트 공정과 에칭 공정을 동시에 실행한 결과의 에칭 형상의 단면도를 도시한다.
이에 의하면, 도 3의 (b)에 도시된 바와 같이, 3%의 CO 가스를 첨가한 경우, 마스크(100)나 실리콘 산화막(101)에 형성된 오목부의 개구부에 재부착되는 텅스텐의 잔사(102)의 양이 저하되었다. 또한 도 3의 (c) 「E」에 도시된 바와 같이, 5%의 CO 가스를 첨가한 경우, 마스크(100)나 실리콘 산화막(101)에 형성된 오목부의 개구부에 재부착되는 텅스텐의 잔사(102)의 양이 더욱 저하되었다. 이상으로부터, 처리 가스에 CO 가스를 첨가함으로써, 네킹이 개선되는 것을 알 수 있었다.
도 3의 (b) 및 (c)의 하측 도면(좌측)의 F2, F3은, 도 3의 (b) 및 (c)의 상측 도면의 상하를 축소한 도면이고, 도 3의 (b) 및 (c)의 하측 도면(우측)의 G2, G3은, 도 3의 (b) 및 (c)의 상측 도면에 있어서의 마스크(100)를 상방으로부터 관찰한 도면(Top View)을 도시한다. 이에 의하면, 도 3의 (a)의 비교예(처리 가스에 CO 가스를 첨가하지 않은 경우)와 비교하여 네킹이 개선됨으로써 마스크(100) 사이의 치수가 넓어지고 있는 것을 알 수 있다.
도 4의 (a)는 도 3의 (a)의 비교예와 동일한 프로세스 조건, 즉, 처리 가스에 CO 가스를 첨가하지 않은 경우에, 실리콘 산화막(101)의 에칭 공정을 실행한 결과 얻어진 오목부의 각각의 깊이마다 폭 방향의 중심 위치를 깊이 방향으로 플롯한 결과를 도시한다. 횡축의 「0」은, 마스크(100)와 실리콘 산화막(101)의 계면에 있어서의 폭 방향의 중심 위치, 즉, 실리콘 산화막(101)에 형성된 오목부의 형상이 수직일 때의 중심선을 나타내고, 종축은 에칭에 의해 실리콘 산화막(101)에 형성된 오목부의 마스크(100)와 실리콘 산화막(101)의 계면을 기점한 깊이를 나타낸다. 복수의 선은, 복수의 웨이퍼에 있어서 오목부의 폭 방향의 중심 위치를 산출한 것이다. 깊이 방향에 따라, 에칭 형상이 수직인 경우의 중심으로부터의 시프트량의 절대값이 커진다고 하는 것은, 벤딩 형상이 되고 있는 것을 나타내고 있다.
도 4의 (b) 및 (c)는 도 3의 (b) 및 (c)의 본 실시형태와 동일한 프로세스 조건, 즉, 처리 가스에 CO 가스를 3% 및 5% 첨가한 경우에, 얻어진 실리콘 산화막(101)의 오목부의 폭 방향의 중심 위치를 깊이 방향으로 플롯한 결과를 도시한다. 복수의 선은, 복수의 웨이퍼에 있어서 오목부의 폭 방향의 중심 위치를 산출한 것이다.
이 결과, 도 4의 (a)에 도시된 처리 가스에 CO 가스를 첨가하지 않은 경우, 네킹의 발생에 기인하여, 에칭 형상이 수직인 경우의 중심으로부터의 시프트량(절대값)의 최대값은 44.3(㎚)이 되었다. 이에 대해, 도 4의 (b)에 도시된 처리 가스의 총 유량에 대해 CO 가스를 3% 첨가한 경우, 도 3의 (b)에 도시된 바와 같이 네킹이 개선되었기 때문에, 에칭 형상이 수직인 경우의 중심으로부터의 시프트량(절대값)의 최대값은 19.6(㎚)이 되었다. 이것은, 도 4의 (a)에 도시된 처리 가스에 CO 가스를 첨가하지 않은 경우의 시프트량(절대값)의 최대값의 절반 이하이다.
도 4의 (c)에 도시된 처리 가스의 총 유량에 대해 CO 가스를 5% 첨가한 경우, 도 3의 (c)에 도시된 바와 같이 더욱 네킹이 개선되었기 때문에, 에칭 형상이 수직인 경우의 중심으로부터의 시프트량(절대값)의 최대값은 10.6(㎚)이 되었다. 이것은, 도 4의 (a)에 도시된 처리 가스에 CO 가스를 첨가하지 않은 경우의 시프트량(절대값)의 최대값의 1/4 이하이다.
도 3 및 도 4의 결과에 있어서는, CO 가스의 첨가량을 증가하여, 텅스텐의 잔사(102)를 감소시킴으로써, 네킹이 개선되고, 벤딩 형상도 개선되고 있다. 그러나, 반드시 텅스텐의 잔사(102)에 의한 네킹이 적은, 혹은 없는 상태가 바람직한 것에 한정되지 않는다. 예컨대, 에칭 전의 마스크 형상이나 타겟으로 하는 보텀 CD의 사이즈에 따라서는, 텅스텐의 잔사(102)를 제어함으로써 네킹의 CD를 적절한 사이즈로 하는 것이 바람직한 경우가 있다. 이 경우, 도 3 및 도 4의 결과로부터, CO 가스의 첨가량을 조정함으로써, 텅스텐의 잔사(102)의 양 및 네킹의 CD 사이즈를 제어할 수 있다.
도 5는 처리 가스에 첨가하는 가스를 CO 가스와, Cl2 가스와, NF3 가스와, Ar 가스로 설정하여 실험한 결과를 도시한다. 그 외의 프로세스 조건은, 상기에 나타낸 프로세스 조건과 동일하다.
도 5의 횡축은, 상기 4종류의 가스를 첨가한 경우의 넥 CD, 보잉 CD, 보텀 CD, 에칭률을 나타낸다. 종축의 「1」은 규격화된 값이며, 각 가스를 첨가했을 때에, 각 가스를 첨가하지 않았을 때의 각 항목의 값과 변화가 없는 경우에 「1」로 설정된다.
이에 의하면, 넥 CD에 대해서는, Cl2 가스, NF3 가스, Ar 가스를 첨가한 경우, 약 1 또는 1에 못 미치는 값이 되어, 이들 각 가스를 첨가해도 네킹은 개선되지 않거나, 보다 악화되었다. 이에 대해, CO 가스를 첨가한 경우, CO 가스를 첨가하지 않았을 때와 비교하여 네킹이 약 3배 개선되었다.
보잉 CD에 대해서는, Cl2 가스를 첨가하면 에칭 형상의 수직성이 악화되었다. Ar 가스를 첨가한 경우, 보잉 CD는 변화하지 않고, NF3 가스 및 CO 가스를 첨가하면 보잉 CD는 개선되었다.
보텀 CD에 대해서는, CO 가스를 첨가한 경우, 끝으로 갈수록 가늘어짐이 개선된 데 대해, Cl2 가스, NF3 가스, Ar 가스를 첨가한 경우, 끝으로 갈수록 가늘어짐은 악화되었다.
에칭률에 대해서는, Cl2 가스, NF3 가스, Ar 가스, CO 가스의 어느 가스를 첨가해도, 에칭률에는 거의 영향은 없었다.
이상으로부터, 처리 가스에 CO 가스를 첨가한 경우, 에칭률에 영향을 주지 않고, 네킹을 개선할 수 있었다. 이에 의해, 그 파급적 효과로서, 보잉 CD 및 보텀 CD가 개선되어, 보다 수직 형상으로 에칭할 수 있었다.
이에 대해, Cl2 가스, NF3 가스, Ar 가스를 첨가해도, 네킹을 개선할 수 없었다. 이에 의해, 보잉 CD 및 보텀 CD가 개선되지 않아, 수직 형상으로 에칭할 수 없었다.
[네킹의 개선 메커니즘]
이상의 실험에 의해, 처리 가스에 CO 가스를 첨가함으로써, 네킹을 개선할 수 있는 것을 알 수 있었다. 이때의 네킹의 개선 메커니즘에 대해 설명한다. 에칭 공정에서는, 주로 처리 가스에 포함되는 불소 가스를 이용하여 실리콘 산화막(101)을 에칭한다. 이때, 불소 가스가 마스크(100)의 텅스텐과 반응하면, (1)식에 나타내는 바와 같이, 휘발성이 높은 WF6가 생성된다.
W+6F→WF6↑ …(1)
WF6는 그대로 휘발되는 것뿐만이 아니라, 실리콘 산화막(101)을 에칭했을 때의 반응 생성물에 포함되는 Si와 반응하는 것이 있다. 그러면, (2)식에 나타내는 바와 같이, Si에 의해 텅스텐의 환원 반응이 발생하여, 텅스텐을 추출하고 휘발성이 높은 SiF4를 생성한다.
WF6+Si→W↓+SiF4↑ …(2)
이에 의해, SiF4는 휘발되고, 텅스텐이 남는다. 남은 텅스텐은, 텅스텐의 마스크(100) 위에 재부착되어 퇴적될 뿐만이 아니라, 에칭된 실리콘 산화막(101)에 형성된 오목부에도 부착되어 텅스텐의 잔사(102)가 된다.
(1)식 및 (2)식의 화학 반응은 루프를 구성한다. 이 때문에, 실리콘 산화막(101)에 형성된 오목부 내에서 (1)식에 나타내는 화학 반응과, (2)식에 나타내는 화학 반응이 반복된다. 이에 의해, 추출된 텅스텐에 의한 재퇴적에 의해, 텅스텐의 잔사(102)가 증가하여, 텅스텐의 마스크(100)의 개구부(103)에 네킹이 발생한다. 또한, 텅스텐의 잔사(102)가 더욱 증가하면 텅스텐의 마스크(100)의 개구부(103)가 폐색되어 버린다.
여기서, CO 가스를 첨가하면, 텅스텐은 CO 가스와 반응하여, (3)식에 나타내는 바와 같이, 헥사카르보닐텅스텐(이하, 「W(CO)6」라고 표기함)을 생성한다.
W+6CO→W(CO)6 …(3)
도 6은 W(CO)6의 증기압 곡선을 도시한다. 참고로 WF6의 증기압 곡선도 도시한다. 프로세스 조건의 압력이, 10 mT 내지 100 mT 사이의 어느 하나로 했을 때, W(CO)6는, 도 6의 「H」의 영역으로 나타내는 온도이면 휘발되고, 한편, 도 6의 「I」의 영역으로 나타내는 온도이면 휘발되지 않는다. 예컨대, 프로세스 압력이 100 mT인 경우, 40℃ 이상의 상온이면 W(CO)6는 휘발되고, 40℃보다 낮은 온도이면 휘발되지 않는다. 그래서, 본 기판 처리 방법에서는, 웨이퍼(W)를 미리 정해진 온도 이하로 냉각하는 공정을 갖는다. 「미리 정해진 온도」는, 프로세스 조건으로 설정된 압력(전체 압력)과 증기압 곡선으로 결정되는 온도이고, 프로세스 조건으로 설정된 압력(전체 압력)에 대한 W(CO)6의 증기압 곡선이 나타내는 온도보다 낮은 온도이다.
이와 같이 하여, W(CO)6를 고체의 상태로 추출시킬 수 있는 환경하(압력, 온도)에서, CO 가스를 첨가한 처리 가스에 의해 생성되는 플라즈마에 의해 웨이퍼(W)를 트리트먼트하는 공정이 행해진다. 또한, 트리트먼트 공정과 동시 또는 트리트먼트 공정 후에 할로겐을 함유하는 가스에 의해 생성되는 플라즈마에 의해, 웨이퍼(W)를 에칭하는 공정이 행해진다.
트리트먼트 공정에서는, 텅스텐의 마스크(100)의 표면 및 텅스텐의 잔사(102)의 표면이 W(CO)6가 되도록 표면 개질한다. 이에 의해, CO 가스를 첨가해도, 텅스텐의 에칭은 필요 이상으로는 촉진되지 않고, 마스크(100)의 선택비를 확보할 수 있다. 한편, CO는 텅스텐과는 반응하지만, Si 및 실리콘 산화막과는 거의 반응하지 않는다. 이 때문에, 실리콘 산화막(101)에 형성된 오목부의 형상을 수직으로 유지한 상태로, 마스크(100)의 개구부의 네킹을 개선할 수 있다.
또한, 트리트먼트와 동시에 행해지는 에칭 중, 플라즈마 중의 이온을 실리콘 산화막(101)에 입사시켜, 이온 충격에 의한 물리적 작용과, 플라즈마 중의 라디칼에 의한 화학적 작용의 상호적 반응에 의해 에칭이 촉진된다. (4)식에서는, 이온 충격에 의한 입열(入熱)을 Qion으로 나타낸다.
W(CO)6+Qion→W(CO)6↑ …(4)
웨이퍼(W)를 0℃ 또는 그 이하의 온도로 제어하고 있어도, 이온 충격에 의한 입열(Qion)에 의해, 웨이퍼(W)의 표면은 국소적 또한 순간적으로 온도가 올라간다고 생각된다. 따라서, (4)식에 나타내는 바와 같이, 고체로 퇴적되는 W(CO)6가 입열(Qion)에 의해 국소적 또한 순간적으로 프로세스 조건으로 설정된 압력에 대한 증기압 곡선이 나타내는 온도보다 높아져, 휘발성의 가스(W(CO)6↑)가 되어 휘발된다. 한편, 웨이퍼(W)의 평균 온도는 낮은 채이기 때문에, 지속적 또한 자발적으로 휘발성의 가스(W(CO)6↑)로는 되지 않고, 이온 충격이 발생했을 때만 휘발된다.
웨이퍼의 온도는, 미리 정해진 온도로 냉각된 냉매를 순환시킴으로써 냉각된 정전 척으로부터 전열 가스를 통해 웨이퍼에 전열됨으로써 조정되지만, 계속적인 이온 충격에 의한 입열(Qion)에 의해, 웨이퍼 전체의 평균 온도는, 조정된 온도보다 높아지는 경우가 있다. 그 때문에, 에칭 처리 중의 실제의 웨이퍼의 온도를 측정할 수 있거나, 혹은, 프로세스 조건으로부터 웨이퍼의 조정 온도와 실제의 웨이퍼의 표면 온도의 온도차를 추측할 수 있으면, 웨이퍼의 평균 온도가 W(CO)6의 증기압 곡선이 나타내는 온도보다 낮아지는 온도 범위에서 웨이퍼의 온도를 조정하는 것이 바람직하다.
이와 같이 하여, 일 실시형태에 따른 기판 처리 방법에 의하면, 웨이퍼(W)를 미리 정해진 온도로 제어하고, 처리 가스에 CO 가스를 첨가함으로써, W(CO)6를 고체의 상태로 생성하고, 마스크 및 텅스텐의 잔사(102)의 표면이 W(CO)6가 되도록 표면 개질한다. 이 상태에서 텅스텐의 잔사(102)에 이온이 충돌했을 때의 입열(Qion)에 의해 국소적으로 W(CO)6가 휘발성의 가스가 되어 휘발된다. 이에 의해, 마스크(100)의 선택비를 확보하면서, 마스크(100)나 실리콘 산화막(101)에 형성된 오목부의 개구부로부터 텅스텐의 잔사(102)를 제거함으로써, 네킹을 개선할 수 있다.
즉, 마스크(100)의 텅스텐은, (1)식 및 (2)식의 반응을 반복하는 루트와, (3)식의 반응에 의해 카르보닐화하는 루트 중 어느 하나를 더듬어 간다. 이때, 처리 가스의 총 유량에 대한 CO 가스의 분압이 많으면, 카르보닐화될 확률이 높아져, 잔사(102)로서 마스크에 남는 양이 감소한다. 이와 같이 하여 네킹이 개선된다고 생각된다.
이상, 텅스텐으로 형성되고, 개구부(103)를 갖는 마스크(100)와, 마스크(100)의 하부에 형성된 실리콘 산화막(101)을 갖는 웨이퍼(W)의 처리 방법에 대해 설명하였다. 이러한 방법은, 처리 용기(10) 내에 제공한 웨이퍼(W)를 미리 정해진 온도 이하로 냉각하는 공정을 갖는다. 또한, 카르보닐 결합을 갖는 CO 가스에 의해 생성되는 플라즈마에 의해, 웨이퍼(W)를 트리트먼트하는 공정과, 할로겐을 함유하는 가스에 의해 생성되는 플라즈마에 의해, 웨이퍼(W)를 에칭하는 공정을 갖는다.
이에 의해, 식 (1) 및 식 (2)에 나타내는 Si 환원의 화학 반응의 패스를 통하지 않고, 식 (3) 및 식 (4)에 나타내는 화학 반응에 의해, W(CO)6가 고체의 상태로 생성되고, 그 일부가 휘발된다. 이에 의해, 마스크(100)의 선택비를 확보하면서, 마스크(100)에 부착된 텅스텐의 잔사(102)를 휘발시켜, 네킹을 개선할 수 있다.
[기판 처리]
마지막으로, 제어부(40)에 의해 제어되는 일 실시형태에 따른 기판 처리 방법에 대해, 도 7을 참조하여 설명한다. 도 7은 일 실시형태에 따른 기판 처리 방법의 일례를 도시한 흐름도이다.
본 처리가 개시되면, 제어부(40)는, 웨이퍼(W)를 처리 용기(10) 내에 반입해서, 배치대(11)에 배치하여, 웨이퍼(W)를 공급하는 공정을 실행한다(단계 S1). 다음으로, 제어부(40)는, 웨이퍼(W)를, 프로세스 조건으로 설정된 미리 정해진 압력에 있어서, W(CO)6의 증기압의 온도보다 낮은 온도로 냉각하는 공정을 실행한다(단계 S2). 프로세스 조건으로 설정된 미리 정해진 압력은, 25 mT 이하이다.
다음으로, 제어부(40)는, CO 가스를 첨가한 처리 가스에 의해 생성되는 플라즈마에 의해, 웨이퍼(W)를 트리트먼트하는 공정을 실행한다(단계 S3). 다음으로, 제어부(40)는, CF4 가스에 의해 생성되는 플라즈마에 의해, 웨이퍼(W)를 에칭하는 공정을 실행하고(단계 S4), 본 처리를 종료한다.
이상으로 설명한 일 실시형태에 따른 기판 처리 방법에 의하면, 웨이퍼(W)를 에칭하는 공정에 있어서 생성된 반응 생성물에 포함되는 텅스텐 또는 마스크(100)에 포함되는 텅스텐 중 적어도 한쪽의 표면을 W(CO)6로 카르보닐화한다. 그리고, 이온이 충돌한 개소에 있어서 이온으로부터의 입열에 의해 W(CO)6를 국소적으로 휘발시킨다. 이에 의해, 마스크(100) 상의 텅스텐의 잔사(102)를 제거하여, 네킹을 개선할 수 있다.
에칭 공정에서는, 마스크(100)의 개구부(103)를 통해 실리콘 산화막(101)을 에칭한다. 따라서, 텅스텐의 잔사(102)를 제거해서, 네킹을 개선하여 마스크(100)의 개구부(103)를 넓힘으로써, 실리콘 산화막(101)의 에칭 형상을 수직으로 형성할 수 있다. 이에 의해, 보잉, 벤딩 및 선단부의 끝으로 갈수록 가늘어짐을 억제할 수 있다. 한편, CO 가스를 첨가해도, 에칭률에 영향을 주지 않고, 저온 환경에 있어서의 고에칭률을 유지할 수 있다.
[변형예]
트리트먼트 공정과 에칭 공정의 실행순은, 트리트먼트 공정을 실행 후에 에칭 공정을 실행해도 좋고, 동시에 행해도 좋다. 동시에 행하는 경우, 처리 가스는, 카르보닐 결합과 할로겐을 갖는 가스가 사용된다. 또한, 트리트먼트 공정과 에칭 공정을 미리 정해진 횟수만큼 교대로 행해도 좋다.
또한, 상기 실시형태에서는, 텅스텐에 의해 마스크(100)를 형성하였으나, 마스크(100)를 형성하는 물질은, 텅스텐에 한정되지 않고, 전이 금속이면 된다. 전이 금속은, 텅스텐, 니켈, 또는 크롬이어도 좋다.
또한, W(CO)6는, 전이 금속의 일산화탄소 착체를 카르보닐화한 물질의 일례이며, 이것에 한하지 않는다. 전이 금속의 일산화탄소 착체를 카르보닐화한 물질은, 니켈, 또는 크롬의 일산화탄소 착체를 카르보닐화한 물질이어도 좋다.
또한, 상기 실시형태에서는, 피에칭막인 실리콘 산화막(101)의 바로 위에 텅스텐의 마스크(100)를 형성한 웨이퍼(W)를 이용하였으나, 바로 위인 것에 한정되는 것은 아니다. 피에칭막과 마스크 사이에 예컨대 폴리실리콘막이나 비결정 실리콘막에 의한 중간층을 갖고, 그 중간층도 마스크와 마찬가지로 개구부를 갖고 있으면, 동일한 에칭을 행할 수 있다. 중간층은, 폴리실리콘막 이외에, 실리콘 질화막, 유기막 등 피에칭막에 대해 선택비를 갖는 막이 바람직하다.
또한, 상기 실시형태에서는, 피에칭막은, 실리콘 산화막(101)을 이용하였으나, 이것에 한정되지 않고, 실리콘을 함유하는 막이면 된다. 실리콘을 함유하는 막의 일례로서는, 실리콘 산화막, 실리콘 질화막, 실리콘 카바이드, 질화탄화실리콘막 등의 실리콘 절연막이어도 좋다. 또한, 폴리실리콘막, 실리콘 단결정, 비결정 실리콘막 등의 실리콘막이어도 좋다. 실리콘 산화막과 실리콘 질화막의 적층막, 실리콘 산화막과 폴리실리콘막의 적층막, 도핑량이 상이한 2종류의 폴리실리콘막의 적층막, 또는 그 외의 상기한 2 이상의 막의 적층막이어도 좋다. 피에칭막이 실리콘을 함유하는 막이기 때문에, 에칭 공정 동안, 실리콘을 포함하는 반응 생성물이 발생한다.
또한, 트리트먼트 공정에 있어서 공급되는 CO 가스를 첨가한 처리 가스는, 카르보닐 결합(CO 결합)을 갖는 가스의 일례이며, 이것에 한정되지 않는다. 카르보닐 결합을 갖는 가스는, CO, CO2, COS, COF, COF2, 아세톤(CH3COCH3), 메탄에탄케톤(CH3COC2H5), 또는 아세트산 중 적어도 하나여도 좋다.
트리트먼트 공정에 있어서의 처리 가스에 CO 가스 이외의 카르보닐 결합을 갖는 가스를 이용한 경우, (3)식에 나타내는 반응에 처리 가스에 포함되는 카르보닐기 이외의 결합종이 더해지게 되어, W(CO)6의 증기압 곡선이 시프트할 가능성이 있다. 특히 저증기압측(도 6에 있어서, 우측)으로 시프트한 경우, 처리 가스가 텅스텐의 표면을 개질하여 휘발되지 않는 온도가 고온측으로 시프트하게 된다. 그 때문에, 처리 가스가 마스크(100) 및 잔사(102)에 대해 휘발되지 않을 정도로 트리트먼트하는 것이 가능하면, 「미리 정해진 온도」는 반드시 프로세스 조건으로 설정된 압력에 대한 W(CO)6의 증기압 곡선이 나타내는 온도보다 낮은 온도라고는 할 수 없다.
또한, 마스크(100)나 잔사(102)의 표면 상태, 트리트먼트 공정을 행하기 전의 전처리의 조건, 혹은 트리트먼트 공정에 있어서의 처리 가스에 카르보닐 결합을 갖는 가스 이외에 첨가하는 가스에 의해 부작용에 의해서는, W(CO)6의 증기압 곡선이 시프트할 가능성이 있다. 그 때문에, 이들 조건에 의한 작용에 의해, 마스크(100) 및 잔사(102)에 대해 휘발되지 않을 정도로 트리트먼트하는 것이 가능하면, 「미리 정해진 온도」는 반드시 프로세스 조건으로 설정된 압력에 대한 W(CO)6의 증기압 곡선이 나타내는 온도보다 낮은 온도라고는 할 수 없다.
또한, 에칭 공정에 있어서 공급되는 CF4 가스는, 할로겐을 함유하는 가스의 일례이며, 이것에 한정되지 않는다. 실리콘 절연막을 에칭하는 경우, 할로겐을 함유하는 가스는, 불소를 포함하고 있으면 된다. 단, 할로겐을 함유하는 가스는, 불소를 포함한 가스에 수소를 포함한 가스를 함유시키는 것이 바람직하다. 이에 의해, 에칭률을 향상시킬 수 있다. 불소를 포함한 가스는, CF4, CH2F2, NF3, CHF3, C4F8, C4F6 및 C3F8 중 적어도 하나여도 좋다. 수소를 포함한 가스는, C3H6, H2, HBr, CH2F2, CH4, 및 CHF3 중 적어도 하나여도 좋다. 또한, 실리콘막을 에칭하는 경우, 할로겐을 함유하는 가스는, 염소, 혹은 브롬이 포함되어 있으면 되고, 예컨대 Cl2, HCl 및 HBr 중 적어도 하나여도 좋다.
에칭 공정은, 웨이퍼(W)가 배치된 배치대(11)에 이온 인입용의 LF 파워를 인가해도 좋다. 이에 의해, 에칭 공정 시의 이온의 입열을 제어할 수 있고, 이에 의해, 식 (4)를 촉진시켜, 텅스텐 카르보닐로서 휘발시키며, 이에 의해 네킹을 제거할 수 있다. 한편, 에칭 공정에서는 LF 파워를 인가하는 것이 바람직하지만, 트리트먼트 공정에서는, LF 파워를 인가하지 않아도 좋다.
이번에 개시된 일 실시형태에 따른 기판 처리 방법 및 기판 처리 장치는, 모든 점에서 예시이며 제한적인 것이 아니라고 생각되어야 한다. 상기한 실시형태는, 첨부된 청구의 범위 및 그 주지를 일탈하지 않고, 여러 가지 형태로 변형 및 개량이 가능하다. 상기 복수의 실시형태에 기재된 사항은, 모순되지 않는 범위에서 다른 구성도 취할 수 있고, 또한, 모순되지 않는 범위에서 조합할 수 있다.
본 개시의 기판 처리 장치는, ALD(Atomic Layer Deposition) 장치, Capacitively Coupled Plasma(CCP), Inductively Coupled Plasma(ICP), Radial Line Slot Antenna, Electron Cyclotron Resonance Plasma(ECR), Helicon Wave Plasma(HWP)의 어느 타입에서도 적용 가능하다. 또한, 기판 처리 장치의 일례로서 플라즈마 처리 장치를 들어 설명하였으나, 기판 처리 장치는, 기판에 미리 정해진 처리(예컨대, 성막 처리, 에칭 처리 등)를 실시하는 장치이면 되고, 플라즈마 처리 장치에 한정되는 것이 아니다. 예컨대, CVD 장치여도 좋다.

Claims (20)

  1. 전이 금속으로 형성되고, 개구부를 갖는 마스크와, 상기 마스크 아래에 형성되고, 실리콘을 함유하는 피에칭막을 갖는 기판을 처리하는 기판 처리 방법으로서,
    할로겐을 함유하는 가스에 카르보닐 결합을 갖는 가스를 첨가한 혼합 가스로부터 생성되는 플라즈마에 의해, 상기 마스크의 개구부를 통해 상기 피에칭막을 에칭하는 공정
    을 포함하는, 기판 처리 방법.
  2. 제1항에 있어서,
    상기 에칭하는 공정을 실행하기 전에, 상기 기판을 미리 정해진 온도 이하로 냉각하는 공정을 포함하는, 기판 처리 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 미리 정해진 온도는, 상기 기판을 에칭하는 공정에 있어서의 압력 설정값에 대한 상기 전이 금속의 일산화탄소 착체(錯體)의 증기압 곡선이 나타내는 온도보다 낮은 온도인 것인, 기판 처리 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 카르보닐 결합을 갖는 가스는, CO, CO2, COS, COF, COF2, 아세톤(CH3COCH3), 메탄에탄케톤(CH3COC2H5), 및 아세트산 중 적어도 하나인 것인, 기판 처리 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 전이 금속은, 텅스텐, 니켈, 또는 크롬인 것인, 기판 처리 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 할로겐을 함유하는 가스는, 수소를 포함하는 것인, 기판 처리 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 혼합 가스의 총 유량에 대해, 상기 카르보닐 결합을 갖는 가스의 첨가 비율을 증감시킴으로써, 상기 마스크의 개구부의 측벽에 부착되는 전이 금속을 포함하는 반응 생성물의 부착량을 제어하는 것인, 기판 처리 방법.
  8. 전이 금속으로 형성되고, 개구부를 갖는 마스크와, 상기 마스크의 하부에 형성되고, 실리콘을 함유하는 피에칭막을 갖는 기판을 처리하는 기판 처리 방법으로서,
    카르보닐 결합을 갖는 가스에 의해 생성되는 플라즈마에 의해, 상기 기판을 트리트먼트하는 공정과,
    할로겐을 함유하는 가스에 의해 생성되는 플라즈마에 의해, 상기 기판을 에칭하는 공정
    을 포함하는, 기판 처리 방법.
  9. 제8항에 있어서,
    상기 기판을 트리트먼트하는 공정과 상기 기판을 에칭하는 공정은, 동일 공정에서 실행되는 것인, 기판 처리 방법.
  10. 제8항에 있어서,
    상기 기판을 트리트먼트하는 공정과 상기 기판을 에칭하는 공정은, 미리 정해진 횟수로, 교대로 실행되는 것인, 기판 처리 방법.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 기판을 트리트먼트하는 공정과 상기 기판을 에칭하는 공정을 실행하기 전에,
    상기 기판을 미리 정해진 온도 이하로 냉각하는 공정을 포함하는, 기판 처리 방법.
  12. 제11항에 있어서,
    상기 미리 정해진 온도는, 상기 기판을 트리트먼트하는 공정에 있어서의 압력 설정값에 대한 상기 전이 금속의 일산화탄소 착체의 증기압 곡선이 나타내는 온도보다 낮은 온도인 것인, 기판 처리 방법.
  13. 제8항 내지 제12항 중 어느 한 항에 있어서,
    상기 기판을 에칭하는 공정은, 상기 마스크의 개구부를 통해 상기 피에칭막을 에칭하는 것인, 기판 처리 방법.
  14. 제8항 내지 제13항 중 어느 한 항에 있어서,
    상기 기판을 트리트먼트하는 공정은, 상기 기판을 에칭하는 공정에 있어서 생성된 반응 생성물에 포함되는 상기 전이 금속 또는 상기 마스크에 포함되는 상기 전이 금속 중 적어도 한쪽의 표면을 상기 전이 금속의 일산화탄소 착체로 카르보닐화하는 것인, 기판 처리 방법.
  15. 제8항 내지 제14항 중 어느 한 항에 있어서,
    상기 카르보닐 결합을 갖는 가스는, CO, CO2, COS, COF, COF2, 아세톤(CH3COCH3), 메탄에탄케톤(CH3COC2H5), 및 아세트산 중 적어도 하나인 것인, 기판 처리 방법.
  16. 제8항 내지 제15항 중 어느 한 항에 있어서,
    상기 전이 금속은, 텅스텐, 니켈, 또는 크롬인 것인, 기판 처리 방법.
  17. 제8항 내지 제16항 중 어느 한 항에 있어서,
    상기 기판을 트리트먼트하는 공정은, 상기 기판이 배치된 배치대에, 플라즈마 생성용의 고주파 전력을 인가하고,
    상기 기판을 에칭하는 공정은, 상기 배치대에 플라즈마 생성용의 고주파 전력과 이온 인입용의 고주파 전력을 인가하는 것인, 기판 처리 방법.
  18. 제8항 내지 제17항 중 어느 한 항에 있어서,
    상기 할로겐을 함유하는 가스는, 수소를 포함하는 것인, 기판 처리 방법.
  19. 제8항 내지 제18항 중 어느 한 항에 있어서,
    상기 기판을 에칭하는 공정 동안, 실리콘을 포함하는 반응 생성물이 발생되는 것인, 기판 처리 방법.
  20. 전이 금속으로 형성되고, 개구부를 갖는 마스크와, 상기 마스크의 하부에 형성되고, 실리콘을 함유하는 피에칭막을 갖는 기판의 처리를 제어하는 제어부를 갖는 기판 처리 장치로서,
    상기 제어부는,
    카르보닐 결합을 갖는 가스에 의해 생성되는 플라즈마에 의해, 상기 기판을 트리트먼트하는 공정과,
    할로겐을 함유하는 가스에 의해 생성되는 플라즈마에 의해, 상기 기판을 에칭하는 공정
    을 제어하는 것인, 기판 처리 장치.
KR1020200020950A 2019-03-01 2020-02-20 기판 처리 방법 및 기판 처리 장치 KR20200105752A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-037737 2019-03-01
JP2019037737A JP7190940B2 (ja) 2019-03-01 2019-03-01 基板処理方法及び基板処理装置

Publications (1)

Publication Number Publication Date
KR20200105752A true KR20200105752A (ko) 2020-09-09

Family

ID=72236408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200020950A KR20200105752A (ko) 2019-03-01 2020-02-20 기판 처리 방법 및 기판 처리 장치

Country Status (4)

Country Link
US (1) US20200279753A1 (ko)
JP (1) JP7190940B2 (ko)
KR (1) KR20200105752A (ko)
CN (1) CN111640663A (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041624A (ja) 2013-08-20 2015-03-02 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法
JP2016207840A (ja) 2015-04-22 2016-12-08 東京エレクトロン株式会社 エッチング処理方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299388A (ja) * 1992-04-17 1993-11-12 Sony Corp ドライエッチング方法
JP3123199B2 (ja) * 1992-04-20 2001-01-09 ソニー株式会社 ドライエッチング方法
KR20070020325A (ko) * 1998-09-30 2007-02-20 램 리서치 코포레이션 유전체 재료 플라즈마 에칭 방법
JP2000269188A (ja) * 1999-03-15 2000-09-29 Toshiba Corp ドライエッチング方法
JP2002043246A (ja) * 2000-07-27 2002-02-08 Nec Corp 半導体装置の製造方法
US6969685B1 (en) * 2002-09-18 2005-11-29 Lam Research Corporation Etching a dielectric layer in an integrated circuit structure having a metal hard mask layer
JP4170165B2 (ja) * 2003-06-30 2008-10-22 Ｔｄｋ株式会社 反応性イオンエッチング用のマスク材料、マスク及びドライエッチング方法
JP2007115830A (ja) * 2005-10-19 2007-05-10 Renesas Technology Corp 半導体装置およびその製造方法
JP4849875B2 (ja) * 2005-11-17 2012-01-11 東京エレクトロン株式会社 プラズマエッチング方法
JP5323306B2 (ja) * 2006-07-12 2013-10-23 東京エレクトロン株式会社 プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP5284679B2 (ja) * 2008-04-28 2013-09-11 株式会社アルバック プラズマエッチング方法
JP5914007B2 (ja) * 2012-01-20 2016-05-11 昭和電工株式会社 磁気記録媒体の製造方法
JP2013229351A (ja) * 2012-04-24 2013-11-07 Hitachi High-Technologies Corp ドライエッチング方法
JP6059048B2 (ja) * 2013-03-11 2017-01-11 東京エレクトロン株式会社 プラズマエッチング方法
JP6153755B2 (ja) * 2013-04-03 2017-06-28 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP2015079793A (ja) * 2013-10-15 2015-04-23 東京エレクトロン株式会社 プラズマ処理方法
CN105702569A (zh) * 2014-11-27 2016-06-22 北京北方微电子基地设备工艺研究中心有限责任公司 刻蚀方法
JP6385915B2 (ja) * 2015-12-22 2018-09-05 東京エレクトロン株式会社 エッチング方法
JP6945385B2 (ja) * 2017-08-14 2021-10-06 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
KR102568797B1 (ko) * 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
JP6621882B2 (ja) * 2018-08-08 2019-12-18 東京エレクトロン株式会社 エッチング装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041624A (ja) 2013-08-20 2015-03-02 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法
JP2016207840A (ja) 2015-04-22 2016-12-08 東京エレクトロン株式会社 エッチング処理方法

Also Published As

Publication number Publication date
JP7190940B2 (ja) 2022-12-16
US20200279753A1 (en) 2020-09-03
JP2020141103A (ja) 2020-09-03
CN111640663A (zh) 2020-09-08

Similar Documents

Publication Publication Date Title
US10580657B2 (en) Device fabrication via pulsed plasma
US11664236B2 (en) Method of etching film and plasma processing apparatus
US10720337B2 (en) Pre-cleaning for etching of dielectric materials
TW201606873A (zh) 蝕刻方法
US20220051904A1 (en) Etching method
TW201705428A (zh) 在先進圖案化製程中用於間隔物沉積與選擇性移除的設備與方法
US20220181162A1 (en) Etching apparatus
US20210050222A1 (en) Plasma etching method
US11462412B2 (en) Etching method
US20230215707A1 (en) Method for etching film and plasma processing apparatus
KR102363050B1 (ko) 피처리체를 처리하는 방법
TW202213505A (zh) 蝕刻方法及電漿處理裝置
US20220246440A1 (en) Substrate processing method and substrate processing apparatus
US11404279B2 (en) Etching method and substrate processing apparatus
KR20200105752A (ko) 기판 처리 방법 및 기판 처리 장치
JP2022034956A (ja) エッチング方法及びプラズマ処理装置
US11201063B2 (en) Substrate processing method and substrate processing apparatus
US7229563B2 (en) Plasma etching of Ni-containing materials
US20220068629A1 (en) Substrate processing method and plasma processing apparatus
US20210375635A1 (en) Etching method and plasma processing apparatus

Legal Events

Date Code Title Description
A201 Request for examination