KR20070020325A - 유전체 재료 플라즈마 에칭 방법 - Google Patents

유전체 재료 플라즈마 에칭 방법 Download PDF

Info

Publication number
KR20070020325A
KR20070020325A KR1020077000756A KR20077000756A KR20070020325A KR 20070020325 A KR20070020325 A KR 20070020325A KR 1020077000756 A KR1020077000756 A KR 1020077000756A KR 20077000756 A KR20077000756 A KR 20077000756A KR 20070020325 A KR20070020325 A KR 20070020325A
Authority
KR
South Korea
Prior art keywords
etching
layer
openings
reactor
etch
Prior art date
Application number
KR1020077000756A
Other languages
English (en)
Inventor
헬렌 쥬
로저 에프. 린드퀴스트
Original Assignee
램 리서치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리서치 코포레이션 filed Critical 램 리서치 코포레이션
Priority to KR1020077000756A priority Critical patent/KR20070020325A/ko
Publication of KR20070020325A publication Critical patent/KR20070020325A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

반도체 제조 공정에 있어서, 깊이와 좁은 폭이 0.3 미크론 그리고 더 작은 개구부가 도핑된 산화실리콘 및 도핑되지 않은 산화실리콘 같은 유전체층에서 플라즈마 에칭된다. 에칭 가스는 플루오르화탄소 반응체와 일산화탄소 및 선택적인 아르곤(Ar)과 같은 캐리어 가스를 적어도 하나 포함한다. 에칭 공정은 고밀도 플라즈마 반응장치에서 수행되고, 마스킹층 및/또는 저지층(stop layer)에 대한 높은 선택성을 가지고 상기 유전체층을 에칭하는데 효과적이다. 상기 공정은 0.25 미크론 및 더 작은 접촉부 혹은 식각 장식무늬(damascene) 구조와 같은 구조를 형성하는 관통 개구부를 에칭하는데 유용하다.

Description

유전체 재료 플라즈마 에칭 방법{Method of plasma etching dielectric materials}
도 1a 내지 도 1d는 본 발명의 공정에 따라 에칭될 수 있는 첫번째-관통부 이중-식각 장식무늬 구조의 개념도로서,
도 1a는 에칭전 상태를 나타내고,
도 1b는 관통부가 에칭된 다음의 에칭후 상태를 나타내고,
도 1c는 트렌치(trench) 에칭을 위해 재-패터닝된 구조를 나타내고,
도 1d는 트렌치가 에칭된 다음의 에칭후 상태를 나타낸다;
도 2a 내지 도 2d는 본 발명의 공정에 따라 에칭될 수 있는 첫번째-트렌치 이중-식각 장식무늬 구조의 개념도로서,
도 2a는 에칭전 상태를 나타내고,
도 2b는 트렌치가 에칭된 다음의 에칭후 상태를 나타내고,
도 2c는 관통부 에칭을 위해 재-패터닝된 구조를 나타내고,
도 2d는 관통부가 에칭된 다음의 에칭후 상태를 나타낸다;
도 3a 및 도 3b는 본 발명의 공정에 따라 에칭될 수 있는 자기-정렬 이중-식각 장식무늬 구조의 개념도로서,
도 3a는 에칭전 상태를 나타내고,
도 3b는 트렌치와 관통부가 에칭된 다음의 에칭후 상태를 나타낸다;
도 4는 본 발명의 공정을 실행하는데 사용될 수 있는 유도 결합 고밀도 플라즈마 반응장치의 개념도를 나타낸다;
도 5는 본 발명에 따라서 에칭된 이중-식각 장식무늬 구조의 SEM 마이크로그래프이다;
도 6은 본 발명에 따라서 에칭된 웨이퍼 중앙부의 Si 구조상의 TEOS의 SEM 마이크로그래프이다;
도 7은 본 발명에 따라서 에칭된 웨이퍼 모서리부의 Si 구조상의 TEOS의 SEM 마이크로그래프이다;
도 8은 본 발명에 따라서 에칭된 웨이퍼 중앙부의 Si3N4 구조상의 PSG의 SEM 마이크로그래프이다;
도 9는 본 발명에 따라서 에칭된 웨이퍼 모서리부의 Si3N4 구조상의 PSG의 SEM 마이크로그래프이다;
도 10은 에칭율이 50 sccm CO까지 꾸준히 증가할 때 TEOS 에칭율에 대한 CO 플로우 레이트의 영향을 나타내는 그래프이다;
도 11은 에칭율이 200 sccm CO까지 꾸준히 증가할 때 TEOS의 에칭 깊이에 대한 CO 플로우 레이트의 영향을 나타내는 그래프이다;
도 12는 CO 플로우 레이트에 대비한 선택성의 그래프이다;
도 13은 RIE 지연(lag)이 50 sccm를 넘은 CO 플로우 레이트에 대해 음수로 있을 때, RIE 지연 대비 CO 플로우 레이트의 그래프이다.
본 발명은 집적회로의 제조에서 산화 실리콘과 같은 유전체 재료를 플라즈마 에칭하기 위한 개선된 방법에 관한 것이다.
집적회로 제조에서의 통상적인 필요조건은 접촉부와 같은 개구부 및 유전체 재료에서의 관통부(via)의 에칭이다. 상기 유전체 재료들은 플루오르로 처리된 산화 실리콘(FSG; fluorinated silicon oxide)과 같은 도핑된 산화 실리콘, 이산화 실리콘과 같은 도핑되지 않은 산화 실리콘, 붕소 인산 규산 유리(BPSG; boron phosphate silicate glass) 및 인산 규산 유리(PSG)와 같은 규산 유리, 도핑된 혹은 도핑되지 않은 열적 성장 산화 실리콘, 도핑된 혹은 도핑되지 않은 TEOS 디포지트된(deposited) 산화 실리콘 등을 포함한다. 유전체 도펀트들은 붕소, 인 및/또는 비소를 포함한다. 상기 유전체는 도체 혹은 다중결정체로 된 실리콘 같은 반도체 층과, 알루미늄, 구리, 티탄, 텅스텐, 몰리브덴 혹은 이들의 합금과 같은 금속과, 질화티탄과 같은 질화물과, 규산화티탄, 규산화코발트, 규산화텅스텐, 규산화몰리브덴 등과 같은 규산화금속 위에 놓일 수 있다.
산화 실리콘에서 개구부를 에칭하기 위한 여러가지 플라즈마 에칭 기술이 미국특허번호 제 5,013,398 호; 제 5,013,400 호; 제 5,021,121 호; 제 5,022,958 호; 제 5,269,879 호; 제 5,529,657 호; 제 5,595,627 호; 제 5,611,888 호; 및 제 5,780,338 호에 개시되어 있다. 플라즈마 에칭은, 상기 제 '398 호 특허에 개시된 병렬 플레이트 플라즈마 반응장치(reactor) 챔버와 같은 중간 밀도 반응장치 혹은 상기 제 '400 호 특허에 개시된 삼극진공관 타입 반응장치 혹은 상기 제 '657 호 특허에 개시된 유도 결합 반응장치와 같은 고밀도 반응장치에서 실행될 수 있다. 에칭 가스 화학물들은 상기 제 '121 호 및 제 '958 호 특허에 개시된 무산소, 아르곤, CHF3 및 선택적인 CF4 가스 혼합물과, 상기 제 '879 호 특허에 개시된 무산소, 불소(플루오르)-코팅 및 질소 가스 혼합물과, 상기 제 '627 호 특허에 개시된 C4F8 및 CO 가스 혼합물과, 상기 제 '400 호 특허에 개시된 산소 및 CF4 가스 혼합물과, 상기 제 '657 호 특허에 개시된 산소, CF4 및 CH4 가스 혼합물, 그리고 상기 제 '888 호 특허에 개시된 프레온 및 네온 가스 혼합물을 포함한다.
미국 특허 제 5,736,457 호는 단일 및 이중 "식각 장식무늬(damascene)" 금속화 공정을 개시한다. "단일 식각 장식무늬" 접근에 있어서, 관통부 및 도체(conductor)들은 개별적인 단계(step)로 형성되는데, 여기서 각각의 도체 혹은 관통부에 대한 금속화 패턴은 유전체층에서 에칭되고, 금속층은 상기 유전체층에서 에칭된 그루브(groove) 또는 관통공(via hole)들로 채워지고, 그리고 초과 금속은 화학 기계적인 플래너화(CMP; chemical mechanical planarization) 또는 에칭 후처리 공정에 의해 제거된다. "이중 식각 장식무늬" 접근에 있어서, 상기 관통부 및 도체들에 대한 상기 금속화 패턴은 유전체층에서 에칭되고, 에칭된 그루브 및 관통 개구부들은 단일 금속 충진 공정 및 초과 금속 제거 공정에서의 금속으로 채워진 다.
중간 밀도 플라즈마 반응장치는 더 큰 챔버 압력에서 작동하고 고밀도 플라즈마 반응장치 보다 더 적은 양의 에칭 가스 화학물들을 해리시킨다. 예를 들면, 중간 밀도 플라즈마 반응장치에 있어서, C4F8과 같은 에칭 가스는 C4F8 → C2F8 → CF2 → CF+F 단계로 해리된다. 점진적인 해리로 인하여, 유전체층의 고에칭율 및 포토레지스트와 같은 상부층 또는 에칭 저지층과 같은 하부층의 저에칭율을 달성하는 것이 가능하다. 상기 에칭율의 비율은 "에칭 선택성 비율"로서 참조되고, 중간 밀도 플라즈마 반응장치에서 얻을 수 있는 고 선택성 비율은 접촉부, 관통부 및 도체 패턴의 완전한 에칭을 증진시킨다. 대조적으로, 고밀도 반응장치에 있어서, 에칭 가스의 즉각적인 해리는 마스킹층과 에칭 저지층의 더 큰 에칭율 때문에 저 선택성 비율로 될 수 있다. 예를 들면, 고밀도 플라즈마 반응장치에 있어서, C4F8은 직접적으로 자유 불소(F)로 해리되고, 자유 F의 많은 양은 에칭 선택성 비율이 수용할 수 없는 낮은 정도로 마스킹 및/또는 에칭 저지층의 급속한 에칭을 야기한다.
디바이스 기하 도형적 배열이 점점 더 작아짐에 따라, 산화 실리콘 같은 유전체층에서 깊고 좁은 폭의 개구부의 플라즈마 에칭을 달성하기 위해 고에칭 선택성 비율에 대한 필요성이 매우 커지고 있다. 따라서, 고에칭 선택성 비율을 제공하는 및/또는 깊고 좁은 폭의 개구부를 달성하는 해당 기술분야에서의 고밀도 플라즈마 에칭 기술에 대한 필요성이 있다. 더욱이, 상기 개구부 측벽에서 굴곡없이 상기 개구부의 기하 도형적 배열을 달성하는 것이 매우 바람직하다.
본 발명이 이루고자 하는 기술적 과제는, 집적회로의 제조에서 산화 실리콘과 같은 유전체 재료를 플라즈마 에칭하기 위한 개선된 방법을 제공하는 데 그 목적이 있다.
본 발명은, 반도체 기판을 고밀도 플라즈마 에칭 반응장치에 도입하는 단계와, 상기 반도체 기판이 마스킹층을 구비하는 단계 및 전기 도체층 또는 반도체층이 유전체층 하부에 놓이는 단계를 포함하는 유전체층을 플라즈마 에칭하는 공정을 제공한다. 상기 유전체층은 전기 도체층 또는 반도체층을 노출시키는 그리고 상기 유전체층을 관통해 상기 전기 도체층 또는 반도체층까지 연장하는 개구부를 제공하는 단일 단계(single step)로 에칭될 수 있다. 에칭은 고밀도 플라즈마 에칭 반응장치에서 이온상태의 에칭 가스에 상기 유전체층을 노출시킴으로써 수행되는데, 상기 에칭 가스는 플루오르화탄소 반응체와 일산화탄소 및 선택적인 불활성 캐리어 가스를 포함한다. 이 공정에 있어서, 고밀도 플라즈마는 상기 플루오르화탄소를 자유 F(불소)와 자유 C(탄소)로 즉각적으로 해리하며, 상기 일산화탄소는 상기 마스킹층의 에칭율에 대한 상기 유전체층의 에칭율의 선택성을 효과적으로 증가시키기 위해 상당량 존재한다.
본 발명의 일태양에 따르면, 상기 유전체층은 도핑된 또는 도핑되지 않은 이산화실리콘 같은 산화실리콘과, BPSG, PSG, TEOS 또는 열산화실리콘을 포함하고, 상기 개구부는 도체 패턴, 관통 개구부 또는 접촉 개구부에 대응하는 그루브들을 포함한다. 본 발명의 또 다른 태양에 따르면, 상기 개구부는 적어도 3:1의 종횡비를 갖도록 에칭될 수 있다. 상기 에칭 가스는 CxFyHz로 표현되는 수소함유 및/또는 무수소 플루오르화탄소 반응체를 포함하는데, 여기서 x는 적어도 1이고, y는 적어도 1이고, z는 0이거나 그 보다 크다. 예를 들면, 상기 플루오르화탄소 반응체는 CF4, C4F8, C2F6, C3F6, C3F8, C5F6, CH3F, C2HF5 및/또는 CH2F2의 그룹에서 선택될 수 있다. 상기 전기 도체층 또는 반도체층은 Al, Al 합금, Cu, Cu 합금, Ti, Ti 합금, 도핑된 또는 도핑되지 않은 다중결정체 또는 단일결정체 실리콘, TiN, TiW, Mo, Ti의 규소, W, Co 및/또는 Mo 등으로 구성되는 그룹에서 선택된 금속함유층을 포함할 수 있다.
본 발명의 공정은 0.30㎛, 특히 0.25㎛인 개구부를 또는 x가 1 내지 5, y가 1 내지 8 그리고 z가 0 내지 3인 CxFyHz를 포함하는 플루오르화탄소 반응체를 사용하여 적어도 1.8㎛의 깊이를 갖는 더 작은 크기의 개구부를 에칭할 수 있다. 예로서, 상기 플루오르화탄소 반응체는 C2HF5, CH2F2, C2F6, C3F6, C4F8 및 이들 혼합물에서 선택된 하나 이상의 가스들을 포함할 수 있다. 상기 선택적인 캐리어 가스는 Ar, He, Ne, Kr, Xe 또는 이들 혼합물로 이루어지는 그룹에서 선택될 수 있다. CO는 25 내지 250 sccm의 플로우 레이트(flow rate)로 상기 플라즈마 반응장치에 공급될 수 있고, 상기 플루오르화탄소는 5 내지 100sccm의 플로우 레이트로 상기 플라즈마 반응장치에 공급될 수 있으며, 상기 선택적인 캐리어 가스는 10 내지 300sccm의 플로우 레이트로 상기 플라즈마 반응장치에 공급될 수 있다. 예로서, CO, 플루오르화탄소 및 Ar은 각각 50 내지 200sccm, 40 내지 70sccm, 그리고 50 내지 150sccm의 플로우 레이트로 상기 플라즈마 반응장치에 공급될 수 있다. 에칭 단계 동안, 상기 고밀도 플라즈마 반응장치는 10 mTorr 또는 그 이하의 진공압력으로 바람직하게 유지된다. 금속을 가지고 상기 개구부를 충진하는 단계가 상기 에칭 단계를 뒤따를 수 있다. 또한, 본 발명의 방법은 상기 유전체층에 포토레지스트층을 형성하는 단계와, 복수의 개구부를 형성하기 위해 상기 포토레지스트층을 패터닝하는 단계 및 상기 유전체층에서 도체 라인, 관통부 또는 접촉 개구부의 금속 패턴을 형성하는 에칭 단계를 포함할 수 있다. 상기 공정에 있어서, 개구부들은 적어도 5:1의 종횡비를 갖게 형성될 수 있다. 상기 공정에 있어서, 상기 플루오르화탄소의 해리에 의해 자유롭게 된 자유 F는 상기 마스킹층을 침해하는 자유 F의 영향을 줄이기 위해 상기 일산화탄소와 반응한다.
따라서, 본 발명의 공정은, 그 깊이와 좁은 폭이 1/4 미크론 그리고 더 작은 개구부가 도핑 및 도핑되지 않은 산화실리콘 같은 유전체층에서 플라즈마 에칭될 수 있는 반도체 제조 공정을 제공한다. 상기 플라즈마 가스 화학물은, 상기 마스킹층 및 저지층과 관련한 소정의 선택성을 제공하면서 상기 유전체층을 에칭하는데 상호작용하는 플루오르화탄소 및 CO를 포함한다.
본 발명은 집적회로의 제조에서 산화층 같은 유전체층에서의 접촉부, 관통부, 도체 라인 등과 같은 형태(feature)들의 고밀도 플라즈마 에칭 공정을 제공한다. 본 발명은 유전체 에칭율과 마스킹층 및 저지층 사이의 선택성이 상업적인 적용에서 너무 낮았던 종래 에칭 기술의 문제를 극복한다. 상기한 선택성 문제는 본 발명에서 마스킹층 및/또는 저지층의 에칭율을 감소시키는 에칭 가스 화학물을 이용함으로써 해결된다.
본 발명의 일 태양에 따르면, 단일 또는 이중-식각 장식무늬 에칭 공정이 제공되는데, 여기서 도핑된 그리고 도핑되지 않은 산화 필름(BPSG, PSG, TEOS)이 0.25㎛로 또는 더 작은 기하 도형적 배열로 5:1 보다 더 큰 산화:포토레지스트 에칭 선택성을 가지고 적어도 1.8㎛의 에칭 깊이까지 에칭될 수 있다. 상기 공정은 낮은 또는 예비된 RIE 지연(lag)을 제공하는데, 이것은 멀티-레벨 유전체 에칭 적용을 허용할 수 있고, 이중-식각 장식무늬 디바이스의 제조를 할 수 있게 한다.
도 1a 내지 도 1d는 첫번째-관통부 이중-식각 장식무늬 구조가 본 발명에 따라서 어떻게 에칭될 수 있는가의 방법을 나타내는 개념도이다. 도 1a는 에칭전 상태를 나타내는데, 여기서 관통부에 대응하는 개구부(10)는 산화실리콘 같은 제1 유전체층(14), 질화실리콘 같은 제1 저지층(16), 산화실리콘 같은 제2 유전체층(18), 질화실리콘 같은 제2 저지층(20) 및 실리콘 웨이퍼 같은 기판(22)의 스택(stack)에 놓이는 포토레지스트 마스킹층(12)에 마련된다. 도 1b는 에칭후의 구조를 나타내는데, 개구부(10)는 유전체층(14)(18) 및 제1 저지층(16)을 관통해 제2 저지층(20)까지 연장한다. 도 1c는 트렌치(24)를 위해 상기 마스킹층을 재-패터닝한 후의 구조를 나타낸다. 도 1d는 제1 유전체층(14)이 제1 저지층(16)까지 에칭된 후의 구조를 나타낸다.
도 2a 내지 도 2d는 첫번째-트렌치 이중-식각 장식무늬 구조가 본 발명에 따라서 어떻게 에칭될 수 있는가의 방법을 나타내는 개념도이다. 도 2a는 에칭전 상 태를 나타내는데, 여기서 트렌치에 대응하는 개구부(30)는 산화실리콘 같은 제1 유전체층(34), 질화실리콘 같은 제1 저지층(36), 산화실리콘 같은 제2 유전체층(38), 질화실리콘 같은 제2 저지층(40) 및 실리콘 웨이퍼 같은 기판(42)의 스택(stack)에 놓이는 포토레지스트 마스킹층(32)에 마련된다. 도 2b는 에칭후의 구조를 나타내는데, 개구부(30)는 유전체층(34)을 통해 제1 저지층(36)까지 연장한다. 도 2c는 관통부(44)를 위해 상기 마스킹층을 재-패터닝한 후의 구조를 나타낸다. 도 2d는 제2 유전체층(38)이 제2 저지층(40)까지 에칭된 후의 구조를 나타낸다.
도 3a 및 도 3b는 이중-식각 장식무늬 구조가 본 발명에 따라서 어떻게 에칭될 수 있는가의 방법을 나타내는 개념도이다. 도 3a는 에칭후의 상태를 나타내는데, 여기서 트렌치에 대응하는 개구부(50)는 산화실리콘 같은 제1 유전체층(54), 질화실리콘 같은 제1 저지층(56), 산화실리콘 같은 제2 유전체층(58), 질화실리콘 같은 제2 저지층(60) 및 실리콘 웨이퍼 같은 기판(62)의 스택(stack)에 놓이는 포토레지스트 마스킹층(52)에 마련된다. 단일 에칭 단계로 제1 저지층(56)을 관통하는 관통부의 에칭을 얻기 위해서, 제1 저지층(56)은 개구부(64)를 포함한다. 도 2b는 에칭후의 구조를 나타내는데, 여기서 개구부(50)는 유전체층(54)을 통해 제1 저지층(56)까지 연장하고, 개구부(64)는 제2 유전체(58)를 통해 제2 저지층(60)까지 연장한다. 이와 같은 배열은 "자기-정열된 이중-식각 장식무늬" 구조로서 참조될 있다.
본 발명의 공정은, 플루오르화된 산화실리콘(FSG) 같은 도핑된 산화실리콘과, 이산화실리콘 같은 도핑되지 않은 산화실리콘과, 스핀-온-글래스(SOG; spin- on-glass), 붕소 인산 규산 유리(BPSG)와 인산 규산 유리(PSG) 같은 규산유리, 도핑된 또는 도핑되지 않은 열성장 산화실리콘, 도핑된 또는 도핑되지 않은 TEOS 디포지트된 산화실리콘 등과 같은 다양한 유전체층의 에칭에 응용가능하다. 유전체 도펀트들은 붕소, 인 및/또는 비소를 포함한다. 상기 유전체는 다중결정체 실리콘; 알루미늄, 구리, 티탄, 텅스텐, 몰리브덴 또는 이들의 합금 같은 금속들; 질화티탄 같은 질화물; 규산 티탄, 규산 코발트, 규산 텅스텐, 규산 몰리브덴 같은 규산화금속물들; 등과 같은 도체층 또는 반도체층에 놓일 수 있다.
고밀도 플라즈마는 다양한 형태의 플라즈마 반응장치에서 만들어질 수 있다. 전형적으로 상기 플라즈마 반응장치는 고밀도 플라즈마를 만들기 위해 RF 에너지, 마이크로웨이브 에너지, 자기장 등을 사용하는 높은 에너지 소스를 갖는다. 예를 들면, 상기 고밀도 플라즈마는 유도 결합 플라즈마 반응장치, 전자 사이클로트론 공진(ECR) 플라즈마 반응장치, 헬리콘 플라즈마 반응장치 또는 이와 같은 장치라고 또한 불려지는 트랜스포머 결합 플라즈마(TCPTM)에서 만들어질 수 있다. 고밀도 플라즈마를 제공할 수 있는 고 유동(high flow) 플라즈마 반응장치의 예는 통상적으로 소유되는 미국특허 일련번호 제 08/658,261 호에 개시되어 있는데, 그 개시내용은 본 명세서에서 참조로서(by reference) 구체화된다.
본 발명의 공정은 도 4에 도시된 반응장치(100)와 같은 유도 결합 플라즈마 반응장치에서 실행될 수 있다. 반응장치(100)는 이 반응장치 하부 벽부의 출구(104)에 접속된 진공 펌프에 의해 소정 진공 압력으로 유지되는 내부(interior; 102)를 포함한다. 에칭 가스는 가스 공급부(106)에서 유전체 윈도우(110)의 하측 주변으로 연장하는 충만부(plenum; 108)로 가스를 공급하도록 된 샤워헤드 장치에 공급될 수 있다. 고밀도 플라즈마는 RF 소스(112)에서 상기 반응장치 상부의 유전체 윈도우(110)를 바깥쪽에서 1회 이상 감은 턴수(turns)를 갖는 플래너 나선 코일과 같은 외부 RF 안테나(114)로 RF 에너지를 공급함으로써 상기 반응장치에서 생성될 수 있다. 플라즈마 생성 소스는 상기 반응장치의 상측 단부에 진공 밀착(tight) 형태로 제거가능하게 장착되는 모듈러 마운팅 장치의 일부일 수 있다.
웨이퍼와 같은 반도체 기판(116)은 상기 반응장치내에서 상기 반응장치의 측벽으로부터 모듈러 마운팅 장치에 의해 제거가능하게 지지되는 캔틸레버(cantilever) 척 장치와 같은 기판 지지부(118)상에 지지된다. 기판 지지부(118)는 캔틸레버 형태로 장착된 지지부 아암의 일단부에 있다. 전체 기판 지지부/지지부 아암 어셈블리는 상기 어셈블리를 상기 반응장치 측벽내의 개구부를 통해 통과시킴으로써 상기 반응장치에서 제거시킬 수 있다. 기판 지지부(118)는 정전기 척(120)과 같은 척(chucking) 장치를 포함할 수 있고, 상기 기판은 유전체 포커스 링(122)에 의해 감싸질 수 있다. 상기 척은 에칭 공정 동안 상기 기판에 RF 바이어스를 인가하는 RF 바이어싱(biasing) 전극을 포함할 수 있다. 가스 공급부(106)에 의해 공급되는 에칭 가스는 윈도우(110)와 하부 가스 분배 플레이트(124) 사이의 채널을 통해 흘러, 플레이트(124)의 가스 출구를 통해 내부(102)로 들어갈 수 있다. 또한, 상기 반응장치는 플레이트(124)에서 원뿔형태로 연장하는 히팅 라이너(126)를 포함할 수 있다.
일실시예에 있어서, 본 발명은 반도체 기판상의 유전체층에서 자기 정렬된 접촉부(SAC)를 포함하는 도체 라인, 관통부 및 접촉부 같은 0.3㎛ 및 더 작은 높은 종횡비 형태를 플라즈마 에칭하기 위한 공정을 제공한다. 이 공정에 있어서, 플루오르화탄소, 일산화탄소 및 캐리어 가스(예; 아르곤)와 같은 선택적인 가스를 함유하는 가스 혼합물은 상기 플루오르화탄소가 즉각적으로 자유 F와 자유 C로 해리되도록 고밀도 플라즈마 반응장치에서 플라즈마 상태로 에너지를 받는다. 상기 에칭 공정 동안, 상기 일산화탄소는 즉각적으로 고밀도 플라즈마에 의해 자유 C(탄소)와 자유 산소로 해리되고, 상기 자유 C는 상기 자유 F의 일부와 반응함으로써 상기 마스킹층 및/또는 저지 에칭층의 에칭율을 저감시킨다. 결과적으로 상기 CO는, 초과 폴리머 증가에 기인한 핀치-오프(pinch-off)와 에칭 저지(etch stop) 문제를 피하면서 동시에 에칭된 형태의 측벽을 충분히 보호하기 위해 폴리머 증가를 균형잡으면서 에칭되는 유전체 재료의 에칭율과 질화실리콘 같은 하부층 및/또는 포토레지스트 같은 상부층 사이에서 선택성의 소정 수준을 제공하는데 효과적이다. 에칭 저지는, 너무 많은 폴리머를 형성하는, 즉 그 개구부에서의 폴리머 증가가 산화실리콘의 추가적인 에칭을 방해하는 가스 화학물을 사용하는 산화실리콘 같은 유전체 재료의 깊고 좁은 폭 개구부의 플라즈마 에칭 동안 특히 문제가 된다. 본 발명의 공정에 있어서, 상기 폴리머 증가는 에칭 가스 혼합물에서 일산화탄소를 가지고 상기 폴리머를 깨뜨리는 상승작용 효과에 의해 감소시킬 수 있다. 더욱이, 에칭된 형태의 임계 치수(CD; critical dimension)를 유지하기 위해서, 그렇지 않으면 CO는 에칭된 개구부의 "핀치-오프"를 야기할 수 있는 상기 측벽상의 폴리머의 초과 증가 를 피하고 이렇게 함으로써 소정 깊이까지의 개구부의 완전한 에칭을 방지하도록 에칭된 개구부의 측벽상의 폴리머 증가를 충분하게 제거한다.
본 발명에 따르면, 일산화탄소가 에칭 가스 화학물의 에칭율 선택성 비율을 효과적으로 제어하기 위해 상당량 부가된다. 즉, CO 및 하나 이상의 플루오르화탄소 가스를 함유하는 에칭 가스를 사용할 때, 상기 CO는 고밀도 플라즈마에서 상기 플루오르화탄소로부터 해리된 자유 F를 청소하는데 효과적이다. 상기 자유 F는 마스킹층 및 에칭 저지층과 같은 층들을 침해하여 결국 저 에칭율 선택성으로 한다. 그러나, 적당한 수준에서 CO를 공급함으로써 상기 자유 F의 충분한 양을 청소하고 그러므로써 상기 선택성 비율을 증가시키는 것이 가능하다. 상기 CO는 자유 F를 청소하고 상기 에칭된 개구부의 저부에서 폴리머와 반응함으로써 에칭 저지를 방지하기 위한 유효한 양으로 플라즈마 에칭 반응장치에 바람직하게 공급된다. RF 에너지를 플래너 코일 안테나를 사용하는 상기 반응장치에서 유도 결합하는 고밀도 플라즈마 반응장치에 대한 본 발명의 유리한 효과는 상기 반응장치에 CO를 50 내지 250 sccm 플로우 레이트로 공급함으로써 성취될 수 있다.
상기 에칭 가스 혼합물은 질소 및/또는 불활성 캐리어 가스 같은 다른 가스들을 선택적으로 포함할 수 있다. 아르곤은 불소(플루오르)가 산화실리콘 같은 유전체 재료를 침해하는데에 조력하는 특히 유용한 불활성 캐리어 가스이다. 그러나, He, Ne, Kr 및/또는 Xe 같은 다른 불활성 가스들이 불활성 캐리어 가스로서 사용될 수 있다. 플라즈마 에칭 반응장치에서 저압을 유지하기 위해, 상기 반응장치에 도입되는 캐리어 가스의 양은 낮은 플로우 레이트로 될 수 있다. 예를 들면, 고밀도 플라즈마 반응장치에 대해, 아르곤은 25 내지 300 sccm의 양으로 상기 반응장치로 공급될 수 있다. 상기 캐리어 가스는 유전체 에칭율을 바람직하게 조력하는데, 예로서 산화물 에칭율은 산화물의 스퍼터링 때문에 증가될 수 있다.
상기 플루오르화탄소는 x가 적어도 1, y가 적어도 1 그리고 z가 0 또는 그 이상인 CxFyHz를 바람직하게 포함하는데, 예로서 CF4, C3F6, C3F8, C5F6, C4F6, C2F6, CH2F5, C2HF5, CH3F, CH2F2 등이다. 비록 플루오르화탄소를 함유하는 수소는 완전하게 중합화하지만, 에칭 단계 현상을 피하도록 하기 위해서, 중합화의 정도가 CO 첨가의 상승작용 조합의 사용을 통해 깊고 좁은 폭의 개구부를 달성하기 위해 제어될 수 있도록 무-수소 플루오르화탄소 가스를 사용하는 것이 가능하다. 상기 플라즈마 반응장치에 공급되는 플루오르화탄소 가스의 양은 중합화의 원하는 정도를 달성하기 위해 충분해야만 한다. 예로서, RF 에너지가 그 반응장치에서 유도 결합되는 고밀도 플라즈마 반응장치에서, 상기 CO는 50 내지 250 sccm의 플로우 레이트로 공급될 수 있고, 상기 플루오르화탄소 가스는 25 내지 150 sccm의 전체 양으로, 바람직하게는 40 내지 100 sccm, 그리고 더 바람직하게는 60 내지 70 sccm으로 공급될 수 있다. 예로서, 0.25㎛ 직경인 접촉 개구부에 대해서, CxFyHz가 40 내지 70 sccm으로 공급될 때 상기 CO 플로우 레이트는 50 내지 200 sccm 범위에 이르고, 만일 공급된다면 아르곤은 50 내지 150 sccm 범위에 이른다. 다양한 가스들의 플로우 레이트는 플라즈마 반응장치의 형태, 파워 세팅, 반응장치의 진공압력, 플라즈마 소스에 대한 해리율 등과 같은 요인들에 종속될 것이라는 것은 당업자에게 자명할 것이다.
본 발명의 공정은 적어도 5:1의 극히 높은 종횡비를 얻는데 유용한데, 특히 상기 공정은 0.3㎛ 보다 작은, 바람직하게는 0.18 만큼 작은 그리고 그 이하의 작은 개구부에 대해 10:1까지 종횡비를 얻는데 유용하다. 예를 들면, 2.1㎛ 보다 더 큰 깊이에서 0.25㎛ 직경 개구부들에 대한 실질적으로 곧게 뻗은 벽부을 얻는 것이 가능하다. 이방성 에칭을 제공하기 위해서, RF 바이어스를 상기 기판 지지부에 의해 상기 반도체 기판에 제공하는 것이 유익하다. 예를 들면, 상기 기판 지지부의 RF 바이어싱 전극은 500 내지 3000 와트의 오더(order)상에 적절한 RF 바이어스 6인치 웨이퍼에, 8인치 웨이퍼에 또는 12인치 웨이퍼 조차에도 파워와 함께 제공될 수 있다.
상기 반응장치 압력은 바람직하게 가능한 만큼 낮게 유지된다. 일반적으로, 너무 낮은 반응장치 압력은 플라즈마 소멸로 이끌고, 반면에 너무 높은 반응장치 압력은 에칭 저지 문제로 이끈다. 고밀도 플라즈마 반응장치에 대해서, 상기 반응장치는 30 mTorr 이하, 더 바람직하게는 10 mTorr 이하의 압력으로 있게 된다. 에칭중인 상기 반도체 기판에의 플라즈마 제한 때문에, 상기 기판 표면에의 진공 압력은 상기 반응장치에 대해 세팅되는 진공 압력 보다 더 높을 수 있다.
에칭중에 있는 반도체 기판을 지지하는 상기 기판 지지부는, 상기 기판상의 어떤 포토레지스트의 소손을 방지하기 위해, 예를 들면 상기 기판을 140℃ 이하로 유지하기 위해 상기 기판을 바람직하게 충분히 냉각한다. 고밀도 플라즈마 반응장치에 있어서, -20℃ 내지 40℃의 온도까지 상기 기판 지지부를 냉각하는 것이 충분하다. 상기 기판 지지부는, 실리콘 웨이퍼와 같은 기판이 정전기적으로 클램프되고 상기 웨이퍼와 그 ESC의 상부면 사이에서 소정 압력으로 헬륨을 공급함으로써 냉각되는 ESC와 같은 하부 전극을 포함할 수 있다. 예를 들어 0℃ 내지 100℃ 의 원하는 온도로 상기 웨이퍼를 유지하기 위해서, 상기 He(헬륨)은 상기 웨이퍼와 척 사이의 공간에서 10 내지 30 Torr의 압력으로 유지될 수 있다.
도 4에 도시된 것과 같은 유도 결합 플라즈마 반응장치와 함께 본 발명을 실시할 때, 상기 플래너 코일 안테나에는 13.46MHZ 주파수와 1000 내지 4000 와트의 파워 레벨로 공급되는 RF 에너지가 공급될 수 있다. 상기 파워는 플루오르화탄소를 즉각적으로 자유 F와 자유 C로 해리하기에 충분해야만 한다. 전술한 바와 같이, 매우 강렬한 플라즈마는, 도핑된 또는 도핑되지 않은 산화실리콘과 같은 유전체 재료, 예를 들면 도핑되지 않은 규소 유리(USG), 붕소 인 규소 유리(BPSG), 인 규소 유리(PSG), 스핀 온 글래스(SOG), 도핑된 또는 도핑되지 않은 TEOS, 플루오르화된 산화실리콘(SiOF), 열산화물, 또는 산화실리콘의 다른 형태를 에칭하는 동안 선택성 문제를 야기한다.
특히, 본 발명의 공정은 산화실리콘을 관통해 하부 도체층 또는 반도체층까지 깊고 좁은 폭의 개구부를 에칭하는데 매우 적합하다. 이 같은 층은 Al, Ti, Cu, Mo 또는 이들 합금과 같은 금속과, 질화티탄 같은 질화금속과, 도핑된 또는 도핑되지 않은 다중결정체 또는 단일결정체 실리콘 및 규소화티탄, 규소화텅스텐, 규소화코발트, 규소화몰리브덴 등과 같은 규소화금속일 수 있다. 산소가 상기 에칭 가스 혼합물에 부가되는 경우에 있어서, 상기 하부 도체 재료는 질화실리콘과 같은 산소에 의해 부착되는 재료들을 바람직하게 차단한다.
본 발명에 따른 고밀도 에칭 공정의 일례는 다음과 같다. LAM 리서치 코퍼레이션에서 입수가능한 9100PTXTM 같은 유도 결합 고밀도 플라즈마 에칭 반응장치를 사용할 때, 진공압력은 5 mTorr로 세팅될 수 있고, 상기 반응장치 바깥쪽의 플래너 코일 안테나의 파워는 1300 와트로 세팅될 수 있고, 상기 정전기 척의 RF 바이어싱 전극의 파워는 1700 와트로 세팅될 수 있고, 그리고 상기 웨이퍼와 상기 척 사이에 공급되는 헬륨은 20 Torr로 세팅될 수 있다. 도 5는 다음의 에칭 가스 혼합물: 200 sccm CO, 35 sccm CH2F2 및 25 sccm C4F8에 의해 에칭된 구조의 SEM 마이크로그래프이다.
도 6 내지 도 9는 포토레지스트층이 제거된 에칭된 접촉부의 SEM 마이크로그래프이다. 도 6 및 도 7은 각각 Si 저지층상의 TEOS 유전체층에서 약 50% 오버 에칭된 0.25㎛ 직경 그리고 1.8㎛ 깊이 접촉 개구부의 중앙부 프로파일과 모서리부 프로파일를 나타낸다. 도 8 및 도 9는 각각 Si3N4 저지층상의 PSG 유전체층에서 약 50% 오버 에칭된 0.25㎛ 직경 그리고 1.8㎛ 깊이 접촉 개구부의 중앙부 프로파일과 모서리부 프로파일를 나타낸다.
다음의 테이블 1은 다양한 반응장치 압력, CH2F2, C4F8 및 CO 가스 플로우 레이트를 사용하는 이중-식각 장식무늬 구조 에칭 결과를 설명한다.
테이블 1
런(Run) 압력 (mTorr) CH2F2 (sccm) C4F8 (sccm) CO (sccm) TEOS (A/min) 질화물 (A/min) TEOS:질화물 선택성
1 10 35 25 200 1136 85 13.4:1
2 5 40 30 150 4766 244 19.53:1
3 5 30 30 250 1250 86 14.53:1
4 15 40 20 150 0 1210
5 5 30 20 150 3852 148 26.03:1
6 5 40 20 250 0 1234
7 15 30 30 150 933 166 5.62:1
8 15 40 30 250 0 0
9 15 30 20 250 0 0
10 10 35 25 200 1073 114 9.4:1
다음의 테이블 2는 다양한 크기의 개구부에 대한 에칭율과 상기 런(Run) 번호 1-10에 대한 포토레지스트 마스킹층의 에칭율을 포함하는 테스트 결과를 설명한다.
테이블 2
런(Run) 0.4㎛ E/R (A/min) 0.5㎛ E/R (A/min) 0.6㎛ E/R (A/min) 0.5㎛ PR E/R (A/min) 0.5㎛ PR Sel. (Facet) 0.5㎛ 균일성 (%, ±)
1 4733 4757 4889 640 7.43 5.7
2 6153 5893 6331 953 6.18 4.9
3 5400 5088 5174 1224 4.16 9.2
4 4529 4691 4756 464 10.1 4.3
5 5290 4666 4711 1268 3.68 7.6
6 4913 4443 4396 757 5.87 1.0
7 5462 6130 6199 807 7.60 8.7
8 5045 4885 5137 407 12.0 5.5
9 4311 4422 4579 220 20.1 8.5
10 4865 4912 4955 697 7.05 6.1
상기 테스트를 실행하면서 관찰한 것에 근거하면, 본 발명의 공정에 따른 유전체 에칭에 대한 최적의 상황(regime)은 다음과 같다. 높은 CO 플로우 레이트에서 에칭 저지를 방지하기 위해서, 챔버 압력을 10 mTorr 또는 그 이하로 세팅하는 것이 유리하다. 또한, 높은 하부층 에칭율 선택성을 얻기 위해 상기 챔버 압력을 10 mTorr 또는 그 이하로 유지하는 것이 바람직하다. 그러나, 상기 포토레지스트 선택 성은 점점 더 높은 챔버 압력 세팅이 될 것이라는 것을 보인다. 최적의 CO 플로우 레이트는 50 내지 200 sccm의 범위에 있다는 것을 보인다. 상기 CO 플로우 레이트가 250 sccm 또는 그 이상일 때, 에칭 저지는 챔버 압력 세팅과 상관없이 발생한다. 프로파일 및 선택성 목적을 위해, 최적의 에칭 가스 혼합물은 1:1 내지 1.5:1 비율의 CH2F2와 C4F8가 된다. 또한, 예비된 RIE 지연은 저압력 세팅에서 훨씬 많이 일어날 것이다.
본 발명에 따른 상기 공정은 다음의 구조를 갖는 웨이퍼들에서 수행된 다음의 측정(measurement) 결과로서 개발되었다: Si 기판 상의 20000 A TEOS 상에서 11600 A I-라인 포토레지스트를 갖는 웨이퍼에서의 TEOS 에칭율 및 RIE 지연 측정; Si 기판 상의 1000 A 열산화물 상에서 3000 A Si3N4 상의 10000 A I-라인 포토레지스트를 갖는 웨이퍼에서의 Si3N4 에칭율 및 선택성 측정; 실리콘 기판 상의 1000 A Si3N4 상에서 17000 A PSG 상의 8250 A DUV 레지스트를 갖는 웨이퍼에서의 0.25㎛와 0.35㎛ PSG 에칭율 및 선택성 측정; 실리콘 기판 상의 18000 A TEOS 상에서 10000 A DUV 레지스트를 갖는 웨이퍼에서의 0.25㎛와 0.35㎛ TEOS 에칭율 및 선택성 측정; 및 6000 A DUV 레지스트, 7000 A TEOS 트렌치(0.3㎛ 내지 1.0㎛ CD), 1500 A Si3N4, 10000 A TEOS 관통부(0.35㎛ 내지 0.60㎛ CD), 1500 A Si3N4 및 실리콘 기판을 갖는 산화 이중-식각 장식무늬 구조 웨이퍼. 1.2㎛ 깊이에서 0.4㎛ 접촉부의 RIE 지연은 공식: RIE 지연(lag) = 100*(개구영역 에칭율 - 0.4㎛ 접촉부 에칭율)/개구영역 에 칭율;을 사용하여 SEM 포토마이크로그래프로부터 계산되었다. 산화 에칭율 균일성 측정은 다음 공식: % 균일성 = (형태 사이즈 중앙부- 형태 사이즈 모서리부)×100/(형태 사이즈 중앙부 + 형태 사이즈 모서리부);를 사용하여 SEM들로부터 결정되었다.
수행된 실험 결과로서, LAM 9100PTXTM 반응장치를 사용하는 바람직한 중심부 유전체 에칭 공정은 다음과 같다는 것이 결정되었다: 10mTorr 챔버 압력, 1300 와트 상부 전극(TCP 코일) 파워, 1500 와트 저부 전극(ESC) 파워, 35 sccm CH2F2, 25 sccm C4F8 및 200 sccm CO. 일반적으로, 상기 챔버 압력은 5에서 15 mTorr에 이를 수 있고, 상기 저부 전극 온도는 약 +20℃일 수 있고, 상기 웨이퍼와 상기 ESC 사이에 공급되는 상기 헬륨은 약 20 Torr일 수 있고, 상기 CH2F2 플로우 레이트는 30에서 40 sccm에 이를 수 있고, 상기 C4F8 플로우 레이트는 20에서 30 sccm에 이를 수 있고, 그리고 상기 CO 플로우 레이트는 150에서 250 sccm에 이를 수 있다. 상기의 반응장치 세팅은 지금까지 고밀도 플라즈마 반응장치에서 에칭 식각 장식무늬 구조의 얻을 수 없는 에칭율 선택성을 달성했지만, 최적의 반응장치 세팅은 반응장치의 선택 및 가스 화학물 변화와 함께 변화될 것이라는 것은 당업자에게 자명할 것이다.
비교 실험에서, 다음의 에칭 가스 화학물들이 테이블 3에서 설명되는 바와 같이 평가되었다.
테이블 3
화학물 결과
Ar/C2F6/C4F8/O2 TEOS:Si3N4 선택성 너무 낮음
Ar/CH2F2/C4F8 도핑되지 않은 필름 에칭안함; Si3N4 선택성 인(in)>0.5㎛ 형태 낮음
Ar/CH2F2/C4F8/CO Ar이 없는 동일한 가스 혼합물에서 주목할 만한 이점 없음
C4F8/CO 더 큰 산화 에칭율, 더 좋은 개구영역 균일성, 더 적은 PR 파셋(facet); PR 선택성 >4:1; 산화물:질화물 선택성 낮음
C2HF5/C4F8/CO CH2F2/C4F8/CO에 비해 더 많은 수직 프로파일; 산화물:질화물 선택성 낮음
C2HF5/CH2F2 TEOS 에칭 깊이<1.0㎛ 형태에서≤0.5㎛ 사이즈; 산화물:질화물 선택성 낮음
C2HF5/CH2F2/CO 산화물:질화물 선택성 낮음
다양한 파라미터에 대한 다른 CO 플로우 레이트의 효과들은 다음의 테이블 4에서 설명되는데, 여기서 상기 반응장치는 4 mTorr 압력, 1300 와트 상부 전극 파워, 1600 와트 저부 전극 파워, 36 sccm CH2F2, 24 sccm C4F8, 100 sccm Ar 및 상기 웨이퍼를 후냉각하기 위한 20 Torr He로 작동되었다.
CO (Sccm) 0.4㎛ 에칭 깊이 개구영역 E/R (A/min) 0.4㎛ E/R (A/min) 개구영역 TEOS/ Si3N4 선택성 0.5㎛ TEOS/PR 선택성 RIE 지연 (0.4㎛ v.개구)
0 2000 8425 0 9.06 ≥1.96 1
50 5000 7054 9193 12.50 ≥5.23 -26%
100 10000 3888 7280 11.88 ≥3.74 -95%
200 >10500* 1143 6267 -15.0 ≥5.82 >-400%
*주어진 에칭 시간에서의 에칭 저지 표시 아님
본 발명에 따른 공정에 의해 달성되는 부가적인 결과를 도 10 내지 도 13에 나타내 보였다. 도 10은 TEOS 에칭율 대 CO 플로우 레이트의 그래프인데, 여기서 ◆는 개구영역에서의 에칭율을 표시하고, ■는 0.4㎛ 개구부에서의 에칭율을 표시한다. 그래프에 나타난 바와 같이, 상기 개구부에서의 에칭율은 50 sccm까지 CO 플로우 레이트와 함께 놀랍도록 급속하게 증가하고, 이 에칭율은 50과 200 sccm 사이 의 CO 플로우 레이트에서는 거의 일정하게 된다. 다른 한편, 상기 개구영역 에칭율은 CO의 첨가가 없을 때 최대가 되고, CO 플로우 레이트가 200 sccm까지 증가함에 따라 거의 0까지 떨어진다.
도 11은 TEOS 에칭 깊이 대 CO 플로우 레이트의 그래프인데, 여기서 ◆는 0.4㎛ 개구부에 대한 에칭 깊이를 표시한다. 그래프에 나타난 바와 같이, 상기 개구부의 에칭 깊이는 200 sccm까지 CO 플로우 레이트와 함께 점진적으로 증가한다.
도 12는 선택성 대 CO 플로우 레이트의 그래프인데, 여기서 ◆는 TEOS:Si3N4 선택성을 표시하고, ■는 TEOS:포토레지스트(PR) 선택성을 표시한다. 그래프에 나타난 바와 같이, 상기 TEOS:PR 선택성은 상기 에칭 가스가 CO를 함유하지 않을 때는 3이하이고, CO 플로우 레이트가 50 sccm까지 증가됨에 따라 상기 선택성은 5에 근접한다. 다른 한편, 상기 TEOS:Si3N4 선택성은 CO 첨가가 없을 때 10이하이고, CO 플로우 레이트가 200 sccm까지 증가함에 따라 15까지 증가한다.
도 13은 RIE 지연 대 CO 플로우 레이트의 그래프인데, 여기서 ◆는 CO가 0에서 200 sccm까지 증가됨에 따라 개구영역과 비교되는 0.4㎛ 개구부의 에칭율의 비율을 표시한다. 그래프에 나타난 바와 같이, 50 sccm CO 및 그 이상에서 RIE 지연은 음수인데, 이는 상기 개구영역이 상기 접촉 개구부 보다 더 느리게 에칭되는 것을 표시한다.
상술한 본 발명은 집적회로의 제조에서 산화 실리콘과 같은 유전체 재료를 플라즈마 에칭하기 위한 개선된 방법을 제공하는 이점을 갖는다.
지금까지 본 발명 작용의 원리들, 바람직한 실시예들 및 모드들이 상술되었다. 그러나, 본 발명은 논의된 특정한 실시예들에 한정되는 것으로 해석되지 말아야만 된다. 따라서, 상술한 실시예들은 한정적인 것이라기 보다는 예시적인 것으로 간주되어야만 하고, 변형물들이 이어지는 청구범위에 의해 정의된 바와 같은 본 발명의 범주에서 벗어남이 없이 당업자들에 의해 상기 실시예들에서 만들어 질 수 있다는 것이 이해되어야만 한다.

Claims (21)

  1. 유전체층을 에칭하기 위한 공정에 있어서,
    반도체 기판을 고밀도 플라즈마 에칭 반응장치에 도입하는 단계를 포함하고, 상기 반도체 기판은 유전체층 위에 마스킹층을 구비하고, 전기 도체층 또는 반도체층은 상기 유전체층 아래에 놓이고;
    에칭 가스를 상기 플라즈마 에칭 반응장치에 공급하고 상기 에칭 가스를 고밀도 플라즈마 상태로 에너지를 가하는 단계를 포함하고, 상기 에칭 가스는 적어도 하나의 플루오르화탄소 반응체, 일산화탄소 및 질소를 구비하고, 상기 고밀도 플라즈마는 상기 플루오르화탄소 반응체가 자유 F와 자유 C로 즉각적으로 해리되도록 하고; 및
    상기 유전체층에서 개구부들을 상기 고밀도 플라즈마로 에칭하기 위해 상기 마스킹층과 상기 유전체층의 노출된 부분을 상기 고밀도 플라즈마에 노출시키는 단계를 포함하고, 상기 에칭은 상기 개구부들이 상기 유전체층을 관통해 상기 전기 도체층 또는 반도체층까지 연장할 때까지 실행되고, 상기 일산화탄소는 상기 유전체층의 에칭율의 선택성 에칭 비율을 적어도 약 5의 상기 마스킹층의 에칭율로 제공하는 상기 자유 F와 충분하게 반응하는데 효과적인 양으로 존재하는 것을 특징으로 하는 공정.
  2. 제 1 항에 있어서, 상기 유전체층은 도핑된 또는 도핑되지 않은 산화실리콘 필름을 포함하는 것을 특징으로 하는 공정.
  3. 제 1 항에 있어서, 상기 적어도 하나의 플루오르화탄소 반응체는,
    x는 적어도 1이고, y는 적어도 1이고 그리고 z는 0과 같거나 그 이상인 CxFyHz로 표현되는 것을 특징으로 하는 공정.
  4. 제 1 항에 있어서, 상기 개구부들은 적어도 3:1의 종횡비를 제공하는데 충분한 깊이까지 에칭되는 것을 특징으로 하는 공정.
  5. 제 1 항에 있어서, 상기 에칭 가스는 필수적으로 CxFyHz, CO로, 선택적으로 Ar로 구성되는 것을 특징으로 하는 공정.
  6. 제 1 항에 있어서, 상기 전기 도체층 또는 반도체층은, 도핑된 그리고 도핑되지 않은 다중결정체 또는 단일결정체 실리콘, 알루미늄, 구리, 티탄, 텅스텐, 몰리브덴 또는 이들의 합금, 질화티탄, 규소화티탄, 규소화텅스텐, 규소화코발트 및 규소화몰리브덴으로 이루어지는 그룹에서 선택되는 금속-함유층을 포함하는 것을 특징으로 하는 공정.
  7. 제 1 항에 있어서, 상기 개구부들은 0.25 미크론 또는 더 작은 크기의 개구 부들인 것을 특징으로 하는 공정.
  8. 제 1 항에 있어서, 상기 적어도 하나의 플루오르화탄소 반응체는, x는 1 내지 5이고, y는 1 내지 8이고, z는 0 내지 3인 그 각각이 CxFyHz로 표현되는 수소-함유 플루오르화탄소 반응체 및 무-수소 플루오르화탄소 반응체를 포함하는 것을 특징으로 하는 공정.
  9. 제 1 항에 있어서, 상기 에칭 가스는 Ar, He, Ne, Kr, Xe 또는 이들의 혼합물로 이루어지는 그룹에서 선택되는 캐리어 가스를 포함하는 것을 특징으로 하는 공정.
  10. 제 1 항에 있어서, 상기 고밀도 플라즈마 반응장치는 플라즈마 반응장치에서의 유도 결합 RF 에너지에 의해 형성되고, 상기 플루오르화탄소 반응체는 5 내지 100 sccm의 플로우 레이트(flow rate)로 상기 플라즈마 반응장치에 공급되는 것을 특징으로 하는 공정.
  11. 제 1 항에 있어서, 상기 일산화탄소는 25 내지 250 sccm의 플로우 레이트로 상기 플라즈마 반응장치에 공급되는 것을 특징으로 하는 공정.
  12. 제 1 항에 있어서, 상기 플루오르화탄소 반응체는 40 내지 70 sccm의 플로우 레이트로 상기 플라즈마 반응장치에 공급되고, 상기 일산화탄소는 50 내지 200 sccm의 플로우 레이트로 상기 플라즈마 반응장치에 공급되는 것을 특징으로 하는 공정.
  13. 제 1 항에 있어서, 에칭 단계 동안 상기 반도체 기판에 RF 바이어스를 인가하는 단계를 더 포함하는 것을 특징으로 하는 공정.
  14. 제 1 항에 있어서, 상기 에칭 단계후에 금속으로 상기 개구부들을 충진하는 단계를 더 포함하는 것을 특징으로 하는 공정.
  15. 제 1 항에 있어서, 상기 에칭 단계는 식각 장식무늬 구조를 제조하는 공정의 부분으로서 실행되는 것을 특징으로 하는 공정.
  16. 제 1 항에 있어서, 상기 마스킹층으로서 포토레지스트층을 형성하는 단계와, 복수의 개구부들을 형성하기 위해 상기 포토레지스트층을 패터닝하는 단계 및 상기 에칭 단계가 산화실리콘에서 관통부 또는 접촉 개구부들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 공정.
  17. 제 1 항에 있어서, 상기 개구부들은 적어도 5:1의 종횡비로 형성되는 것을 특징으로 하는 공정.
  18. 제 1 항에 있어서, 상기 플라즈마 반응장치에 공급되는 상기 에칭 가스는 그 구성요소로서 순수 산소를 포함하지 않는 것을 특징으로 하는 공정.
  19. 제 1 항에 있어서, 상기 플라즈마 반응장치는 상기 에칭 단계 동안 10 mTorr 보다 작은 압력상태에 있는 것을 특징으로 하는 공정.
  20. 제 1 항에 있어서, 상기 반도체 기판은 실리콘 웨이퍼를 포함하고, 상기 웨이퍼는 상기 에칭 단계 동안 130℃ 보다 더 높지 않은 온도로 유지되는 것을 특징으로 하는 공정.
  21. 제1항에 있어서, 상기 에칭 가스의 일산화탄소 양은 플루오르화탄소 반응체의 양 보다 많은 것을 특징으로 하는 공정.
KR1020077000756A 1998-09-30 1999-09-24 유전체 재료 플라즈마 에칭 방법 KR20070020325A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020077000756A KR20070020325A (ko) 1998-09-30 1999-09-24 유전체 재료 플라즈마 에칭 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/163,301 1998-09-30
KR1020077000756A KR20070020325A (ko) 1998-09-30 1999-09-24 유전체 재료 플라즈마 에칭 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020017004035A Division KR20010082216A (ko) 1998-09-30 1999-09-24 유전체 재료 플라즈마 에칭 방법

Publications (1)

Publication Number Publication Date
KR20070020325A true KR20070020325A (ko) 2007-02-20

Family

ID=43652757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077000756A KR20070020325A (ko) 1998-09-30 1999-09-24 유전체 재료 플라즈마 에칭 방법

Country Status (1)

Country Link
KR (1) KR20070020325A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640663A (zh) * 2019-03-01 2020-09-08 东京毅力科创株式会社 基片处理方法和基片处理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111640663A (zh) * 2019-03-01 2020-09-08 东京毅力科创株式会社 基片处理方法和基片处理装置

Similar Documents

Publication Publication Date Title
JP4499289B2 (ja) 誘電材料をプラズマ・エッチングする方法
US6670278B2 (en) Method of plasma etching of silicon carbide
US6962879B2 (en) Method of plasma etching silicon nitride
WO2002080230A2 (en) Method of plasma etching low-k organosilicate materials
US7166535B2 (en) Plasma etching of silicon carbide
US6617257B2 (en) Method of plasma etching organic antireflective coating
KR100628932B1 (ko) 불화탄소 가스를 사용하는 이산화 실리콘막의 에칭방법
US6630407B2 (en) Plasma etching of organic antireflective coating
US6746961B2 (en) Plasma etching of dielectric layer with etch profile control
KR100778260B1 (ko) 수소로 포토레지스트를 포스트 에칭 박리하기 위한 프로세스
US20020142610A1 (en) Plasma etching of dielectric layer with selectivity to stop layer
WO2000003432A1 (en) Plasma etch process of a dielectric multilayer structure particularly useful for dual damascene
US6136722A (en) Plasma etching method for forming hole in masked silicon dioxide
EP1147549A1 (en) Method of etching silicon dioxide using hydrogen-containing additive gases in fluorocarbon gas chemistry
US5908320A (en) High selectivity BPSG:TiSi2 contact etch process
KR20070020325A (ko) 유전체 재료 플라즈마 에칭 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application