CN111640663A - 基片处理方法和基片处理装置 - Google Patents

基片处理方法和基片处理装置 Download PDF

Info

Publication number
CN111640663A
CN111640663A CN202010107586.7A CN202010107586A CN111640663A CN 111640663 A CN111640663 A CN 111640663A CN 202010107586 A CN202010107586 A CN 202010107586A CN 111640663 A CN111640663 A CN 111640663A
Authority
CN
China
Prior art keywords
substrate
processing method
gas
substrate processing
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010107586.7A
Other languages
English (en)
Inventor
新关智彦
木原嘉英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN111640663A publication Critical patent/CN111640663A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/18—Vacuum locks ; Means for obtaining or maintaining the desired pressure within the vessel
    • H01J37/185—Means for transferring objects between different enclosures of different pressure or atmosphere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/006—Details of gas supplies, e.g. in an ion source, to a beam line, to a specimen or to a workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/31—Processing objects on a macro-scale
    • H01J2237/3151—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供基片处理方法和基片处理装置。本发明提供一种处理基片的基片处理方法，其中，该基片包括：由过渡金属形成的具有开口部的掩模；和形成于上述掩模之下的含硅的被蚀刻膜，该基片处理方法包括用混合气体生成的等离子体通过上述掩模的开口部蚀刻上述被蚀刻膜的步骤，其中上述混合气体是在含卤素气体中添加具有羰基键的气体而得到的混合气体。

Description

基片处理方法和基片处理装置
技术领域
本发明涉及基片处理方法和基片处理装置。
背景技术
专利文献1提出了一种方法，其通过等离子体生成用的高频电功率从含氢气体和含氟气体生成等离子体，在﹣30℃以下的极低温环境中用生成的等离子体对硅氧化膜和硅氮化膜这样的蚀刻对象膜进行蚀刻。由此，实现高蚀刻速率和高选择比。
专利文献2提出了一种方法，其将具有硅氧化膜和设置于该硅氧化膜上的掩模的被处理体暴露于处理气体的等离子体，对硅氧化膜进行蚀刻，减轻因硅氧化膜的蚀刻而可能得到的形状的弧弯(bowing)。在专利文献2中，掩模包含含金属的膜。
现有技术文献
专利文献
专利文献1：日本特开2016-207840号公报
专利文献2：日本特开2015-041624号公报
发明内容
发明要解决的技术问题
本发明提供基片处理方法和基片处理装置，其能够改善由过渡金属的掩模的残渣导致的缩颈(necking)。
用于解决技术问题的技术方案
依照本发明的一个方式，提供一种处理基片的基片处理方法，其中，该基片包括：由过渡金属形成的具有开口部的掩模；和形成于上述掩模之下的含硅的被蚀刻膜，该基片处理方法包括用混合气体生成的等离子体通过上述掩模的开口部蚀刻上述被蚀刻膜的步骤，其中上述混合气体是在含卤素气体中添加具有羰基键的气体而得到的混合气体。
发明效果
依照一个方面，能够改善由过渡金属的掩模的残渣导致的缩颈。
附图说明
图1是表示一个实施方式的基片处理装置的一例的截面示意图。
图2是表示蚀刻形状的一例的图。
图3是表示一个实施方式的添加CO气体的结果的一例的图。
图4是比较CO气体添加的有无和蚀刻的移位量的图。
图5是表示一个实施方式的处置步骤时的添加各种气体的结果的一例的图。
图6是表示钨的一氧化碳配合物的蒸气压曲线的图。
图7是表示一个实施方式的基片处理方法的一例的流程图。
附图标记说明
1 基片处理装置
11 载置台
20 喷淋头
12 静电吸盘
13 基座
13a 冷媒流路
14 电源
15 制冷单元
19 排气装置
25 气体供给源
30 第1高频电源
31 第2高频电源
40 控制部
100 掩模
101 硅氧化膜
102 钨的残渣
103 掩模的开口部。
具体实施方式
以下，参照附图，说明用于实施本发明的方式。在各附图中，对相同构成部分标注相同附图标记，省略重复的说明。
(基片处理装置)
使用图1，说明一个实施方式的基片处理装置1。图1是表示一个实施方式的基片处理装置1的一例的截面示意图。一个实施方式的基片处理装置1是在处理容器10内使载置台11和喷淋头20相对配置的平行平板型的等离子体处理装置。
载置台11具有保持晶片W的功能并且作为下部电极发挥作用。喷淋头20具有将气体以喷淋状供给到处理容器10内的功能并且作为上部电极发挥作用。
处理容器10例如由表面经耐酸铝处理(阳极氧化处理)过的铝形成，为圆筒形。处理容器10电接地。载置台11设置在处理容器10的底部，用于载置晶片W。
载置台11例如由铝(Al)、钛(Ti)、碳化硅(SiC)等形成。载置台11具有静电吸盘12和基座13。静电吸盘12设置在基座13上。静电吸盘12为在绝缘体12b之间夹着吸盘电极12a的结构。吸盘电极12a与电源14连接。静电吸盘12利用从电源14对吸盘电极12a供给电流而产生的库仑力而将晶片W吸附到静电吸盘12。
基座13支承静电吸盘12。在基座13的内部形成有冷媒流路13a。冷媒流路13a与冷媒入口配管13b和冷媒出口配管13c连结。制从冷单元15输出规定温度的冷却介质(热介质)，冷却介质在冷媒入口配管13b、冷媒流路13a和冷媒出口配管13c中循环。由此，能够冷却载置台11，将晶片W控制为规定温度。
传热气体供给源17将氦气等传热气体通过气体供给线路16供给到静电吸盘12的表面和晶片W的背面之间。由此，能够提高静电吸盘12与晶片W之间的传热效率，能够提高晶片W的温度控制性。
载置台11具有供给第1频率的、等离子体生成用的高频功率(以下称为“HF功率”。)的第1高频电源30和供给比第1频率低的第2频率的、离子引入用的高频功率(以下称为“LF功率”。)的第2高频电源31。第1高频电源30经第1匹配器30a与载置台11电连接。第2高频电源31经第2匹配器31a与载置台11电连接。第1高频电源30将例如40MHz的等离子体生成用的高频功率施加到载置台11。第2高频电源31将例如400kHz的离子引入用的高频功率施加到载置台11。此外，也可以为第1高频电源30将等离子体生成用的高频功率不施加到载置台11而施加到喷淋头20。
第1匹配器30a使第1高频电源30的输出(内部)阻抗与载置台11侧的负载阻抗匹配。第2匹配器31a使第2高频电源31的输出(内部)阻抗与载置台11侧的负载阻抗匹配。
喷淋头20隔着覆盖周缘部的绝缘体的遮挡环(shield ring)22封闭处理容器10的顶部的开口。在喷淋头20形成有导入气体的气体导入口21。在喷淋头20的内部设置有与气体导入口21相连的扩散室23。从气体供给源25输出的处理气体经气体导入口21供给到扩散室23，从多个气体供给孔24导入处理容器10的内部。
在处理容器10的底面形成排气口18，排气口18与排气装置19连接。排气装置19对处理容器10内进行排气，由此，能够将处理容器10内控制为规定的真空度。在处理容器10的侧壁设置有开闭输送口26的闸阀(gate valve)27。随着闸阀27的开闭从输送口26向处理容器10内送入晶片W或向处理容器10外送出晶片W。
在基片处理装置1设置有控制装置整体的动作的控制部40。控制部40包括CPU41、ROM42和RAM43。CPU41按照保存于ROM42和RAM43的存储区域的各种方案执行晶片W的冷却步骤、处置步骤和蚀刻步骤。在方案中记载有装置对于处理条件的控制信息即处理时间、压力(气体的排气)、高频电功率或电压、各种气体流量、处理容器内温度(静电吸盘温度等)、从制冷单元15供给的冷却介质的温度等。此外，上述的程序和表示处理条件的方案也可以存储在硬盘或半导体存储器中。另外，方案也可以在收纳于CD-ROM、DVD等可移动的能够由计算机读取的存储介质的状态下设置在存储区域的规定位置。
在进行基片处理时，控制闸阀27的开闭，从输送口26通过未图示的输送臂将晶片W送入处理容器10内，载置在载置台11，吸附到静电吸盘12。
接着，从喷淋头20将处理气体供给到处理容器10内，将等离子体生成用的HF功率施加到载置台11，生成等离子体。用生成的等离子体对晶片W实施处置处理和蚀刻处理。在蚀刻处理中，也可以将离子引入用的LF功率与HF功率一起施加到载置台11。
在处理后，通过除电处理除去晶片W的电荷，晶片W从静电吸盘12被剥离，通过未图示的输送臂保持晶片W，打开闸阀27将其从处理容器10送出。
(由过渡金属的掩模的残渣导致的缩颈)
对将晶片W输送到处理容器10内，对晶片W进行处理的基片处理方法中的缩颈说明进行说明，该晶片W包括：由过渡金属形成的具有开口部的掩模；和形成于上述掩模的下部的含硅的被蚀刻膜。以下，如图2所示，作为过渡金属的掩模使用钨的掩模100，作为被蚀刻膜使用硅氧化膜101。此外，掩模100的开口部103和硅氧化膜101的蚀刻形状可以为孔形，也可以为线形。
使用钨的掩模100，例如在将载置台11的温度控制为例如﹣70℃程度或者其以下的温度的状态下对硅氧化膜101进行蚀刻的方法中，能够使蚀刻速率显著提高。
但是，在该方法中，在蚀刻时产生的钨的残渣102再附着在掩模100。由此，如图2(a)的“A”所示，会发生掩模100的开口部103狭窄、或者开口部103的尺寸变化、或堵塞的所谓缩颈。以下，将掩模100的开口部103的最小宽度记为“颈部CD(Neck CD)”。
缩颈会派生出下面的(a)～(d)的问题。
(a)由于缩颈而等离子体中的离子105不垂直照射到掩模100的开口部103，而倾斜地照射。因此，离子105撞击到被蚀刻的硅氧化膜101的侧壁，侧壁被削减而产生图2(a)的“B”所示的弧弯。弧弯是在深孔等的蚀刻中在比较浅的部分产生桶形的粗部的现象。以下，将硅氧化膜101的侧壁的最大宽度记为“弧弯CD(Bowing CD)。
(b)由于掩模100的开口部103狭窄，离子105难以进入硅氧化膜101的凹部，硅氧化膜101的蚀刻速率降低。
(c)如图2(a)的“C”所示，硅氧化膜101的蚀刻形状去往前端而变细，形成于硅氧化膜101的凹部的底部的CD(以下，记为“底部CD(Bottom CD)”)变小。
(d)离子105对形成于硅氧化膜101的凹部的垂直的入射受到妨碍，硅氧化膜101的蚀刻形状不垂直而弯曲(Bending)。在开口部103为正圆的情况下，硅氧化膜101的孔形不是正圆而变形为椭圆、三角形等形状(Distortion：形变)。弯曲是指在深孔等的蚀刻中形状不是直线，而在一个方向或随机地弯曲的现象。
所以，在本实施方式的基片处理方法中，使用过渡金属的掩模100，在将载置台11控制为预先决定的温度的状态下，在同一步骤中同时实现对硅氧化膜101进行处置和蚀刻。此时，用由具有羰基键的气体生成的等离子体对晶片W进行处置，并且用由含卤素气体生成的等离子体对晶片W进行蚀刻。由此，如图2(b)所示，能够改善缩颈，扩大颈部CD。其结果，能够使硅氧化膜101的蚀刻形状垂直地形成。由此，能够改善弧弯的产生(弧弯CD变大的情况)和蚀刻形状的前端细(底部CD变小的情况)。
(实验结果)
接着，将对处理气体添加CO气体时的实验结果与不添加CO气体时的实验结果相比较来进行说明。图3是表示将一个实施方式的用添加了CO气体的处理气体在同一步骤中同时执行处置步骤和蚀刻步骤时的实验结果的一例，与不添加CO气体时的实验结果相比较而示出的图。
在以下的实验中，掩模100的开口部103的图案使用线形图案。本实验的处理条件如下所述。
<处理条件：同时进行处置步骤和蚀刻步骤的情况>
Figure BDA0002388914090000061
此外，也可以在不同的步骤中执行处置步骤和蚀刻步骤。在不同的步骤的情况下，在执行了处置步骤后执行蚀刻步骤。该情况下的处理条件如下所述。
<处理条件：在处置步骤后进行蚀刻步骤的情况>
(处置步骤)
Figure BDA0002388914090000071
(蚀刻步骤)
Figure BDA0002388914090000072
图3的(a)的上图表示作为比较例，不对上述处理气体(H2/CF4)添加CO气体而对硅氧化膜101进行了蚀刻的结果的蚀刻形状的截面图。据此，在形成于掩模100、硅氧化膜101的凹部的开口部再附着的钨的残渣102的量较多，如图3的(a)的“D”所示发生缩颈。图3的(a)的下图(左)的F1是将图3的(a)的上图上下缩小后的图，图3的(a)的下图(右)的G1表示从上方观察到的图3的(a)的上图中的掩模100的图(Top View：顶视图)。
图3的(b)的上图表示作为一个实施方式，相对于上述处理气体(H2/CF4/CO)的总流量添加了3％的CO气体的情况下，同时执行了硅氧化膜101的处置步骤和蚀刻步骤的结果的蚀刻形状的截面图。
图3的(c)的上图表示作为一个实施方式，相对于上述处理气体的总流量添加了5％的CO气体的情况下，同时执行了硅氧化膜101的处置步骤和蚀刻步骤的结果的蚀刻形状的截面图。
据此，如图3的(b)所示，在添加了3％的CO气体的情况下，在形成于掩模100、硅氧化膜101的凹部的开口部再附着的钨的残渣102的量降低。而且，如图3的(c)“E”所示，在添加了5％的CO气体的情况下，在形成于掩模100、硅氧化膜101的凹部的开口部再附着的钨的残渣102的量进一步降低。根据以上可知，通过在处理气体中添加CO气体，能够改善缩颈。
图3的(b)和(c)的下图(左)的F2、F3是将图3的(b)和(c)的上图上下缩小后的图，图3的(b)和(c)的下图(右)的G2、G3表示从上方观察图3的(b)和(c)的上图中的掩模100的图(Top View)。据此，可知与图3的(a)的比较例(在处理气体中不添加CO气体的情况)相比能够改善缩颈，由此掩模100之间的尺寸变大。
图4的(a)表示在与图3的(a)的比较例相同的处理条件下，即在处理气体中不添加CO气体的情况下，按执行了硅氧化膜101的蚀刻步骤得到的凹部的各深度，将宽度方向的中心位置在深度方向上绘图而得的结果。横轴的“0”表示掩模100与硅氧化膜101的界面中的宽度方向的中心位置，即形成于硅氧化膜101的凹部的形状垂直时的中心线，纵轴表示以通过蚀刻形成于硅氧化膜101的凹部的掩模100与硅氧化膜101的界面为起点的深度。多个线是在多个晶片中计算凹部的宽度方向的中心位置的结果。与深度方向相应地，蚀刻形状为垂直的情况下的距中心的移位量的绝对值变大的情况，表示成为弯曲形状。
图4的(b)和(c)表示在与图3的(b)和(c)的本实施方式相同的处理条件下，即在处理气体中添加了3％和5％的CO气体的情况下，将所得到的硅氧化膜101的凹部的宽度方向的中心位置在深度方向上绘图而得的结果。多个线是在多个晶片中计算凹部的宽度方向的中心位置的结果。
该结果，在图4的(a)所示的在处理气体中不添加CO气体的情况下，因发生缩径而导致的、蚀刻形状为垂直的情况下的距中心的移位量(绝对值)的最大值为44.3(nm)。对此，在图4的(b)所示的相对于处理气体的总流量添加了3％CO气体的情况下，如图3的(b)所示改善了缩颈，因此在蚀刻形状为垂直的情况下的距中心的移位量(绝对值)的最大值为19.6(nm)。这是图4的(a)所示的在处理气体中不添加CO气体的情况下的移位量(绝对值)的最大值的一半以下。
在图4的(c)所示的相对于处理气体的总流量添加了5％CO气体的情况下，如图3的(c)所示进一步改善了缩颈，因此蚀刻形状为垂直的情况下的距中心的移位量(绝对值)的最大值为10.6(nm)。这是图4的(a)所示的在处理气体中不添加CO气体的情况下的移位量(绝对值)的最大值的1/4以下。
在图3和图4的结果中，通过增加CO气体的添加量，减少钨的残渣102，能够改善缩颈，也能够改善弯曲形状。但是，并不一定限于优选由钨的残渣102导致的缩颈较少或没有的状态。例如，有时，优选根据蚀刻前的掩模形状、作为目标的底部CD的尺寸，通过控制钨的残渣102使缩颈的CD成为适当的尺寸。在该情况下，根据图3和图4的结果，通过调整CO气体的添加量，能够控制钨的残渣102的量和缩颈的CD尺寸。
图5表示将在处理气体中添加的气体设定为CO气体、Cl2气体、NF3气体、Ar气体而进行了实验的结果。其他处理条件与上述所示的处理条件相同。
图5的横轴表示添加了上述4种气体的情况下的颈部CD、弧弯CD、底部CD、蚀刻速率。纵轴的“1”为标准化后的值，在添加了各气体时，相比不添加各气体时的各项目的值没有变化的情况下设定为“1”。
据此，对于颈部CD，在添加了Cl2气体、NF3气体、Ar气体的情况下，成为大约1或者不到1的值，即使添加上述的各气体也没有改善缩颈，更加恶化了。对此，在添加了CO气体的情况下，与不添加CO气体时相比，缩颈改善了大约3倍。
对于弧弯CD，当添加Cl2气体时蚀刻形状的垂直性发生了恶化。在添加了Ar气体时，弧弯CD不发生变化，当添加NF3气体和CO气体时弧弯CD得到了改善。
对于底部CD，在添加了CO气体时，前端细得到改善，与之相对在添加了Cl2气体、NF3气体、Ar气体时，前端细发生了恶化。
对于蚀刻速率，即使添加Cl2气体、NF3气体、Ar气体、CO气体的任一气体，对蚀刻速率几乎没有影响。
如上所述，在处理气体中添加了CO气体的情况下，能够不影响蚀刻速率而改善缩颈。由此，作为其引起的效果，能够改善弧弯CD和底部CD，能够以更垂直的形状进行蚀刻。
与之相对，即使添加Cl2气体、NF3气体、Ar气体，也无法改善缩颈。由此，无法改善弧弯CD和底部CD，而无法按垂直形状进行蚀刻。
(缩颈的改善机理)
根据以上的实验可知，通过在处理气体中添加CO气体，能够改善缩颈。对此时的缩颈的改善机理进行说明。在蚀刻步骤中，主要使用处理气体所包含的氟气来蚀刻硅氧化膜101。此时，当氟气与掩模100的钨反应时，如(1)式所示，生成挥发性高的WF6。
W+6F→WF6↑……(1)
WF6不仅原样地挥发，有时与在对硅氧化膜101进行蚀刻时的反应生成物所包含的Si发生反应。这样一来，如(2)式所示，利用Si发生钨的还原反应，取出钨并生成挥发性高的SiF4。
WF6+Si→W↓+SiF4↑……(2)
由此，SiF4挥发，钨残留。残留的钨不仅再附着而沉积在钨的掩模100之上，还附着在形成于已蚀刻的硅氧化膜101的凹部成为钨的残渣102。
(1)式和(2)式的化学反应形成循环。因此，在形成于硅氧化膜101的凹部内反复进行(1)式所示的化学反应和(2)式所示的化学反应。由此，由于取出的钨的再沉积，钨的残渣102增加，在钨的掩模100的开口部103发生缩颈。另外，钨的残渣102进一步增加时，钨的掩模100的开口部103会堵塞。
此处，当添加CO气体时，钨与CO气体反应，如(3)式所示，生成六羰基钨(以下记为“W(CO)6”)。
W+6CO→W(CO)6……(3)
图6示出了W(CO)6的蒸气压曲线。参考地也示出了WF6的蒸气压曲线。处理条件的压力为从10mT至100mT之间的任一者时，W(CO)6为图6的“H”的区域所示的温度时挥发，另一方面，为图6的“I”的区域所示的温度时不挥发。例如在处理压力为100mT的情况下，当为40℃以上的常温时，W(CO)6挥发，当为比40℃低的温度时不挥发。所以，在本基片处理方法中，包括将晶片W冷却至预先决定的温度以下的步骤。“预先决定的温度”是由处理条件中设定的压力(全压)和蒸气压曲线决定的温度，比W(CO)6的对处理条件中设定的压力(全压)的蒸气压曲线所示的温度低的温度。
如上所述，进行能够将W(CO)6以固体的状态取出的环境下(压力、温度)，用由添加了CO气体的处理气体生成的等离子体对晶片W进行处置的步骤。另外，在处置步骤的同时或者处置步骤之后利用由含卤素气体生成的等离子体，对晶片W进行蚀刻的步骤。
在处置步骤中，进行表面改性以使得钨的掩模100的表面和钨的残渣102的表面成为W(CO)6。由此，即使添加CO气体，也不将钨的蚀刻促进至必要以上，而能够确保掩模100的选择比。另一方面，CO与钨反应，但是Si和硅氧化膜几乎不反应。因此，在将形成于硅氧化膜101的凹部的形状保持为垂直的状态下，能够改善掩模100的开口部的缩颈。
另外，在与处置同时进行的蚀刻中，使等离子体中的离子入射到硅氧化膜101，通过基于离子撞击的物理作用和基于等离子体中的自由基的化学作用的相互反应来促进蚀刻。在(4)式中，Qion表示基于离子撞击的输入热量。
W(CO)6+Qion→W(CO)6↑……(4)
认为即使将晶片W控制为0℃或其以下的温度，通过基于离子撞击的输入热量Qion，晶片W的表面局部且瞬时地温度上升。因此，如(4)式所示，以固体沉积的W(CO)6因输入热量Qion局部且瞬时地成为比与处理条件中设定的压力对应的蒸气压曲线所示的温度变高、挥发性的气体(W(CO)6↑)而挥发。此外，晶片W的平均温度为仍较低，因此不会持续且自发地成为挥发性的气体(W(CO)6↑)，而仅在发生离子冲击时挥发。
晶片的温度是从通过使冷却至规定的温度的冷媒循环而被冷却的静电吸盘借助传热气体向晶片传热从而进行调节的，但是由于基于持续的离子撞击的输入热量Qion，晶片整体的平均温度有时比调节后的温度高。因此，当能够测量蚀刻处理中的实际的晶片的温度，或者根据处理条件能够推测晶片的调节温度与实际的晶片的表面温度的温度差时，优选在晶片的平均温度比W(CO)6的蒸气压曲线所示的温度低的温度范围内调节晶片的温度。
这样一来，依照一个实施方式的基片处理方法，通过将晶片W控制为预先决定的温度，在处理气体中添加CO气体，来以固体的状态生成W(CO)6，进行表面改性以使得掩模和钨的残渣102的表面成为W(CO)6。在该状态下，因离子撞击到钨的残渣102时的输入热量Qion而W(CO)6局部地成为挥发性的气体挥发。由此，通过一边确保掩模100的选择比，一边从形成于掩模100、硅氧化膜101的凹部的开口部除去钨的残渣102，能够改善缩颈。
即，掩模100的钨跟随反复进行(1)式和(2)式的反应的路线和通过(3)式的反应进行羰基化的路线的任一者。此时，当CO气体相对于处理气体的总流量的分压多时，羰基化的概率变高，作为残渣102残留在掩模的量减少。如上所述，认为能够改善缩颈。
以上，说明了晶片W的处理方法，该晶片W具有由钨形成的具有开口部103的掩模100和形成于掩模100的下部的硅氧化膜101。该方法具有将提供到处理容器10内的晶片W冷却至预先决定的温度以下的步骤。另外，包括：用由具有羰基键的CO气体生成的等离子体，对晶片W进行处置的步骤；和用由含卤素气体生成的等离子体对晶片W进行蚀刻的步骤。
由此，不借助式(1)和式(2)所示的Si还原的化学反应的方式，而通过式(3)和式(4)所示的化学反应，W(CO)6以固体的状态被生成，其一部分挥发。由此，能够一边确保掩模100的选择比，一边使附着在掩模100的钨的残渣的102挥发，改善缩颈。
(基片处理)
最后，参照图7，说明由控制部40控制的一个实施方式的基片处理方法。图7是表示一个实施方式的基片处理方法的一例的流程图。
在本处理开始时，控制部40执行将晶片W送入处理容器10内，载置在载置台11，供给晶片W的步骤(步骤S1)。接着，控制部40执行将晶片W在处理条件中设定的规定压力下冷却至比W(CO)6的蒸气压的温度低的温度的步骤(步骤S2)。处理条件中设定的规定压力为25mT以下。
接着，控制部40执行用由添加了CO气体的处理气体生成的等离子体，对晶片W进行处置的步骤(步骤S3)。接着，控制部40执行用由CF4气体生成的等离子体对晶片W进行蚀刻的步骤(步骤S4)，结束本处理。
依照以上说明的一个实施方式的基片处理方法，将在蚀刻晶片W的步骤中生成的反应生成物所包含的钨或者掩模100所包含的钨的至少一者的表面羰基化为W(CO)6。然后，在离子撞击的位置利用来自离子的输入热量使W(CO)6局部地挥发。由此，能够除去掩模100上的钨的残渣102，改善缩颈。
在蚀刻步骤中，通过掩模100的开口部103对硅氧化膜101进行蚀刻。由此，除去钨的残渣102，改善缩颈以扩大掩模100的开口部103，从而能够使硅氧化膜101的蚀刻形状垂直地形成。由此，能够抑制弧弯、弯曲和前端部的前端细。此外，即使添加CO气体，也不对蚀刻速率产生影响，能够维持低温环境中的高蚀刻速率。
(变形例)
处置步骤和蚀刻步骤的执行顺序可以为在执行了处置步骤后执行蚀刻步骤，也可以同时进行。在同时进行的情况下，处理气体能够使用具有羰基键和卤素的气体。另外，可以将处置步骤和蚀刻步骤交替地执行预先决定的次数。
另外，在上述实施方式中，由钨形成了掩模100，但是，形成掩模100的物质不限于钨，只要是过渡金属即可。过渡金属可以为钨、镍或铬。
另外，W(CO)6是将过渡金属的一氧化碳配合物羰基化得到的物质的一个例子，但不限于此。将过渡金属的一氧化碳配合物羰基化得到的物质可以为将镍或者铬的一氧化碳配合物羰基化得到的物质。
另外，在上述实施方式中，使用了在作为被蚀刻膜的硅氧化膜101的正上方形成有钨的掩模100的晶片W，但是不限于正上方。当在被蚀刻膜与掩模之间具有由例如多晶硅膜、非晶硅膜形成的中间层，该中间层与掩模同样具有开口部时，能够进行同样的蚀刻。中间层除了多晶硅膜以外，优选硅氮化膜、有机膜等对被蚀刻膜具有选择比的膜。
另外，在上述实施方式中，被蚀刻膜使用硅氧化膜101，但是不限于此，为含硅膜即可。作为含硅膜的一例，可以为硅氧化膜、硅氮化膜、碳化硅、碳氮化硅膜等硅绝缘膜。另外，可以为多晶硅膜、单晶硅、非晶硅膜等硅膜。硅氧化膜和硅氮化膜的沉积膜、硅氧化膜和多晶硅膜的沉积膜、掺杂量不同的2种的多晶硅膜的沉积膜、或者其他上述2种以上的膜的沉积膜。被蚀刻膜是含硅膜，因此，在蚀刻步骤当中产生含硅的反应生成物。
另外，在处置步骤中添加了所供给的CO气体的处理气体，是具有羰基键(CO键)的气体的一例，但是不限于此。具有羰基键的气体可以为CO、CO2、COS、COF、COF2、丙酮(CH3COCH3)、甲乙酮(CH3COC2H5)、或者醋酸中的至少一者。
使用了处置步骤中的处理气体具有CO气体以外的羰基键的气体的情况下，在(3)式所示的反应中加入处理气体所包含的羰基以外的键，W(CO)6的蒸气压曲线存在移位的可能性。尤其是，在向低蒸气压侧(图6中，右侧)移位的情况下，处理气体对钨的表面进行改性而不挥发的温度向高温侧移位。因此，当能够处置为处理气体对掩模100和残渣102不挥发的程度时，“预先决定的温度”并不一定限于比与处理条件中设定的压力对应的W(CO)6的蒸气压曲线所示的温度低的温度。
另外，由于掩模100、残渣102的表面状态、进行处置步骤前的前处理的条件、或者在处置步骤中的处理气体中添加具有羰基键的气体以外的气体导致的副作用，W(CO)6的蒸气压曲线能够移位。因此，通过上述的条件起到的作用，能够处置为对掩模100和残渣102不挥发的程度时，“预先决定的温度”并不一定限于比与处理条件中设定的压力对应的W(CO)6的蒸气压曲线所示的温度低的温度。
另外，在蚀刻步骤中供给的CF4气体是含卤素气体的一例，但是不限于此。在蚀刻硅绝缘膜的情况下，含卤素气体可以包含氟。但是，含卤素气体优选使含氟气体包含含氢气体。由此，能够提高蚀刻速率。含氟气体可以为CF4、CH2F2、NF3、CHF3、C4F8、C4F6和C3F8之中的至少一者。含氢气体可以为C3H6、H2、HBr、CH2F2、CH4和CHF3之中的至少一者。另外，在蚀刻硅膜的情况下，含卤素气体包含氯或者溴即可，例如可以为Cl2、HCl和HBr之中的至少一者。
蚀刻步骤可以对载置有晶片W的载置台11施加离子引入用的LF功率。由此，能够控制蚀刻步骤时的离子的输入热量，由此，促进式(4)而形成羰基钨挥发，从而能够除去缩颈。此外，在蚀刻步骤中优选施加LF功率，但是在处置步骤中也可以不施加LF功率。
应当认为，本次公开的一个实施方式的基片处理方法和基片处理装置在所有方面均例示而非限制性的。上述的实施方式在不超出所附的权利要求的范围及其主旨的情况下，能够以各种方式进行变形和改良。上述多个实施方式所记载的事项，在不矛盾的范围内能够采用其他构成。另外，能够在不矛盾的范围组合。
本发明的基片处理装置也能够应用于ALD(Atomic Layer Deposition：原子层沉积)装置、Capacitively Coupled Plasma(CCP：电容耦合等离子团体)、InductivelyCoupled Plasma(ICP：电感耦合等离子体)、Radial Line Slot Antenna(径向线缝隙天线)、Electron Cyclotron Resonance Plasma(ECR：电子回旋共振等离子体)、HeliconWave Plasma(HWP：螺旋波等离子体)的任意类型。另外，作为基片处理装置的一例举出等离子体处理装置进行了说明，但是基片处理装置为对基片实施规定的处理(例如成膜处理、蚀刻处理等)的装置即可，不限于等离子体处理装置。例如也可以为CVD装置。

Claims (20)

1.一种基片处理方法，其用于处理基片，所述基片处理方法的特征在于：
所述基片包括：由过渡金属形成的具有开口部的掩模；和形成于所述掩模之下的含硅的被蚀刻膜，
所述基片处理方法包括用混合气体生成的等离子体通过所述掩模的开口部蚀刻所述被蚀刻膜的步骤，其中所述混合气体是在含卤素气体中添加具有羰基键的气体而得到的混合气体。
2.如权利要求1所述的基片处理方法，其特征在于，还包括：
在所述进行蚀刻的步骤前，将所述基片冷却至预先决定的温度以下的步骤。
3.如权利要求1或2所述的基片处理方法，其特征在于，还包括：
所述预先决定的温度是比与所述蚀刻基片的步骤中的压力设定值对应的所述过渡金属的一氧化碳配合物的蒸气压曲线所示的温度低的温度。
4.如权利要求1～3中任一项所述的基片处理方法，其特征在于：
所述具有羰基键的气体是CO、CO2、COS、COF、COF2、丙酮(CH3COCH3)、甲乙酮(CH3COC2H5)和醋酸之中的至少一者。
5.如权利要求1～4中任一项所述的基片处理方法，其特征在于：
所述过渡金属是钨、镍或铬。
6.如权利要求1～5中任一项所述的基片处理方法，其特征在于：
所述含卤素气体包含氢。
7.如权利要求1～6中任一项所述的基片处理方法，其特征在于：
通过增加添加的所述具有羰基键的气体相对于所述混合气体的总流量的比例，来控制由附着在所述掩模的开口部的侧壁的过渡金属形成的反应生成物的附着量。
8.一种基片处理方法，其用于处理基片，所述基片处理方法的特征在于：
所述基片包括：由过渡金属形成的具有开口部的掩模；和形成于所述掩模的下部的含硅的被蚀刻膜，
所述基片处理方法包括：
用由具有羰基键的气体生成的等离子体，处置所述基片的步骤；和
用由含卤素气体生成的等离子体，蚀刻所述基片的步骤。
9.如权利要求8所述的基片处理方法，其特征在于：
在同一步骤中执行所述处置基片的步骤和所述蚀刻基片的步骤。
10.如权利要求8所述的基片处理方法，其特征在于：
将所述处置基片的步骤和所述蚀刻基片的步骤交替地执行预先决定的次数。
11.如权利要求8～10中任一项所述的基片处理方法，其特征在于：
包括在执行所述处置基片的步骤和所述蚀刻基片的步骤前，将所述基片冷却至预先决定的温度以下的步骤。
12.如权利要求11所述的基片处理方法，其特征在于：
所述预先决定的温度是比与所述处置基片的步骤中的压力设定值对应的所述过渡金属的一氧化碳配合物的蒸气压曲线所示的温度低的温度。
13.如权利要求8～12中任一项所述的基片处理方法，其特征在于：
所述蚀刻基片的步骤中，通过所述掩模的开口部蚀刻所述被蚀刻膜。
14.如权利要求8～13中任一项所述的基片处理方法，其特征在于：
所述处置基片的步骤中，将在所述蚀刻基片的步骤中生成的反应生成物所包含的所述过渡金属或者所述掩模所包含的所述过渡金属的至少一者的表面羰基化为所述过渡金属的一氧化碳配合物。
15.如权利要求8～14中任一项所述的基片处理方法，其特征在于：
所述具有羰基键的气体是CO、CO2、COS、COF、COF2、丙酮(CH3COCH3)、甲乙酮(CH3COC2H5)和醋酸之中的至少一者。
16.如权利要求8～15中任一项所述的基片处理方法，其特征在于：
所述过渡金属是钨、镍或铬。
17.如权利要求8～16中任一项所述的基片处理方法，其特征在于：
所述处置基片的步骤中，对载置有所述基片的载置台施加等离子体生成用的高频电功率，
所述蚀刻基片的步骤中，对所述载置台施加等离子体生成用的高频电功率和离子引入用的高频电功率。
18.如权利要求8～17中任一项所述的基片处理方法，其特征在于：
所述含卤素气体包含氢。
19.如权利要求8～18中任一项所述的基片处理方法，其特征在于：
所述蚀刻基片的步骤当中，产生含硅的反应生成物。
20.一种基片处理装置，其特征在于，包括：
控制基片的处理的控制部，
该基片包括：由过渡金属形成的具有开口部的掩模；和形成于所述掩模的下部的含硅的被蚀刻膜，
所述控制部控制：
用由具有羰基键的气体生成的等离子体，处置所述基片的步骤；和
用由含卤素气体生成的等离子体，蚀刻所述基片的步骤。
CN202010107586.7A 2019-03-01 2020-02-21 基片处理方法和基片处理装置 Pending CN111640663A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-037737 2019-03-01
JP2019037737A JP7190940B2 (ja) 2019-03-01 2019-03-01 基板処理方法及び基板処理装置

Publications (1)

Publication Number Publication Date
CN111640663A true CN111640663A (zh) 2020-09-08

Family

ID=72236408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010107586.7A Pending CN111640663A (zh) 2019-03-01 2020-02-21 基片处理方法和基片处理装置

Country Status (4)

Country Link
US (1) US20200279753A1 (zh)
JP (1) JP7190940B2 (zh)
KR (1) KR20200105752A (zh)
CN (1) CN111640663A (zh)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299388A (ja) * 1992-04-17 1993-11-12 Sony Corp ドライエッチング方法
JPH05299389A (ja) * 1992-04-20 1993-11-12 Sony Corp ドライエッチング方法
JP2000269188A (ja) * 1999-03-15 2000-09-29 Toshiba Corp ドライエッチング方法
JP2002043246A (ja) * 2000-07-27 2002-02-08 Nec Corp 半導体装置の製造方法
CN1784510A (zh) * 2003-06-30 2006-06-07 Tdk股份有限公司 反应性离子蚀刻用掩膜材料、掩膜以及干蚀刻方法
KR20070020325A (ko) * 1998-09-30 2007-02-20 램 리서치 코포레이션 유전체 재료 플라즈마 에칭 방법
JP2007115830A (ja) * 2005-10-19 2007-05-10 Renesas Technology Corp 半導体装置およびその製造方法
CN1967786A (zh) * 2005-11-17 2007-05-23 东京毅力科创株式会社 等离子体蚀刻方法
JP2008021791A (ja) * 2006-07-12 2008-01-31 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
CN103219014A (zh) * 2012-01-20 2013-07-24 昭和电工株式会社 磁记录介质的制造方法和磁记录再生装置
US20140299571A1 (en) * 2013-04-03 2014-10-09 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
CN104576355A (zh) * 2013-10-15 2015-04-29 东京毅力科创株式会社 等离子体处理方法
CN105702569A (zh) * 2014-11-27 2016-06-22 北京北方微电子基地设备工艺研究中心有限责任公司 刻蚀方法
CN107039229A (zh) * 2015-12-22 2017-08-11 东京毅力科创株式会社 蚀刻方法
JP2018195846A (ja) * 2018-08-08 2018-12-06 東京エレクトロン株式会社 エッチング装置
CN109390229A (zh) * 2017-08-14 2019-02-26 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969685B1 (en) * 2002-09-18 2005-11-29 Lam Research Corporation Etching a dielectric layer in an integrated circuit structure having a metal hard mask layer
JP5284679B2 (ja) 2008-04-28 2013-09-11 株式会社アルバック プラズマエッチング方法
JP2013229351A (ja) 2012-04-24 2013-11-07 Hitachi High-Technologies Corp ドライエッチング方法
JP6059048B2 (ja) 2013-03-11 2017-01-11 東京エレクトロン株式会社 プラズマエッチング方法
JP6255187B2 (ja) 2013-08-20 2017-12-27 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法
JP6498022B2 (ja) 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
KR102568797B1 (ko) * 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299388A (ja) * 1992-04-17 1993-11-12 Sony Corp ドライエッチング方法
JPH05299389A (ja) * 1992-04-20 1993-11-12 Sony Corp ドライエッチング方法
KR20070020325A (ko) * 1998-09-30 2007-02-20 램 리서치 코포레이션 유전체 재료 플라즈마 에칭 방법
JP2000269188A (ja) * 1999-03-15 2000-09-29 Toshiba Corp ドライエッチング方法
JP2002043246A (ja) * 2000-07-27 2002-02-08 Nec Corp 半導体装置の製造方法
CN1784510A (zh) * 2003-06-30 2006-06-07 Tdk股份有限公司 反应性离子蚀刻用掩膜材料、掩膜以及干蚀刻方法
JP2007115830A (ja) * 2005-10-19 2007-05-10 Renesas Technology Corp 半導体装置およびその製造方法
CN1967786A (zh) * 2005-11-17 2007-05-23 东京毅力科创株式会社 等离子体蚀刻方法
JP2008021791A (ja) * 2006-07-12 2008-01-31 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
CN103219014A (zh) * 2012-01-20 2013-07-24 昭和电工株式会社 磁记录介质的制造方法和磁记录再生装置
US20140299571A1 (en) * 2013-04-03 2014-10-09 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
CN104576355A (zh) * 2013-10-15 2015-04-29 东京毅力科创株式会社 等离子体处理方法
CN105702569A (zh) * 2014-11-27 2016-06-22 北京北方微电子基地设备工艺研究中心有限责任公司 刻蚀方法
CN107039229A (zh) * 2015-12-22 2017-08-11 东京毅力科创株式会社 蚀刻方法
CN109390229A (zh) * 2017-08-14 2019-02-26 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
JP2018195846A (ja) * 2018-08-08 2018-12-06 東京エレクトロン株式会社 エッチング装置

Also Published As

Publication number Publication date
US20200279753A1 (en) 2020-09-03
JP2020141103A (ja) 2020-09-03
JP7190940B2 (ja) 2022-12-16
KR20200105752A (ko) 2020-09-09

Similar Documents

Publication Publication Date Title
US10566209B2 (en) Etching method and workpiece processing method
TWI657499B (zh) 蝕刻方法
US11664236B2 (en) Method of etching film and plasma processing apparatus
US20220051904A1 (en) Etching method
US11462412B2 (en) Etching method
US20230215707A1 (en) Method for etching film and plasma processing apparatus
TWI722187B (zh) 蝕刻方法
JP6502160B2 (ja) 被処理体を処理する方法
TW202213505A (zh) 蝕刻方法及電漿處理裝置
US20230335409A1 (en) Substrate processing method and substrate processing apparatus
US20220246440A1 (en) Substrate processing method and substrate processing apparatus
CN111640663A (zh) 基片处理方法和基片处理装置
US11201063B2 (en) Substrate processing method and substrate processing apparatus
JP2019029561A (ja) 多層膜をエッチングする方法
US20220336224A1 (en) Method of etching film and plasma processing apparatus
US20220068629A1 (en) Substrate processing method and plasma processing apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination