CN111799170A - 蚀刻方法和等离子体处理装置 - Google Patents

蚀刻方法和等离子体处理装置 Download PDF

Info

Publication number
CN111799170A
CN111799170A CN202010221800.1A CN202010221800A CN111799170A CN 111799170 A CN111799170 A CN 111799170A CN 202010221800 A CN202010221800 A CN 202010221800A CN 111799170 A CN111799170 A CN 111799170A
Authority
CN
China
Prior art keywords
gas
region
etching
hydrogen
fluorocarbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010221800.1A
Other languages
English (en)
Inventor
后平拓
田所昌洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN111799170A publication Critical patent/CN111799170A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245—Detection characterised by the variable being measured
    • H01J2237/24571—Measurements of non-electric or non-magnetic variables
    • H01J2237/24585—Other variables, e.g. energy, mass, velocity, time, temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Plasma Technology (AREA)

Abstract

本发明提供一种蚀刻方法，将被加工物的温度维持为‑30℃以上30℃以下，并在令蚀刻所用的一个或多个氟碳气体中的第i氟碳气体的流量为J(i)，该气体的元素组成中氟原子、碳原子各自的个数为M(i)、N(i)，对于i可取的所有的值，对所有的J(i)×N(i)/M(i)求和而得的值为Ua，蚀刻所用的一个或多个含氢气体中的第k含氢气体的流量为J(k)，第k含氢气体的元素组成中氢原子的个数为H(k)，对于k可取的所有的值，对所有的J(k)×H(k)求和而得的值为Ub的情况下，使Ua/Ub满足0.04＜Ua/Ub＜0.22。由此，对包含硅氧化物膜和硅氮化物膜的被加工物，能够通过两种膜共通的条件一次性进行蚀刻。

Description

蚀刻方法和等离子体处理装置
技术领域
本发明的例示的实施方式涉及蚀刻方法和等离子体处理装置。
背景技术
在具有三维构造的NAND型闪存器件的制造中，可以进行包含硅氧化物膜和硅氮化物膜的多层膜的蚀刻。例如，专利文献1公开的蚀刻方法包括第1步骤和第2步骤。第1步骤中，在准备有被处理体的等离子体处理装置的处理容器内，生成包含氟碳气体和氢氟碳气体的第1处理气体的等离子体。第2步骤中，在等离子体处理装置的处理容器内，生成包含氢气、氢氟碳气体和氮气的第2处理气体的等离子体。在该方法中，交替地反复执行第1步骤和第2步骤。
专利文献2公开的蚀刻方法包括第1等离子体处理步骤、第2等离子体处理步骤。第1等离子体处理步骤中，在等离子体处理装置的处理容器内，生成包含氟碳气体和氧气的第1处理气体的等离子体。第2等离子体处理步骤中，在处理容器内，生成包含氢气、三氟化氮气体、溴化氢气体和含碳气体的第2处理气体的等离子体。在第1等离子体处理步骤中，静电吸盘的温度设定为第1温度。在第2等离子体处理步骤中，静电吸盘的温度设定为比第1温度低的第2温度。
另外，专利文献3公开了一种蚀刻处理方法。该方法中，利用等离子体生成用的高频电功率从含氢气体和含氟气体生成等离子体，在-30℃以下的极低温环境中，利用生成的等离子体来蚀刻硅氧化物膜和硅氮化物膜的蚀刻对象膜。该蚀刻中，对一个蚀刻对象膜进行蚀刻的第1蚀刻的蚀刻率和对与一个蚀刻对象膜不同的构造的另一蚀刻对象膜进行蚀刻的第2蚀刻的蚀刻率之差被控制在±20％以内。
现有技术文献
专利文献
专利文献1：日本特开2016-192483号公报。
专利文献2：日本特开2016-225437号公报。
专利文献3：日本特开2016-207840号公报。
发明内容
发明想要解决的技术问题
本发明提供一种对于包含硅氧化物膜和硅氮化物膜这两种膜的被加工物，能够通过两种膜共通的条件一次性进行蚀刻的技术。
用于解决问题的技术方案
在一个例示的实施方式中，提供一种被加工物的蚀刻方法。该方法包括：在设置于等离子体处理装置的处理容器内的载置台上载置被加工物，并进行将被加工物的温度维持在预先设定的温度范围内的设定。接着，在该方法中，一边将被加工物的温度维持在温度范围内，一边在处理容器内生成处理气体的等离子体，并使用该等离子体对被加工物进行蚀刻处理。被加工物包含硅氧化物膜和硅氮化物膜。处理气体包含第1气体和第2气体。第1气体是氟碳气体。第2气体是含氢气体。温度范围是-30℃以上30℃以下。第1气体包含p个种类(p为1以上的整数)的第1氟碳气体～第p氟碳气体。第2气体包含q个种类(q为1以上的整数)的第1含氢气体～第q含氢气体。令第1氟碳气体～第p氟碳气体所包含的第i氟碳气体在蚀刻处理的执行过程中的流量为J(i)。令该第i氟碳气体的元素组成所包含的氟原子的个数为M(i)。令该第i氟碳气体的元素组成所包含的碳原子的个数为N(i)。令对于i可取的所有的值(i为1以上p以下的整数)，对所有的J(i)×N(i)/M(i)求和而得的值为Ua。令第1含氢气体～第q含氢气体所包含的第k含氢气体在该蚀刻处理的执行过程中的流量为J(k)。令该第k含氢气体的元素组成所包含的氢原子的个数为H(k)。令对于k可取的所有的值(k为1以上q以下的整数)，对所有的J(k)×H(k)求和而得的值为Ub。Ua/Ub满足0.04＜Ua/Ub＜0.22。
发明效果
根据本发明，可提供一种对于包含硅氧化物膜和硅氮化物膜这两种膜的被加工物，能够通过两种膜共通的条件一次性进行蚀刻的技术。
附图说明
图1是表示一个例示的实施方式的方法的一例的流程图。
图2是表示一个例示的实施方式的等离子体处理装置的结构的一例的图。
图3是表示可通过图1所示的方法进行处理的被处理体的结构的一例的图。
图4是用于说明图1所示的方法所使用的温度范围的图。
图5是用于说明关于图1所示的方法所使用的处理气体的条件的图。
图6是用于说明关于图1所示的方法所使用的处理气体中的第2气体的条件的图。
图7是用于说明图1所示的方法的效果的一例的图。
附图标记说明
10…等离子体处理装置、12…处理容器、12a…接地导体、12e…排气口、12g…开口、14…支承部、16…下部电极、16a…第1部件、16b…第2部件、16f…流路、18…静电吸盘、18a…电极、18h…加热器、18t…温度检测器、22…直流电源、26a…配管、26b…配管、28…气体供给线路、30…上部电极、32…绝缘性遮蔽部件、34…顶板、34a…气体排出孔、36…支承体、36a…气体扩散室、36b…气体通流孔、36c…气体导入口、38…气体供给管、40…气源组、42…阀组、44…流量控制器组、46…沉积物屏蔽件、48…排气板、50…排气装置、52…排气管、54…门阀、56…导电性部件、62…第1高频电源、64…第2高频电源、66…匹配器、68…匹配器、70…直流电源部、Cnt…控制部、CU…制冷单元、FL1…第1膜、FL2…第2膜、FR…聚焦环、GS…气体供给机构、HP…加热器电源、IL1…硅氧化物膜、IL2…硅氮化物膜、MSK…掩模、MT…方法、PD…载置台、PS…主面、R1…第1区域、R2…第2区域、R3…第3区域、S…处理空间、SW…开关、TS…温度调节机构、UL…基地层、W…晶片。
具体实施方式
以下，说明各种的例示的实施方式。在一个例示的实施方式中，提供一种被加工物的蚀刻方法。该方法包括：在设置于等离子体处理装置的处理容器内的载置台上载置被加工物，并进行将被加工物的温度维持在预先设定的温度范围内的设定。接着，在该方法中，一边将被加工物的温度维持在温度范围内，一边在处理容器内生成处理气体的等离子体，并使用该等离子体对被加工物进行蚀刻处理。被加工物包含硅氧化物膜和硅氮化物膜。处理气体包含第1气体和第2气体。第1气体是氟碳气体。第2气体是含氢气体。温度范围是-30℃以上30℃以下。第1气体包含p个种类(p为1以上的整数)的第1氟碳气体～第p氟碳气体。第2气体包含q个种类(q为1以上的整数)的第1含氢气体～第q含氢气体。令第1氟碳气体～第p氟碳气体所包含的第i氟碳气体在蚀刻处理的执行过程中的流量为J(i)。令该第i氟碳气体的元素组成所包含的氟原子的个数为M(i)。令该第i氟碳气体的元素组成所包含的碳原子的个数为N(i)。令对于i可取的所有的值(i为1以上p以下的整数)，对所有的J(i)×N(i)/M(i)求和而得的值为Ua。令第1含氢气体～第q含氢气体所包含的第k含氢气体在该蚀刻处理的执行过程中的流量为J(k)。令该第k含氢气体的元素组成所包含的氢原子的个数为H(k)。令对于k可取的所有的值(k为1以上q以下的整数)，对所有的J(k)×H(k)求和而得的值为Ub。Ua/Ub满足0.04＜Ua/Ub＜0.22。
至今为止，研究了对于包含硅氧化物膜和硅氮化物膜这两种膜的被加工物，能够通过两种膜共通的条件一次性进行蚀刻的技术。这样的蚀刻能够通过使被加工物的温度在-30℃以上30℃以下，并且使包含氟碳气体和含氢气体的处理气体的流量和元素组成满足0.04＜Ua/Ub＜0.22来实现。
在一个例示的实施方式中，第1气体是C4F8气体、C3F8气体、C4F6气体中的任一气体，或者由C4F8气体、C3F8气体、C4F6气体中的至少两者构成的混合气体。第2气体是H2气体、CH4气体中的任一气体，或者H2气体和CH4气体的混合气体。
在一个例示的实施方式中，处理气体还包含第3气体，第3气体包含不为氟的卤族元素。第3气体是HBr气体。
在一个例示的实施方式中，被加工物包括第1区域、第2区域和掩模。第1区域和第2区域沿被加工物的主面排列。第1区域和第2区域各自在主面之下延伸。掩模在第1区域和第2区域之上设置于主面，且对该第1区域和该第2区域分别提供开口。第1区域由第1膜构成。第2区域由第2膜构成。第1膜是硅氧化物膜。第2膜具有由硅氧化物膜和硅氮化物膜交替层叠而得的结构。第1区域和第2区域在蚀刻处理中同时被蚀刻。
在一个例示的实施方式中，被加工物还包括第3区域。第3区域在主面之下延伸，与第1区域和第2区域一起沿着该主面排列。掩模在第3区域之上设置于主面，且对该第3区域提供开口。第3区域由第1膜和第2膜构成。在蚀刻处理中，第1区域、第2区域和第3区域同时被蚀刻。
在一个例示的实施方式中，提供一种对被加工物进行蚀刻处理的等离子体处理装置。等离子体处理装置包括：处理容器；和设置在处理容器内，能够在执行蚀刻处理时载置被加工物的载置台。等离子体处理装置还包括在执行蚀刻处理时，调节被载置在载置台上的被加工物的温度的温度调节机构。等离子体处理装置还包括在执行蚀刻处理时，对处理容器内供给处理气体的气体供给机构。等离子体处理装置还包括用于在执行蚀刻处理时，在处理容器内的处理空间中生成处理气体的等离子体的高频电源。等离子体处理装置还包括控制温度调节机构、气体供给机构、高频电源的控制部。控制部控制温度调节机构、气体供给机构、高频电源，使得一边将载置台上所载置的被加工物的温度维持在预先设定的温度范围内，一边在处理容器内生成处理气体的等离子体，并使用该等离子体对被加工物进行蚀刻处理。处理气体包含第1气体和第2气体。第1气体是氟碳气体。第2气体是含氢气体。温度范围是-30℃以上30℃以下。第1气体包含p个种类(p为1以上的整数)的第1氟碳气体～第p氟碳气体。第2气体包含q个种类(q为1以上的整数)的第1含氢气体～第q含氢气体。令第1氟碳气体～第p氟碳气体所包含的第i氟碳气体在蚀刻处理的执行过程中的流量为J(i)。令该第i氟碳气体的元素组成所包含的氟原子的个数为M(i)。令该第i氟碳气体的元素组成所包含的碳原子的个数为N(i)。令对于i可取的所有的值(i为1以上p以下的整数)，对所有的J(i)×N(i)/M(i)求和而得的值为Ua。令第1含氢气体～第q含氢气体所包含的第k含氢气体在该蚀刻处理的执行过程中的流量为J(k)。令该第k含氢气体的元素组成所包含的氢原子的个数为H(k)。令对于k可取的所有的值(k为1以上q以下的整数)，对所有的J(k)×H(k)求和而得的值为Ub。Ua/Ub满足0.04＜Ua/Ub＜0.22。
至今为止，研究了对于包含硅氧化物膜和硅氮化物膜这两种膜的被加工物，能够通过两种膜共通的条件一次性进行蚀刻的技术。这样的蚀刻能够通过使被加工物的温度在-30℃以上30℃以下，并且使包含氟碳气体和含氢气体的处理气体的流量和元素组成满足0.04＜Ua/Ub＜0.22来实现。
以下，参照附图详细说明各种的例示的实施方式。此外，在各附图中对相同或相当的部分标注相同的附图标记。
图1表示蚀刻方法的一个例示的实施方式的方法MT的流程图。方法MT例如能够用于具有三维构造的NAND闪存的制造。方法MT例如使用图2所示的等离子体处理装置10，例如对图3所示的结构的晶片W(被加工物)进行蚀刻的方法。
图2表示等离子体处理装置的一个例示的实施方式的等离子体处理装置10的结构。等离子体处理装置10能够使用等离子体对晶片W进行蚀刻处理(方法MT中包含的处理)。
图2所示的等离子体处理装置10是电容耦合型等离子体蚀刻装置。等离子体处理装置10具有大致圆筒形状的处理容器12。处理容器12的材料例如可为铝。处理容器12的内壁面实施了阳极氧化处理。处理容器12被保持接地。
支承部14设置在处理容器12的底部上。支承部14具有大致圆筒形状。支承部14的材料可为石英或者氧化铝等的绝缘材料。支承部14在处理容器12内从处理容器12的底部沿着铅直方向延伸。
载置台PD设置在处理容器12内，在蚀刻处理(方法MT中包含的处理)执行时载置晶片W。载置台PD设置在处理容器12内。载置台PD由支承部14支承。载置台PD包括下部电极16和静电吸盘18。
下部电极16包括第1部件16a和第2部件16b。第1部件16a和第2部件16b各自的材料均可为铝等的金属。第1部件16a和第2部件16b各自具有大致圆盘形状。第2部件16b设置在第1部件16a上。第2部件16b与第1部件16a电连接。
静电吸盘18设置在下部电极16上。具体来说，静电吸盘18设置在第2部件16b上。静电吸盘18构成为能够保持静电吸盘18的上表面上所载置的晶片W。
具体来说，静电吸盘18具有大致圆盘状的绝缘膜。电极18a包含于静电吸盘18的绝缘膜的内部。直流电源22经开关SW与电极18a连接。
静电吸盘18在电极18a被施加来自直流电源22的直流电压时，产生库伦力等的静电力。静电吸盘18利用产生的静电力吸附并保持晶片W。
聚焦环FR设置在下部电极16的周缘部之上。聚焦环FR具有环状板形状。聚焦环FR以包围晶片W的边缘和静电吸盘18的边缘的方式配置。
聚焦环FR的材料可根据蚀刻对象的膜的材料来适当选择。聚焦环FR的材料例如为硅、碳化硅(SiC)、石英。
等离子体处理装置10包括用于控制静电吸盘18的温度的温度调节机构TS。温度调节机构TS在蚀刻处理(方法MT中包含的处理)执行时调节晶片W的温度。温度调节机构TS包括制冷单元CU、加热器18h、加热器电源HP、温度检测器18t。
温度检测器18t检测载置在载置台PD上的晶片W的温度，将该检测结果发送到控制部Cnt。控制部Cnt基于从温度检测器18t发送来的检测结果，控制制冷单元CU、加热器电源HP。
制冷单元CU设置在处理容器12的外部。制冷单元CU与配管26a和配管26b连接。配管26a和配管26b与流路16f连接。流体用的流路16f形成在下部电极16的内部。
制冷单元CU经配管26a对流路16f供给传热介质。被供给到流路16f的传热介质经配管26b返回制冷单元CU。传热介质在流路16f与制冷单元CU之间循环。
加热器18h设置在静电吸盘18的内部。加热器18h与加热器电源HP连接。加热器18h通过由加热器电源HP供给的电功率而发热。此外，在等离子体处理中，在从等离子体向载置台PD去的热量大的情况下，也可以不用加热器18h和加热器电源HP。
另外，气体供给线路28作为温度调节机构TS的一部分设置在等离子体处理装置10中。气体供给线路28将来自传热气体供给机构的传热气体例如He气体供给到静电吸盘18的上表面与晶片W的背面之间。
此外，温度检测器18t中包含的未图示的温度传感器或者温度检测器能够直接检测晶片W的温度，但是不限于此。例如可以使用载置台PD的温度值或者从制冷单元CU供给到流路16f的传热介质的温度值。在等离子体处理中，晶片W暴露在等离子体中，会因来自等离子体的离子照射或者光而使晶片W的温度上升，从而在晶片W与载置台PD或传热介质之间产生温度差。因此，可以根据晶片W与载置台PD或传热介质之间的构造以及从与工艺条件的关系推测的温度差数据或预先测量的温度差数据，来推测晶片W的温度。
上部电极30设置在载置台PD的上方，与载置台PD相对配置。在上部电极30与载置台PD之间划分用于对晶片W进行等离子体处理的处理空间S。
上部电极30隔着绝缘性遮蔽部件32支承在处理容器12的上部。上部电极30可以包括顶板34和支承体36。
顶板34与处理空间S相对。顶板34形成有多个气体排出孔34a。顶板34的材料可以为焦耳热比较少的低电阻的导电体或半导体。
支承体36可拆卸地支承顶板34。支承体36的材料例如能够为铝等的导电性材料。支承体36可以具有水冷构造。
等离子体处理装置10包括气体供给机构GS。气体供给机构GS在方法MT所包含的蚀刻处理(后述的步骤ST3)执行时对处理容器12内供给处理气体(以下有时称为处理气体G)。
处理气体G包括第1气体、第2气体、第3气体。气源组40包括与第1气体、第2气体、第3气体分别对应的多个气源。
第1气体是氟碳气体。第1气体包含p个种类(p为1以上的整数，以下相同)的第1氟碳气体～第p氟碳气体。第2气体是含氢气体。第2气体包含q个种类(q为1以上的整数，以下相同)的第1含氢气体～第q含氢气体。第3气体包含不为氟的卤族元素。
更具体来说，第1气体作为一例可以为C4F8气体、C3F8气体、C4F6气体中的任一的气体(p＝1的情况)，或者由C4F8气体、C3F8气体、C4F6气体中的至少两者构成的混合气体(p＝2或者3的情况)。第2气体作为一例可以为H2气体(q＝1的情况)，或者H2气体和CH4气体的混合气体(q＝2的情况)。第3气体可以为HBr气体。
气体供给机构GS包括气源组40、阀组42、流量控制器组44。气源组40经阀组42和流量控制器组44与气体供给管38连接。气源组40在蚀刻处理(方法MT中包含的处理)执行时对处理空间S内供给处理气体G。
阀组42具有多个阀。流量控制器组44包括质量流量控制器等的多个流量控制器。气源组40的多个气体源各自经流量控制器组44的对应的流量控制器和阀组42的对应的阀与气体供给管38连接。
气体扩散室36a设置在支承体36的内部。多个气体通流孔36b从气体扩散室36a向下方延伸。气体通流孔36b与气体排出孔34a连通。
气体导入口36c形成于支承体36。气体导入口36c对气体扩散室36a导入处理气体G。气体供给管38与气体导入口36c连接。
接地导体12a具有大致圆筒形状。接地导体12a设置成从处理容器12的侧壁延伸到比上部电极30的高度位置更靠上方。
沉积物屏蔽件46沿着处理容器12的内壁以可拆装的方式设置。沉积物屏蔽件46也设置在支承部14的外周。
沉积物屏蔽件46防止蚀刻副产物附着于处理容器12。沉积物屏蔽件46例如可以在铝材上覆盖Y2O3等的陶瓷而构成。
排气板48设置在支承部14与处理容器12的内壁之间。在排气板48设置有在其厚度方向上贯通的多个贯通孔。排气板48例如可以在铝材上覆盖Y2O3等的陶瓷而构成。
排气口12e在排气板48的下方设置在处理容器12。排气装置50经排气管52与排气口12e连接。
排气装置50包括压力调节阀、涡轮分子泵等的真空泵。排气装置50能够将处理容器12内减压至所希望的真空度。
开口12g设置在处理容器12的侧壁。开口12g设置为用于输送晶片W。开口12g可通过门阀54开闭。
导电性部件56设置在处理容器12的内壁。导电性部件56以在高度方向上位于与晶片W大致相同的高度的方式安装在处理容器12的内壁。导电性部件56与大地DC连接，发挥防异常放电的效果。导电性部件56设置在等离子体生成区域即可，导电性部件56的设置位置不限于图2所示的位置。
第1高频电源62是产生等离子体生成用的第1高频的电源。第1高频电源62在蚀刻处理(方法MT中包含的处理)执行时，在处理容器12内的处理空间S中，通过第1高频来生成处理气体G的等离子体。第1高频可以为27～100[MHz]，在一例中可以为40[MHz]。第1高频电源62经匹配器66与下部电极16连接。
匹配器66具有用于使第1高频电源62的输出阻抗与负载侧(下部电极16侧)的输入阻抗匹配的电路。第1高频电源62可以经匹配器66与上部电极30连接。
第2高频电源64是产生用于向晶片W引入离子的第二高频即高频偏置的电源。第2高频可以为400[kHz]～13.56[MHz]的范围内频率，在一例中为3[MHz]。第2高频电源64经匹配器68与下部电极16连接。匹配器68具有用于使第2高频电源64的输出阻抗与负载侧(下部电极16侧)的输入阻抗匹配的电路。
直流电源部70与上部电极30连接。直流电源部70产生负的直流电压，能够将该直流电压施加到上部电极30。
控制部Cnt是具有处理器、存储部、输入装置、显示装置等的计算机，统一地控制等离子体处理装置10的各部。控制部Cnt尤其是控制温度调节机构TS、气体供给机构GS、第1高频电源62。控制部Cnt的存储部中存储有计算机程序。该计算机程序包括用于使处理器控制等离子体处理装置10所执行的各种处理的控制程序，特别是用于使处理器根据工艺条件而使等离子体处理装置10的各部执行处理的程序(处理方案)。
控制部Cnt按照方法MT的处理方案，在方法MT的各步骤中，控制等离子体处理装置10的各部。更具体来说，控制部Cnt一边将载置在载置台PD的晶片W的温度维持在预先设定的温度范围内，一边在处理容器12的处理空间S内生成处理气体G的等离子体。控制部Cnt控制温度调节机构TS、气体供给机构GS、第1高频电源62，以使得利用生成了的等离子体对晶片W进行蚀刻处理(方法MT中包含的处理)。
图3表示被加工物的一个例示的实施方式的晶片W的结构。晶片W包括基地层UL、第1区域R1、第2区域R2、第3区域R3、掩模MSK。基地层UL例如可以是设置在衬底上的多晶硅层。第1区域R1、第2区域R2、第3区域R3设置在基地层UL上。
第1区域R1、第2区域R2、第3区域R3沿着晶片W的主面PS排列。第1区域R1、第2区域R2、第3区域R3各自在主面PS之下延伸。
第1区域R1由第1膜FL1构成。第2区域R2由第2膜FL2构成。第3区域R3由第1膜FL1和第2膜FL2构成。第1膜FL1是硅氧化物膜IL1。第2膜FL2具有由硅氧化物膜IL1和硅氮化物膜IL2交替层叠的结构。
掩模MSK在第1区域R1、第2区域R2、第3区域R3之上设置在主面PS。掩模MSK在第1区域R1、第2区域R2、第3区域R3分别形成有开口。掩模MSK的材料例如可以为无定形碳。掩模MSK的材料可以为有机聚合物。
说明图1所示的方法MT。方法MT在控制部Cnt的控制之下，可以由等离子体处理装置10执行。方法MT包括步骤ST1～步骤ST4。首先，步骤ST1中，将晶片W载置在载置台PD(步骤ST1)。
接着步骤ST1之后的步骤ST2中，进行将晶片W的温度维持在预先设定的温度范围(以下称为温度范围TE)内的设定(步骤ST2)。接着步骤ST2之后的步骤ST3中，一边将晶片W的温度维持在温度范围TE内，一边在处理容器12的处理空间S内生成处理气体G的等离子体，使用该等离子体在后述的工艺条件PP下对晶片W进行蚀刻处理(步骤ST3)。第1区域R1、第2区域R2和第3区域R3通过步骤ST3的蚀刻处理同时(在相同的时刻)被蚀刻。
接着步骤ST3之后的步骤ST4中，判断是否使方法MT结束(步骤ST4)。更具体来说，步骤ST4中，判断在步骤ST3中蚀刻处理是否到达预先设定的蚀刻深度(与是否使方法MT结束的判断对应)。蚀刻深度可以通过蚀刻率和处理时间求出，也可以为使用EPD(End PointDetector，端点检测器)等所检测的终点检测结果。预先设定的蚀刻深度可以存储在控制部Cnt的存储部。
在步骤ST4中，在判断为不使方法MT结束的情况下(步骤ST4：否)，继续执行步骤ST3。在步骤ST4中，在判断为使方法MT结束的情况下(步骤ST4：是)，方法MT结束。
参照图4说明温度范围TE。图4表示方法MT的蚀刻处理中的晶片W的温度[℃]与第1膜FL1和第2膜FL2的蚀刻率比的相关的一例。图4的横轴表示晶片W的温度[℃]。图4的纵轴表示第1膜FL1的蚀刻率(ER1[nm/min])与第2膜FL2的蚀刻率(ER2[nm/min])之比(ER1/ER2)。ER1/ER2表示ER1的值除以ER2的值而得到的值。
在晶片W的温度为-30[℃]以上30[℃]以下的情况下，ER1/ER2可以为包含1(ER1＝ER2)的0.8～1.2的范围内的值。因此，作为用于实现ER1＝ER2的晶片W的温度范围TE，可采用-30[℃]以上30[℃]以下的范围。
图4以及后述的图5～图7各自所示的结果是基于包含下述条件Pa的工艺条件PP而获得。此外，工艺条件PP可以用于步骤ST3(蚀刻处理)的执行，但是在步骤ST3中使用的情况下的工艺条件PP中，条件Pa的内容不限于下述的内容。
(条件Pa)
·处理容器12内的压力：15～30[mTorr]。
·第1高频电源62的频率、电功率：40[MHz]、2～5[kW]。
·第2高频电源64的频率、电功率：3[MHz]、7～9[kW]。
·直流电源部70的直流电压：0[V]。
图4所示的结果是在除条件Pa之外还包含关于处理气体G的流量的下述条件的工艺条件PP下进行蚀刻处理(步骤ST3)而获得的。第1气体能够使用C4F8气体(p＝1)。第2气体能够使用H2气体(q＝1)。满足处理气体G的后述的不等式IEQ。
·处理气体G的流量：(C4F8气体)50[sccm]、(H2气体)160[sccm]、(HBr气体)20[sccm]。
处理气体G还可以包括O2气体。O2气体的流量可以根据步骤ST3的蚀刻处理中使用的掩模MSK的所希望的形状来确定。
步骤ST3的蚀刻处理中所使用的包含条件Pa的工艺条件PP之中的处理气体G的条件满足0.04＜Ua/Ub＜0.22(以下有时称为不等式IEQ的情况)。Ua/Ub表示Ua的值除以Ub的值得到的值。Ua、Ub各自的值如以下的方式规定。
(Ua的值)
令处理气体G的第1气体的第1氟碳气体～第p氟碳气体所包含的第i氟碳气体(i为1以上p以下的整数)在蚀刻处理的执行过程中的流量为J(i)。令第i氟碳气体的元素组成所包含的氟原子的个数为M(i)，第i氟碳气体的元素组成所包含的碳原子的个数为N(i)。Ua是对于i可取的所有的值，对所有的J(i)×N(i)/M(i)求和而得到的值。
(Ub的值)
令处理气体G的第2气体的第1含氢气体～第q含氢气体所包含的第k含氢气体在蚀刻处理的执行过程中的流量为J(k)(k为1以上q以下的整数)。令第k含氢气体的元素组成所包含的氢原子的个数为H(k)。Ub是对于k可取的所有的值，对所有的J(k)×H(k)求和而得到的值。
不等式IEQ是基于图5所示的结果而采用的。图5表示测定Ua/Ub与ER1/ER2的相关而得的结果。图5的横轴表示Ua/Ub。图5的纵轴表示ER1/ER2。
图5所示的结果是在除条件Pa之外还包含关于处理气体G的流量的下述条件的工艺条件PP下进行蚀刻处理(步骤ST3)而得到的。关于第1气体，在每个蚀刻处理中，三个种类的氟碳气体(C4F8气体、C3F8气体、C4F6气体)被分别使用(p＝1)。第2气体使用H2气体(q＝1)。晶片W的温度为0[℃]程度，满足温度范围TE。
·处理气体G的流量：(第1气体)30～80[sccm]，(H2气体)50～240[sccm]，(HBr气体)20[sccm]。
处理气体G还可以包含O2气体。O2气体的流量可根据蚀刻处理所使用的掩模MSK的所希望的形状来确定。
多个测定结果PL1a在图5中由黑色的三角形表示，是第1气体使用C4F8气体的情况下的测定结果。多个测定结果PL1b在图5中由白色的四边形表示，是第1气体使用C3F8气体的情况下的测定结果。多个测定结果PL1c在图5中由白色的圆形表示，是第1气体使用C4F6气体的情况下的测定结果。
直线LN1是使用图5所示的全部的测定结果PL1a、PL1b、PL1c得到的回归直线。在一个例示的实施方式中，直线LN1是通过由最小平方法计算得到的ER1/ER2＝2.2943×Ua/Ub+0.7066表示的一次函数。
Ua/Ub的范围通过使用直线LN1，以ER1/ER2的值处于包含1(ER1＝ER2)的0.8～1.2程度的范围内的方式来确定。在Ua/Ub满足不等式IEQ的情况下，ER1/ER2的值在包含1(ER1＝ER2)的0.8～1.2程度的范围内。因此，在方法MT的步骤ST3(蚀刻处理)中，在Ua/Ub满足不等式IEQ的情况下，第1膜FL1、第2膜FL2各自的蚀刻率可以相同。
方法MT的步骤ST3中使用的处理气体G所包含的第2气体，作为含氢气体，不仅包含H2气体，还可以包含例如CH4气体。图6中表示了测定Ua/Ub与ER1/ER2的相关而得的结果。图6的横轴表示Ua/Ub。图6的纵轴表示ER1/ER2。
图6所示的结果是在除条件Pa之外还包含关于处理气体G的流量的下述条件的工艺条件PP下进行蚀刻处理(步骤ST3)而得到的。关于第1气体，三个种类的氟碳气体(C4F8气体、C3F8气体、C4F6气体)各自单独地被使用(p＝1)。晶片W的温度为0[℃]程度，满足温度范围TE。满足关于处理气体G的不等式IEQ。
(第2气体使用H2气体的情况)
·处理气体G的流量：(第1气体)30～80[sccm]，(H2气体)50～240[sccm]，(HBr气体)20[sccm]。
(第2气体使用H2气体和CH4气体的混合气体的情况)
·处理气体G的流量：(第1气体)30～80[sccm]，(H2气体)10～30[sccm]，(CH4气体)50～70[sccm]，(HBr气体)10～30[sccm]。
处理气体G还可以包含O2气体。O2气体的流量可以根据蚀刻处理中使用的掩模MSK的所希望的形状来确定。
多个测定结果PL2a在图6中由黑色的圆形表示，是第2气体使用H2气体的情况下的测定结果，并将图5所示的多个测定结果PL1a、PL1b、PL1c全部描绘而成。一个测定结果PL2b在图6中由白色的三角形表示，是第2气体使用H2气体和CH4气体的混合气体的情况下的测定结果。另外，直线LN2是使用图6所示的多个测定结果PL2a得到的回归直线，与图5所示的直线LN1相同。
第2气体使用H2气体和CH4气体的混合气体的情况下的测定结果PL2b，描绘在第2气体使用H2气体的情况下的测定结果PL2a所得到的回归直线即直线LN2的附近。也就是，即使在第2气体使用H2气体和CH4气体的混合气体时，Ua/Ub也满足不等式IEQ的情况下，ER1/ER2的值可以在包含1(ER1＝ER2)的0.8～1.2程度的范围内。因此，在步骤ST3中，即使在第2气体使用H2气体时，或者在第2气体使用H2气体和CH4气体的混合气体时，Ua/Ub也满足不等式IEQ的情况下，第1膜FL1、第2膜FL2各自的蚀刻率可以相同。
图7表示在使用开口面积相互不同的掩模MSK的两种开口对晶片W进行的蚀刻处理(步骤ST3)中，测定蚀刻时间[min]与标准化的蚀刻深度[a.u.]的相关而得的结果。图7的横轴表示蚀刻时间[min]。图7的纵轴表示标准化的蚀刻深度[a.u.]。
图7所示的结果是在除条件Pa之外还包含关于处理气体G的流量的下述条件的工艺条件PP下获得的。第1气体使用C4F8气体(p＝1)。第2气体使用H2气体(q＝1)。晶片W的温度为0[℃]程度，满足温度范围TE。满足关于处理气体G的不等式IEQ。
·处理气体G的流量：(C4F8气体)70[sccm]、(H2气体)140[sccm]、(HBr气体)20[sccm]。处理气体G还包含O2气体。
多个测定结果PL3a在图7中由白色的圆形表示，经由掩模MSK的第1开口面积的开口进行的对第2膜FL2的蚀刻处理的测定结果。一个测定结果PL3b在图7中由黑色的三角形表示，经由掩模MSK的第2开口面积的开口进行的对第2膜FL2的蚀刻处理的测定结果。第1开口面积和第2开口面积彼此不同。此外，在图7中，将多个测定结果PL3a中的蚀刻时间为10[min]的蚀刻深度标准化为1，分别描绘多个测定结果PL3a。
根据图7所示的结果可知，在经由掩模MSK的第1开口面积的开口进行的蚀刻处理和经由掩模MSK的第2开口面积的开口进行的蚀刻处理中，蚀刻时间与蚀刻深度的相关彼此相等。因此，可知根据方法MT的步骤ST3(蚀刻处理)，即使在对第2膜FL2的蚀刻处理经由掩模MSK的各种开口面积的开口进行的情况下，也能够实现大致相等的蚀刻率。另外，根据多个测定结果PL3a可知，伴随蚀刻时间的增加，蚀刻深度直线地增加，因此能够实现不依赖于深宽比的蚀刻。
以上，对各种例示的实施方式进行了说明，但是不限于上述例示的实施方式，可以进行各种的省略、置换和变更。另外，能够将不同的例示的实施方式中的要素组合来形成另外的例示的实施方式。
根据以上的说明，本发明的各种的例示的实施方式，以说明为目的而在本说明书中进行说明，应理解能够在不脱离本发明的范围和主旨情况下进行各种变更。因此，本说明书公开的各种例示的实施方式不是用于限定，本发明的保护范围和主旨由附加的权利要求书的范围表示。

Claims (8)

1.一种被加工物的蚀刻方法，其特征在于：
在设置于等离子体处理装置的处理容器内的载置台上载置被加工物，
进行将所述被加工物的温度维持在预先设定的温度范围内的设定，
一边将所述被加工物的温度维持在所述温度范围内，一边在所述处理容器内生成处理气体的等离子体，并使用该等离子体对所述被加工物进行蚀刻处理，
所述被加工物包含硅氧化物膜和硅氮化物膜，
所述处理气体包含第1气体和第2气体，
所述第1气体是氟碳气体，
所述第2气体是含氢气体，
所述温度范围是-30℃以上30℃以下，
所述第1气体包含p个种类的第1氟碳气体～第p氟碳气体，其中p为1以上的整数，
所述第2气体包含q个种类的第1含氢气体～第q含氢气体，其中q为1以上的整数，
令所述第1氟碳气体～第p氟碳气体所包含的第i氟碳气体在所述蚀刻处理的执行过程中的流量为J(i)，该第i氟碳气体的元素组成所包含的氟原子的个数为M(i)，该第i氟碳气体的元素组成所包含的碳原子的个数为N(i)，对于i可取的所有的值，对所有的J(i)×N(i)/M(i)求和而得的值为Ua，令所述第1含氢气体～第q含氢气体所包含的第k含氢气体在该蚀刻处理的执行过程中的流量为J(k)，该第k含氢气体的元素组成所包含的氢原子的个数为H(k)，对于k可取的所有的值，对所有的J(k)×H(k)求和而得的值为Ub的情况下，Ua/Ub满足0.04＜Ua/Ub＜0.22，其中i为1以上p以下的整数，k为1以上q以下的整数。
2.如权利要求1所述的蚀刻方法，其特征在于：
所述第1气体是C4F8气体、C3F8气体、C4F6气体中的任一气体，或者由C4F8气体、C3F8气体、C4F6气体中的至少两者构成的混合气体。
3.如权利要求1或2所述的蚀刻方法，其特征在于：
所述第2气体是H2气体、CH4气体中的任一气体，或者H2气体和CH4气体的混合气体。
4.如权利要求1～3中任一项所述的蚀刻方法，其特征在于：
所述处理气体还包含第3气体，
所述第3气体包含不为氟的卤族元素。
5.如权利要求4所述的蚀刻方法，其特征在于：
所述第3气体是HBr气体。
6.如权利要求1～5中任一项所述的蚀刻方法，其特征在于：
所述被加工物包括第1区域、第2区域和掩模，
所述第1区域和所述第2区域沿所述被加工物的主面排列，
所述第1区域和所述第2区域各自在所述主面之下延伸，
所述掩模在所述第1区域和所述第2区域之上设置于所述主面，且对该第1区域和该第2区域分别提供开口，
所述第1区域由第1膜构成，
所述第2区域由第2膜构成，
所述第1膜是硅氧化物膜，
所述第2膜具有由硅氧化物膜和硅氮化物膜交替层叠而得的结构，
所述第1区域和所述第2区域在所述蚀刻处理中同时被蚀刻。
7.如权利要求6所述的蚀刻方法，其特征在于：
所述被加工物还包括第3区域，
所述第3区域在所述主面之下延伸，与所述第1区域和所述第2区域一起沿着该主面排列，
所述掩模在所述第3区域之上设置于所述主面，且对该第3区域提供开口，
所述第3区域由所述第1膜和所述第2膜构成，
在所述蚀刻处理中，所述第1区域、所述第2区域和所述第3区域同时被蚀刻。
8.一种对被加工物进行蚀刻处理的等离子体处理装置，其特征在于，包括：
处理容器；
载置台，其设置在所述处理容器内，能够在执行所述蚀刻处理时载置所述被加工物；
温度调节机构，其在执行所述蚀刻处理时，调节被载置在所述载置台上的所述被加工物的温度；
气体供给机构，其在执行所述蚀刻处理时，对所述处理容器内供给处理气体；
高频电源，其用于在执行所述蚀刻处理时，在所述处理容器内的处理空间中生成所述处理气体的等离子体；和
控制所述温度调节机构、所述气体供给机构、所述高频电源的控制部，
所述控制部控制所述温度调节机构、所述气体供给机构、所述高频电源，使得一边将所述载置台上所载置的所述被加工物的温度维持在预先设定的温度范围内，一边在所述处理容器内生成所述处理气体的等离子体，并使用该等离子体对所述被加工物进行蚀刻处理，
所述处理气体包含第1气体和第2气体，
所述第1气体是氟碳气体，
所述第2气体是含氢气体，
所述温度范围是-30℃以上30℃以下，
所述第1气体包含p个种类的第1氟碳气体～第p氟碳气体，其中p为1以上的整数，
所述第2气体包含q个种类的第1含氢气体～第q含氢气体，其中q为1以上的整数，
在令所述第1氟碳气体～第p氟碳气体所包含的第i氟碳气体在所述蚀刻处理的执行过程中的流量为J(i)，该第i氟碳气体的元素组成所包含的氟原子的个数为M(i)，该第i氟碳气体的元素组成所包含的碳原子的个数为N(i)，对于i可取的所有的值，对所有的J(i)×N(i)/M(i)求和而得的值为Ua，令所述第1含氢气体～第q含氢气体所包含的第k含氢气体在该蚀刻处理的执行过程中的流量为J(k)，该第k含氢气体的元素组成所包含的氢原子的个数为H(k)，对于k可取的所有的值，对所有的J(k)×H(k)求和而得的值为Ub的情况下，Ua/Ub满足0.04＜Ua/Ub＜0.22，其中i为1以上p以下的整数，k为1以上q以下的整数。
CN202010221800.1A 2019-04-08 2020-03-26 蚀刻方法和等离子体处理装置 Pending CN111799170A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-073395 2019-04-08
JP2019073395A JP7277225B2 (ja) 2019-04-08 2019-04-08 エッチング方法、及び、プラズマ処理装置

Publications (1)

Publication Number Publication Date
CN111799170A true CN111799170A (zh) 2020-10-20

Family

ID=72663205

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010221800.1A Pending CN111799170A (zh) 2019-04-08 2020-03-26 蚀刻方法和等离子体处理装置

Country Status (4)

Country Link
US (1) US11251049B2 (zh)
JP (1) JP7277225B2 (zh)
KR (1) KR20200118761A (zh)
CN (1) CN111799170A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230411164A1 (en) * 2022-06-15 2023-12-21 Nanya Technology Corporation Method of plasma etching

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6339961B2 (ja) 2015-03-31 2018-06-06 東京エレクトロン株式会社 エッチング方法
JP6339963B2 (ja) * 2015-04-06 2018-06-06 東京エレクトロン株式会社 エッチング方法
JP6498022B2 (ja) 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
JP6504989B2 (ja) * 2015-05-14 2019-04-24 東京エレクトロン株式会社 エッチング方法
JP6541439B2 (ja) 2015-05-29 2019-07-10 東京エレクトロン株式会社 エッチング方法
JP6327295B2 (ja) * 2015-08-12 2018-05-23 セントラル硝子株式会社 ドライエッチング方法
WO2018037799A1 (ja) * 2016-08-25 2018-03-01 日本ゼオン株式会社 プラズマエッチング方法
CN110546743B (zh) * 2017-06-08 2023-03-24 昭和电工株式会社 蚀刻方法

Also Published As

Publication number Publication date
KR20200118761A (ko) 2020-10-16
US20200321219A1 (en) 2020-10-08
JP7277225B2 (ja) 2023-05-18
US11251049B2 (en) 2022-02-15
JP2020174062A (ja) 2020-10-22

Similar Documents

Publication Publication Date Title
US20210134604A1 (en) Etching method
US9859126B2 (en) Method for processing target object
US9337056B2 (en) Semiconductor device manufacturing method
KR20160140467A (ko) 에칭 방법
US9779961B2 (en) Etching method
US9911607B2 (en) Method of processing target object
US9911622B2 (en) Method of processing target object
JP2016051900A (ja) 高アスペクト比構造におけるコンタクト洗浄
CN110544628A (zh) 对膜进行蚀刻的方法和等离子体处理装置
US11462412B2 (en) Etching method
JP2016076621A (ja) 被処理体を処理する方法
US20200111679A1 (en) Etching method
KR20160140469A (ko) 에칭 방법
US9716014B2 (en) Method of processing workpiece
CN111527591A (zh) 等离子体蚀刻方法和等离子体蚀刻装置
KR20190079565A (ko) 에칭 방법
CN111799170A (zh) 蚀刻方法和等离子体处理装置
TWI829787B (zh) 被處理體之電漿蝕刻方法及電漿蝕刻裝置
US10672622B2 (en) Etching method and etching apparatus
CN109923648B (zh) 处理被处理体的方法
JP4865951B2 (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination