CN111527591A - 等离子体蚀刻方法和等离子体蚀刻装置 - Google Patents

等离子体蚀刻方法和等离子体蚀刻装置 Download PDF

Info

Publication number
CN111527591A
CN111527591A CN201880078824.7A CN201880078824A CN111527591A CN 111527591 A CN111527591 A CN 111527591A CN 201880078824 A CN201880078824 A CN 201880078824A CN 111527591 A CN111527591 A CN 111527591A
Authority
CN
China
Prior art keywords
film
etched
plasma etching
gas
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880078824.7A
Other languages
English (en)
Other versions
CN111527591B (zh
Inventor
八田浩一
前川薫
佐藤渚
大野久美子
田原慈
雅各·法盖
雷米·杜萨特
托马斯·蒂洛彻
菲利普·勒福舍
盖尔·安托万
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universite dOrleans
Tokyo Electron Ltd
Original Assignee
Universite dOrleans
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universite dOrleans, Tokyo Electron Ltd filed Critical Universite dOrleans
Publication of CN111527591A publication Critical patent/CN111527591A/zh
Application granted granted Critical
Publication of CN111527591B publication Critical patent/CN111527591B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

等离子体蚀刻方法包括如下工序：物理吸附工序，其边将形成有蚀刻对象膜的被处理体进行冷却，边使基于第1处理气体的吸附物物理吸附于蚀刻对象膜；和，蚀刻工序，其使吸附物与蚀刻对象膜通过第2处理气体的等离子体进行反应，从而对蚀刻对象膜进行蚀刻。

Description

等离子体蚀刻方法和等离子体蚀刻装置
技术领域
本发明的各种侧面和实施方式涉及等离子体蚀刻方法和等离子体蚀刻装置。
背景技术
作为对蚀刻对象膜进行蚀刻的一种方法，已知有：对蚀刻对象膜以原子层为单位进行蚀刻的原子层蚀刻(ALE：Atomic LayerEtching)法。
作为ALE法，提出了被称为Real-ALE法的方法和被称为Quasi-ALE法的方法。Real-ALE法中，通过使基于处理气体的活性物质化学吸附于蚀刻对象膜，使活性物质与蚀刻对象膜通过稀有气体的等离子体进行反应，从而对蚀刻对象膜进行蚀刻。另外，Quasi-ALE法中，通过使基于处理气体的聚合物层沉积于蚀刻对象膜，使聚合物层与蚀刻对象膜通过稀有气体的等离子体进行反应，从而对蚀刻对象膜进行蚀刻。
现有技术文献
专利文献
专利文献1：日本特开平3-263827号公报
专利文献2：日本特开2015-173240号公报
发明内容
发明要解决的问题
然而，Real-ALE法中，为了使基于处理气体的活性物质化学吸附于蚀刻对象膜，要提高基板温度以使可选择的蚀刻对象膜对处理气体具有化学反应性，或要使用等离子体以提高反应性，因此，可使用的处理气体或对应该处理气体的蚀刻腔室内零件的材料受到限制。另外，在使用等离子体的情况下，有可能与蚀刻腔室内零件反应而蚀刻工艺性能发生变化。
另外，Quasi-ALE法中，难以以原子层为单位控制沉积于蚀刻对象膜的聚合物层的厚度，因此，难以以原子层为单位控制蚀刻对象膜的蚀刻量。作为结果，Quasi-ALE法中，存在无法实现自限性蚀刻(self-limitingetching)的问题。另外，要沉积的聚合物层通常使用等离子体使碳氟化合物气体解离而沉积于蚀刻对象膜上，但有可能也沉积于蚀刻腔室内零件上而蚀刻工艺性能发生变化。
用于解决问题的方案
一个实施方式中，公开的等离子体蚀刻方法包括如下工序：物理吸附工序，边将形成有蚀刻对象膜的被处理体进行冷却，边使基于第1处理气体的吸附物物理吸附于前述蚀刻对象膜；和，蚀刻工序，使前述吸附物与前述蚀刻对象膜通过第2处理气体的等离子体进行反应，从而对前述蚀刻对象膜进行蚀刻。
发明的效果
根据公开的等离子体蚀刻方法的一个方式，发挥可供选择的蚀刻对象膜不受限制、且可以实现自限性蚀刻。
附图说明
图1为示意性示出一实施方式的等离子体蚀刻装置的截面的一例的图。
图2为示出晶圆的结构的一例的图。
图3为示出一实施方式的等离子体蚀刻方法的处理流程的一例的流程图。
图4为示出执行图3所示的各工序后的晶圆的截面的一例的图。
图5为示出一实施方式的等离子体蚀刻方法中的各条件的时间图的图。
图6A为示出在将晶圆冷却至-50℃的状态下依次重复执行4个循环的物理吸附工序、调整工序和蚀刻工序时的氧化硅膜的蚀刻量的测定结果的图。
图6B为示出在将晶圆冷却至-110℃的状态下依次重复执行4个循环的物理吸附工序、调整工序和蚀刻工序时的氧化硅膜的蚀刻量的测定结果的图。
图6C为示出在将晶圆冷却至-120℃的状态下依次重复执行4个循环的物理吸附工序、调整工序和蚀刻工序时的氧化硅膜的蚀刻量的测定结果的图。
图7为示出一实施方式的等离子体蚀刻方法的处理流程的另一例的流程图。
图8为示出执行图7所示的各工序后的晶圆的截面的一例的图。
图9为示出物理吸附工序中冷却后的晶圆W的温度、与硅膜、氧化硅膜和氮化硅膜的各蚀刻量的关系的一例的图。
图10为示出在将晶圆冷却至-120℃的状态下依次重复执行多个循环的物理吸附工序、调整工序和蚀刻工序时的氧化硅膜的蚀刻量的变化的测定结果的图。
具体实施方式
以下，参照附图，对于各种实施方式详细地进行说明。需要说明的是，各附图中对相同或相当的部分标注相同的符号。
[等离子体蚀刻装置的构成]
首先，对于一实施方式的等离子体蚀刻装置，基于图1进行说明。图1为示意性示出一实施方式的等离子体蚀刻装置10的截面的一例的图。图1所示的等离子体蚀刻装置10为电容耦合型等离子体蚀刻装置。
等离子体蚀刻装置10具备腔室主体12。腔室主体12具有大致圆筒形状。腔室主体12以腔室12c提供其内部空间。在腔室主体12的内壁面形成有具有耐等离子体性的覆膜。该覆膜可以为氧化铝膜或由氧化钇形成的膜。腔室主体12被接地。在腔室主体12的侧壁形成有开口12g。将晶圆W从腔室主体12的外部向腔室12c搬入时、和将晶圆W从腔室12c向腔室主体12的外部搬出时，晶圆W通过开口12g。在腔室主体12的侧壁安装有闸阀14用于开口12g的开闭。
在腔室主体12的底部上设有支撑部15。支撑部15具有大致圆筒形状。支撑部15例如由绝缘材料构成。支撑部15在腔室12c内、从腔室主体12的底部向上方延伸存在。在腔室12c内设有台16。台16由支撑部15所支撑。
台16以保持载置于其上的晶圆W的方式构成。台16具有下部电极18和静电卡盘20。下部电极18包含第1板18a和第2板18b。第1板18a和第2板18b例如由铝之类的金属构成，具有大致圆盘形状。第2板18b设置于第1板18a上，与第1板18a电连接。
静电卡盘20设置于第2板18b上。静电卡盘20具有绝缘层、和设置于该绝缘层内的膜状的电极。在静电卡盘20的电极上，借助开关23电连接有直流电源22。在静电卡盘20的电极上，从直流电源22施加直流电压。对静电卡盘20的电极施加直流电压时，静电卡盘20产生静电引力，使晶圆W吸引至该静电卡盘20，保持该晶圆W。需要说明的是，在静电卡盘20内可以内置有加热器，可以在该加热器上连接有设置于腔室主体12的外部的加热器电源。
在第2板18b的周缘部上设有聚焦环24。聚焦环24为大致环状的板。聚焦环24以包围晶圆W的边缘和静电卡盘20的方式配置。聚焦环24是为了改善蚀刻的均匀性而设置的。聚焦环24例如可以由硅、石英之类的材料形成。
在第2板18b的内部设有流路18f。在流路18f中，从设置于腔室主体12的外部的冷却器单元，借助配管26a供给制冷剂。供给至流路18f的制冷剂借助配管26b返回至冷却器单元。即，制冷剂在流路18f与冷却器单元之间循环。通过控制该制冷剂的温度，从而调整台16(或静电卡盘20)的温度和晶圆W的温度。需要说明的是，作为制冷剂，例如可以示例Galden(注册商标)。
在等离子体蚀刻装置10中设有气体供给管线28。气体供给管线28将来自传热气体供给机构的传热气体、例如He气体供给至静电卡盘20的上表面与晶圆W的背面之间。
等离子体蚀刻装置10还具备上部电极30。上部电极30设置于台16的上方。上部电极30借助构件32被腔室主体12的上部所支撑。上部电极30可以包含电极板34和支撑体36。电极板34的下表面面对腔室12c。在电极板34上设有多个气体排出孔34a。该电极板34可以由硅或氧化硅之类的材料形成。
支撑体36可拆卸地支撑电极板34，由铝之类的导电性材料形成。在支撑体36的内部设有气体扩散室36a。从气体扩散室36a，与气体排出孔34a连通的多个气体流通孔36b向下方延伸。在支撑体36上，形成有向气体扩散室36a导入气体的气体导入口36c。气体供给管38与气体导入口36c连接。
在气体供给管38上，借助阀组42和流量控制器组44连接有气体源组40。气体源组40包含多个气体源。多个气体源至少包含第1处理气体的气体源和第2处理气体的气体源。第1处理气体为物理吸附于晶圆W的蚀刻对象膜的气体。第2处理气体为蚀刻对象膜的蚀刻中使用的气体。需要说明的是，多个气体源可以包含除第1处理气体和第2处理气体以外的气体源。
阀组42包含多个阀，流量控制器组44包含质量流量控制器或压力控制式的流量控制器之类的多个流量控制器。气体源组40的多个气体源分别借助阀组42的对应的阀和流量控制器组44的对应的流量控制器与气体供给管38连接。
在支撑部15与腔室主体12的侧壁之间设有挡板构件48。挡板构件48例如为板状的构件，通过在铝制的母材的表面覆盖Y2O3等陶瓷，从而可以形成。在挡板构件48上，形成有贯通该挡板构件48的多个孔。在挡板构件48的下方，在腔室主体12的底部，借助排气管52，连接有排气装置50。排气装置50具有压力调整阀之类的压力控制器、和涡轮分子泵之类的真空泵，可以将腔室12c减压至期望的压力。
等离子体蚀刻装置10还具备第1高频电源62和第2高频电源64。第1高频电源62为产生等离子体生成用的第1高频电力(高频电能)的电源。第1高频电力例如具有27～100MHz的范围内的频率。第1高频电源62借助整合器63连接于上部电极30。整合器63具有用于整合第1高频电源62的输出阻抗与负荷侧(上部电极30侧)的阻抗的电路。需要说明的是，第1高频电源62可以借助整合器63连接于下部电极18。
第2高频电源64为产生用于向晶圆W引入离子的第2高频电力(高频电能)的电源。第2高频电力例如具有400kHz～13.56MHz的范围内的频率。第2高频电源64借助整合器65连接于下部电极18。整合器65具有用于整合第2高频电源64的输出阻抗与负荷侧(下部电极18侧)的阻抗的电路。
等离子体蚀刻装置10通过控制部70统一控制其动作。该控制部70中设有：具备CPU、且控制等离子体蚀刻装置的各部的工艺控制器71；用户界面72；和，存储部73。
用户界面72由为了工序管理者管理等离子体蚀刻装置而进行命令的输入操作的键盘、使等离子体蚀刻装置的运转情况可视化而表示的显示器等构成。
存储部73中，存入有存储了用于以工艺控制器71的控制实现等离子体蚀刻装置中执行的各种处理的控制程序(软件)、处理条件数据等的制程程序。然后，根据需要，在来自用户界面72的指示等下，从存储部73读出任意的制程程序，使工艺控制器71执行，从而在工艺控制器71的控制下，进行等离子体蚀刻装置中的期望的处理。另外，控制程序、处理条件数据等制程程序利用能以计算机读取的计算机记录介质(例如硬盘、CD、软盘、半导体存储器等)等中存储的状态者，或者也可以从其他装置借助例如专用电信电路随时传输并在线利用。
例如，控制部70控制等离子体蚀刻装置10的各部使其执行后述的等离子体蚀刻方法。如果列举详细的一例，则控制部70执行如下物理吸附工序：边将形成有蚀刻对象膜的被处理体进行冷却，边使基于第1处理气体的吸附物物理吸附于蚀刻对象膜。并且，控制部70执行如下蚀刻工序：使吸附物与蚀刻对象膜通过第2处理气体的等离子体进行反应，从而对蚀刻对象膜进行蚀刻。此处，被处理体例如为晶圆W。另外，物理吸附工序和蚀刻工序可以交替重复多次。
[晶圆W的构成]
图2为示出晶圆W的结构的一例的图。晶圆W例如如图2所示那样，在基板201上具有硅膜202、氧化硅膜203和氮化硅膜204。硅膜202、氧化硅膜203和氮化硅膜204彼此相邻地配置。其中，硅膜202或氧化硅膜203为蚀刻对象膜的一例。
[等离子体蚀刻方法]
接着，对利用等离子体蚀刻装置10的等离子体蚀刻方法的处理流程的一例进行说明。图3为示出一实施方式的等离子体蚀刻方法的处理流程的一例的流程图。图4为示出执行图3所示的各工序后的晶圆W的截面的一例的图。以下的说明中，等离子体蚀刻装置10对图2所示的晶圆W执行一系列的处理。
本实施方式的等离子体蚀刻方法中，首先，将成为被处理体的晶圆W搬入至腔室12c内，载置于台16上。在该阶段，晶圆W的截面例如为图4的(a)所示的状态。
接着，等离子体蚀刻装置10中，对用于计数工序的重复次数的变量m、和表示工序的重复次数的上限值的变量m0，设定设定值。等离子体蚀刻装置10中，例如，变量m中设定“1”、变量m0中设定例如“10”(步骤S101)。需要说明的是，设定为变量m0的设定值为任意值。设定为变量m0的设定值例如为“1”的情况下，进行各1次物理吸附工序和蚀刻工序，不进行工序的重复。
接着，等离子体蚀刻装置10中，执行如下物理吸附工序：边将晶圆W冷却至第1处理气体的露点以下的温度，边使基于第1处理气体的吸附物物理吸附于蚀刻对象膜(步骤S102)。蚀刻对象膜例如为晶圆W中的氧化硅膜203。第1处理气体例如包含CF系气体。CF系气体例如为C4F8或C5F8。认为，基于第1处理气体的吸附物与蚀刻对象膜例如通过范德华力彼此被物理吸附。范德华力为作用于分子间或原子间的引力，分子或原子的温度越变低，影响力越增大。因此，蚀刻对象膜即使对第1处理气体不具有化学反应性的情况下，晶圆W冷却至第1处理气体的露点以下的温度时，第1处理气体也通过范德华力物理吸附于蚀刻对象膜。
列举更详细的一例进行说明。等离子体蚀刻装置10的控制部70用于控制在台16的流路18f内循环的制冷剂的温度，将晶圆W冷却至作为第1处理气体的C4F8的露点以下的温度(以下适宜称为“极低温(Cryogenic temperature)”)。并且，控制部70在将晶圆W维持为极低温的状态下，从气体源组40向腔室12c内供给作为第1处理气体的C4F8。其结果，基于C4F8的吸附物通过范德华力以原子层为单位、物理吸附于蚀刻对象膜。
执行步骤S102所示的物理吸附工序后的晶圆W的截面例如成为图4的(b)所示的状态。即，在将晶圆W冷却至极低温的状态下，将C4F8供给至腔室12c内，从而基于C4F8的吸附物205物理吸附于作为蚀刻对象膜的氧化硅膜203上。需要说明的是，晶圆W整体被冷却至极低温，因此，基于C4F8的吸附物205不仅物理吸附于氧化硅膜203上还物理吸附于硅膜202和氮化硅膜204上。
接着，等离子体蚀刻装置10执行如下蚀刻工序：使吸附物与蚀刻对象膜通过第2处理气体的等离子体进行反应，从而对蚀刻对象膜进行蚀刻(步骤S103)。第2处理气体例如包含稀有气体。稀有气体例如为Ar。
列举更详细的一例进行说明。等离子体蚀刻装置10的控制部70中，在将晶圆W冷却至极低温的状态下，从气体源组40向腔室12c内供给作为第2处理气体的Ar，将C4F8置换为Ar，从第1高频电源62施加等离子体生成用的第1高频电力，生成Ar的等离子体。此时，控制部70中，可以从第2高频电源64施加离子引入用的第2高频电力。通过生成Ar的等离子体，从而离子(亦即，Ar离子)对蚀刻对象膜上的吸附物的碰撞得到促进，引起吸附物与蚀刻对象膜的反应。其结果，根据吸附物的厚度，以原子层为单位对蚀刻对象膜进行蚀刻。
执行步骤S103所示的蚀刻工序后的晶圆W的截面例如成为图4的(c)所示的状态。即，引起作为蚀刻对象膜的氧化硅膜203上的吸附物205与氧化硅膜203的反应，从而仅以符合吸附物205的厚度的厚度，对氧化硅膜203选择性地进行蚀刻。另一方面，也引起不是蚀刻对象的硅膜202和氮化硅膜204与吸附物205的反应。然而，源自基于C4F8的吸附物205的含碳物206、207分别形成于硅膜202和氮化硅膜204上，因此，硅膜202和氮化硅膜204的蚀刻被抑制。
即，步骤S103所示的蚀刻工序中，引起以下的反应。
SiO2+CxFy→SiF4(Gas)+COorCO2(Gas)
Si3N4+CxFy→SiF4(Gas)+NF3(Gas)+CorCN(Solid)
Si+CxFy→SiF4(Gas)+2C(Solid)
接着，等离子体蚀刻装置10中，判定是否仅重复预先设定了物理吸附工序和蚀刻工序的次数，亦即，变量m是否为变量m0以上(步骤S104)。等离子体蚀刻装置10中，变量m低于变量m0的情况下(步骤S104No)，使变量m增加1(步骤S105)，将处理返回至步骤S102，重复物理吸附工序和蚀刻工序。另一方面，等离子体蚀刻装置10中，变量m为变量m0以上的情况下(步骤S104Yes)，结束处理。
需要说明的是，图3所示的处理步骤不限定于上述的处理步骤，在不使处理内容矛盾的范围内可以适宜变更。例如，控制部70中，在物理吸附工序与蚀刻工序之间，可以执行如下调整工序：使物理吸附于蚀刻对象膜的吸附物的一部分进行蒸发或升华，从而调整吸附物的厚度。
接着，对一实施方式的等离子体蚀刻方法，进一步详细地进行说明。图5为示出一实施方式的等离子体蚀刻方法中的各条件的时间图的图。此处，等离子体蚀刻装置10的控制部70中，以对图2所示的晶圆W，依次重复执行物理吸附工序、调整工序和蚀刻工序的情况为例进行说明。控制部70中，依次执行物理吸附工序、调整工序和蚀刻工序时，依据图5的时间图，控制C4F8的供给、Ar的供给、第1高频电力的供给和第2高频电力的供给的各时刻。
控制部70中，首先，执行如下物理吸附工序：边将晶圆W冷却至C4F8的露点以下的温度(亦即，“极低温”)，边使基于C4F8的吸附物205物理吸附于氧化硅膜203。具体而言，控制部70中，在将晶圆W维持为极低温的状态下，如图5所示那样，在时刻“t0”～时刻“t1”的期间，供给C4F8。由此，基于C4F8的吸附物205被物理吸附于氧化硅膜203上。时刻“t0”～时刻“t1”的期间例如可以设为2秒左右。
接着，控制部70中，执行如下调整工序：使作为吸附物物理吸附于氧化硅膜203的吸附物205的一部分进行蒸发或者升华，从而调整吸附物205的厚度。具体而言，控制部70如图5所示那样，在时刻“t1”，停止C4F8的供给，且开始Ar的供给。由此，在时刻“t1”～时刻“t2”的期间，C4F8由Ar置换，C4F8的分压减少。C4F8的分压如果减少，则物理吸附于氧化硅膜203的、基于C4F8的吸附物205的一部分气化。作为结果，基于C4F8的吸附物205的厚度被调整为规定的厚度(例如对应于1原子层的厚度)。时刻“t1”～时刻“t2”的期间例如可以设为10sec秒左右。
接着，控制部70中，执行如下蚀刻工序：使作为吸附物物理吸附的吸附物205与氧化硅膜203通过Ar的等离子体进行反应，从而对氧化硅膜203进行蚀刻。具体而言，控制部70如图5所示那样，持续晶圆W的冷却和Ar的供给不变地，在时刻“t2”～时刻“t4”的期间，施加第1高频电力，生成Ar的等离子体。进一步，控制部70中，在时刻“t3”～时刻“t4”的期间，施加第2高频电力，对晶圆W引入等离子体中的离子。通过生成Ar的等离子体，从而离子(亦即，Ar离子)对氧化硅膜203上的吸附物205的碰撞得到促进，引起基于C4F8的吸附物205与氧化硅膜203的反应。其结果，根据基于C4F8的吸附物205的厚度，以原子层为单位对蚀刻对象膜进行蚀刻。时刻“t2”～时刻“t4”的期间例如可以设为25秒左右，时刻“t3”～时刻“t4”的期间例如可以设为20秒左右。
之后，控制部70依次重复执行多次物理吸附工序、调整工序和蚀刻工序。
此处，关于晶圆W的温度与氧化硅膜203的蚀刻量的关系，边参照图6A～图6C边进行说明。图6A为示出在将晶圆W冷却至-50℃的状态下依次重复执行4个循环的物理吸附工序、调整工序和蚀刻工序时的氧化硅膜203的蚀刻量的测定结果的图。图6B为示出在将晶圆W冷却至-110℃的状态下依次重复执行4个循环的物理吸附工序、调整工序和蚀刻工序时的氧化硅膜203的蚀刻量的测定结果的图。图6C为示出在将晶圆W冷却至-120℃的状态下依次重复执行4个循环的物理吸附工序、调整工序和蚀刻工序时的氧化硅膜203的蚀刻量的测定结果的图。需要说明的是，图6A～图6C中，“对照”表示氧化硅膜203的厚度的初始值，“ALE4cycles”表示依次重复执行4个循环的各工序时的氧化硅膜203的厚度。
如图6A所示那样，晶圆W的温度为高于C4F8的露点的-50℃的情况下，氧化硅膜203的蚀刻量为0.2nm。该蚀刻量不满足预先确定好的允许标准量。
另外，如图6B所示那样，晶圆W的温度为高于C4F8的露点的-110的情况下，氧化硅膜203的蚀刻量为0.1nm。该蚀刻量不满足预先确定好的允许标准量。
与此相对，如图6C所示那样，晶圆W的温度为低于C4F8的露点的-120℃的情况下，氧化硅膜203的蚀刻量为1.5nm。该蚀刻量满足预先确定好的允许标准。
此处，对于在将晶圆W冷却至-120℃的状态下依次重复执行多个循环的物理吸附工序、调整工序和蚀刻工序时的氧化硅膜203的蚀刻量的变化，边参照图10边进行说明。图10为示出在将晶圆W冷却至-120℃的状态下依次重复执行多个循环的物理吸附工序、调整工序和蚀刻工序时的氧化硅膜203的蚀刻量的变化的测定结果的图。图10(A)中示出表示氧化硅膜203的蚀刻量的变化的图。图10(B)中，示出将图10(A)的图中、放大了相当于第4个循环的部分的图。
如图10(A)所示那样，晶圆W的温度为低于C4F8的露点的-120℃的情况下，在各循环中，氧化硅膜203的蚀刻量以恒定的变化幅度增加，达到饱和。即，晶圆W的温度为低于C4F8的露点的-120℃的情况下，确认了可以实现自限性蚀刻。
另外，如图10(B)所示那样，每1个循环的氧化硅膜203的蚀刻量为0.4nm。氧化硅膜203中，Si-O键的原子间距离例如为
Figure BDA0002525907460000111
因此，0.4nm大致相当于2个原子层。即，晶圆W的温度为低于C4F8的露点的-120℃的情况下，确认了可以对氧化硅膜203以原子层为单位进行蚀刻。
接着，对利用等离子体蚀刻装置10的等离子体蚀刻方法的处理流程的另一例进行说明。图7为示出一实施方式的等离子体蚀刻方法的处理流程的另一例的流程图。图8为示出执行图7所示的各工序后的晶圆W的截面的一例的图。以下的说明中，等离子体蚀刻装置10对图2所示的晶圆W执行一系列的处理。
本实施方式的等离子体蚀刻方法中，首先，成为被处理体的晶圆W被搬入至腔室12c内，载置于台16上。在该阶段，晶圆W的截面例如成为图8的(a)所示的状态。
接着，等离子体蚀刻装置10中，对用于计数工序的重复次数的变量m、和表示工序的重复次数的上限值的变量m0，设定设定值。等离子体蚀刻装置10中，例如，变量m中设定为“1”、变量m0中例如设定为“10”(步骤S111)。需要说明的是，设定为变量m0的设定值为任意值。设定为变量m0的设定值例如为“1”的情况下，进行物理吸附工序和蚀刻工序各1次，不进行工序的重复。
接着，等离子体蚀刻装置10中执行如下物理吸附工序：边将晶圆W冷却至第1处理气体的升华点以下的温度，边将基于第1处理气体的钝化膜作为吸附物物理吸附于蚀刻对象膜(步骤S112)。蚀刻对象膜例如为晶圆W中的硅膜202。第1处理气体例如含有包含卤素和氧的气体。包含卤素和氧的气体例如为SiF4/O2或Si2F6/O2。认为，基于第1处理气体的钝化膜与蚀刻对象膜通过例如范德华力彼此被物理吸附。范德华力为作用于分子间或原子间的引力，分子或原子的温度越变低，范德华力越增大。因此，蚀刻对象膜即使对第1处理气体不具有化学反应性的情况下，将晶圆W冷却至第1处理气体的升华点以下的温度时，基于第1处理气体的钝化膜通过范德华力被物理吸附于蚀刻对象膜。
列举更详细的一例进行说明。等离子体蚀刻装置10的控制部70中，控制在台16的流路18f内循环的制冷剂的温度，将晶圆W冷却至作为第1处理气体的SiF4/O2的升华点以下的温度(以下适宜称为“极低温(Cryogenic temperature)”)。并且，控制部70中，在将晶圆W维持为极低温的状态下，从气体源组40向腔室12c内供给作为第1处理气体的SiF4/O2，从第1高频电源62施加等离子体生成用的第1高频电力，生成SiF4/O2的等离子体。此时，控制部70中，可以从第2高频电源64，施加离子引入用的第2高频电力。其结果，作为基于SiF4/O2的钝化膜的氧化覆膜通过范德华力以原子层为单位被物理吸附于蚀刻对象膜。
执行步骤S112所示的物理吸附工序后的晶圆W的截面例如成为图8的(b)所示的状态。即，在将晶圆W冷却至极低温的状态下，生成SiF4/O2的等离子体，从而作为基于SiF4/O2的钝化膜的氧化覆膜215被物理吸附于作为蚀刻对象膜的硅膜202上。需要说明的是，将晶圆W整体冷却至极低温，因此，基于SiF4/O2的氧化覆膜215不仅被物理吸附于硅膜202上，还被物理吸附于氧化硅膜203和氮化硅膜204上。
接着，等离子体蚀刻装置10中，执行如下蚀刻工序：使吸附物与蚀刻对象膜通过第2处理气体的等离子体进行反应，从而对蚀刻对象膜进行蚀刻(步骤S113)。第2处理气体例如包含稀有气体。稀有气体例如为Ar。
列举更详细的一例进行说明。等离子体蚀刻装置10的控制部70中，从气体源组40向腔室12c内供给作为第2处理气体的Ar，将SiF4/O2置换为Ar，从第1高频电源62施加等离子体生成用的第1高频电力，生成Ar的等离子体。此时，控制部70中，可以从第2高频电源64施加离子引入用的第2高频电力。生成Ar的等离子体，从而离子(亦即，Ar离子)对蚀刻对象膜上的吸附物的碰撞得到促进，引起吸附物与蚀刻对象膜的反应。其结果，根据吸附物的厚度，对蚀刻对象膜以原子层为单位进行蚀刻。
执行步骤S113所示的蚀刻工序后的晶圆W的截面例如成为图8的(c)所示的状态。即，引起作为蚀刻对象膜的硅膜202上的氧化覆膜215与硅膜202的反应，从而仅以符合氧化覆膜215的厚度的厚度，对硅膜202选择性地进行蚀刻。另一方面，不是蚀刻对象的氧化硅膜203和氮化硅膜204与硅膜202相比，键解离能大，因此，氧化硅膜203和氮化硅膜204与氧化覆膜215的反应被抑制。因此，氧化硅膜203和氮化硅膜204的蚀刻被抑制。
接着，等离子体蚀刻装置10中，判定是否仅重复预先设定了物理吸附工序和蚀刻工序的次数，亦即，变量m是否为变量m0以上(步骤S114)。等离子体蚀刻装置10中，变量m低于变量m0的情况下(步骤S114No)，使变量m增加1(步骤S115)，将处理返回至步骤S112，重复物理吸附工序和蚀刻工序。另一方面，等离子体蚀刻装置10中，变量m为变量m0以上的情况下(步骤S114Yes)，结束处理。
需要说明的是，图7所示的处理步骤不限定于上述的处理步骤，以在不使处理内容矛盾的范围内适宜变更。例如，控制部70中，在物理吸附工序与蚀刻工序之间，可以执行如下调整工序：使物理吸附于蚀刻对象膜的吸附物的一部分进行蒸发或升华，从而调整吸附物的厚度。
图9为示出物理吸附工序中冷却后的晶圆W的温度、与硅膜202、氧化硅膜203和氮化硅膜204的各蚀刻量的关系的一例的图。图9中，“Temperature(℃)”表示物理吸附工序中冷却后的晶圆W的温度(℃)。另外，图9中，“a-Si(nm)”表示硅膜202的蚀刻量(nm)，“SiO2(nm)”表示氧化硅膜203的蚀刻量(nm)，“SiN(nm)”表示氮化硅膜204的蚀刻量(nm)。
如图9所示那样，将晶圆W冷却至-50℃的情况下，硅膜202的蚀刻量增加至51.612(nm)。另一方面，氧化硅膜203和氮化硅膜204的蚀刻量小于硅膜202的蚀刻量。认为这是由于，氧化硅膜203和氮化硅膜204与硅膜202相比，键解离能大。
以上，根据本实施方式，边将形成有蚀刻对象膜的被处理体进行冷却，边使基于第1处理气体的吸附物物理吸附于蚀刻对象膜，使吸附物与蚀刻对象膜通过第2处理气体的等离子体进行反应，对蚀刻对象膜进行蚀刻。因此，能选择的蚀刻对象膜不限定于具有对第1处理气体的化学反应性的物质，且可以根据吸附物的厚度，以原子层为单位容易地控制蚀刻对象膜的蚀刻量。其结果，可供选择的蚀刻对象膜不受限制、且可以实现自限性蚀刻。
附图标记说明
10 等离子体蚀刻装置
12 腔室主体
12c 腔室
16 台
18 下部电极
18f 流路
20 静电卡盘
40 气体源组
50 排气装置
62 第1高频电源
64 第2高频电源
70 控制部

Claims (9)

1.一种等离子体蚀刻方法，其特征在于，包括如下工序：
物理吸附工序，其边将形成有蚀刻对象膜的被处理体进行冷却，边使基于第1处理气体的吸附物物理吸附于所述蚀刻对象膜；和，
蚀刻工序，其使所述吸附物与所述蚀刻对象膜通过第2处理气体的等离子体进行反应，从而对所述蚀刻对象膜进行蚀刻。
2.根据权利要求1所述的等离子体蚀刻方法，其特征在于，使所述物理吸附工序与所述蚀刻工序交替地重复多次。
3.根据权利要求1或2所述的等离子体蚀刻方法，其特征在于，所述物理吸附工序如下进行：边将所述被处理体冷却至所述第1处理气体的露点以下的温度，边使所述基于第1处理气体的吸附物物理吸附于所述蚀刻对象膜。
4.根据权利要求3所述的等离子体蚀刻方法，其特征在于，
所述蚀刻对象膜为氧化硅膜，
所述第1处理气体包含CF系气体。
5.根据权利要求1或2所述的等离子体蚀刻方法，其特征在于，所述物理吸附工序如下进行：边将所述被处理体冷却至所述第1处理气体的升华点以下的温度，边使基于所述第1处理气体的钝化膜作为所述吸附物物理吸附于所述蚀刻对象膜。
6.根据权利要求5所述的等离子体蚀刻方法，其特征在于，
所述蚀刻对象膜为硅膜，
所述第1处理气体含有包含卤素和氧的气体。
7.根据权利要求1所述的等离子体蚀刻方法，其特征在于，所述第2处理气体包含稀有气体。
8.根据权利要求1所述的等离子体蚀刻方法，其特征在于，在所述物理吸附工序与所述蚀刻工序之间，还包括如下调整工序：使物理吸附于所述蚀刻对象膜的吸附物的一部分进行蒸发或升华，从而调整所述吸附物的厚度。
9.一种等离子体蚀刻装置，其特征在于，具有：
腔室，其用于对被处理体进行等离子体蚀刻处理；
排气部，其用于使所述腔室内减压；
气体供给部，其用于对所述腔室内供给处理气体；和，
控制部，其用于执行如下工序：物理吸附工序，边将形成有蚀刻对象膜的被处理体进行冷却，边使基于第1处理气体的吸附物物理吸附于所述蚀刻对象膜；和，蚀刻工序，使所述吸附物与所述蚀刻对象膜通过第2处理气体的等离子体进行反应，从而对所述蚀刻对象膜进行蚀刻。
CN201880078824.7A 2017-12-15 2018-12-11 等离子体蚀刻方法和等离子体蚀刻装置 Active CN111527591B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-240333 2017-12-15
JP2017240333 2017-12-15
PCT/JP2018/045461 WO2019117130A1 (ja) 2017-12-15 2018-12-11 プラズマエッチング方法及びプラズマエッチング装置

Publications (2)

Publication Number Publication Date
CN111527591A true CN111527591A (zh) 2020-08-11
CN111527591B CN111527591B (zh) 2024-08-13

Family

ID=66820859

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880078824.7A Active CN111527591B (zh) 2017-12-15 2018-12-11 等离子体蚀刻方法和等离子体蚀刻装置

Country Status (8)

Country Link
US (1) US11120999B2 (zh)
EP (1) EP3726567A4 (zh)
JP (1) JP6976352B2 (zh)
KR (1) KR20200094751A (zh)
CN (1) CN111527591B (zh)
SG (1) SG11202004968SA (zh)
TW (1) TWI809020B (zh)
WO (1) WO2019117130A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7413093B2 (ja) * 2019-07-18 2024-01-15 キオクシア株式会社 エッチング方法、半導体製造装置、および半導体装置の製造方法
JP7437966B2 (ja) * 2020-02-21 2024-02-26 東京エレクトロン株式会社 エッチング方法及びエッチング装置
KR20240047769A (ko) 2022-10-05 2024-04-12 충남대학교산학협력단 가스 펄싱을 이용한 원자층 식각 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03276719A (ja) * 1990-03-27 1991-12-06 Yasuhiro Horiike デジタルエツチング方法
JPH05217949A (ja) * 1992-02-07 1993-08-27 Oki Electric Ind Co Ltd ドライエッチング装置及びその方法
CN104969333A (zh) * 2013-02-01 2015-10-07 中央硝子株式会社 硅的干蚀刻方法
JP2016026401A (ja) * 2015-10-02 2016-02-12 東京エレクトロン株式会社 基板処理システム、フォーカスリングの温度制御方法及び基板のエッチング方法
CN105590826A (zh) * 2014-11-12 2016-05-18 朗姆研究公司 经碰撞谐振能转移到能量吸附气体调整等离子体的vuv发射

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03138369A (ja) * 1989-10-24 1991-06-12 Sony Corp 低温処理装置
JPH03263827A (ja) 1990-03-14 1991-11-25 Yasuhiro Horiike デジタルエツチング装置
JPH07106305A (ja) * 1993-10-06 1995-04-21 Hitachi Ltd 原子層エッチング装置
JP6396699B2 (ja) 2014-02-24 2018-09-26 東京エレクトロン株式会社 エッチング方法
JP6818402B2 (ja) 2015-07-17 2021-01-20 株式会社日立ハイテク プラズマ処理装置
US10566212B2 (en) * 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
US10134600B2 (en) * 2017-02-06 2018-11-20 Lam Research Corporation Dielectric contact etch

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03276719A (ja) * 1990-03-27 1991-12-06 Yasuhiro Horiike デジタルエツチング方法
JPH05217949A (ja) * 1992-02-07 1993-08-27 Oki Electric Ind Co Ltd ドライエッチング装置及びその方法
CN104969333A (zh) * 2013-02-01 2015-10-07 中央硝子株式会社 硅的干蚀刻方法
CN105590826A (zh) * 2014-11-12 2016-05-18 朗姆研究公司 经碰撞谐振能转移到能量吸附气体调整等离子体的vuv发射
JP2016026401A (ja) * 2015-10-02 2016-02-12 東京エレクトロン株式会社 基板処理システム、フォーカスリングの温度制御方法及び基板のエッチング方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HIROYUKI SAKAUE等: "Atomic layer controlled digital etching of silcon" *

Also Published As

Publication number Publication date
EP3726567A4 (en) 2021-08-25
JPWO2019117130A1 (ja) 2021-02-18
JP6976352B2 (ja) 2021-12-08
US11120999B2 (en) 2021-09-14
WO2019117130A1 (ja) 2019-06-20
TW201931465A (zh) 2019-08-01
KR20200094751A (ko) 2020-08-07
SG11202004968SA (en) 2020-07-29
US20200381264A1 (en) 2020-12-03
CN111527591B (zh) 2024-08-13
EP3726567A1 (en) 2020-10-21
TWI809020B (zh) 2023-07-21

Similar Documents

Publication Publication Date Title
US9859126B2 (en) Method for processing target object
EP3007208A1 (en) Method of processing target object
US10665432B2 (en) Temperature control method
EP3051576A1 (en) Method of processing a target object comprising forming a silicon oxide film
CN109219866B (zh) 蚀刻方法
CN111527591B (zh) 等离子体蚀刻方法和等离子体蚀刻装置
US20210025060A1 (en) Apparatus for processing substrate
CN109417029B (zh) 对被处理体进行处理的方法
US8328981B2 (en) Method for heating a focus ring in a plasma apparatus by high frequency power while no plasma being generated
JP6441994B2 (ja) 多孔質膜をエッチングする方法
CN112530799A (zh) 蚀刻氧化硅膜的方法及等离子体处理装置
KR102632154B1 (ko) 피처리체를 처리하는 방법
CN109923648B (zh) 处理被处理体的方法
CN111326395B (zh) 等离子体处理方法和等离子体处理装置
JP6666601B2 (ja) 多孔質膜をエッチングする方法
CN111799170A (zh) 蚀刻方法和等离子体处理装置
JP7160291B2 (ja) エッチング方法、及びエッチング装置
US20220301824A1 (en) Plasma processing method and plasma processing apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant