CN105097497B - 蚀刻方法 - Google Patents

蚀刻方法 Download PDF

Info

Publication number
CN105097497B
CN105097497B CN201510232383.XA CN201510232383A CN105097497B CN 105097497 B CN105097497 B CN 105097497B CN 201510232383 A CN201510232383 A CN 201510232383A CN 105097497 B CN105097497 B CN 105097497B
Authority
CN
China
Prior art keywords
gas
oxide regions
plasma
affected zone
fluorocarbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510232383.XA
Other languages
English (en)
Other versions
CN105097497A (zh
Inventor
渡边光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN105097497A publication Critical patent/CN105097497A/zh
Application granted granted Critical
Publication of CN105097497B publication Critical patent/CN105097497B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明不降低生产量地有选择地蚀刻由氧化硅构成的区域。本发明提供一种在等离子体处理装置的处理容器内从具有由氧化硅构成的氧化区域的被处理体有选择地蚀刻该氧化区域的方法。该方法包括：(a)在处理容器内，生成含有氢、氮和氟的气体的等离子体，使上述氧化区域变质而形成变质区域的步骤；和(b)在形成变质区域的步骤之后，通过在处理容器内对被处理体照射二次电子而除去变质区域的步骤，在该步骤中，通过在处理容器内生成具有阳离子的等离子体且对等离子体处理装置的上部电极施加负的直流电压，由此使阳离子与该上部电极碰撞，使得从该上部电极放出二次电子。

Description

蚀刻方法
技术领域
本发明的实施方式涉及蚀刻方法。
背景技术
在半导体器件的制造中，有时进行将被处理体的一部分区域有选择地除去的处理。例如作为从被处理体有选择地除去氧化硅膜的方法，已知有下述的专利文献1中所记载的方法。
在专利文献1中所记载的方法中，通过在化学处理腔室内使HF和NH3与氧化硅反应，生成(NH4)2SiF6。即，通过该反应，氧化硅膜的表面变质。接着，将被处理体搬送至与化学处理腔室不同的热处理腔室，在该热处理腔室内对被处理体进行加热，由此，使变质的区域的(NH4)2SiF6热分解。在专利文献1中记载的处理中，通过这样的变质和热分解有选择地除去氧化硅膜。另外，在专利文献2中，记载有：通过含有NH3和NF3的气体的等离子体，使含碳膜变质，通过热分解将变质的区域除去的处理。
现有技术文献
专利文献
专利文献1：日本特表2007-515074号公报
专利文献2：日本特表2013-503482号公报
发明内容
发明想要解决的技术问题
在上述专利文献1中所记载的方法中，为了通过热处理除去变质的区域，在化学处理腔室内使氧化硅膜的表面变质之后，有时需要将该被处理体从化学处理腔室搬送至热处理腔室。因此，在专利文献1中所记载的方法中，被处理体的处理生产量降低搬送被处理体的量，其结果，生产率降低。
因此，该技术领域中要求能够不降低生产量地有选择地蚀刻由氧化硅构成的区域的蚀刻方法。
用于解决技术问题的技术方案
在一个方面中，提供一种在等离子体处理装置的处理容器内从具有由氧化硅构成的氧化区域的被处理体有选择地蚀刻该氧化区域的方法。该方法包括：(a)在处理容器内，生成含有氢、氮和氟的气体的等离子体，使上述氧化区域变质而形成变质区域的步骤(以下，称为“步骤(a)”)，和(b)在形成变质区域的步骤之后，通过在处理容器内对被处理体照射二次电子而除去变质区域的步骤，在该步骤中，通过在处理容器内生成具有阳离子的等离子体且对等离子体处理装置的上部电极施加负的直流电压，由此使阳离子与该上部电极碰撞，使得从该上部电极放出二次电子的步骤(以下，称为“步骤(b)”)。在一个方式的步骤(a)中，可以生成含有H2、N2和NF3的气体或者含有NH3和NF3的气体的等离子体。在一个方式的步骤(b)中，可以在处理容器内生成不活泼气体的等离子体。另外，在一个方式中，步骤(a)和步骤(b)可以反复多次。
在上述方法中，在步骤(a)中，通过含有氢、氮和氟的气体的等离子体，在上述氧化区域形成变质区域。接着，在步骤(b)中，对被处理体照射二次电子。在步骤(b)中，利用该二次电子的运动能，使被处理体的变质区域升华，该变质区域被有选择地除去。在该方法中，能够将步骤(a)和步骤(b)在同一处理容器内实施，因此，不需要将被处理体搬送至与热处理腔室不同的处理容器。因此，该方法能够不降低生产量地堆由氧化硅构成的区域进行有选择地蚀刻。另外，由于二次电子具有高的直线行进性，对被处理体照射，因此，与以往通过热处理除去变质区域的方法相比，能够从被处理体具有高的各向异性地除去上述氧化区域。
在一个方式中，被处理体还具有由氮化硅构成的氮化区域，在步骤(b)之后，还包括：(c)在氮化区域上，形成比形成于氧化区域上的保护膜厚的保护膜的步骤，在该步骤中，将被处理体暴露于碳氟化合物气体的等离子体中(以下，称为“步骤(c)”)；和(d)蚀刻氧化区域的步骤，在该步骤中，将被处理体暴露于碳氟化合物气体的等离子体中(以下，称为“步骤(d)”)，在步骤(c)中对载置被处理体的载置台供给的高频偏置电力，小于在步骤(d)中对载置台供给的高频偏置电力，在步骤(c)中，被处理体的温度可以设定为60℃以上250℃以下的温度。在一个方式中，在步骤(c)中，可以不对载置台供给高频偏置电力。
在60℃以上250℃以下的温度环境下，形成于上述氮化区域上的碳氟化合物类的保护膜的厚度大于形成于上述氧化区域上的该保护膜的厚度。另外，在被供给了比较低的偏置电力的状态下，上述氮化区域的蚀刻速率降低。因此，根据上述方法，在步骤(c)中能够在上述氮化区域上形成厚的保护膜，在步骤(d)中能够抑制有选择地蚀刻上述氧化区域时上述氮化区域的削少。
在一个方式中，上述氮化区域被埋入上述氧化区域内，步骤(c)和步骤(d)可以在通过步骤(a)和步骤(b)而使上述氮化区域露出之后进行。在该方式中，通过在实施步骤(a)和步骤(b)之后实施步骤(c)和步骤(d)，在使上述氮化区域露出之后，也能够抑制该氮化区域的损伤，并且能够蚀刻上述氧化区域。
在一个方式中，咋步骤(c)中，作为碳氟化合物气体能够使用含有C4F6、C4F8和C6F6中的至少一种的气体。另外，在一个方式中，步骤(c)和步骤(d)可以交替反复进行。
在一个方式中，在步骤(b)之后，还包括：(e)将被处理体暴露于含有碳氟化合物气体的处理气体的等离子体中的步骤，在该步骤中，蚀刻上述氧化区域且在该氧化区域上形成含有碳氟化合物的堆积物(以下，称为“步骤(e)”)；和(f)利用堆积物中所含有的碳氟化合物的自由基蚀刻上述氧化区域的步骤(以下，称为“步骤(f)”)，该方法中，步骤(e)和步骤(f)可以交替反复进行。
该方式中，利用步骤(e)中生成的碳氟化合物气体的等离子体蚀刻上述氧化区域，在该区域上形成堆积物。接着，在步骤(f)中，使用堆积物中所含有的碳氟化合物的自由基进一步蚀刻上述氧化区域。另外，该步骤(f)中，堆积物的量减少，因此，通过进一步进行步骤(e)，上述氧化区域的蚀刻进一步进行。通过交替反复这样的步骤(e)和步骤(f)，能够防止上述氧化区域、即硅氧化膜的蚀刻的停止。其结果，能够持续进行硅氧化膜的蚀刻。
在一个方式中，利用碳氟化合物的自由基蚀刻上述氧化区域的步骤中，可以将被处理体暴露在稀有气体的等离子体中。该方式中，通过稀有气体原子的离子与堆积物碰撞，该堆积物中的碳氟化合物自由基对上述氧化区域进行蚀刻。此外，一个方式的步骤(f)中，可以实质上不供给碳氟化合物气体。
在一个方式中，被处理体还具有由氮化硅构成的氮化区域，该氮化区域被埋入上述氧化区域内，步骤(e)和步骤(f)可以在通过步骤(a)和步骤(b)而使上述氮化区域露出之后进行。在这样的方式中，通过在实施步骤(a)和步骤(b)之后实施步骤(e)和步骤(f)，在使上述氮化区域露出之后，也能够抑制该氮化区域的损伤，并且能够对上述氧化区域进行蚀刻。
发明的效果
根据本发明的一个方面和实施方式，能够不降低生产量地对由氧化硅构成的区域进行有选择地蚀刻。
附图说明
图1是第一实施方式的蚀刻方法的流程图。
图2是表示被处理体的一例的剖面图。
图3是表示第一实施方式的蚀刻方法的实施中能够利用的等离子体处理装置的图。
图4是表示第一实施方式的蚀刻方法的各步骤的实施后的状态的被处理体的剖面图。
图5是表示第一实施方式的蚀刻方法的各步骤的实施后的状态的被处理体的剖面图。
图6是表示第一实施方式的蚀刻方法的各步骤的实施后的状态的被处理体的剖面图。
图7是表示第一实施方式的蚀刻方法的各步骤的实施后的状态的被处理体的剖面图。
图8是表示第二实施方式的蚀刻方法的流程图。
图9是表示第二实施方式的蚀刻方法的各步骤的实施后的状态的被处理体的剖面图。
图10是用于说明第二区域的蚀刻量和第一区域的侧向蚀刻量的图。
附图标记说明
10…等离子体处理装置，12…处理容器，30…上部电极，34…电极板，40…气体源组，42…阀组，44…流量控制器组，50…排气装置，62…第一高频电源，64…第二高频电源，70…直流电源，100…基底层，102…隆起区域，104…第二区域，106…第一区域，106a、106c…变质区域，108…掩模，Cnt…控制部，DP…堆积物，LE…下部电极，PD…载置台，PF…保护膜，S…处理空间，TR…改性区域，W…被处理体。
具体实施方式
以下，参照附图对各种实施方式进行详细说明。此外，各附图中对相同或相当的部分使用相同附图标记。
(第一实施方式)
图1是表示第一实施方式的蚀刻方法的流程图。图1所示的方法MT1是对由氧化硅构成的第一区域进行有选择地蚀刻的方法。该方法MT1，在一例中，能够用于在图2所示的在被处理体自行匹配地形成孔。
如图1所示，方法MT1中，首先进行步骤ST1。步骤ST1中准备被处理体W(以下，称为“晶片W”)。准备的晶片W载置于后述的载置台PD上。在图2中表示晶片W的一例。图2所示的晶片W具有基底层100、多个隆起区域102、第二区域104(氮化区域)、第一区域106(氧化区域)和掩模108。该晶片W例如可以是鳍型电场效果晶体管的制造中得到的产品。
基底层100例如能够由多晶硅构成。基底层100在一例中为鳍区域，具有大致长方体形状。多个隆起区域102设置于基底层100上，相互大致平行地排列。这些隆起区域102例如能够为栅极区域。第二区域104由氮化硅构成，以覆盖隆起区域102的方式设置。另外，多个隆起区域102埋入第一区域106内。即，第一区域106以经由第二区域104覆盖隆起区域102的方式设置。该第一区域106由氧化硅构成。在第一区域106上设置有掩模108。掩模108具有在相邻的隆起区域102间的上方开口的图案。该掩模108由有机膜构成。此外，掩模108能够通过光刻制成。
当对晶片W实施方法MT1时，能够将晶片W的第一区域106相对于第二区域104进行有选择地蚀刻，能够在相邻的隆起区域102之间的区域中自行匹配地形成孔。所形成的孔通过相邻的隆起区域102之间的区域延伸至基底层100的表面。这样的孔例如能够形成为与鳍区域的源极或漏极连接的接触用的孔。
以下，对方法MT1的实施中能够利用的一实施方式的等离子体处理装置进行说明。图3是表示一实施方式的等离子体处理装置的图。图3所示的等离子体处理装置10为电容耦合型等离子体蚀刻装置，具有大致圆筒状的处理容器12。处理容器12的内壁面例如由经过阳极氧化处理的铝构成。该处理容器12保护接地。
在处理容器12的底部上，设置有大致圆筒状的支承部14。支承部14例如由绝缘材料构成。支承部14在处理容器12内从处理容器12的底部在铅直方向上延伸。另外，在处理容器12内设置有载置台PD。载置台PD由支承部14支承。
载置台PD在其上表面保持晶片W。载置台PD具有下部电极LE和静电卡盘ESC。下部电极LE包括第一板18a和第二板18b。第一板18a和第二板18b例如由铝或铝合金这样的金属构成，形成为大致圆盘形状。第二板18b设置于第一板18a上，与第一板18a电连接。
在第二板18b上设置有静电卡盘ESC。静电卡盘ESC具有将作为导电膜的电极配置于一对绝缘层或绝缘片材间的构造。静电卡盘ESC的电极经由开关23与直流电源22电连接。该静电卡盘ESC通过由来自直流电源22的直流电压产生的库伦力等的静电力吸附晶片W。由此，静电卡盘ESC能够保持晶片W。
在第二板18b的周缘部上，以包围晶片W的边缘和静电卡盘ESC的方式配置有聚焦环FR。聚焦环FR是为了提高蚀刻的均匀性而设置的。聚焦环FR由根据蚀刻对象的膜的材料适当选择的材料构成，例如，可以由石英构成。
在第二板18b的内部，设置有冷却介质流路24。冷却介质流路24构成温度调控机构。在冷却介质流路24中，从设置于处理容器12的外部管道单元经由配管26a供给冷却介质。供给至冷却介质流路24的冷却介质，经由配管26b返回制冷单元。这样，在冷却介质流路24中，冷却介质以循环的方式供给。通过控制冷却介质的温度，来控制由静电卡盘ESC支承的晶片W的温度。
另外，在等离子体处理装置10中，设置有气体供给线路28。气体供给线路28将来自传热气体供给机构的传热气体、例如He气体供给到静电卡盘ESC的上表面与晶片W的背面之间。
另外，在等离子体处理装置10中，设置有作为加热元件的加热器HT。加热器HT例如埋入第二板18b内。加热器HT与加热器电源HP连接。通过从加热器电源HP对加热器HT供给电力，来调整载置台PD的温度，使得载置于该载置台PD上的晶片W的温度被调整。
另外，等离子体处理装置10具备上部电极30。上部电极30在载置台PD的上方与该载置台PD对置配置。下部电极LE和上部电极30相互大致平行地设置。在这些上部电极30和下部电极LE之间，提供用于对晶片W进行等离子体处理的处理空间S。
上部电极30经由绝缘性遮蔽部件32支承于处理容器12的上部。在一实施方式中，上部电极30能够构成为距载置台PD的上表面、即晶片载置面的铅直方向上的距离可变。上部电极30能够包括电极板34和电极支承体36。电极板34面向处理空间S，在该电极板34设置有多个气体排出孔34a。该电极板34在一实施方式中由硅构成。
电极支承体36可装卸地支承电极板34，能够由例如铝那样的导电性材料构成。该电极支承体36可以具有水冷构造。在电极支承体36的内部，设置有气体扩散室36a。与气体排出孔34a连通的多个气体通流孔36b从该气体扩散室36a向下方延伸。另外，在电极支承体36形成有向气体扩散室36a导入处理气体的气体导入口36c，该气体导入口36c与气体供给管38连接。
气体供给管38经由阀组42和流量控制器组44与气体源组40连接。气体源组40包括第一气体、第二气体、第三气体、第四气体、不活泼气体和稀有气体的气体源等的多个气体源。第一气体是含有氢、氮和氟的气体。例如第一气体可以是H2气体、N2气体和NF3气体的混合气体、或者NH3气体和NF3气体的混合气体。另外，第一气体还能够含有Ar气体等的稀有气体。第二气体和第三气体是含有碳氟化合物的气体。另外，第二气体和第三气体是含有C4F6、C4F8和C6F6中的至少一种的气体。另外，第二气体、第三气体和第四气体可以还含有Ar气体等的稀有气体和O2气体。另外，不活泼气体可以是Ar气体等的稀有气体或N2气体。此外，气体源组40可以含有与H2气体、He气体等的上述气体不同的气体的气体源。
阀组42包括多个阀，流量控制器组44包括质量流量控制器等的多个流量控制器。气体源组40的多个气体源分别经由阀组42的对应的阀和流量控制器组44的对应的流量控制器与气体供给管38连接。
另外，等离子体处理装置10中，沿处理容器12的内壁，沉积物屏蔽件46自由装卸地设置。沉积物屏蔽件46也设置于支承部14的外周。沉积物屏蔽件46用于防止在处理容器12附着蚀刻副生物(沉积物)，通过在铝材包覆Y2O3等的陶瓷而构成。
在处理容器12的底部侧且在支承部14与处理容器12的侧壁之间设置有排气板48。排气板48例如能够通过在铝材包覆Y2O3等的陶瓷而构成。在该排气板48的下方且在处理容器12设置有排气口12e。排气口12e经由排气管52与排气装置50连接。排气装置50具有涡轮分子泵等的真空泵，能够将处理容器12内的空间减压至所期望的真空度。另外，在处理容器12的侧壁设置有晶片W的搬入搬出口12g，该搬入搬出口12g能够通过闸阀54开闭。
另外，等离子体处理装置10还具备第一高频电源62和第二高频电源64。第一高频电源62是产生等离子体生成用的第一高频电力的电源，产生27～100MHz的频率、在一例中为40MHz的高频电力。第一高频电源62经由匹配器66与下部电极LE连接。匹配器66是用于使第一高频电源62的输出阻抗与负载侧(下部电极LE侧)的输入阻抗匹配的电路。
第二高频电源64是用于对晶片W引入离子的第二高频电力，即发生高频偏置电力的电源，产生400kHz～13.56MHz的范围内的频率、在一例中为13MHz的高频偏置电力。第二高频电源64经由匹配器68与下部电极LE连接。匹配器68是用于使第二高频电源64的输出阻抗与负载侧(下部电极LE侧)的输入阻抗匹配的电路。
另外，等离子体处理装置10还具备直流电源70。直流电源70与上部电极30连接。直流电源70产生负的直流电压，能够将该直流电压施加到上部电极30。当对直流电源70施加负的直流电压时，存在于处理空间S的阳离子与电极板34碰撞。由此，从电极板34放出二次电子。
另外，一实施方式中，等离子体处理装置10还具备控制部Cnt。该控制部Cnt为具备处理器、存储部、输入装置、显示装置等的计算机，控制等离子体处理装置10的各部。具体而言，控制部Cnt与阀组42、流量控制器组44、排气装置50、第一高频电源62、匹配器66、第二高频电源64、匹配器68、直流电源70、加热器电源HP和管道单元连接。
控制部Cnt基于输入的指令根据程序动作，送出控制信号。通过来自控制部Cnt的控制信号，能够控制从气体源组供给的气体的选择和流量、排气装置50的排气、来自第一高频电源62和第二高频电源64的电力供给、来自直流电源70的负的直流电压供给、加热器电源HP的电力供给、来自管道单元的冷却介质流量和冷却介质温度。
再参照图1，与控制部Cnt的各种控制一起，对方法MT1的各步骤进行详细说明。在以下的说明中，参照图4、图5、图6和图7。图4、图5、图6和图7是表示第一实施方式的蚀刻方法的各步骤的实施后的状态的被处理体的剖面图。
如图1所示，在方法MT1中，接着进行步骤ST2。在步骤ST2中，通过使第一区域106变质，形成变质区域。具体而言，在步骤ST2中，晶片W暴露于含有氢、氮和氟的气体的等离子体中。在步骤ST2中使用的气体为上述的第一气体，例如可以为H2气体、N2气体和NF3气体的混合气体、或者NH3气体和NF3气体的混合气体。另外，第一气体可以含有Ar气体等的稀有气体。晶片W暴露在第一气体的等离子体中时，构成第一区域106的氧化硅变质为硅氟化铵((NH4)2SiF6)。由此，如图4(a)所示，第一区域106的至少一部分变质为变质区域106a。
使用等离子体处理装置10进行步骤ST2时，控制部Cnt控制阀组42和流量控制器组44，使得从气体源组40供给第一气体。另外，控制部Cnt为了激发第一气体，控制第一高频电源62以对下部电极LE供给高频电力。
在步骤ST2中，处理容器12内的压力例如设定为400mTorr～600mTorr(53.33Pa～79.99Pa)的压力。另外，从第一高频电源62供给的高频电力例如设定为800W～1200W之间的电力。另外，在步骤ST2中，也可以不供给来自第二高频电源64的高频偏置电力。另外，作为第一气体使用H2气体、N2气体和NF3气体的混合气体时，第一气体中的NF3气体和H2气体的分压控制为1：2～1：10的范围内的分压，例如控制为1：2.5的分压。另外，晶片W的温度控制为60℃以下的温度，例如控制为0℃的温度。因此，控制部Cnt能够控制等离子体处理装置10的加热器电源HP，对载置台PD的温度进行调整。另外，步骤ST2的处理时间能够设定为30秒～60秒。
接着，在方法MT1中，进行步骤ST3。在步骤ST3中，通过对晶片W照射二次电子，将变质区域106a除去。在等离子体处理装置10中进行步骤ST3时，从等离子体处理装置10的气体源组40供给处理气体，通过排气装置50将处理容器12内的压力减压至设定值。在步骤ST3中使用的处理气体，能够在其激发时产生阳离子，例如Ar气体等的稀有气体、N2气体等的不活泼气体。另外，在步骤ST3中，作为处理气体也可以使用H2气体。另外，在步骤ST3中，从直流电源70对等离子体处理装置10的上部电极30施加负的直流电压。接着，在步骤ST3中，为了激发处理气体，从第一高频电源62对下部电极LE供给高频电力。由此，在处理容器12内生成具有由处理气体产生的阳离子的等离子体。此外，在步骤ST3中，可以根据需要，对下部电极LE供给来自第二高频电源64的高频偏置电力。
在一例中，处理容器12内的压力例如设定为40mTorr～60mTorr(5.33Pa～7.99Pa)的压力。从第一高频电源62供给的高频电力例如设定为200W～400W之间的电力。在步骤ST3中，也可以不供给来自第二高频电源64的高频偏置电力。另外，在步骤ST3中，从直流电源70对等离子体处理装置10的上部电极30施加绝对值为1000V的负的直流电压。此外，在步骤ST3中对上部电极30施加的负的直流电压，至少绝对值为500V以上即可，例如可以为800V～1200V的范围内的负的直流电压。另外，Ar气体以300sccm～500sccm的流量被供给到处理容器12内。另外，晶片W的温度控制为60℃以下的温度，例如控制为40℃的温度。另外，步骤ST3的处理时间能够设定为20秒～40秒。
图4(b)是用于说明步骤ST3的原理的图。该图中，由圆包围的“+”表示阳离子，由圆包围的“-”表示二次电子。当对处理空间S供给处理气体，从第一高频电源62对下部电极LE供给高频电力时，处理气体被激发，处理空间S内生成具有阳离子的等离子体。在处理空间S中生成具有阳离子的等离子体的状态下对上部电极30施加负的直流电压，则如图4(b)所示，阳离子与上部电极30的电极板34碰撞。由此，从上部电极30放出二次电子，该二次电子向晶片W照射。当二次电子向晶片W的表面照射时，由于二次电子的运动能，变质区域106a的硅氟化铵升华。由此，如图5(a)所示，步骤ST3中变质区域106a被除去。
上述的步骤ST2和步骤ST3交替实施规定次数(例如，7次)直至第二区域104露出。在方法MT1中，在步骤ST4中，判定步骤ST2和步骤ST3的实施次数以是否满足停止条件、即超过规定次数等的条件。当不满足该停止条件时，再反复进行步骤ST2和步骤ST3。另一方面，当满足停止条件时，结束步骤ST2和步骤ST3的实施。通过这样将步骤ST2和步骤ST3交替实施规定次数，如图5(b)所示，第一区域106被部分除去，第二区域104露出。另外，步骤ST2和步骤ST3对第一区域106有选择地地作用，因此，即使在第二区域104露出后，也能够抑制第二区域104的损伤。另外，在步骤ST3中，对被处理体W照射具有高的直线行进性的二次电子，因此，能够抑制对与第一区域106的膜厚方向(即，与基底层100垂直的方向)垂直的方向的蚀刻进行。其结果，能够以高的各向异性从晶片W除去第一区域106。因此，能够抑制第一区域106之中位于掩模108的下方的区域被除去。
接着，在方法MT1中，进行步骤ST5。在步骤ST5中，在第二区域104和第一区域106上形成保护膜。该步骤ST5中，调整保护膜的形成，使得形成于第二区域104上的保护膜的厚度厚于形成于第一区域106上的保护膜的厚度。
具体而言，在步骤ST5中，晶片W暴露于碳氟化合物气体、即含有碳氟化合物的上述的第二气体的等离子体中。该步骤ST5中，调整为对下部电极LE供给的高频偏置电力为小于后述的步骤ST6中对下部电极LE供给的高频偏置电力的电力。例如，在步骤ST5中，不对下部电极LE供给高频偏置电力。由此，第二区域104的蚀刻速率降低，第二区域104实质上不被蚀刻。
另外，在步骤ST5中，晶片W的温度设定为60℃以上250℃以下的温度。由此，如图6(a)所示，碳氟化合物类的保护膜PF形成于第二区域104和第一区域106上，第二区域104上的保护膜PF的厚度比第一区域106上的保护膜PF的厚度厚。此外，超过250℃的温度区域为掩模108的玻璃化转变温度，另外，该温度下，形成于第一区域106的保护膜的厚度与第二区域104的保护膜的厚度之差变少。另外，在低于60℃的温度下，形成于第一区域106的保护膜的厚度与第二区域104的保护膜的厚度之差也变少。
当使用等离子体处理装置10进行步骤ST5时，控制部Cnt控制阀组42和流量控制器组44，使得从气体源组40供给第二气体。另外，控制部Cnt控制第一高频电源62，使得对下部电极LE供给高频电力。另外，控制部Cnt控制第二高频电源64，例如不供给高频偏置电力，使得高频偏置电力成为低的电力。另外，控制部Cnt通过控制等离子体处理装置10的加热器电源HP，调整载置台PD的温度，由此调整晶片W的温度。
例如，在步骤ST5中，处理容器12内的压力设定为10mTorr～30mTorr(1.333Pa～4Pa)的压力。另外，在步骤ST5中，从第一高频电源62对下部电极LE供给60MHz且500W～2000W的高频电力。另外，第二气体中的C4F6气体、Ar气体、O2气体的流量分别设定为15sccm～25sccm的流量、500sccm～600sccm的流量、10sccm～20sccm的流量。另外，步骤ST5的处理时间为10秒～20秒。
接着，在方法MT1中，进行步骤ST6。在步骤ST6中，第一区域106被蚀刻。本例中，存在于相邻的隆起区域102之间的第一区域106被蚀刻。
具体而言，在步骤ST6中，晶片W暴露于碳氟化合物气体、即含有碳氟化合物的上述的第三气体的等离子体中。该步骤ST6中，对下部电极LE供给相对较高的高频偏置电力。由此，在其上形成有相对较薄的保护膜PF的第一区域106如图6(b)所示被蚀刻。
当使用等离子体处理装置10进行步骤ST6时，控制部Cnt控制阀组42和流量控制器组44，使得从气体源组40供给第三气体。另外，控制部Cnt控制第一高频电源62，使得对下部电极LE供给高频电力。另外，控制部Cnt控制第二高频电源64，使得对下部电极LE供给高频偏置电力。
例如，在步骤ST6中，处理容器12内的压力设定为10mTorr～30mTorr(1.333Pa～4Pa)的压力。另外，在步骤ST6中，从第一高频电源62对下部电极LE供给60MHz且500W～2000W的高频电力。另外，在步骤ST6中，从第二高频电源64对下部电极LE供给1000W～2000W的高频偏置电力。另外，第三气体中的C4F6气体、Ar气体、O2气体的流量分别设定为15sccm～25sccm的流量、500sccm～600sccm的流量、10sccm～20sccm的流量。另外，在步骤ST6的处理时间为10秒～30秒。此外，步骤ST6中的晶片W的温度可以为与步骤ST5的晶片W的温度相同的温度、或者也可以为低于步骤ST5的晶片W的温度的温度。
在方法MT1中，步骤ST5和步骤ST6被交替实施规定次数。在方法MT1中，在步骤ST7中，判定步骤ST5和步骤ST6的实施次数以是否满足停止条件、即超过规定次数等的条件。当不满足该停止条件时，再反复进行步骤ST5和步骤ST6。另一方面，当满足停止条件时，结束步骤ST5和步骤ST6的实施。通过这样将步骤ST5和步骤ST6交替实施规定次数，如图6(c)所示，存在于相邻的隆起区域102之间的第一区域106蚀刻至某种深度。此外，在图6(c)中，第一区域106的蚀刻不到达基底层100，但步骤ST5和步骤ST6也可以实施直至第一区域106的蚀刻到达基底层100。
通过进行以上的步骤ST5和步骤ST6，能够抑制在刚露出后不形成保护膜的第二区域104的削少，并且对第一区域106进行蚀刻。当将等的步骤ST5和步骤ST6实施规定次数时，在第二区域104上维持保护膜PF。另外，在含有碳氟化合物的气体的蚀刻中，同时进行向第一区域106上的保护膜的形成和第一区域106的蚀刻。因此，将步骤ST5和步骤ST6实施规定次数之后，能够通过与步骤ST6同样的蚀刻，对第一区域106进行蚀刻。由此，能够提高第一区域106的蚀刻速率。
具体而言，方法MT1包括步骤ST8。在步骤ST8中，以与步骤ST6同样的条件，进行存在于相邻的隆起区域102之间的第一区域106的蚀刻。使用等离子体处理装置10进行该步骤ST8时，控制部Cnt能够实施与步骤ST6中的控制同样的控制。进行该步骤ST8，则如图7(a)所示，在晶片W形成到达基底层100的孔。其中，如图7(a)所示，在由基底层100和第二区域104包围的角落部，有时残留有由氧化硅构成的残渣106b(氧化区域)。
在方法MT1中，为了除去残渣106b，能够进一步进行步骤ST9和步骤ST10。步骤ST9为与步骤ST2同样的步骤，步骤ST10为与步骤ST3同样的步骤。另外，使用等离子体处理装置10进行步骤ST9和步骤ST10时，控制部Cnt能够实施步骤ST2和步骤ST3中所述的控制。
在方法MT1中，通过步骤ST9，如图7(b)所示，能够使残渣106b变质，形成变质区域106c。另外，通过步骤ST10，如图7(c)所示，能够除去变质区域106c。步骤ST9和步骤ST10可以交替反复多次。由此，采用方法MT1，能够在相邻的隆起区域102之间自行匹配地形成孔HL。
(第二实施方式)
接着，对第二实施方式的蚀刻方法进行说明。图8是表示第二实施方式的蚀刻方法的流程图。图8所示的方法MT2是对由氧化硅构成的第一区域进行有选择地蚀刻的方法。该方法MT2，在一例中，能够用于在图2所示的被处理体形成自行匹配的孔。另外，方法MT2能够使用上述的等离子体处理装置10进行实施。以下，以与第一实施方式的不同点进行说明，省略反复的说明。
在方法MT2中，首先进行步骤ST21、步骤ST22、步骤ST23和步骤ST24。步骤ST21、步骤ST22、步骤ST23和步骤ST24是与方法MT1的步骤ST1、步骤ST2、步骤ST3和步骤ST4同样的步骤。方法MT2中，通过进行步骤ST21、步骤ST22、步骤ST23和步骤ST24，如图5(b)所示，第一区域106被部分除去，得到露出了第二区域104的晶片W。
接着，在方法MT2中，进行步骤ST25。在步骤ST25中，晶片W暴露于含有碳氟化合物气体的第四气体的等离子体中。在步骤ST25中，通过激发第四气体而生成等离子体，晶片W暴露于生成的等离子体中。
当使用等离子体处理装置10实施步骤ST25时，从气体源组40对处理容器12内供给第四气体。另外，在步骤ST25中，对下部电极LE供给来自第一高频电源62的高频电力。另外，在步骤ST25中，可以对下部电极LE供给来自第二高频电源64的高频偏置电力。另外，在步骤ST25中，通过排气装置50将处理容器12内的空间的压力设定于规定的压力。例如，处理容器12内的空间的压力设定为20mTorr(2.666Pa)～50mTorr(6.666Pa)的范围内的压力。并且，在步骤ST25中，上部电极30与载置台PD的上表面之间的距离设定为20mm～50mm的范围内的距离。由此，在处理容器12内生成碳氟化合物气体的等离子体，载置于载置台PD上的晶片W暴露于该等离子体中。此外，在步骤ST25中，可以对上部电极30施加来自直流电源70的负的直流电压。另外，步骤ST25的实施时的等离子体处理装置10的各部分的动作可以由控制部Cnt控制。
在步骤ST25中，初期的图5(b)所示的晶片W的第一区域106与由碳氟化合物产生的原子和/或分子的活性种、例如氟和/或碳氟化合物的活性种碰撞。由此，在步骤ST25中，第一区域106被蚀刻。另外，在步骤ST25中，如图9(a)所示，含有碳氟化合物的堆积物附着于第一区域106。由此，含有碳氟化合物的堆积物DP形成于第一区域106上。该堆积物DP的膜厚随着步骤ST25的实施时间的经过而增加。
另外，在步骤ST25中，初期的图5(b)所示的晶片W的第二区域104也与由碳氟化合物产生的原子和/或分子的活性种、例如氟和/或碳氟化合物的活性种碰撞，则如图9(a)所示，从第二区域104的表面到某个深度的表层部分被改性，能够形成改性区域TR。改性区域TR含有构成第二区域104的硅和氮、第四气体中所含有的原子和/或分子。例如，改性区域TR除了硅和氮以外还可以含有第四气体中所含有的碳、氟和氧。另外，在步骤ST25中，在改性区域TR上形成堆积物DP。
通过步骤ST25的处理形成的堆积物DP的膜厚变大，则能够对第一区域106进行蚀刻的活性种到达第一区域106被该堆积物DP阻碍。因此，连续继续步骤ST25，则第一区域106的蚀刻停止。为了防止等的蚀刻的停止，在方法MT2中，接着，实施步骤ST26。
在步骤ST26中，利用堆积物DP中所含有的碳氟化合物的自由基对第一区域106进行蚀刻。一实施方式的步骤ST26中，步骤ST25的处理后的晶片W暴露于稀有气体的等离子体中。该步骤ST26的处理时间和步骤ST25的处理时间可以任意设定。一实施方式中，步骤ST25的处理时间和步骤ST26的处理时间的合计中，步骤ST25的处理时间所占的比例可以设定为30％～70％的范围内的比例。
当使用等离子体处理装置10实施步骤ST26时，从气体源组40供给稀有气体。另外，在步骤ST26中，除了稀有气体以外也可以供给氧气气体(O2气体)。另外，在步骤ST26中，对下部电极LE供给来自第一高频电源62的高频电力。另外，在步骤ST26中，可以对下部电极LE供给来自第二高频电源64的高频偏置电力。例如，处理容器12内的空间的压力设定为20mTorr(2.666Pa)～50mTorr(6.666Pa)的范围内的压力。并且，在步骤ST26中，上部电极30与载置台PD的上表面之间的距离设定为20mm～50mm的范围内的距离。由此，在处理容器12内生成稀有气体的等离子体，载置于载置台PD上的晶片W暴露于该等离子体中。此外，在步骤ST26中，可以对上部电极30施加来自直流电源70的负的直流电压。另外，在步骤ST26的实施时的等离子体处理装置10的各部分的动作可以由控制部Cnt控制。
在步骤ST26中，稀有气体原子的活性种例如稀有气体原子的离子与堆积物DP碰撞。由此，如图9(b)所示，堆积物DP中的碳氟化合物自由基使第一区域106的蚀刻进行。另外，通过该步骤ST26，堆积物DP的膜厚减少。另外，在步骤ST26中，如图9(b)所示，第二区域104上的堆积物DP的膜厚也减少。但是，由于在第二区域104上存在改性区域TR，因此第二区域104的蚀刻被抑制。
在方法MT2中，在步骤ST26的实施之后再实施步骤ST25。由于之前步骤ST26的实施，堆积物DP的膜厚减少，因此，再次实施步骤ST25，将晶片W暴露于上述的处理气体的等离子体中，则能够对第一区域106进行进一步蚀刻。此后，通过进一步实施步骤ST26，能够利用堆积物DP中的碳氟化合物自由基对第一区域106进行蚀刻。
在方法MT2中，在步骤ST27中判定是否满足停止条件。停止条件例如判定为满足包括步骤ST25和步骤ST26的循环的反复次数达到规定次数。当不满足停止条件时，再次实施包括步骤ST25和步骤ST26的循环。另一方面，当满足停止条件时，方法MT2结束。此外，在图9(b)中，第一区域106的蚀刻不到达基底层100，但是，步骤ST25和步骤ST26也可以实施至第一区域106的蚀刻到达基底层100。另外，反复实施步骤ST25和步骤ST26直至第一区域106的蚀刻到达基底层100之后，可以进一步实施与方法MT1的步骤ST9和步骤ST10同样的步骤，除去由氧化硅构成的残渣106b。
在以上说明的方法MT2中，通过交替实施多次步骤ST25和步骤ST2，能够防止第一区域106的蚀刻的停止。其结果，能够继续第一区域106的蚀刻。并且，在方法MT2中，能够将第一区域106相对于第二区域104进行有选择地蚀刻。
以上，说明了几个实施方式，但是不限定于上述的实施方式，能够实施各种变更方式。例如，在上述的实施方式中，等离子体处理装置10为电容耦合型的等离子体处理装置，但也可以使用其它类型的等离子体处理装置。例如，可以使用电感耦合型的等离子体处理装置、使用微波等的等离子体源的等离子体处理装置等的各种等离子体处理装置。
另外，方法MT1的步骤ST5、步骤ST6、步骤ST8、步骤ST9、步骤ST10和方法MT2的步骤ST25、步骤ST26是适于在图2的晶片W形成孔HL的选择的步骤。因此，根据晶片，有时也不需要这些的步骤。例如，在晶片具有由氧化硅构成的第一区域和由氮化硅构成的第二区域的情况下，为了对该第一区域进行有选择地蚀刻，能够实施仅包括步骤ST2和步骤ST3、或者步骤ST22和ST23的方法。
另外，在上述的实施方式中，通过方法MT1和方法MT2对图2所示的晶片W的第一区域进行蚀刻，但是被处理体不限于图2所示的晶片W。方法MT1和方法MT2能够适用于具有由氧化硅构成的区域的任意的被处理体。
以下，对为了方法MT1的步骤ST2和步骤ST3以及方法MT2的步骤ST22和ST23的评价所进行的各种实验例进行说明。以下说明的实施例仅简单用于例示，而不限定本发明。
(实验例1、2和比较实验例1)
在实验例1、2和比较实验例1中，对于图2所示的包含第二区域104和第一区域106的晶片W，准备了以下述的处理条件实施了步骤ST2的晶片。实验例1和2中，对于该晶片，以下述的处理条件实施步骤ST3，除去变质区域。另外，实验例1和2中，通过反复7次步骤ST2和步骤ST3，使第二区域104露出。比较实验例1中，对与实验例1同样的晶片利用热处理腔室以下述的处理条件实施加热处理除去变质区域。另外，比较实验例1中，通过反复7次步骤ST2和该加热处理，使第二区域104露出。此外，比较实验例1中，加热处理在氮气氛气下进行。
<实验例1的处理条件>
·步骤ST2
处理容器内的压力：500mTorr
NF3气体流量：120sccm
H2气体流量：300sccm
N2气体流量：300sccm
Ar气体流量：1000sccm
第一高频电源62的高频电力：1000W
第二高频电源64的高频偏置电力：0W
晶片的温度：0℃
处理时间：45秒
·步骤ST3
处理容器内的压力：50mTorr
N2气体流量：400sccm
第一高频电源62的高频电力：300W
第二高频电源64的高频偏置电力：0W
晶片的温度：0℃
处理时间：30秒
<实验例2的处理条件>
·步骤ST2
处理容器内的压力：500mTorr
NF3气体流量：120sccm
H2气体流量：300sccm
N2气体流量：300sccm
Ar气体流量：1000sccm
第一高频电源62的高频电力：1000W
第二高频电源64的高频偏置电力：0W
晶片的温度：0℃
处理时间：45秒
·步骤ST3
处理容器内的压力：50mTorr
Ar气体流量：400sccm
第一高频电源62的高频电力：300W
第二高频电源64的高频偏置电力：0W
晶片的温度：0℃
处理时间：30秒
<比较实验例1的处理条件>
·步骤ST2
处理容器内的压力：500mTorr
NF3气体流量：120sccm
H2气体流量：300sccm
N2气体流量：300sccm
Ar气体流量：1000sccm
第一高频电源62的高频电力：1000W
第二高频电源64的高频偏置电力：0W
晶片的温度：0℃
处理时间：45秒
·加热处理
处理容器内的压力：5Torr
晶片的温度：180℃
处理时间：180秒
对实施了上述的实验例1、2和参考实验例1的处理的晶片W测定第二区域104的宽度方向中心附近的膜厚的变化量，即蚀刻量D1(图10)。另外，测定位于掩模108的下方的第一区域106的宽度的变化量，即侧向蚀刻量D2(图10)。其结果，在实验例1、2中，第二区域104的蚀刻量D1分别为1.6nm、1.6nm，第一区域106的侧向蚀刻量D2分别为4nm、1nm。相对于此，比较实验例1中，第二区域104的蚀刻量D1为1.6nm，第一区域106的侧向蚀刻量D2为13nm。
比较通过实验例1、2的处理得到的第二区域104的蚀刻量D1与通过比较实验例1的处理得到的第二区域104的蚀刻量D1，两者的蚀刻量为相同程度。根据该结果确认了通过步骤ST3能够与加热处理同样抑制由氮化硅构成的区域的蚀刻并且除去变质区域。另外，比较通过实验例1、2的处理得到的第一区域106的侧向蚀刻量D2与通过比较实验例1的处理得到的第一区域106的侧向蚀刻量D2，通过实验例1、2的处理得到的第一区域106的侧向蚀刻量D2小于通过比较实验例1的处理得到的第一区域106的侧向蚀刻量D2。根据该结果确认了在步骤ST3中能够以比加热处理高的各向异性除去第一区域106的变质区域。
另外，比较通过实验例1的处理得到的第二区域104的蚀刻量D1与通过实验例2的处理得到的第二区域104的蚀刻量D1，两者为相同程度。另一方面，比较通过实验例1的处理得到的第一区域106的侧向蚀刻量D2与通过实验例2的处理得到的第一区域106的侧向蚀刻量D2，通过实验例2的处理得到的第一区域106的侧向蚀刻量D2小于通过实验例1的处理得到的第一区域106的侧向蚀刻量D2。根据该结果确认了，在作为步骤ST3的处理气体使用Ar气体的实验例2中，以比作为步骤ST3的处理气体使用N2气体的实验例2高的各向异性除去第一区域106的变质区域。

Claims (13)

1.一种在等离子体处理装置的处理容器内，从具有由氧化硅构成的氧化区域的被处理体有选择地蚀刻该氧化区域的蚀刻方法，其特征在于，包括：
在所述处理容器内，生成含有氢、氮和氟的气体的等离子体，使所述氧化区域变质而形成变质区域的步骤；和
在所述形成变质区域的步骤之后，通过在所述处理容器内对所述被处理体照射二次电子而除去所述变质区域的步骤，在该步骤中，在所述处理容器内生成包括阳离子的等离子体且对所述等离子体处理装置的上部电极施加负的直流电压，由此使所述阳离子与该上部电极碰撞，使得从该上部电极放出所述二次电子。
2.如权利要求1所述的蚀刻方法，其特征在于：
在所述形成变质区域的步骤中，生成含有H2、N2和NF3的气体或者含有NH3和NF3的气体的等离子体。
3.如权利要求1或2所述的蚀刻方法，其特征在于：
在所述除去变质区域的步骤中，在所述处理容器内生成不活泼气体的等离子体。
4.如权利要求1或2所述的蚀刻方法，其特征在于：
所述形成变质区域的步骤和所述除去变质区域的步骤反复多次。
5.如权利要求1或2所述的蚀刻方法，其特征在于：
所述被处理体还包括由氮化硅构成的氮化区域，
在所述除去变质区域的步骤之后，还包括：
在所述氮化区域上，形成比形成于所述氧化区域上的保护膜厚的保护膜的步骤，在该步骤中，将所述被处理体暴露于碳氟化合物气体的等离子体中；
蚀刻所述氧化区域的步骤，在该步骤中，将所述被处理体暴露于碳氟化合物气体的等离子体中，
在所述形成保护膜的步骤中对载置所述被处理体的载置台供给的高频偏置电力，小于在对所述氧化区域进行蚀刻的步骤中对所述载置台供给的高频偏置电力，
在所述形成保护膜的步骤中，所述被处理体的温度设定为60℃以上250℃以下的温度。
6.如权利要求5所述的蚀刻方法，其特征在于：
在所述形成保护膜的步骤中，不对所述载置台供给高频偏置电力。
7.如权利要求5所述的蚀刻方法，其特征在于：
所述氮化区域被埋入所述氧化区域内，
所述形成保护膜的步骤和所述蚀刻氧化区域的步骤，在通过所述形成变质区域的步骤和所述除去变质区域的步骤而使所述氮化区域露出之后进行。
8.如权利要求5所述的蚀刻方法，其特征在于：
在所述形成保护膜的步骤中，作为所述碳氟化合物气体能够使用含有C4F6、C4F8和C6F6中的至少一种的气体。
9.如权利要求5所述的蚀刻方法，其特征在于：
所述形成保护膜的步骤和所述蚀刻氧化区域的步骤交替反复进行。
10.如权利要求1所述的蚀刻方法，其特征在于：
在所述除去变质区域的步骤之后，还包括：
将所述被处理体暴露于含有碳氟化合物气体的处理气体的等离子体中的步骤，在该步骤中，蚀刻所述氧化区域且在该氧化区域上形成含有碳氟化合物的堆积物；和
利用所述堆积物中所含有的碳氟化合物的自由基蚀刻所述氧化区域的步骤，
所述将被处理体暴露于碳氟化合物气体的等离子体的步骤和所述利用碳氟化合物的自由基蚀刻所述氧化区域的步骤交替反复进行。
11.如权利要求10所述的蚀刻方法，其特征在于：
在所述利用碳氟化合物的自由基蚀刻所述氧化区域的步骤中，将所述被处理体暴露于稀有气体的等离子体中。
12.如权利要求11所述的蚀刻方法，其特征在于：
在所述利用碳氟化合物的自由基蚀刻所述氧化区域的步骤中，不供给碳氟化合物气体。
13.如权利要求10或11所述的蚀刻方法，其特征在于：
所述被处理体还包括由氮化硅构成的氮化区域，该氮化区域被埋入所述氧化区域内，
所述将被处理体暴露于含有碳氟化合物气体的处理气体的等离子体中的步骤和所述利用碳氟化合物的自由基蚀刻所述氧化区域的步骤，在通过所述形成变质区域的步骤和所述除去变质区域的步骤而使所述氮化区域露出之后进行。
CN201510232383.XA 2014-05-09 2015-05-08 蚀刻方法 Active CN105097497B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-097710 2014-05-09
JP2014097710A JP6230954B2 (ja) 2014-05-09 2014-05-09 エッチング方法

Publications (2)

Publication Number Publication Date
CN105097497A CN105097497A (zh) 2015-11-25
CN105097497B true CN105097497B (zh) 2018-05-08

Family

ID=53188871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510232383.XA Active CN105097497B (zh) 2014-05-09 2015-05-08 蚀刻方法

Country Status (6)

Country Link
US (1) US9443701B2 (zh)
EP (1) EP2942806A1 (zh)
JP (1) JP6230954B2 (zh)
KR (1) KR102364322B1 (zh)
CN (1) CN105097497B (zh)
TW (1) TWI657499B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6235981B2 (ja) * 2014-07-01 2017-11-22 東京エレクトロン株式会社 被処理体を処理する方法
CN105810579B (zh) * 2015-01-16 2019-12-06 东京毅力科创株式会社 蚀刻方法
JP2016157793A (ja) * 2015-02-24 2016-09-01 東京エレクトロン株式会社 エッチング方法
JP6438831B2 (ja) * 2015-04-20 2018-12-19 東京エレクトロン株式会社 有機膜をエッチングする方法
US9620376B2 (en) * 2015-08-19 2017-04-11 Lam Research Corporation Self limiting lateral atomic layer etch
JP6606464B2 (ja) * 2016-05-20 2019-11-13 東京エレクトロン株式会社 エッチング方法
JP6689674B2 (ja) * 2016-05-30 2020-04-28 東京エレクトロン株式会社 エッチング方法
JP6759004B2 (ja) * 2016-08-29 2020-09-23 東京エレクトロン株式会社 被処理体を処理する方法
JP6836953B2 (ja) * 2016-12-13 2021-03-03 東京エレクトロン株式会社 窒化シリコンから形成された第１領域を酸化シリコンから形成された第２領域に対して選択的にエッチングする方法
JP6820206B2 (ja) * 2017-01-24 2021-01-27 東京エレクトロン株式会社 被加工物を処理する方法
JP6832171B2 (ja) * 2017-01-24 2021-02-24 東京エレクトロン株式会社 プラズマ処理装置のチャンバ本体の内部のクリーニングを含むプラズマ処理方法
US10483118B2 (en) * 2017-05-11 2019-11-19 Tokyo Electron Limited Etching method
JP6877316B2 (ja) * 2017-11-08 2021-05-26 東京エレクトロン株式会社 エッチング方法
JP6920245B2 (ja) * 2018-04-23 2021-08-18 東京エレクトロン株式会社 温度制御方法
US10770305B2 (en) * 2018-05-11 2020-09-08 Tokyo Electron Limited Method of atomic layer etching of oxide
EP3821457A4 (en) * 2018-07-09 2022-04-13 Lam Research Corporation ETCHING ATOMIC LAYER ETCHING USING ELECTRON EXCITATION
US10720337B2 (en) * 2018-07-20 2020-07-21 Asm Ip Holding B.V. Pre-cleaning for etching of dielectric materials
US10720334B2 (en) * 2018-07-20 2020-07-21 Asm Ip Holding B.V. Selective cyclic dry etching process of dielectric materials using plasma modification
JP7203531B2 (ja) * 2018-08-08 2023-01-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP7372073B2 (ja) * 2019-08-02 2023-10-31 東京エレクトロン株式会社 基板処理方法、基板処理装置及びクリーニング装置
JP7348019B2 (ja) * 2019-10-09 2023-09-20 株式会社アルバック エッチング方法、および、エッチング装置
CN110867365B (zh) * 2019-11-04 2022-05-27 北京北方华创微电子装备有限公司 等离子体系统
JP7462444B2 (ja) * 2020-03-19 2024-04-05 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
KR102489934B1 (ko) * 2021-02-17 2023-01-18 대전대학교 산학협력단 식각 처리 장치 및 식각 처리 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546699A (zh) * 2008-03-27 2009-09-30 东京毅力科创株式会社 热处理装置和处理系统
CN102822943A (zh) * 2010-04-02 2012-12-12 东京毅力科创株式会社 掩模图案的形成方法以及半导体装置的制造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3084497B2 (ja) * 1992-03-25 2000-09-04 東京エレクトロン株式会社 ＳｉＯ２膜のエッチング方法
JP2804700B2 (ja) * 1993-03-31 1998-09-30 富士通株式会社 半導体装置の製造装置及び半導体装置の製造方法
US5505816A (en) 1993-12-16 1996-04-09 International Business Machines Corporation Etching of silicon dioxide selectively to silicon nitride and polysilicon
US6376386B1 (en) * 1997-02-25 2002-04-23 Fujitsu Limited Method of etching silicon nitride by a mixture of CH2 F2, CH3F or CHF3 and an inert gas
US6706334B1 (en) * 1997-06-04 2004-03-16 Tokyo Electron Limited Processing method and apparatus for removing oxide film
JP4057198B2 (ja) * 1999-08-13 2008-03-05 東京エレクトロン株式会社 処理装置及び処理方法
JP3362723B2 (ja) * 2000-01-26 2003-01-07 日本電気株式会社 電界効果型トランジスタの製造方法
US7877161B2 (en) 2003-03-17 2011-01-25 Tokyo Electron Limited Method and system for performing a chemical oxide removal process
US7780793B2 (en) * 2004-02-26 2010-08-24 Applied Materials, Inc. Passivation layer formation by plasma clean process to reduce native oxide growth
US7988816B2 (en) * 2004-06-21 2011-08-02 Tokyo Electron Limited Plasma processing apparatus and method
US7416989B1 (en) * 2006-06-30 2008-08-26 Novellus Systems, Inc. Adsorption based material removal process
JP2008078515A (ja) * 2006-09-25 2008-04-03 Tokyo Electron Ltd プラズマ処理方法
JP5260861B2 (ja) * 2006-11-29 2013-08-14 東京エレクトロン株式会社 キャパシタ電極の製造方法と製造システムおよび記録媒体
JP5578782B2 (ja) * 2008-03-31 2014-08-27 東京エレクトロン株式会社 プラズマ処理方法及びコンピュータ読み取り可能な記憶媒体
US8263499B2 (en) * 2008-03-31 2012-09-11 Tokyo Electron Limited Plasma processing method and computer readable storage medium
US8058179B1 (en) * 2008-12-23 2011-11-15 Novellus Systems, Inc. Atomic layer removal process with higher etch amount
US8383001B2 (en) * 2009-02-20 2013-02-26 Tokyo Electron Limited Plasma etching method, plasma etching apparatus and storage medium
US8211808B2 (en) 2009-08-31 2012-07-03 Applied Materials, Inc. Silicon-selective dry etch for carbon-containing films
US20110139748A1 (en) * 2009-12-15 2011-06-16 University Of Houston Atomic layer etching with pulsed plasmas
US9666414B2 (en) * 2011-10-27 2017-05-30 Applied Materials, Inc. Process chamber for etching low k and other dielectric films
JP6059165B2 (ja) * 2014-02-19 2017-01-11 東京エレクトロン株式会社 エッチング方法、及びプラズマ処理装置
JP6320248B2 (ja) * 2014-03-04 2018-05-09 東京エレクトロン株式会社 プラズマエッチング方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101546699A (zh) * 2008-03-27 2009-09-30 东京毅力科创株式会社 热处理装置和处理系统
CN102822943A (zh) * 2010-04-02 2012-12-12 东京毅力科创株式会社 掩模图案的形成方法以及半导体装置的制造方法

Also Published As

Publication number Publication date
JP2015216208A (ja) 2015-12-03
US9443701B2 (en) 2016-09-13
JP6230954B2 (ja) 2017-11-15
TW201606873A (zh) 2016-02-16
KR20150128582A (ko) 2015-11-18
KR102364322B1 (ko) 2022-02-16
TWI657499B (zh) 2019-04-21
CN105097497A (zh) 2015-11-25
US20150325415A1 (en) 2015-11-12
EP2942806A1 (en) 2015-11-11

Similar Documents

Publication Publication Date Title
CN105097497B (zh) 蚀刻方法
CN105244372B (zh) 对被处理体进行处理的方法
CN109427576B (zh) 蚀刻方法
CN109219867B (zh) 蚀刻方法
CN104851794B (zh) 蚀刻方法和等离子体处理装置
CN104867827B (zh) 蚀刻方法
KR101430093B1 (ko) 플라즈마 에칭 방법, 반도체 디바이스의 제조 방법 및 플라즈마 에칭 장치
CN105489485B (zh) 处理被处理体的方法
TWI661464B (zh) 被處理體之處理方法
JP6579953B2 (ja) 純還元性プラズマ中で高アスペクト比のフォトレジストを除去する方法
TWI716378B (zh) 蝕刻方法
TWI722187B (zh) 蝕刻方法
TWI713109B (zh) 蝕刻方法（一）
TWI694531B (zh) 蝕刻方法
JP3336975B2 (ja) 基板処理方法
CN106067417A (zh) 蚀刻有机膜的方法
CN109219866A (zh) 蚀刻方法
TW201724252A (zh) 蝕刻方法
CN105810582A (zh) 蚀刻方法
CN110391140B (zh) 蚀刻方法和等离子体处理装置
CN109075068A (zh) 蚀刻方法
JP2023531203A (ja) 希ガスによる極低温原子層エッチング
CN105810581A (zh) 蚀刻方法
KR20210035073A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
CN105810579A (zh) 蚀刻方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant