CN101546699A - 热处理装置和处理系统 - Google Patents

热处理装置和处理系统 Download PDF

Info

Publication number
CN101546699A
CN101546699A CN200910129357A CN200910129357A CN101546699A CN 101546699 A CN101546699 A CN 101546699A CN 200910129357 A CN200910129357 A CN 200910129357A CN 200910129357 A CN200910129357 A CN 200910129357A CN 101546699 A CN101546699 A CN 101546699A
Authority
CN
China
Prior art keywords
wafer
mounting table
film
silicon substrate
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910129357A
Other languages
English (en)
Inventor
大西正
户泽茂树
村木雄介
二藤孝文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101546699A publication Critical patent/CN101546699A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种热处理装置和处理系统，即使增高热处理装置的加热温度，也能够充分抑制硅基板下表面的金属污染。在热处理硅基板(W)的热处理装置(4)中，具有载置并加热硅基板(W)的载置台(23)，在载置台(23)的上表面配置硅、碳化硅、氮化铝的任一种构成的盖体(35)。通过将载置台(23)的上表面由硅等盖体(35)覆盖，从而抑制硅基板(W)下表面的金属污染。

Description

热处理装置和处理系统
技术领域
本发明涉及一种对硅基板进行热处理的热处理装置和除去形成在硅基板的上表面的硅氧化膜的处理系统。
背景技术
例如在半导体设备的制造工序中，已知将存在于半导体晶片(硅基板：以下称为“晶片”)的表面的硅氧化膜不使用等离子体，而通过干蚀刻除去的处理系统(参照专利文献1)。该处理系统具有，对晶片的上表面供给含有氟化氢气体和氨气的混合气体，从而使形成在晶片的上表面的硅氧化膜变质为反应生成物膜的COR处理装置、和加热该反应生成物而使其气化(升华)的热处理装置。
处理系统的热处理装置中具有载置晶片并将其加热的载置台，该载置台的材料，考虑到导热性、蚀刻对抗性、经济性等理由，使用铝(A1)。另外，考虑到蚀刻对抗性的提高等理由，也能够将铝制的载置台的表面进行氧化铝(アルマイト)处理。
专利文献1：日本特开2007—180418号公报
但是，在热处理装置中，在铝制的载置台上载置晶片并进行加热处理的情况下，铝成分转印到晶片的下表面，产生晶片下表面的金属污染。这种情况下，在载置台的上表面设置多个支承销，通过支承销支承晶片的下表面，从而也能够使晶片下表面和载置台上表面之间形成间隙。另外，本发明人也尝试了将被氧化铝处理的铝制的载置台的表面进一步进行蒸气封孔处理、以及OGF(OUT GAS FREE：无逸气)处理。但是，不能够充分抑制晶片下表面的金属污染。
这样的热处理装置的晶片下表面的所谓金属污染的问题当晶片的加热温度增高时显著发生。因此以往通过较低抑制晶片的加热温度，来实现金属污染的抑制。但是，若较低抑制晶片的加热温度，则使反应生成物气化(升华)而除去的时间增长，造成处理时间变长的问题。
发明内容
本发明是鉴于上述问题而研发的，其目的在于实现即使增高热处理装置的加热温度，也能够充分抑制硅基板下表面的金属污染。
为了解决上述问题，根据本发明提供一种热处理装置，其对硅基板进行热处理，其特征在于：具有载置并加热硅基板的载置台，在所述载置台的上表面配置由硅、碳化硅、氮化铝的任一种构成的盖体。根据该热处理装置，将载置台的上表面由硅等盖体覆盖，从而能够抑制硅基板下表面的金属污染。
在该热处理装置中，所述盖体例如可以为圆板形状，具有比载置于所述载置台上的圆板形状的硅基板大的直径。另外，可以在所述盖体的上表面设有支承硅基板的下表面的多个支承销。另外，可以在所述盖体的下表面设有用于收容设于所述载置台的上表面的多个支承销的凹部。
另外，在硅基板的上表面形成有通过与含有氟化氢气体以及氨气的混合气体的化学反应而使硅氧化膜变质的反应生成物膜。在此，使存在于基板的表面上的硅氧化膜变质而生成反应生成物的处理例如为COR(Chemical Oxide Removal：化学氧化物移除)处理(化学氧化物除去处理)。COR处理将含有卤族元素的气体和碱性气体作为处理气体供给Si基板，从而使Si基板上的硅氧化膜和处理气体的气体分子发生化学反应，生成反应生成物。含有卤族元素的气体例如为氟化氢气体(HF)，碱性气体例如为氨气(NH3)，这种情况下生成主要含有氟硅酸铵((NH4)2SiF6)和水分(H2O)的反应生成物。在本发明的热处理装置中，通过加热硅基板，从而能够使氟硅酸铵等反应生成物气化(升华)而除去。
另外根据本发明，在除去形成在硅基板的上表面的硅氧化膜的处理系统中，具有对硅基板的上表面供给含有氟化氢气体和氨气的混合气体，从而使形成在硅基板的上表面的硅氧化膜变质为反应生成物膜的COR处理装置和、上述的热处理装置。
〔发明效果〕
通过将载置台的上表面由硅等盖体覆盖，从而能够抑制硅基板下表面的金属污染。另外，由于即使增高加热温度，也能够充分抑制硅基板下表面的金属污染，所以能够增高处理温度并缩短处理时间。
附图说明
图1是表示进行BPSG膜的蚀刻之前的晶片的表面结构的概略纵剖面图。
图2是处理系统的概略平面图。
图3是表示PHT处理装置的结构的说明图。
图4是载置台的剖面图。
图5是载置台的平面图。
图6是表示COR处理装置的结构的说明图。
图7是表示COR处理后的晶片的状态的概略纵剖面图。
图8是表示PHT处理后的晶片的状态的概略纵剖面图。
图9是表示成膜处理后的晶片的状态的概略纵剖面图。
图10是其他实施方式的处理系统的概略平面图。
图11是表示其他实施方式的晶片的表面的结构的概略纵剖面图。
图12是表示没有盖体的比较例中的晶片下表面的铝转印量的曲线图。
图13是表示具有盖体的实施例中的晶片下表面的铝转印量的曲线图。
附图标记说明
W 晶片
1 处理系统
4 PHT处理装置
5 COR处理装置
8 控制计算机
20 腔室
21 处理空间
23 载置台
26 气体供给机构
28 排气机构
35 盖体
36 晶片升降机构
40、41 支承销
42 凹部
43 加热器
具体实施方式
以下，说明本发明的合适的实施方式。首先，说明本发明的实施方式的处理系统1所处理的作为硅基板的晶片W的结构。图1为作为半导体设备形成DRAM(Dynamic Random Access Memory：动态随机存取存储器)的制造过程途中的晶片W的概略剖面图，表示晶片W的表面(设备形成面)的一部分。晶片W为例如形成大致圆盘形薄板状的硅(Si)晶片，在硅层100的表面上形成作为绝缘膜的BPSG(Boron-Doped Phospho Silicate Glass：硼磷硅玻璃)膜101。BPSG膜101为加入硼(B)和磷(P)的硅氧化膜(二氧化硅(SiO2)。该BPSG膜101为在CVD(Chemical Vapor Deposition：化学气相沉淀)装置等中通过热CVD法形成在晶片W的表面上的CVD类型的硅氧化膜。在处理系统1中，该BPSG膜101为构成除去处理的对象的硅氧化膜。
在BPSG膜101的上表面，并列设置有具有栅电极的栅极部G。各栅极部G具有栅电极102、硬膜(ハ—ドマスク)层103以及侧壁部(侧墙)104。栅电极102例如为Poly-Si(多晶硅)层。栅电极102并列形成在BPSG膜102的上表面。在各Poly-Si层(栅电极102)的上表面，形成有例如WSi(钨硅化合物)层105。硬膜层103例如由SiN(氮化硅)等绝缘体构成。硬膜层103分别形成在各WSi层105的上表面。侧壁部104例如为SiN膜等的绝缘体。侧壁部104分别覆盖各Poly-Si层(栅电极102)、WSi层105以及硬膜层103的两侧面形成。该SiN膜(侧壁部104)的下端部形成到接触BPSG膜101的上表面的位置。
另外，在BPSG膜101的上方覆盖BPSG膜101以及各栅极部G整体而例如形成HDP-SiO2膜(硅氧化膜)110。该HDP-SiO2膜110是使用偏压高密度等离子体CVD法(HDP-CVD法)形成的CVD类型的硅氧化膜(等离子体CVD氧化膜)，作为层间绝缘膜使用。另外，HDP-SiO2膜110和BPSG膜101都是CVD类型氧化膜，但是HDP-SiO2膜110为比BPSG膜101密度高、硬的材料。在处理系统1中，该HDP-SiO2膜110不是除去处理的对象。在HDP-SiO2膜110的表面未形成膜，而形成露出的状态。
在HDP-SiO2膜110中，在两个栅极部G彼此间(各栅极部G上形成的SiN膜(侧壁部104)彼此间)形成有接触孔H。接触孔H从HDP-SiO2膜110的上表面贯通到BPSG膜101表面而形成。在接触孔H的内部侧方，各栅极部G的硬膜层103的上部的一部分以及相互相对设置的SiN膜(侧壁部104)分别露出。在接触孔H的底部，BPSG膜101的表面露出。接触孔H通过利用例如等离子体蚀刻等，相对于栅极部G的SiN膜(侧壁部104)以及硬膜层103选择蚀刻(各向异性蚀刻)HDP-SiO2膜110而形成。
接着，说明对上述晶片W进行露山接触孔H的底部的BPSG膜101的蚀刻处理(除去处理)的处理系统1。图2所示的处理系统1具有：相对于处理系统1运入运出晶片W的运入运出部2、与运入运山部2相邻设置的两个锁闭杆(ロ—ドロツク)室3、分别与各加载锁闭室3相邻设置并进行作为加热工序的PHT(Post Heat Treatment：后热处理)处理工序的作为热处理装置的PHT处理装置4、分别与各PHT处理装置4相邻设置并进行作为变质工序的COR(Chemical OxideRemoval)处理工序的COR处理装置5、对处理系统1的各部分给予控制命令的作为控制部的控制计算机8。相对于各加载锁闭室3分别连接的PHT处理装置4、COR处理装置5从加载锁闭室3侧顺次并列设置成一直线。
运入运出部2具有运送室12，该运送室12内部设有运送例如大致圆盘形状的晶片W的第一晶片运送机构11。晶片运送机构11具有大致水平保持晶片W的两个运送臂11a、11b。在运送室12的侧方例如设有三个载置能够并列收容多个晶片W的载体13a的载体载置台13。另外，设置有使晶片W旋转而光学求得偏心量从而进行定位的定位器(オリエンタ)14。
在该运入运出部2中，晶片W被运送臂11a、11b保持，通过晶片运送机构11的驱动而在大致水平面内旋转和直进移动和升降，从而运送到所希望的位置。即，使运送臂11a、11b相对于载置台10上的载体13a、定方位器14、加载锁闭室3进退，从而进行晶片W的运入运出。
各加载锁闭室3经由门阀16分别与运送室12连接。各加载锁闭室3内设有运送晶片W的第二晶片运送机构17。晶片运送机构17具有大致水平保持晶片W的运送臂17a。另外，加载锁闭室3的内部能够被真空抽吸。
在加载锁闭室3内，晶片W被运送臂17a保持，通过晶片运送机构17的驱动而在大致水平面内旋转以及直进移动、和升降，从而被运送。并且，运送臂17a相对于与各加载锁闭室3纵列连接的PHT处理装置4进退，从而晶片W相对于PHT处理装置4运入运出。另外，通过使运送臂17a经由各PHT处理装置4相对于COR处理装置5进退，从而使晶片W相对于COR处理装置5运入运出。
PHT处理装置4具有密闭结构的腔室20。腔室20的内部构成收纳晶片W的密闭结构的处理空间21。另外，虽然未图示，但是设有用于将晶片W运入运山处理空间21内的运入运山口，并设有开闭该运入运出口的门阀22。处理空间21经由门阀22与加载锁闭室3连接。
如图3所示，在PHT处理装置4的腔室20内设有大致水平载置晶片W的载置台(PHT载置台)23。载置台23例如由铝(Al)构成，在载置台23的表面为了提高蚀刻对抗性能而实施例如氧化铝处理。另外，在处理空间21内设有：具有例如加热供给氮气(N2)等惰性气体的供给路25的气体供给机构26、具有对处理空间21进行排气的排气路27的排气机构28。供给路25与氮气的供给源30连接。另外，在供给路25上设有能够进行供给路25的开闭动作和氮气的供给流量的调节的流量调整阀31。在排气路27上设有开闭阀32和用于进行强制排气的排气泵33。
另外，PHT处理装置4的门阀22、流量调整阀31、开闭阀32、排气泵33等各部分的动作分别由控制计算机8的控制命令控制。即，气体供给机构26的氮气的供给、排气机构28的排气等由控制计算机8控制。
该PHT处理装置4的载置台23的上表面，如图4、5所示，配置有由硅(Si)构成的盖体35，载置台23的上表面整体由盖体35覆盖。因此，在将晶片W载置于载置台23上的状态下，晶片W载置于配置在载置台23上的盖体35上。盖体35为厚度例如为1～10mm程度的圆板形状，具有比载置于载置台23上的圆板形状的晶片W大的直径。例如，若为直径大约300mm(12inch)的晶片W，则盖体35为直径305～310mm程度的圆板形状。另一方面，载置台23的上表面具有与晶片W相同程度的直径，例如若为直径约300mm(12inch)的晶片W，则载置台23的上表面也为直径300mm程度的圆板形状。晶片W和盖体35都在中心与载置台23的上表面的中心一致的状态下载置于载置台23上。
在载置台23的周围，设置晶片升降机构36，其在将晶片W载置于载置台23上的状态和将晶片W提起到载置台23的上方的状态之间升降。在晶片升降机构36上多处安装有用于支承晶片下表面周缘部的支承爪37。在载置台23的上表面周缘部设有多处收容支承爪37的切口部38。晶片升降机构36下降，在晶片W载置于载置台23上的状态下，如图4中的实线所示，在设于载置台23的上表面周缘部上的多个切口部38分别收容多个支承爪37。另外，当晶片升降机构36上升，则如图4中点划线所示，晶片W的下表面周缘部由多个支承爪37支承，晶片W被提升到载置台23的上方。在盖体35的周缘部设有多处使支承爪37通过的切口部39，当晶片升降机构36升降时，多个支承爪37分别通过多个切口部39。
在盖体35的上表面设有多处支承销40。因此，将晶片W载置于载置台23上的状态下，晶片W被多个支承销40支承其下表面，载置于盖体35上。另外，盖体35上表面的支承销40例如高度为200μm程度。
另外，在载置台23的上表面也设有多处与设于盖体35的上表面的支承销40相同的支承销41。在盖体35的下表面设有多处用于收容这些载置台23上表面的支承销41的凹部42。因此，盖体35的下表面形成紧密贴合在载置台23的上表面的状态。
在载置台23的背面设有加热器43。通过该加热器43加热载置于载置台23上的晶片W。在加热器43上连接有配置在腔室20的外部的直流电源44。该直流电源44通过控制计算机8的控制命令而控制。由此，载置台23上的晶片W的加热温度由控制计算机8控制。
如图6所示，COR处理装置5具有密闭结构的腔室45。在腔室45的内部成为收容晶片W的处理空间46。在腔室45的内部设有将晶片W载置为大致水平的状态的载置台(COR载置台)47。另外，在COR处理装置5上设有对处理空间46内供给气体的气体供给机构48、对处理空间46内进行排气的排气机构49。
在腔室45的侧壁部设有用于将晶片W运入运出处理空间46内的运入运出口53，设有开闭该运入运出口53的门阀54。处理空间46经由门阀54与处理空间21连接。在腔室45的顶部设有具有喷出处理气体的多个喷山口的喷淋头52。
载置台47在平面看构成大致圆形，固定在腔室45的底部。在载置台47的内部设有调节载置台47的温度的温度调节器55。温度调节器55例如具有使调温用的液体(例如水等)循环的管路。通过与该管路内流动的液体热交换，而调节载置台47的上表面的温度，另外，在载置台47和载置台47上的晶片之间进行热交换，从而调节晶片W的温度。另外，温度调节器55不限于上述内容，也可以是例如利用热阻来加热载置台47和晶片W的电加热器等。
气体供给机构48具有前述的喷淋头52、对处理空间46供给氟化氢(HF)气体的氟化氢气体供给路61、对处理空间46供给氨气(NH3)的氨气供给路62、对处理空间46供给惰性气体的氩气(Ar)的氩气供给路63、对处理空间46供给惰性气体的氮气(N2)的氮气供给路64。氟化氢气体供给路61、氨气供给路62、氩气供给路63、氮气供给路64与喷淋头52连接。在处理空间46上经由喷淋头52扩散并喷出氟化氢气体、氨气、氩气、氮气。
氟化氢气体供给路61与氟化氢气体的供给源71连接。在氟化氢气体供给路61上设有能够进行氟化氢气体供给路61的开闭动作以及氟化氢气体的供给流量的调节的流量调整阀72。氨气供给路62与氨气的供给源73连接。在氨气供给路62上设有能够进行氨气供给路62的开闭动作和氨气的供给流量的调节的流量调整阀74。氩气供给路63与氩气的供给源75连接。在氩气供给路63上设有能够进行氩气供给路63的开闭动作和氩气的供给流量的调节的流量调整阀76。氮气供给路64与氮气的供给源77连接。在氮气供给路64上设有能够进行氮气供给路64的开闭动作和氮气的供给流量的调节的流量调整阀78。
排气机构49具有开闭阀82、具有用于进行强制排气的排气泵83的排气路85。排气路85的上游端部在腔室45的底部开口。
另外，COR处理装置5的门阀54、温度调节器55、流量调整阀72、74、76、78、开闭阀82、排气泵83等各部分的动作分别通过控制计算机8的控制命令控制。即，气体供给机构48的氟化氢气体、氨气、氩气、氮气的供给、排气机构49的排气、和温度调节器55的温度调节等通过控制计算机8控制。
处理系统1的各功能要素经由信号线与自动控制处理系统1的整体的动作的控制计算机8连接。在此，功能要素意味着例如前述的晶片运送机构11、晶片运送机构17、PHT处理装置4的门阀22、流量调整阀31、排气泵33、直流电源44、COR处理装置5的门阀54、温度调节器55、流量调整阀72、74、76、78、开闭阀82、排气泵83等的用于实现规定工序条件而动作的全部的要素。控制计算机8典型地为依赖于软件来实现任意功能的通用计算机。
如图2所示，控制计算机8具有设有CPU(中央计算装置)的运算部8a、与运算部8a连接的输入输出部8b、存储插入安装在输入输出部8b上的控制软件的记录媒介8c。该记录媒介8c中记录有通过控制计算机8运行而使处理系统1进行后述的规定的基板处理方法的控制软件(程序)。控制计算机8通过运行该控制软件，而控制处理系统1的各功能要素，以实现由规定的工序方案定义的各种工序条件(例如处理空间46的压力等)。即，如后面详细说明那样，给予顺次进行COR处理装置5的COR处理工序和PHT处理装置4的PHT处理工序的控制命令。
记录媒介8c可以是固定设于控制计算机8上的记录媒介，或者装脱自如地安装在设于控制计算机8的未图示的读取装置上并能够由该读取装置读取的记录媒介。在最典型的实施方式中，记录媒介8c是由处理系统1的制造商的服务人员安装了控制软件的硬盘驱动器。在其它实施方式中，记录媒介8c是读入控制软件的CD-ROM或DVD-ROM等可移动盘(リム—バブルデイスク)。这样的可移动盘通过设于控制计算机8上的未图示的光学读取装置读取。另外，记录媒介8c可以是RAM(random access memory：随机读取存储器)或ROM(read onlymemory：只读存储器)的任一种形式。另外，记录媒介8c可以是盒式的ROM等结构。总是，能够以在计算机的技术领域中已知的任意存储媒介作为记录媒介8c使用。另外，在工厂配置多个处理系统1的情况下，也可以在总括控制各处理系统1的控制计算机8的管理计算机中收纳控制软件。这种情况下，各处理系统1经由通信电路而由管理计算机操作，运行规定的工序。
接着，说明以上构成的处理系统1的晶片W的处理。首先，如图1所示在HDP-SiO2膜110上形成接触孔H的晶片W收纳在载体13a内，运送给处理系统1。
在处理系统1中，如图2所示，收纳有多个晶片W的载体13a载置于载体载置台13上。通过晶片运送机构11从载体13a取山一个晶片W，运入加载锁闭室3中。当晶片W运入加载锁闭室3中时，则加载锁闭室3密闭、减压。之后，门阀22、54打开，加载锁闭室3和相对于大气压分别减压的PHT处理装置4的处理空间21、COR处理装置5的处理空间46相互连通。晶片W由晶片运送机构17从加载锁闭室3运出，顺次通过处理空间21的运入运出口(未图示)、处理空间21、运入运出口53内而直进移动，运入处理空间46。
在处理空间46中，晶片W在以设备形成面为上表面的状态下，从晶片运送机构17的运送臂17a向载置台7转移。当晶片W被运入，则运送臂17a从处理空间46退出。运入运出口53关闭，处理空间46密闭。并且，COR处理工序开始。
处理空间46密闭后，从氨气供给路62、氩气供给路63、氮气供给路64分别向处理空间46内供给氨气、氩气、氮气。另外，处理空间46内的压力形成比大气压低的状态。另外，载置台47上的晶片W的温度通过温度调节器55调节为规定的目标值(例如大约35℃程度)。
之后，从氟化氢气体供给路61对处理空间46供给氟化氢气体。在此，对处理空间46事先供给氨气，所以通过供给氟化氢气体，能够使处理空间46的气氛成为由含有氟化氢气体和氨气的混合气体构成的处理气氛。这样，对处理空间46内的晶片W的表面供给混合气体，从而对晶片W进行COR处理。
通过处理空间46内的低压状态的处理气氛，存在于晶片W表面的接触孔H的底部的BPSG膜101与混合气体中的氟化氢气体的分子和氨气分子化学反应，变质为反应生成物101′(参照图7)。作为反应生成物101′生成氟硅酸铵或水分等。另外，该化学反应各向同性地进行，所以化学反应从接触孔H的底部进行到Si层的上表面，并且在Si层的上方也从接触孔H的正下方向横方向进行。
COR处理中，通过调节各处理气体的供给流量、惰性气体的供给流量、排气流量等，调节成处理空间46内的混合气体(处理气氛)的压力维持在低于大气压的一定压力(例如大约80mTorr(大约10.7Pa)程度)。另外，混合气体中的氟化氢气体的分压可以调节为约15mTorr(约2.00Pa)以上。另外，如前所述，晶片W的温度、即BPSG膜101中进行化学反应的部分的温度(BPSG膜101和混合气体接触的部分(即接触孔H的底部)的温度)例如可以维持在约35℃以上的一定温度。由此，促进化学反应，提高反应生成物101′的生成速度，能够迅速形成反应生成物101′的层。另外，能够充分深化化学反应成饱和状态的深度(从BPSG膜101的表面到化学反应结束位置的之间的距离)。即、反应生成物101′到达Si层100的上表面之前，化学反应不在中途停止而充分进行。另外，反应生成物101′中的氟硅酸铵的升华点约为100℃，当使晶片W的温度为100℃以上，则反应生成物101′的生成不能够良好地进行。因此，晶片W的温度优选不到大约100℃。
上述的化学反应成饱和状态的深度依赖于作为变质的对象物的硅氧化膜的种类(本实施方式中为BPSG膜101)、硅氧化膜的温度(或接触硅氧化膜的气体的温度)、混合气体中的氟化氢气体的分压等。即、根据硅氧化膜的种类，分别调节硅氧化膜的温度、以及氟化氢气体的分压，从而能够控制化学反应成饱和状态的深度、反应生成物101′的生成量等，进一步，能够控制后面详细说明的PHT处理后的蚀刻量。化学反应成饱和状态的深度、即蚀刻量在BPSG膜101的情况下，通过调节使BPSG膜101的温度为35℃以上、以及氟化氢气体的分压为大约15mTorr(大约2.00Pa)以上，从而上述深度能够形成约30nm(纳米)。
另外，以往一般进行的COR处理中，晶片W的温度约为30℃以下程度。另外，即使增高混合气体中的氟化氢气体的分压，化学反应仅进行到某一深度。因此，COR处理进行下的蚀刻量有限制，在一次COR处理中能够可靠地蚀刻的蚀刻量例如在BPSG膜101中为不到大约30nm的程度。相对于此，本实施方式中，晶片W的温度形成为比以往的温度高的35℃以上，并且混合气体中的氟化氢气体的分压上升为比以往高的约15mTorr(约2.00Pa)以上，从而能够提高化学反应成饱和状态的深度，在一次的COR处理中也能够实施充分量的变质。
其中，COR处理中，在形成在BPSG膜101上方的HDP-SiO2膜110中，能够进行与混合气体的化学反应。因此，由于COR处理，会使HDP-SiO2膜110变质。为了抑制该HDP-SiO2膜110的变质，可以使混合气体中的氨气的分压比氟化氢气体的分压小。即，使氨气的供给流量比氟化氢气体的供给流量小。这样，在化学反应在BPSG膜101中活跃进行期间，在HDP-SiO2膜110中，能够防止化学反应进行。即，能够在抑制HDP-SiO2膜110等的变质的同时，选择性地仅使BPSG膜101效率良好地变质。因此，能够防止HDP-SiO2膜110的破损。这样，通过调节混合气体中的氨气的分压，BPSG膜101和HDP-SiO2膜110之间、即相同的硅氧化膜但密度、组成、成膜方法等互不相同的彼此之间，能够使化学反应的反应速度、反应生成物的生成量等形成互不相同的值，进而能够使后面详细说明的PHT处理后的蚀刻量为互不相同的量。另外，在氨气的分压比氟化氢气体的分压小时的化学反应中，并不是通过BPSG膜101和混合气体的化学反应决定反应生成物101′的生成速度的反应速率控制，而是由氟化氢气体的供给流量决定反应生成物101′的生成速度的供给速率控制。
反应生成物101′充分形成，而COR处理结束时，则对处理空间46强制排气使其减压。由此，氟化氢气体和氨气从处理空间46强制排出。处理空间46的强制排气结束时，则运入运出口53打开，晶片W由晶片运送机构17从处理空间46运出，并运入PHT处理装置4的处理空间21。如上进行后，则COR处理工序结束。
在PHT处理装置4中，晶片W在以表面为上表面的状态下在处理空间21内载置于载置台23上。这种情况下，晶片W在下表面由多个支承销40支承的状态下，载置于覆盖载置台23上表面的盖体35之上。另外，如上所述，晶片W为与载置台23的上表面相同程度的直径，相对于此盖体35具有比晶片W大的直径。并且，晶片W和盖体35都是在中心与载置台23的上表面的中心一致的状态下，载置于载置台23上。因此，晶片W的下表面整体由盖体35完全覆盖，形成载置台23的上表面相对于晶片W的下表面暴露的状态。
这样，当晶片W运入PHT处理装置4的处理空间21内后，运送臂17a从处理空间21退出。之后，处理空间21密闭，开始PHT处理工序。在PHT处理中，在对处理空间21内排气的同时，将高温的加热气体供给处理空间21内，使处理空间21内升温。另外，通过设于载置台23的背面的加热器43的作用，加热载置于载置台23上的晶片W。这种情况下，载置台23的上表面的支承销41收容在设于盖体35的下表面的凹部42，形成盖体35的下表面紧密贴合在载置台23的上表面的盖体。由此，加热器43的热经由载置台23的上表面以及盖体35效率良好地传递给晶片W。这种情况下，若使盖体35的厚度例如为1～10mm程度，盖体35上表面的支承销40的高度例如为200μm程度，能够从载置台23上表面向晶片W效率良好地传递热。
由此，由上述COR处理产生的反应生成物101′被加热而气化，从接触孔H的下方通过接触孔H内，向HDP-SiO2膜的外侧(晶片W的外侧)排出。即，如图8所示，从BPSG膜101除去反应生成物101′，由此在Si层100的上方形成与接触孔H的底部连通的空间H′。这样，COR处理后，进行PHT处理，从而能够除去反应生成物101′，各向同性地干蚀刻BPSG膜101。
这样，通过在COR处理后实施PHT处理，从而能够将BPSG膜101蚀刻(除去)到规定的深度。另外，在前述的COR处理中，即使对于作为硅氧化膜的HDP-SiO2膜110，由于产生些许与混合气体的化学反应，所以HDP-SiO2膜110的表面变质，产生少量的反应生成物。但是，如前所述，BPSG膜101和HDP-SiO2膜110，其反应生成物的生成量互不同，在HDP-SiO2膜110中生成反应生成物的深度与在BPSG膜101中生成反应生成物101′的深度比较，前者非常少。因此，通过PHT处理从HDP-SiO2膜110除去反应生成物的深度、即HDP-SiO2膜110的蚀刻量与BPSG膜110的蚀刻量比较，前者被抑制为非常少的量。这样，在COR处理中将混合气体中的氨气的分压调节为比氟化氢气体的分压小，从而能够分别调节各硅氧化膜(BPSG膜101、HDP-SiO2膜110)的PHT处理后的蚀刻量。即，能够调节蚀刻选择比。本实施方式中，能够使BPSG膜101的蚀刻选择比相对于HDP-SiO2膜110等其他结构更高。
当PHT处理结束，则加热气体的供给停止，并且加热器43的作用停止，PHT处理装置4的运入运出口打开。之后，晶片W通过晶片运送机构17而从处理空间21运出，返回加载锁闭室3。这样，PHT处理装置4的PHT处理工序结束。
晶片W返回加载锁闭室3，加载锁闭室3密闭后，加载锁闭室3和运送室12连通。并且，通过晶片运送机构11将晶片W从加载锁闭室3运山，返回载体载置台13上的载体13a上。这样，处理系统1的一系列处理工序结束。
另外，在处理系统1中蚀刻处理结束后的晶片W，在其他处理系统中运入例如CVD装置等的成膜装置，相对于晶片W进行例如利用CVD法等的成膜处理。在该成膜处理中，如图9所示，填埋接触孔H和空间H′而进行成膜。由此，在接触孔H和空间H′内形成电容(キヤパシタ)C。电容C在栅电极G之间贯通HDP-SiO2膜110和BPSG膜101而形成，电容C的下端部在空间H′内与Si层100的上表面连接。
根据该处理系统1，PHT处理装置4的载置台23上表面由硅制造的盖体35覆盖，所以能够防止铝成分从载置台23上表面向晶片W的下表面转印。因此，避免晶片下表面的金属污染。另外，由于防止铝成分从载置台23上表面向晶片W的下表面转印，所以能够提高加热器43的加热温度，能够提高PHT处理装置4的晶片W的处理温度，缩短处理时间。
以上，说明了本发明的优选实施方式，但是本发明不限于上述例子。对于本领域技术人员来说，显然能够在本发明权利要求书记载的技术思想的范畴内想到各种变形例或修正例，这些自然也都属于本发明的技术范围。
例如，覆盖PHT处理装置4的载置台23上表面的盖体35的材质除硅以外，也能够利用碳化硅(SiC)、氮化铝(AlN)、氧化硅(SiO2)等。但是，氧化硅存在碎片(chipping)的问题，氮化铝、碳化硅昂贵。因此，盖体35的材质优选硅。另外，硅制造的盖体35与晶片W的硬度相同，与晶片W下表面的接触导致的消耗少。
另外，也可以在盖体35的上表面不设置支承销40。另外，也能够省略盖体35下表面的凹部42。但是，在载置台23的上表面设置有支承销41的情况下，为了使盖体35的下表面与载置台23的上表面紧密贴合，优选设置凹部42。
供给处理空间46的气体的种类不限于氟化氢气体和氨气的组合。例如，供给处理空间46的惰性气体也可以仅为氩气。另外，该惰性气体也可以是其他惰性气体、例如氦气(He)、氙气(Xe)的任一个，或者，混合氩气、氮气、氦气、氙气中的两种以上气体。
处理系统1的结构不限于上述实施方式所示。例如，除了COR处理装置、PHT处理装置外，还可以是具有成膜装置的处理系统。例如图10所示的处理系统90所示，将具有晶片运送机构91的共用运送室92经由加载锁闭室93相对于运送室12连接，在该共用运送室92的周围配设COR处理装置95、PHT处理装置96、例如CVD装置等成膜装置97。在该处理系统90中，通过晶片运送机构91分别使晶片W相对于加载锁闭室92、COR处理装置95、PHT处理装置96、成膜装置97分别运入运出。共用运送室92内能够真空抽吸。即，通过将共用运送室92内形成真空状态，从而能够使从PHT处理装置96运出的晶片W不接触大气中的氧，而运入成膜装置97。因此，能够防止在PHT处理后的晶片W上附着自然氧化膜，能够合格地进行成膜(电容C的形成)。
另外，在处理系统1中处理的基板的结构不限于以上的实施方式中说明的。另外，在处理系统1中实施的蚀刻不限于实施方式所示的那样的、在电容C的形成前用于在接触孔H的底部进行，本发明能够适用于各式的硅氧化膜的除去。在处理系统1中构成实施蚀刻的对象物的硅氧化膜不限于BPSG膜，例如也可以是HDP-SiO2膜等、其他种类的硅氧化膜。这种情况下，根据硅氧化膜的种类，通过调节COR处理工序中的硅氧化膜的温度、以及混合气体中的氟化氢气体的分压，从而能够控制反应生成物成饱和状态的深度、蚀刻量等。特别是，相对于以往的自然氧化膜或化学氧化膜中进行的蚀刻方法，能够加深反应生成物成饱和状态的深度、另外能够提高蚀刻量。
另外，关于形成在基板上的CVD类氧化膜，该CVD类氧化膜的成膜所使用的CVD法的种类不作特别限定。例如可以是热CVD法、常压CVD法、减压CVD法、等离子体CVD法等。
另外，本发明也能够适用于CVD类氧化膜以外的硅氧化膜、例如自然氧化膜、抗蚀剂除去工序等的药液处理所产生的化学氧化膜、由热氧化法形成的热氧化膜等的硅氧化膜的蚀刻。在这样的CVD类氧化膜以外的硅氧化膜中，也通过调节COR处理中的氟化氢气体的分压和硅氧化膜的温度，来增减蚀刻量。
例如在前面的处理工序(抗蚀剂除去工序等)中处理后，到下一个处理工序(成膜工序)进行之前的期间，长时间放置晶片W，在晶片W上形成厚实的自然氧化膜的情况下，也能够在下一个处理工序进行之前，使用本发明来进行自然氧化膜的除去工序，从而能够充分除去自然氧化膜。因此，能够延长前一个处理工序结束后，到自然氧化膜除去工序或下一个处理工序实施之前的等待时间。因此，能够使管理时间(Q-time)具有自由度。
另外，在晶片W上，自然氧化膜和层间绝缘膜等其他硅氧化膜(BPSG)等混合存在，仅在要除去自然氧化膜的情况下，可以在COR处理中，降低晶片W的温度，或较低调节混合气体中的氟化氢气体的分压。例如，也可以使晶片W的温度为大约30℃以下、使混合气体中的氟化氢气体的分压为大约15mTorr(大约2.00Pa)以下。由此，能够抑制层间绝缘膜等其他硅氧化膜的变质，同时效率良好地使自然氧化膜变质。即，能够抑制其他结构的破损，同时效率良好地除去自然氧化膜。
在晶片上，自然氧化膜和其他种类的硅氧化膜等混合存在，例如有图11所示的结构。在图11中，在晶片W′的表面形成有Si层150，在其上表面并列设置两个具有栅电极151的栅极部G′。各栅极部G′具有栅电极151(SiO2层)、硬膜(HM)层152(SiN层)以及侧壁部(侧墙)153。即，在Si层150的上表面形成作为栅极氧化膜的两个SiO2膜155。各SiO2膜155的上表面分别形成作为栅电极151的Poly-Si层，在各Poly-Si层(栅电极151)的上表面分别形成有SiN层(硬膜(HM)层152)。并且，在各SiO2膜155、Poly-Si层(栅电极151)、SiN层(硬膜(HM)层152)的两侧面分别形成由绝缘体构成的侧壁部153。另外，覆盖这两个栅电极G′，形成作为层间绝缘膜的BPSG膜156，在BPSG膜156的上表面形成有PE-SiO2膜157。该PE-SiO2膜157为使用等离子体CVD(PECVD：Plasma Enhanced CVD)法形成的CVD类的硅氧化膜。在两个栅极部G′之间(侧壁部153之间)贯通PE-SiO2膜157和BPSG膜156而形成有接触孔H。在接触孔H的底部露出Si层150，在该Si层150上形成自然氧化膜160。即，在该结构中，三种类硅氧化膜即自然氧化膜160、BPSG膜156以及PE-SiO2膜157混合存在。在从这样的晶片W′除去自然氧化膜160的情况下，也能够通过适当调节晶片W′的温度和混合气体中的氟化氢气体的分压，来抑制BPSG膜156和PE-SiO2膜157的破损(CD转换)，同时选择性除去自然氧化膜160。另外，若根据自然氧化膜160的厚度来调节晶片W′的温度和混合气体中的氟化氢气体的分压，则长时间放置而厚实形成的自然氧化膜160也能够可靠地除去。另外，在相对于晶片W′除去自然氧化膜160的后进行的电容的形成(成膜处理)中，从露出接触孔H的底部露出的Si层150除去自然氧化膜160，从而能够可靠地将电容的下端部连接在Si层150上。
〔实施例〕
比较PHT处理装置的载置台的上表面不由盖体覆盖的情况(比较例)和由盖体覆盖的情况(实施例)中、铝向晶片下表面的转印量。另外，铝转印量通过ICP-Mass测定。比较例的情况下，如图12所示，载置台的上表面的温度为100℃程度，则铝向晶片下表面的转印量会超过3×1010atoms/cm2，产生不可忽视的金属污染。另一方面，实施例的情况下，如图13所示，即使载置台的上表面的温度为300℃程度，铝向晶片下表面的转印量也只为5×109atoms/cm2，仅产生可以忽视的程度的金属污染。
〔产业上的可利用性〕
本发明能够适用于硅基板的热处理。

Claims (6)

1.一种热处理装置，其对硅基板进行热处理，其特征在于：
具有载置并加热硅基板的载置台，
在所述载置台的上表面配置由硅、碳化硅、氮化铝的任一种构成的盖体。
2.如权利要求1所述的热处理装置，其特征在于：
所述盖体为圆板形状，具有比载置于所述载置台上的圆板形状的硅基板大的直径。
3.如权利要求1所述的热处理装置，其特征在于：
在所述盖体的上表面设有支承硅基板的下表面的多个支承销。
4.如权利要求1所述的热处理装置，其特征在于：
在所述盖体的下表面设有用于收容设于所述载置台的上表面的多个支承销的凹部。
5.如权利要求1所述的热处理装置，其特征在于：
在硅基板的上表面形成有通过与含有氟化氢气体和氨气的混合气体的化学反应而使硅氧化膜变质的反应生成物膜。
6.一种处理系统，其除去形成在硅基板的上表面的硅氧化膜，其特征在于：
具有：对硅基板的上表面供给含有氟化氢气体和氨气的混合气体，从而使形成在硅基板的上表面的硅氧化膜变质为反应生成物膜的COR处理装置和、权利要求1～5任一项所述的热处理装置。
CN200910129357A 2008-03-27 2009-03-24 热处理装置和处理系统 Pending CN101546699A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008083882A JP5352103B2 (ja) 2008-03-27 2008-03-27 熱処理装置および処理システム
JP2008083882 2008-03-27

Publications (1)

Publication Number Publication Date
CN101546699A true CN101546699A (zh) 2009-09-30

Family

ID=41115342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910129357A Pending CN101546699A (zh) 2008-03-27 2009-03-24 热处理装置和处理系统

Country Status (4)

Country Link
US (1) US20090242129A1 (zh)
JP (1) JP5352103B2 (zh)
CN (1) CN101546699A (zh)
TW (1) TWI437660B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097497A (zh) * 2014-05-09 2015-11-25 东京毅力科创株式会社 蚀刻方法
CN105895503A (zh) * 2015-02-16 2016-08-24 东京毅力科创株式会社 基板处理方法和基板处理装置

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160118387A (ko) * 2010-08-03 2016-10-11 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 장치
US8828880B2 (en) * 2010-11-11 2014-09-09 Tokyo Electron Limited Method and apparatus for manufacturing semiconductor device
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
GB2487716B (en) * 2011-01-24 2015-06-03 Memsstar Ltd Vapour Etch of Silicon Dioxide with Improved Selectivity
US9064815B2 (en) 2011-03-14 2015-06-23 Applied Materials, Inc. Methods for etch of metal and metal-oxide films
US9267739B2 (en) 2012-07-18 2016-02-23 Applied Materials, Inc. Pedestal with multi-zone temperature control and multiple purge capabilities
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9034770B2 (en) * 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
CN105051871B (zh) * 2013-03-28 2018-06-12 芝浦机械电子株式会社 放置台及等离子体处理装置
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US10622205B2 (en) * 2015-02-16 2020-04-14 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
US9881805B2 (en) 2015-03-02 2018-01-30 Applied Materials, Inc. Silicon selective removal
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10062575B2 (en) 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW357404B (en) * 1993-12-24 1999-05-01 Tokyo Electron Ltd Apparatus and method for processing of plasma
US5796074A (en) * 1995-11-28 1998-08-18 Applied Materials, Inc. Wafer heater assembly
JP3341619B2 (ja) * 1997-03-04 2002-11-05 東京エレクトロン株式会社 成膜装置
US6146463A (en) * 1998-06-12 2000-11-14 Applied Materials, Inc. Apparatus and method for aligning a substrate on a support member
US6241825B1 (en) * 1999-04-16 2001-06-05 Cutek Research Inc. Compliant wafer chuck
JP3958539B2 (ja) * 2001-08-02 2007-08-15 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP4056316B2 (ja) * 2002-07-26 2008-03-05 松下電器産業株式会社 ドライエッチング方法及び装置
JP2004200156A (ja) * 2002-12-05 2004-07-15 Ibiden Co Ltd 金属ヒータ
JP4238772B2 (ja) * 2003-05-07 2009-03-18 東京エレクトロン株式会社 載置台構造及び熱処理装置
JP2005340693A (ja) * 2004-05-31 2005-12-08 Nec Kansai Ltd プラズマエッチング装置
US7622392B2 (en) * 2005-02-18 2009-11-24 Tokyo Electron Limited Method of processing substrate, method of manufacturing solid-state imaging device, method of manufacturing thin film device, and programs for implementing the methods
JP4911980B2 (ja) * 2006-02-02 2012-04-04 東京エレクトロン株式会社 減圧処理装置
JP4890067B2 (ja) * 2006-03-28 2012-03-07 大日本スクリーン製造株式会社 基板処理装置および基板搬送方法
JP4949091B2 (ja) * 2007-03-16 2012-06-06 東京エレクトロン株式会社 基板処理装置、基板処理方法および記録媒体
JP4959457B2 (ja) * 2007-07-26 2012-06-20 東京エレクトロン株式会社 基板搬送モジュール及び基板処理システム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097497A (zh) * 2014-05-09 2015-11-25 东京毅力科创株式会社 蚀刻方法
CN105097497B (zh) * 2014-05-09 2018-05-08 东京毅力科创株式会社 蚀刻方法
CN105895503A (zh) * 2015-02-16 2016-08-24 东京毅力科创株式会社 基板处理方法和基板处理装置
CN105895503B (zh) * 2015-02-16 2019-04-16 东京毅力科创株式会社 基板处理方法和基板处理装置

Also Published As

Publication number Publication date
TW201003831A (en) 2010-01-16
JP2009239056A (ja) 2009-10-15
TWI437660B (zh) 2014-05-11
US20090242129A1 (en) 2009-10-01
JP5352103B2 (ja) 2013-11-27

Similar Documents

Publication Publication Date Title
CN101546699A (zh) 热处理装置和处理系统
US10199215B2 (en) Apparatus and method for selective deposition
TWI520216B (zh) 以氨與三氟化氮蝕刻氧化物
US6365518B1 (en) Method of processing a substrate in a processing chamber
KR101165970B1 (ko) 기판의 에칭 방법 및 시스템
KR102245729B1 (ko) 에피택셜 성장 이전에 기판 표면을 사전 세정하기 위한 방법 및 장치
TWI438839B (zh) 利用電漿清潔處理形成鈍化層以降低原生氧化物生長之方法
US8318605B2 (en) Plasma treatment method for preventing defects in doped silicon oxide surfaces during exposure to atmosphere
TWI442471B (zh) 形成至少一介電層之方法與系統
CN101572232B (zh) 形成高质量的低温氮化硅层的方法
JP4890025B2 (ja) エッチング方法及び記録媒体
US9546422B2 (en) Semiconductor device manufacturing method and substrate processing method including a cleaning method
JP2000188401A (ja) 半導体素子のゲ―ト電極形成方法
CN102224573A (zh) 用于沟槽与介层洞轮廓修饰的方法与设备
CN101490817A (zh) 半导体装置的制造方法、半导体装置的制造装置、半导体装置、计算机程序以及存储介质
US8124536B2 (en) Manufacturing method of capacitor electrode, manufacturing system of capacitor electrode, and storage medium
US20150064921A1 (en) Low temperature plasma anneal process for sublimative etch processes
JPWO2010110309A1 (ja) 真空処理方法及び真空処理装置
KR20210135293A (ko) 성막 방법 및 성막 장치
JP3915697B2 (ja) 成膜方法及び成膜装置
JP7489786B2 (ja) 半導体装置の製造方法
KR101150268B1 (ko) 열처리 장치 및 처리 시스템
KR20230054721A (ko) 게르마늄에 대한 확산 배리어들
TW202419669A (zh) 用於沉積低k介電質膜之系統及方法
JP2009044088A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090930