CN110402480B - 蚀刻装置 - Google Patents

蚀刻装置 Download PDF

Info

Publication number
CN110402480B
CN110402480B CN201880017000.9A CN201880017000A CN110402480B CN 110402480 B CN110402480 B CN 110402480B CN 201880017000 A CN201880017000 A CN 201880017000A CN 110402480 B CN110402480 B CN 110402480B
Authority
CN
China
Prior art keywords
gas
bcl
etching
iii nitride
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880017000.9A
Other languages
English (en)
Other versions
CN110402480A (zh
Inventor
堀胜
谷出敦
堀越章
中村昭平
高辻茂
河野元宏
木濑一夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagoya University NUC
Screen Holdings Co Ltd
Original Assignee
Nagoya University NUC
Screen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagoya University NUC, Screen Holdings Co Ltd filed Critical Nagoya University NUC
Publication of CN110402480A publication Critical patent/CN110402480A/zh
Application granted granted Critical
Publication of CN110402480B publication Critical patent/CN110402480B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明的课题在于提供实现了抑制III族氮化物半导体的过度蚀刻的蚀刻装置。作为解决本发明课题的方法涉及一种蚀刻装置(1000),其具有处理室(1001)、基座(1100)、气体供给部(1500)、等离子体产生部(1300)以及第一电位赋予部(1200)。等离子体产生部(1300)产生感应耦合等离子体。第一气体为包含Cl2和BCl3的氯系混合气体。BCl3在第一气体中所占的体积比越大,则第一电位赋予部(1200)对于基座(1100)赋予的偏压的绝对值越小。第一电位赋予部(1200)以满足‑1200·X+290≤Vpp≤‑1200·X+480的方式将偏压赋予至基座(1100)。

Description

蚀刻装置
技术领域
本说明书的技术领域涉及对III族氮化物半导体进行蚀刻的蚀刻装置。
背景技术
GaN所代表的III族氮化物半导体被应用于例如LED。此外,III族氮化物半导体具备高绝缘击穿强度、高耐热性、高速工作性。因此,作为功率器件的应用备受期待。
在将III族氮化物半导体应用于功率器件时,有时要对III族氮化物半导体进行蚀刻。作为其一例,可举出例如在III族氮化物半导体中形成沟槽(trench)的情况。因此,开发了对III族氮化物半导体进行蚀刻的技术。例如,专利文献1中公开了使基板温度为200℃以上600℃以下,使用包含Cl2的气体进行干蚀刻的技术。
现有技术文献
专利文献
专利文献1:日本特开2014-45049号公报
发明内容
发明所要解决的课题
然而,专利文献1的技术中,有III族氮化物半导体过度蚀刻的担忧。即,掩模下层的III族氮化物半导体会变变窄。在该情况下,其变窄的部位的机械强度会变弱。此外,有电场集中于该变窄的部位的担忧。因此,优选抑制III族氮化物半导体的过度蚀刻。
本说明书的技术是为了解决上述现有技术所具有的问题而提出的。其课题在于提供实现了抑制III族氮化物半导体的过度蚀刻的蚀刻装置。
用于解决课题的方法
第一方式中的蚀刻装置具有对III族氮化物半导体进行蚀刻的处理室、保持III族氮化物半导体的基板保持部、向处理室的内部供给第一气体的气体供给部、将第一气体进行等离子体化的等离子体产生部以及对于基板保持部赋予高频电位的第一电位赋予部。第一气体为包含Cl2和BCl3的氯系混合气体。BCl3在第一气体中所占的体积比越大,第一电位赋予部对于基板保持部赋予的偏压的绝对值越小。第一电位赋予部以满足下式的方式将偏压赋予至基板保持部,
Vpp≤-1200·X+480
Vpp≥-1200·X+290
0.01≤X≤0.4
Vpp:偏压(V)
X:BCl3在第一气体中所占的体积比。
在该蚀刻装置中,BCl3在第一气体中所占的体积比越大,第一电位赋予部对于基板保持部赋予的偏压的绝对值越小。因此,几乎没有将掩模正下方的III族氮化物半导体进行过度蚀刻的担忧。即,掩模正下方的III族氮化物半导体的宽度与掩模的宽度基本上相同。
发明效果
本说明书中,提供实现了抑制III族氮化物半导体的过度蚀刻的蚀刻装置。
附图说明
图1为表示第一实施方式的蚀刻装置的概略构成的图。
图2为示意性示出Cl-离子的行为的图。
图3为示意性示出Cl自由基的行为的图。
图4为表示蚀刻后的GaN基板的截面的扫描型显微镜照片(其1)。
图5为表示蚀刻后的GaN基板的截面的扫描型显微镜照片(其2)。
图6为表示GaN基板的表面粗糙度相对于BCl3在第一气体中所占的体积比的图。
图7为表示光致发光强度相对于BCl3在第一气体中所占的体积比的图。
图8为表示BCl3在第一气体中所占的体积比与偏压Vpp之间的关系的图。
具体实施方式
以下,对于具体的实施方式进行举例,一边参照附图一边说明蚀刻装置。
(第一实施方式)
1.蚀刻装置
图1为表示第一实施方式的蚀刻装置1000的概略构成的图。蚀刻装置1000具有处理室1001、基座1100、基座支持部1110、加热部1120、SiC板1130、第一电位赋予部1200、第一整合器1210、等离子体产生部1300、第二电位赋予部1400、第二整合器1410、气体供给部1500、气体供给管1510、喷淋板1600、排气口1700以及预备室1800。
处理室1001为用于对基板S1的III族氮化物半导体进行蚀刻的反应室。基板S1具有III族氮化物半导体。处理室1001具有支持基板S1的基座1100、基座支持部1110、SiC板1130、等离子体产生部1300、喷淋板1600以及排气口1700。
基座1100为用于支持具有III族氮化物半导体的基板S1的基板保持部。基座1100的材质为例如SiC。此外,可以为对碳材料实施了SiC的涂布的基座。基座支持部1110为用于支持基座1100的支持台。加热部1120为用于加热基座1100的部件。加热部1120隔着基座1100将基板S1进行加热。
第一电位赋予部1200用于对于基座1100赋予高频电位。因此,第一电位赋予部1200能够隔着基座1100对于基板S1赋予电位。第一电位赋予部1200中的高频电位的频率为例如13.56MHz。当然,也可以是除此以外的频率。第一整合器1210配置于第一电位赋予部1200与基座1100之间。即,第一电位赋予部1200通过第一整合器1210与基座1100连接。
等离子体产生部1300处于处理室1001的内部并在面对基座1100的位置产生等离子体。等离子体产生部1300将后述的第一气体等离子体化。等离子体产生部1300为产生感应耦合等离子体(ICP)的ICP单元。
第二电位赋予部1400用于对等离子体产生部1300赋予高频电位。第二电位赋予部1400中的高频电位的频率为例如27.12MHz。当然,也可以是除此以外的频率。第二整合器1410配置于第二电位赋予部1400与等离子体产生部1300之间。即,第二电位赋予部1400通过第二整合器1410与等离子体产生部1300连接。
气体供给部1500用于对处理室1001的内部供给第一气体。这里,第一气体为Cl2与BCl3的混合气体。气体供给管1510为用于将气体供给部1500与处理室1001进行连接的流路。气体供给部1500将第一气体供给至预备室1800。然后,第一气体从预备室1800通过喷淋板1600而到达等离子体产生部1300的部位。喷淋板1600为将第一气体进行整流的整流板。排气口1700为用于从处理室1001排出气体的部件。
2.蚀刻方法
使用第一实施方式的蚀刻装置1000。首先,将基板S1配置于蚀刻装置1000的基座1100。接下来,将蚀刻装置1000进行抽真空。而且,气体供给部1500将作为Cl2与BCl3的混合气体的第一气体供给至处理室1001的内部。而且,第一电位赋予部1200对于基座1100赋予高频的偏压Vpp。第二电位赋予部1400对于等离子体产生部1300赋予高频电位。由此,等离子体产生部1300在处理室1001的内部产生等离子体。而且,第一气体被等离子体化,由等离子体生成区域产生等离子体生成物。所谓等离子体生成物,包含来源于B和Cl的离子和自由基以及紫外线。而且,这样的离子和自由基会对基板S1的III族氮化物半导体进行蚀刻。
2-1.蚀刻条件1
将蚀刻条件示于表1中。气体供给部1500将第一气体供给至处理室1001的内部。这里,第一气体为氯系混合气体。更具体而言,第一气体为Cl2与BCl3的混合气体。BCl3在该第一气体中所占的体积比为0.01以上0.4以下。这里,BCl3在第一气体中所占的体积比与BCl3在导入至处理室1001的第一气体中所占的流量比相同。处理室1001的内压为1Pa以上10Pa以下。处理室1001的内压在该范围内时,由等离子体产生部1300产生的等离子体为感应耦合等离子体。偏压Vpp为0V以上468V以下。偏压Vpp的频率为1MHz以上100MHz以下的程度。等离子体产生部1300的输出为200W以上800W以下的程度。基板温度为300℃以上500℃以下。
[表1]
内压 1Pa以上 10Pa以下
BCl<sub>3</sub>的体积比 0.01以上 0.4以下
偏压 0V以上 468V以下
2-2.蚀刻条件2
BCl3在第一气体中所占的体积比越大,则第一电位赋予部1200对于基座1100赋予的偏压Vpp的绝对值越小。
第一电位赋予部1200对于基座1100赋予满足下式的偏压Vpp。
Vpp≤-1200·X+480………(1)
Vpp≥-1200·X+290………(2)
0.01≤X≤0.4
Vpp:偏压(V)
X:BCl3在第一气体中所占的体积比
在该情况下,III族氮化物半导体被适当地蚀刻。几乎没有III族氮化物半导体被过度蚀刻的担忧。
2-3.蚀刻条件3
气体供给部1500中,如果使BCl3在第一气体中所占的体积比为2%以上30%以下,则仍然优选。即,气体供给部1500供给的第一气体满足下式。
0.02≤X≤0.3
在该情况下,III族氮化物半导体被进一步适当地蚀刻。几乎没有III族氮化物半导体被过度蚀刻的担忧。
3.等离子体生成物与偏压的关系
这里,对于等离子体生成物与偏压的关系进行说明。对于等离子体生成物中的离子与自由基进行说明。以离子为代表对于Cl-进行说明。以自由基为代表对于Cl自由基进行说明。
3-1.离子的行为
图2为示意性示出Cl-离子的行为的图。Cl-离子带负电。因此,通过偏压Vpp,Cl-离子朝向基板S1被加速。即,Cl-离子沿图2的箭头K1方向进行移动。因此,Cl-离子主要将基板S1的III族氮化物半导体沿纵向蚀刻。这里所谓纵向,为与基板S1的板面垂直的方向。
3-2.自由基的行为
图3为示意性示出Cl自由基的行为的图。Cl自由基为电中性。因此,不受周围的电场的影响。因此,Cl自由基不论偏压Vpp如何,都放射状地移动。即,Cl自由基沿图3的箭头K2的方向进行移动。因此,Cl自由基将基板S1的III族氮化物半导体不仅沿纵向而且沿横向蚀刻。这里所谓横向,为与基板S1的板面平行的方向。因此,认为该自由基参与至III族氮化物半导体的过度蚀刻。
3-3.偏压与蚀刻
本实施方式中,根据等离子体生成区域所产生的等离子体生成物的状态,调整偏压Vpp。由此,调整到达基板S1的离子与自由基的平衡。由此,抑制掩模正下方的III族氮化物半导体的宽度变窄。
3-4.BCl3的作用
此外,在蚀刻中,BCl3的B有在III族氮化物半导体的凹部的侧面与III族氮化物半导体进行结合的可能性。而且,该B有在III族氮化物半导体的表面抑制过度蚀刻的可能性。因此,认为BCl3的流量越多,则可以使偏压Vpp越小。这是因为认为即使减小偏压Vpp而增大自由基的贡献,BCl3的B也抑制III族氮化物半导体的侧蚀刻。或者认为BCl3的流量越多,则Cl-离子越大量地产生。因此,认为没有必要使偏压Vpp那么大。
4.本实施方式的效果
本实施方式的蚀刻装置1000能够在抑制过度蚀刻的同时对III族氮化物半导体进行蚀刻。即,掩模的宽度与比掩模更下层的III族氮化物半导体的宽度基本上相等。
5.变形例
5-1.惰性气体或氮气
气体供给部1500供给作为氯系混合气体的第一气体。第一气体为Cl2与BCl3的混合气体。气体供给部1500也可以将在第一气体中混合有包含氮气和惰性气体中的至少一种的气体的第二气体供给至处理室1001的内部。然而,BCl3所占的体积比X为BCl3在Cl2与BCl3的合计的体积中所占的体积。
5-2.等离子体产生部的位置
本实施方式中,等离子体产生部1300位于处理室1001的内部。等离子体产生部1300可以配置于处理室1001的外部的其它室的内部。然而,优选将等离子体产生部1300配置于距离配置基板S1的基座1100没有那么远的位置。
5-3.等离子体产生部的种类
本实施方式中,等离子体产生部1300为ICP单元。然而,作为等离子体产生部1300,可以使用其它等离子体产生装置。例如,等离子体产生部1300可以为电容耦合型等离子体(CCP)、电子回旋共振等离子体(ECR)、螺旋波激发等离子体(HWP)、微波激发表面波等离子体(SWP)的任一种。
5-4.基座
可以使基座1100变得能够旋转。
5-5.组合
可以将上述变形例进行自由地组合。
6.本实施方式的总结
本实施方式的蚀刻装置1000中,调整第一电位赋予部1200对于基座1100赋予的高频电位。作为等离子体气体,供给作为Cl2与BCl3的混合气体的第一气体。而且,根据BCl3在该第一气体中所占的体积比,调整第一电位赋予部1200赋予的偏压。由此,蚀刻装置1000能够抑制掩模的正下方的III族氮化物半导体的宽度变窄。
实施例
1.实验1(没有过度蚀刻的情况)
图4为表示蚀刻后的GaN基板的截面的扫描型显微镜照片(其1)。作为基板,使用了已形成掩模的GaN基板。基板温度为400℃。等离子体产生部的输出为400W。偏压的频率为3.2MHz。偏压Vpp为228V。供给的气体中的BCl3的体积比为0.1。此外,处理室1001的内压为5Pa。蚀刻时间为30秒。在该情况下,满足条件式(1)、(2)。
在如图4所示那样的情况下,掩模的横宽与掩模的下层的GaN的横宽基本上相等。
2.实验2(具有过度蚀刻的情况)
图5为表示蚀刻后的GaN基板的截面的扫描型显微镜照片(其2)。作为基板,使用了已形成掩模的GaN基板。基板温度为400℃。等离子体产生部的输出为400W。偏压的频率为3.2MHz。偏压Vpp为228V。供给的气体为仅氯气。此外,处理室1001的内压为5Pa。蚀刻时间为10分钟。在该情况下,没有满足条件式(1)、(2)。
如图5所示那样,在该情况下,靠掩模下层的GaN被过度蚀刻。即,比掩模更下层的GaN的一部分的宽度比掩模的宽度小。
3.实验3(表面粗糙度)
图6为表示GaN基板的表面粗糙度相对于BCl3在第一气体中所占的体积比的图。图6的横轴为BCl3在供给的气体中所占的体积比。图6的纵轴为GaN基板的表面粗糙度。作为基板,使用了已形成掩模的GaN基板。基板温度为400℃。等离子体产生部的输出为400W。偏压的频率为3.2MHz。偏压Vpp为230V。此外,处理室1001的内压为5Pa。蚀刻时间为1分钟。
如图6所示那样,使用了Cl2与BCl3的混合气体的情况下的表面粗糙度比仅使用Cl2的情况下的表面粗糙度小。BCl3在供给的气体中所占的体积比为0%的情况下,表面粗糙度为8nm。BCl3在供给的气体中所占的体积比为10%的情况下,表面粗糙度最小达1.5nm。BCl3在混合气体中所占的体积比为20%的情况下,表面粗糙度为4nm。因此,在该条件下,优选使BCl3在混合气体中所占的体积比为10%左右。例如,优选使BCl3在混合气体中所占的体积比为5%以上15%以下。
4.实验4(光致发光)
图7为表示光致发光强度相对于BCl3在第一气体中所占的体积比的图。图7的横轴为BCl3在供给的气体中所占的体积比。图7的纵轴为光致发光强度。作为基板,使用了已形成掩模的GaN基板。基板温度为400℃。等离子体产生部的输出为400W。偏压的频率为3.2MHz。偏压Vpp为230V。此外,处理室1001的内压为5Pa。蚀刻时间为1分钟。
如图7所示那样,不论BCl3在供给的气体中所占的体积比如何,光致发光强度都为大约0.7左右。
5.实验5(偏压)
5-1.5Pa的情况下
图8为表示BCl3在第一气体中所占的体积比与偏压Vpp之间的关系的图。图8的横轴为BCl3在第一气体中所占的体积比。图8的纵轴为偏压Vpp。此时的处理室1001的内压为5Pa。
在图8中,“○”记号表示横蚀刻速率相对于纵蚀刻速率为-15%以上15%以下的点。“+”记号表示横蚀刻速率相对于纵蚀刻速率大于15%的点。这里,在横蚀刻速率相对于纵蚀刻速率为正的值的情况下,发生了过度蚀刻。横蚀刻速率相对于纵蚀刻速率为负的值的情况下,发生了蚀刻不足。如图8所示那样,区域R1的内部,过度蚀刻没有那么大。在区域R1中,横蚀刻速率相对于纵蚀刻速率为-15%以上15%以下。领域R1如式(1)、(2)所示。
认为条件式(1)、(2)能够适用于处理室1001的内压为1Pa以上10Pa以下的情况。
符号的说明
1000…蚀刻装置,
1001…处理室,
1100…基座,
1110…基座支持部,
1120…加热部,
1130…SiC板,
1200…第一电位赋予部,
1210…第一整合器,
1300…等离子体产生部,
1400…第二电位赋予部,
1410…第二整合器,
1500…气体供给部,
1510…气体供给管,
1600…喷淋板,
1700…排气口。

Claims (3)

1.一种蚀刻方法,其特征在于,
在进行蚀刻的处理室内的基板保持部保持III族氮化物半导体,
从气体供给部向所述处理室的内部供给第一气体,
由等离子体产生部将所述第一气体进行等离子体化,
由第一电位赋予部对于所述基板保持部赋予高频电位;
在对所述III族氮化物半导体进行蚀刻的方法中,
所述第一气体为包含Cl2和BCl3的氯系混合气体,
对于所述基板保持部施加的偏压设为,BCl3在所述第一气体中所占的体积比越大,则绝对值越小,
以V计的所述偏压Vpp相对于BCl3在第一气体中所占的体积比X满足下述关系:
Vpp≤-1200·X+480
Vpp≥-1200·X+290
0.01≤X≤0.4。
2.根据权利要求1所述的蚀刻方法,其特征在于,
以BCl3在第一气体中所占的体积比X满足0.02≤X≤0.3的方式将所述第一气体供给至所述处理室的内部。
3.根据权利要求1或2所述的蚀刻方法,其特征在于,
将在所述第一气体中混合有包含N2与惰性气体中的至少一种的气体的第二气体供给至所述处理室的内部。
CN201880017000.9A 2017-03-10 2018-02-28 蚀刻装置 Active CN110402480B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-046325 2017-03-10
JP2017046325A JP6871550B2 (ja) 2017-03-10 2017-03-10 エッチング装置
PCT/JP2018/007503 WO2018163931A1 (ja) 2017-03-10 2018-02-28 エッチング装置

Publications (2)

Publication Number Publication Date
CN110402480A CN110402480A (zh) 2019-11-01
CN110402480B true CN110402480B (zh) 2023-03-10

Family

ID=63448198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880017000.9A Active CN110402480B (zh) 2017-03-10 2018-02-28 蚀刻装置

Country Status (3)

Country Link
JP (1) JP6871550B2 (zh)
CN (1) CN110402480B (zh)
WO (1) WO2018163931A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3165374B2 (ja) * 1995-08-31 2001-05-14 株式会社東芝 化合物半導体の電極の形成方法
EP0785572A2 (en) * 1996-01-22 1997-07-23 Matsushita Electric Industrial Co., Ltd. Dry etching method for aluminium alloy and etching gas therefor
JP3520919B2 (ja) * 2001-03-27 2004-04-19 士郎 酒井 窒化物系半導体装置の製造方法
JP4014456B2 (ja) * 2002-06-19 2007-11-28 株式会社日立ハイテクノロジーズ エッチング処理方法
JP4562482B2 (ja) * 2004-10-04 2010-10-13 Okiセミコンダクタ株式会社 強誘電体キャパシタ構造およびその作製方法
GB2451456B (en) * 2007-07-31 2011-03-02 Filtronic Compound Semiconductors Ltd An optical waveguide structure and method of manufacture thereof
CN103854992A (zh) * 2012-11-30 2014-06-11 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法
JP6153755B2 (ja) * 2013-04-03 2017-06-28 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP5927543B2 (ja) * 2013-07-24 2016-06-01 パナソニックIpマネジメント株式会社 GaN層の素子分離方法
CN104201104A (zh) * 2014-09-09 2014-12-10 电子科技大学 一种氮化镓基增强型器件的制造方法
TWI750120B (zh) * 2015-06-05 2021-12-21 美商蘭姆研究公司 GaN及其他Ⅲ-Ⅴ族材料之原子層蝕刻

Also Published As

Publication number Publication date
JP2018152415A (ja) 2018-09-27
JP6871550B2 (ja) 2021-05-12
WO2018163931A1 (ja) 2018-09-13
CN110402480A (zh) 2019-11-01

Similar Documents

Publication Publication Date Title
KR102364322B1 (ko) 에칭 방법
US7465478B2 (en) Plasma immersion ion implantation process
TWI686863B (zh) 蝕刻有機膜之方法
JP6579953B2 (ja) 純還元性プラズマ中で高アスペクト比のフォトレジストを除去する方法
US9905431B2 (en) Dry etching method
TWI713109B (zh) 蝕刻方法(一)
TWI722187B (zh) 蝕刻方法
CN109952636B (zh) 等离子体点燃抑制
TW202121933A (zh) 處理基板的方法與設備
KR102205227B1 (ko) 붕소계 막의 성막 방법 및 성막 장치
CN105810582A (zh) 蚀刻方法
CN110352474B (zh) 氮化膜成膜方法
CN110402480B (zh) 蚀刻装置
CN109075068B (zh) 蚀刻方法
KR20220008776A (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
WO2020100885A1 (ja) エッチング方法およびエッチング装置
CN105810581A (zh) 蚀刻方法
WO2023233673A1 (ja) エッチング方法及びプラズマ処理装置
WO2023234214A1 (ja) エッチング方法及びプラズマ処理装置
WO2015170676A1 (ja) プラズマエッチング処理方法
EP3046137A1 (en) Etching method
WO2023058582A1 (ja) エッチング方法及びエッチング装置
KR100800726B1 (ko) 웨이퍼의 플라즈마 식각 챔버와 이를 이용한 식각 방법
JP5918886B2 (ja) プラズマ処理方法
TW202412101A (zh) 蝕刻方法及電漿處理裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant