JP2017204531A - エッチング方法 - Google Patents

エッチング方法 Download PDF

Info

Publication number
JP2017204531A
JP2017204531A JP2016094659A JP2016094659A JP2017204531A JP 2017204531 A JP2017204531 A JP 2017204531A JP 2016094659 A JP2016094659 A JP 2016094659A JP 2016094659 A JP2016094659 A JP 2016094659A JP 2017204531 A JP2017204531 A JP 2017204531A
Authority
JP
Japan
Prior art keywords
region
gas
silicon nitride
etching
deposit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016094659A
Other languages
English (en)
Other versions
JP6670672B2 (ja
Inventor
光 渡邉
Hikaru Watanabe
光 渡邉
良介 海老原
Ryosuke Ebihara
良介 海老原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016094659A priority Critical patent/JP6670672B2/ja
Priority to TW106114030A priority patent/TWI707396B/zh
Priority to KR1020187019989A priority patent/KR102364188B1/ko
Priority to PCT/JP2017/017273 priority patent/WO2017195709A1/ja
Priority to CN201780028484.2A priority patent/CN109075068B/zh
Priority to US16/069,723 priority patent/US11107692B2/en
Publication of JP2017204531A publication Critical patent/JP2017204531A/ja
Application granted granted Critical
Publication of JP6670672B2 publication Critical patent/JP6670672B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】窒化シリコン領域を高選択比でエッチングする方法を提供する。
【解決手段】 このエッチング方法では、窒化シリコン領域と、窒化シリコン領域と異なる組成を有するシリコン含有領域と、を備える被処理体を、処理容器内に収容し、窒化シリコン領域を選択的にエッチングする。第１工程では、処理容器内においてハイドロフルオロカーボンガスを含む処理ガスのプラズマを生成することで、窒化シリコン領域及びシリコン含有領域上にハイドロフルオロカーボンを含む堆積物を形成し、第２工程では、堆積物に含まれるハイドロフルオロカーボンのラジカルによって、窒化シリコン領域をエッチングする。第１工程及び第２工程は交互に繰り返される。
【選択図】図１

Description

本発明の実施形態は、エッチング方法に関するものである。
従来から、窒化シリコンのエッチング方法が研究されている。特許文献１は、基板上の窒化物層を異方性エッチングする方法であって、水素リッチのハイドロフルオロカーボン，オキシダント、およびカーボン・ソースを含むガスでエッチングする方法を開示している。
特許文献２は、フルオロカーボンに由来するフッ素ラジカルを利用して、孔の深い位置における窒化シリコンをエッチングする方法を開示している。特許文献３は、ＣＨ２Ｆ２、ＣＨ３Ｆ又はＣＨＦ３を用いて、窒化シリコンをエッチングする方法を開示している。
特開平１１−２６０７９８号公報 特開２００２−３１９５７４号公報 特開平１０−３０３１８７号公報
しかしながら、従来のエッチング方法においては、窒化シリコンの選択エッチング性が十分ではないという課題がある。
本発明は、このような課題に鑑みてなされたものであり、窒化シリコンを高い選択性でエッチングできるエッチング方法を提供することを目的とする。
上述の課題を解決するため、第１のエッチング方法は、窒化シリコン領域と、前記窒化シリコン領域と異なる組成を有するシリコン含有領域と、を備える被処理体を、処理容器内に収容し、前記窒化シリコン領域を選択的にエッチングする方法であって、前記処理容器内においてハイドロフルオロカーボンガスを含む処理ガスのプラズマを生成することで、前記窒化シリコン領域及び前記シリコン含有領域上にハイドロフルオロカーボンを含む堆積物を形成する第１工程と、前記堆積物に含まれるハイドロフルオロカーボンのラジカルによって、前記窒化シリコン領域をエッチングする第２工程と、を備え、前記第１工程及び前記第２工程を交互に繰り返す。
第１工程で形成されたハイドロフルオロカーボン由来の堆積物の量は、窒化シリコン領域上では、これとは異なる組成のシリコン含有領域上よりも少なめである。第２工程において当該堆積物にラジカルを与えると、窒化シリコン領域がエッチングされる。したがって、第１工程及び第２工程を交互に繰り返すことにより、窒化シリコン領域は、シリコン含有領域に対して、高い選択性でエッチングされる。
第２のエッチング方法においては、前記シリコン含有領域は、ＳｉＣ、ＳｉＯＣ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＯＣＮ及びＳｉＯ２からなる群から選択される少なくとも１種のシリコン化合物を含む。これらのシリコン含有物は、窒化シリコンに比べて、ハイドロフルオロカーボン由来の堆積物の量が多くなり、窒化シリコンの選択エッチング性が十分に確保できる。
第３のエッチング方法においては、前記ハイドロフルオロカーボンガスは、ＣＨ３Ｆ、ＣＨ２Ｆ２、ＣＨＦ３からなる群から選択される少なくとも１種のガスを含む。これらのハイドロフルオロカーボンガスは、窒化シリコン領域の表面上では、他の材料に比べて堆積量が少ないため、窒化シリコン領域が十分にエッチングできる。
第４のエッチング方法は、前記窒化シリコン領域のエッチング量が、前記シリコン含有領域のエッチング量の５倍以上となるように、前記第１工程の期間と、前記第２工程の期間との比率を設定する。この場合、十分に高い選択比で、窒化シリコンをエッチングできるので、従来は形成できなかった深い穴や深い溝構造なども容易に形成できる。
第５のエッチング方法においては、前記第２工程は、希ガスのプラズマに前記堆積物を晒すことで、前記堆積物に含まれるハイドロフルオロカーボンのラジカルを発生させる。希ガスのプラズマが、堆積物に晒されると、希ガス原子のイオンが堆積物に衝突し、堆積物からハイドロフルオロカーボンのラジカルが発生し、堆積時の窒化シリコンの表面状態と、発生したラジカルに依存して、窒化シリコン領域がエッチングされる。
第６のエッチング方法においては、前記処理ガスは、実質的に酸素を含まない。この場合、酸素を含んだ場合と比較して、表面酸化されないので、材料差による前記堆積膜の差が出やすくなる。なお、実質的に酸素を含まないとは、意図的に処理ガス内に酸素を導入しないという意味であり、処理ガス内の酸素ガス濃度が２．０×１０−１０ｍｏｌ／ｃｍ３以下（真空度０．０２５Ｔ（３．３Ｐａ）、２０％が酸素である空気を減圧した場合の酸素ガス濃度を計算）の場合を意味するものとする。
以上説明したように、本発明のエッチング方法によれば、窒化シリコン領域を高い選択性でエッチングすることができる。
一実施形態に係るエッチング処理対象の説明図である。 一実施形態に係るプラズマ処理装置を示す図である。 スパッタ時間（秒）とエッチング量（ｎｍ）の関係を示すグラフである。 スパッタ時間（秒）とエッチング量（ｎｍ）の関係を示すグラフである。 スパッタ時間（秒）とエッチング量（ｎｍ）の関係を示すグラフである。 スパッタ時間（秒）とエッチング量（ｎｍ）の関係を示すグラフである。 処理対象の縦断面構成を示す図である。 エッチング処理開始後の処理対象の縦断面構成を説明するための図である。 各種条件による堆積量（ｎｍ）の変化を説明するためのグラフである。 各種条件による堆積厚の比率（ｂｔｍ／ｔｏｐ）の変化を説明するためのグラフである。 各種条件による堆積量（ｎｍ）の変化を説明するためのグラフである。 各種条件による堆積厚の比率（ｂｔｍ／ｔｏｐ）の変化を説明するためのグラフである。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係るエッチング処理対象の説明図である。
図１（ａ）は、基板ＳＢ上に、３つの層が形成されている状態を示している。すなわち、被処理体は、基板ＳＢ上に、第１領域Ｒ１、第２領域Ｒ２、第３領域Ｒ３を備えており、これらは互いに組成の異なるシリコン含有領域である。基板ＳＢの材料は、特に限定されるものではないが、本例では、Ｓｉであるとする。また、第１領域Ｒ１は窒化シリコン領域（ＳｉＮｘ）（ｘは適当な数）、第２領域Ｒ２はＳｉＣＮ領域、第３領域Ｒ３はＳｉＣ領域であるとする。
図１（ｂ）は、エッチングの第１工程を説明する図であり、第１領域Ｒ１、第２領域Ｒ２、第３領域Ｒ３上に、堆積物ＤＰが堆積している状態を示している。堆積物ＤＰは、ハイドロフルオロカーボンガス（ＣＨ３Ｆ、ＣＨ２Ｆ２、又は、ＣＨＦ３）を含む処理ガスのプラズマに、これらの領域が晒されることで、各領域の表面上に形成される。なお、この図は、第１〜第３領域上の堆積物を説明するための図であるため、この構造で、プラズマ処理を実行した場合に、基板ＳＢ上に形成される堆積物については記載を省略している。堆積物ＤＰを形成するためには、まず、被処理体を、処理容器内に収容し、次に、処理容器内においてハイドロフルオロカーボンガスを含む処理ガスのプラズマを生成することで、第１領域Ｒ１、第２領域Ｒ２及び第３領域Ｒ３の表面を、当該プラズマに晒す。この堆積工程において、窒化シリコンからなる第１領域Ｒ１上には、他の領域に比べて堆積物の厚みが薄くなる。また、ＳｉＣＮからなる第２領域Ｒ２上の堆積物ＤＰの厚みは、ＳｉＣからなる第３領域Ｒ３上の堆積物ＤＰの厚みよりも薄くなる。
次に、希ガスによるスパッタが行われる。
図１（ｃ）は、エッチングの第２工程を説明する図であり、希ガス（好適にはＡｒであるが、Ｈｅ，Ｎｅ、Ｋｒ、Ｘｅ、Ｒｎも採用可能）による表面のスパッタによって、堆積物ＤＰの一部及び第１領域Ｒ１の表層領域が除去された状態を示している。第２工程では、希ガスのプラズマに堆積物ＤＰを晒すことで、堆積物ＤＰに含まれるハイドロフルオロカーボンのラジカルを発生させる。希ガスのプラズマが、堆積物ＤＰに晒されると、希ガス原子のイオンが堆積物ＤＰに衝突し、堆積物ＤＰからハイドロフルオロカーボンのラジカルが発生し、堆積時の第１領域Ｒ１（窒化シリコン）の表面状態と、発生したラジカルに依存して、第１領域Ｒ１がエッチングされる。なお、希ガスのプラズマは、堆積物ＤＰの表面をスパッタするので、堆積物ＤＰの厚みは減少する。
以後、前記第１工程及び前記第２工程を交互に繰り返すことで、第１領域Ｒ１が選択的にエッチングされていく。
以上のように、本実施形態のエッチング方法は、窒化シリコン領域（第１領域Ｒ１）と、窒化シリコン領域と異なる組成を有するシリコン含有領域（第２領域Ｒ２、第３領域Ｒ３）と、を備える被処理体を、処理容器内に収容し、第１領域Ｒ１を選択的にエッチングする方法であって、処理容器内においてハイドロフルオロカーボンガスを含む処理ガスのプラズマを生成することで、第１領域Ｒ１、第２領域Ｒ２及び第３領域Ｒ３上にハイドロフルオロカーボンを含む堆積物ＤＰを形成する第１工程と、堆積物ＤＰに含まれるハイドロフルオロカーボンのラジカルによって、第１領域Ｒ１をエッチングする第２工程と、を備え、第１工程及び前記第２工程を交互に繰り返す。
第１工程で形成されたハイドロフルオロカーボン由来の堆積物ＤＰの量は、第１領域（窒化シリコン領域）上では、これとは異なる組成のシリコン含有領域上よりも少なめである。第２工程において堆積物ＤＰにラジカルを与えると、第１領域Ｒ１がエッチングされる。したがって、第１工程及び第２工程を交互に繰り返すことにより、窒化シリコン領域は、他のシリコン含有領域に対して、高い選択性でエッチングされることになる。
また、上記エッチング方法においては、第２領域Ｒ２又は第３領域Ｒ３を構成するシリコン含有領域は、ＳｉＣ、ＳｉＯＣ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＯＣＮ及びＳｉＯ２からなる群から選択される少なくとも１種のシリコン化合物を含むことができる。後述のように、これらのシリコン含有物は、窒化シリコンに比べて、ハイドロフルオロカーボン由来の堆積物ＤＰの量が多くなるので、窒化シリコンの選択エッチング性を十分に確保することができる。
また、ハイドロフルオロカーボンガスは、ＣＨ３Ｆ、ＣＨ２Ｆ２、ＣＨＦ３からなる群から選択される少なくとも１種のガスを含む。これらのハイドロフルオロカーボンガスは、窒化シリコン領域の表面上では、他の材料に比べて堆積量が少ないため、窒化シリコン領域が十分にエッチングできる。
処理容器内の圧力を３０ｍＴ（４．０Ｐａ）、プラズマ処理装置の上部電極に２５０Ｗを印加し、上部直流電圧を０Ｖ，基板温度を６０℃とし、処理ガスとしてＡｒガス（１０００ｓｃｃｍ）とハイドロフルオロカーボンガス（ＣＨ３Ｆ（２５ｓｃｃｍ））を採用した場合、第１領域Ｒ１、第２領域Ｒ２及び第３領域Ｒ３上の堆積物ＤＰの堆積量の比率は、１：３：５となった。同一の条件で、ハイドロフルオロカーボンガスとしてＣＨＦ３を採用した場合、第１領域Ｒ１の堆積量と、第３領域Ｒ３上の堆積量は、例えば、６０℃においては、それぞれ１：４となった。なお、ＣＨＦ３を採用した場合に、形成された堆積物とその直下の材料は、第２工程におけるＡｒスパッタにより、異なるエッチング速度で、スパッタ時間の経過と共に削られていく。この場合、ＳｉＯ２が最も削られやすく、続いて、ＳｉＮｘ、ＳｉＣの順番で削られる。
次に、処理容器を有するプラズマ処理装置について説明する。
図２は、一実施形態に係るプラズマ処理装置を示す図である。図２に示すプラズマ処理装置１０は、容量結合型プラズマエッチング装置であり、略円筒状の処理容器１２を備えている。処理容器１２の内壁面は、例えば、陽極酸化処理されたアルミニウムから構成されている。この処理容器１２は保安接地されている。
処理容器１２の底部上には、略円筒状の支持部１４が設けられている。支持部１４は、例えば、絶縁材料から構成されている。支持部１４は、処理容器１２内において、処理容器１２の底部から鉛直方向に延在している。また、処理容器１２内には、載置台ＰＤが設けられている。載置台ＰＤは、支持部１４によって支持されている。
載置台ＰＤは、その上面においてウエハＷを保持する。載置台ＰＤは、下部電極ＬＥ及び静電チャックＥＳＣを有している。下部電極ＬＥは、第１プレート１８ａ及び第２プレート１８ｂを含んでいる。第１プレート１８ａ及び第２プレート１８ｂは、例えばアルミニウムといった金属から構成されており、略円盤形状をなしている。第２プレート１８ｂは、第１プレート１８ａ上に設けられており、第１プレート１８ａに電気的に接続されている。
第２プレート１８ｂ上には、静電チャックＥＳＣが設けられている。静電チャックＥＳＣは、導電膜である電極を一対の絶縁層又は絶縁シート間に配置した構造を有している。静電チャックＥＳＣの電極には、直流電源２２がスイッチ２３を介して電気的に接続されている。この静電チャックＥＳＣは、直流電源２２からの直流電圧により生じたクーロン力等の静電力によりウエハＷを吸着する。これにより、静電チャックＥＳＣは、ウエハＷを保持することができる。
第２プレート１８ｂの周縁部上には、ウエハＷのエッジ及び静電チャックＥＳＣを囲むようにフォーカスリングＦＲが配置されている。フォーカスリングＦＲは、エッチングの均一性を向上させるために設けられている。フォーカスリングＦＲは、エッチング対象の膜の材料によって適宜選択される材料から構成されており、例えば、石英から構成され得る。
第２プレート１８ｂの内部には、冷媒流路２４が設けられている。冷媒流路２４は、温調機構を構成している。冷媒流路２４には、処理容器１２の外部に設けられたチラーユニットから配管２６ａを介して冷媒が供給される。冷媒流路２４に供給された冷媒は、配管２６ｂを介してチラーユニットに戻される。このように、冷媒流路２４には、冷媒が循環するよう、供給される。この冷媒の温度を制御することにより、静電チャックＥＳＣによって支持されたウエハＷの温度が制御される。
また、プラズマ処理装置１０には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャックＥＳＣの上面とウエハＷの裏面との間に供給する。
また、プラズマ処理装置１０は、上部電極３０を備えている。上部電極３０は、載置台ＰＤの上方において、当該載置台ＰＤと対向配置されている。下部電極ＬＥと上部電極３０とは、互いに略平行に設けられている。これら上部電極３０と下部電極ＬＥとの間には、ウエハＷにプラズマ処理を行うための処理空間Ｓが提供されている。
上部電極３０は、絶縁性遮蔽部材３２を介して、処理容器１２の上部に支持されている。一実施形態では、上部電極３０は、載置台ＰＤの上面、即ち、ウエハ載置面からの鉛直方向における距離が可変であるように構成され得る。上部電極３０は、電極板３４及び電極支持体３６を含み得る。電極板３４は処理空間Ｓに面しており、当該電極板３４には複数のガス吐出孔３４ａが設けられている。この電極板３４は、一実施形態では、シリコンから構成されている。
電極支持体３６は、電極板３４を着脱自在に支持するものであり、例えばアルミニウムといった導電性材料から構成され得る。この電極支持体３６は、水冷構造を有し得る。電極支持体３６の内部には、ガス拡散室３６ａが設けられている。このガス拡散室３６ａからは、ガス吐出孔３４ａに連通する複数のガス通流孔３６ｂが下方に延びている。また、電極支持体３６には、ガス拡散室３６ａに処理ガスを導くガス導入口３６ｃが形成されており、このガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２及び流量制御器群４４を介して、ガスソース群４０が接続されている。ガスソース群４０は、ハイドロフルオロカーボンガスのソース、希ガスのソースいった複数のガスソースを含んでいる。ガスソース群は、必要に応じて、酸素（Ｏ２）ガスを設定することもできる。ハイドロフルオロカーボンガスは、例えば、ＣＨ３Ｆ、ＣＨ２Ｆ２、及び、ＣＨＦ３のうち少なくとも一種を含むガスである。また、希ガスは、Ａｒガス、Ｈｅガスといった種々の希ガスのうち少なくとも一種を含むガスである。
バルブ群４２は複数のバルブを含んでおり、流量制御器群４４はマスフローコントローラといった複数の流量制御器を含んでいる。ガスソース群４０の複数のガスソースはそれぞれ、バルブ群４２の対応のバルブ及び流量制御器群４４の対応の流量制御器を介して、ガス供給管３８に接続されている。
また、プラズマ処理装置１０では、処理容器１２の内壁に沿ってデポシールド４６が着脱自在に設けられている。デポシールド４６は、支持部１４の外周にも設けられている。デポシールド４６は、処理容器１２にエッチング副生物（デポ）が付着することを防止するものであり、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。
処理容器１２の底部側、且つ、支持部１４と処理容器１２の側壁との間には排気プレート４８が設けられている。排気プレート４８は、例えば、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。この排気プレート４８の下方、且つ、処理容器１２には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、ターボ分子ポンプなどの真空ポンプを有しており、処理容器１２内の空間を所望の真空度まで減圧することができる。また、処理容器１２の側壁にはウエハＷの搬入出口１２ｇが設けられており、この搬入出口１２ｇはゲートバルブ５４により開閉可能となっている。
また、プラズマ処理装置１０は、第１の高周波電源６２及び第２の高周波電源６４を更に備えている。第１の高周波電源６２は、プラズマ生成用の第１の高周波電力を発生する電源であり、２７〜１００ＭＨｚの周波数、一例においては４０ＭＨｚの高周波電力を発生する。第１の高周波電源６２は、整合器６６を介して下部電極ＬＥに接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスを整合させるための回路である。
第２の高周波電源６４は、ウエハＷにイオンを引き込むための第２の高周波電力、即ち高周波バイアス電力を発生する電源であり、４００ｋＨｚ〜４０ＭＨｚの範囲内の周波数、一例においては１３ＭＨｚの高周波バイアス電力を発生する。第２の高周波電源６４は、整合器６８を介して下部電極ＬＥに接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスを整合させるための回路である。
また、プラズマ処理装置１０は、直流電源７０を更に備えている。直流電源７０は、上部電極３０に接続されている。直流電源７０は、負の直流電圧を発生し、当該直流電圧を上部電極３０に与えることが可能である。直流電源７０に負の直流電圧が与えられると、処理空間Ｓに存在する正イオンが、電極板３４に衝突する。これにより、電極板３４から二次電子及び／又はシリコンが放出される。
また、一実施形態においては、プラズマ処理装置１０は、制御部Ｃｎｔを更に備え得る。この制御部Ｃｎｔは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１０の各部を制御する。この制御部Ｃｎｔでは、入力装置を用いて、オペレータがプラズマ処理装置１０を管理するためにコマンドの入力操作等を行うことができ、また、表示装置により、プラズマ処理装置１０の稼働状況を可視化して表示することができる。さらに、制御部Ｃｎｔの記憶部には、プラズマ処理装置１０で実行される各種処理をプロセッサにより制御するための制御プログラムや、処理条件に応じてプラズマ処理装置１０の各部に処理を実行させるためのプログラム、即ち、処理レシピが格納される。
上述の第１工程は、例えば、基板としてＳｉウエハＷを用い、ガスソース群４０から、流量制御器群４４、バルブ群４２、ガス供給管３８を介して、上述のハイドロフルオロカーボンガスを処理容器１２内に供給し、第１の高周波電源６２からの高周波電力を下部電極ＬＥに供給する。また。第２の高周波電源６４からの高周波バイアス電力を下部電極ＬＥに供給する。
また、第１工程では、排気装置５０によって処理容器１２内の空間の圧力が所定の圧力に設定される。例えば、処理容器１２内の空間の圧力は、２０ｍＴｏｒｒ（２．６６６Ｐａ）〜５０ｍＴｏｒｒ（６．６６６Ｐａ）の範囲内の圧力に設定される。さらに、第１工程では、上部電極３０と載置台ＰＤの上面との間の距離が、２０ｍｍ〜５０ｍｍの範囲内の距離に設定される。これにより、処理容器１２内において処理ガスのプラズマが生成され、載置台ＰＤ上に載置されたウエハＷが当該プラズマに晒される。なお、第１工程では、上部電極３０に直流電源７０からの負の直流電圧が印加されてもよい。また、第１工程の実行時のプラズマ処理装置１０の各部の動作は、制御部Ｃｎｔによって制御され得る。
第１工程では、初期的には第１領域Ｒ１〜第３領域Ｒ３に、ハイドロフルオロカーボンに由来する原子及び／又は分子の活性種、例えば、フッ素及び／又はハイドロフルオロカーボンの活性種が衝突する。これにより、第１工程では、第１領域Ｒ１上に堆積物ＤＰが堆積する。この堆積物ＤＰの膜厚は、第１工程の実行時間の経過につれて増加する。第１工程において、第１領域Ｒ１の表層状態は、多少変質したものとなる。
また、第１工程の処理ガスは、実質的に酸素を含まない。この場合、酸素を含んだ場合と比較して、表面酸化されないので、材料差による前記堆積膜の差が出やすくなる。なお、実質的に酸素を含まないとは、意図的に処理ガス内に酸素を導入しないという意味であり、処理ガス内の酸素ガス濃度が２．０×１０−１０ｍｏｌ／ｃｍ３以下（真空度０．０２５Ｔ（３．３Ｐａ）、２０％が酸素である空気を減圧した場合の酸素ガス濃度を計算）の場合を意味するものとする。
第２工程では、希ガスとしてＡｒを用い、これによるプラズマを発生させて、堆積物ＤＰのスパッタを行う。堆積物ＤＰに含まれるハイドロフルオロカーボンのラジカルにより第１領域Ｒ１がエッチングされる。第２工程では、第１工程の処理後のウエハＷが、希ガスのプラズマに晒される。この第２工程の処理時間と第１工程の処理時間は任意に設定され得る。一実施形態においては、第１工程の処理時間と第２工程の処理時間の合計において第１工程の処理時間が占める割合は、５％〜３０％の範囲内の割合に設定され得る。
プラズマ処理装置１０を用いて第２工程を実施する場合には、ガスソース群４０から希ガスが供給される。また、第２工程では、ＳｉＮｘ上に前記堆積物が残っている状態ならば希ガスに加えて酸素ガス（Ｏ２ガス）を供給することも可能である。また、第２工程では、第１の高周波電源６２からの高周波電力が下部電極ＬＥに供給される。また、工程ＳＴ２では、第２の高周波電源６４からの高周波バイアス電力が下部電極ＬＥに供給され得る。例えば、処理容器１２内の空間の圧力は、２０ｍＴｏｒｒ（２．６６６Ｐａ）〜５０ｍＴｏｒｒ（６．６６６Ｐａ）の範囲内の圧力に設定される。さらに、工程ＳＴ２では、上部電極３０と載置台ＰＤの上面との間の距離が、２０ｍｍ〜５０ｍｍの範囲内の距離に設定される。これにより、処理容器１２内において希ガスのプラズマが生成され、載置台ＰＤ上に載置されたウエハＷが当該プラズマに晒される。なお、第２工程では、上部電極３０に直流電源７０からの負の直流電圧が印加されてもよい。また、第２工程の実行時のプラズマ処理装置１０の各部の動作は、制御部Ｃｎｔによって制御され得る。
第２工程では、希ガス原子の活性種、例えば、希ガス原子のイオンが、堆積物ＤＰに衝突する。堆積物ＤＰ中のハイドロフルオロカーボンラジカルが、第１領域Ｒ１のエッチングを進行させる。また、この第２工程により、第１領域Ｒ１上の堆積物ＤＰの膜厚が減少する。また、第２工程では、第２領域Ｒ２、第３領域Ｒ３上の堆積物ＤＰの膜厚も減少する。
上記のエッチング方法では、第２工程の実行の後、再び、第１工程が実行される。先の第２工程の実行によって堆積物ＤＰの膜厚が減少しているので、再び第１工程を実行して上述した処理ガスのプラズマにウエハＷを晒すと、第１領域Ｒ１を更にエッチングすることができる。その後、更に第２工程を実行することで、堆積物ＤＰ中のハイドロフルオロカーボンラジカルにより第１領域Ｒ１をエッチングすることができる。
上記エッチング方法では、停止条件が満たされるか否かが判定される。停止条件は、例えば、第１工程及び第２工程を含むサイクルの繰り返し回数が所定回数に達したときに満たされたものと判定される。停止条件が満たされない場合には、第１工程及び第２工程を含むサイクルが再び実行される。一方、停止条件が満たされる場合には、エッチングが終了する。
以上説明したエッチング方法では、第１工程及び第２工程を交互に複数回実行することにより、第１領域Ｒ１を継続的にエッチングすることができる。さらに、上記のエッチング方法では、第１領域Ｒ１を、第２領域Ｒ２及び第３領域Ｒ３に対して選択的にエッチングすることができる。
また、エッチング方法は、第１領域Ｒ１（窒化シリコン領域）のエッチング量ＥＡ１のみが増大し、第２領域Ｒ２，第３領域Ｒ３（シリコン含有領域）のエッチング量ＥＡ２が実質的に０となる。第１工程の期間Ｔ１（秒）と、第２工程の期間Ｔ２（秒）との比率Ｒ＝Ｔ２／Ｔ１を、３≦Ｒ≦２０に設定することができる。
この場合、十分に高い選択比で、窒化シリコンをエッチングできるので、従来は形成できなかった深い穴や深い溝構造なども容易に形成できる。
図３は、スパッタ時間（第２工程の期間Ｔ２）（秒）と各領域のエッチング量（ｎｍ）の関係を示すグラフである。
基本条件として、第１工程における基板温度ＴＥＭＰを０℃とし、処理容器内の圧力は３０ｍＴ、上部電極に１００Ｗ、下部電極に０Ｗの高周波電力を与え、処理ガスはＣＨ３ＦとＡｒを５０：１０００の割合で混合した。また、第２工程における基板温度ＴＥＭＰを０℃とし、処理容器内の圧力は３０ｍＴ、上部電極に１００Ｗ、下部電極に５０Ｗの高周波電力を与え、処理ガスはＣＨ３ＦとＡｒを０：１０００の割合に設定した。この傾向は、基板温度を０℃以上６０℃以下で試した場合においても観測された。
第１の期間Ｔ１＝５秒とし、第２の期間Ｔ２は、５秒、１５秒、３０秒、４５秒、６０秒として、実験を行った。スパッタ時間である第２の期間Ｔ２が３０秒以上になると、第１領域（窒化シリコン）のエッチング量が、他の材料（ＳｉＯＮ，ＳｉＣＮ，ＳｉＯＣ，ＳｉＣ，ＳｉＯ２）と比較して、飛躍的に増加する。なお、ＳｉＯＣＮが、ＳｉＯＮとＳｉＣＮの中間の状態と考えると、ＳｉＯＣＮに対しても、エッチング量が、飛躍的に増加する。
基板温度０℃において、Ｒ＝Ｔ２／Ｔ１＝６以上１２以下の場合、第1領域（窒化シリコン）のエッチング量を他の材料に対して増大することができる。
図４は、スパッタ時間（第２工程の期間Ｔ２）（秒）と各領域のエッチング量（ｎｍ）の関係を示すグラフである。
このグラフは、上記基本条件における基板温度を２０℃に変更したものである。
第１の期間Ｔ１＝５秒とし、第２の期間Ｔ２は、５秒、１５秒、３０秒、４５秒、６０秒として、実験を行った。スパッタ時間である第２の期間Ｔ２が３０秒以上になると、第１領域（窒化シリコン）のエッチング量が、他の材料（ＳｉＯＮ，ＳｉＣＮ，ＳｉＯＣ，ＳｉＣ，ＳｉＯ２）と比較して、飛躍的に増加する。
基板温度２０℃において、Ｒ＝Ｔ２／Ｔ１＝６以上９以下の場合、第1領域（窒化シリコン）のエッチング量を他の材料に対して増大することができる。一方で、Ｒ＝Ｔ２／Ｔ１＝９以上の場合、ＳｉＯＮ，ＳｉＯ２に対して、第1領域のエッチング量を５倍以上とすることができる。
図５は、スパッタ時間（第２工程の期間Ｔ２）（秒）と各領域のエッチング量（ｎｍ）の関係を示すグラフである。
このグラフは、上記基本条件における基板温度を６０℃に変更したものである。
第１の期間Ｔ１＝５秒とし、第２の期間Ｔ２は、５秒、１５秒、２０秒、２５秒、３０秒、４５秒、６０秒、７５秒、９０秒として、実験を行った。スパッタ時間である第２の期間Ｔ２が３０秒以上になると、第１領域（窒化シリコン）のエッチング量が、他の材料（ＳｉＯＮ，ＳｉＣＮ，ＳｉＯＣ，ＳｉＣ，ＳｉＯ２）と比較して、飛躍的に増加する。
基板温度６０℃において、Ｒ＝Ｔ２／Ｔ１＝５以上６以下の場合、第1領域（窒化シリコン）のエッチング量を他の材料に対して増大することができる。
図６は、スパッタ時間（第２工程の期間Ｔ２）（秒）と各領域のエッチング量（ｎｍ）の関係を示すグラフである。
このグラフは、上記基本条件における基板温度を１００℃に変更したものである。
第１の期間Ｔ１＝５秒とし、第２の期間Ｔ２は、５秒、１５秒、３０秒、４５秒、６０秒として、実験を行った。スパッタ時間である第２の期間Ｔ２が３０秒以上になると、第１領域（窒化シリコン）のエッチング量が、他の材料（ＳｉＯＮ，ＳｉＣＮ，ＳｉＯＣ，ＳｉＣ，ＳｉＯ２）よりも、増加する。
基板温度１００℃において、Ｒ＝Ｔ２／Ｔ１＝６以上の場合、第1領域（窒化シリコン）のエッチング量を他の材料に対して増大することができる。
以上のように、第１工程及び第２工程は、被処理体となる基板温度ＴＥＭＰが、０℃以上１００℃以下において、エッチングの選択比が向上するという効果があり、また、０℃以上６０℃以下において、その効果が顕著であり、０℃以上２０℃以下において、その効果が著しく顕著となる。
図７は、処理対象の縦断面構成を示す図である。
基板ＳＢ上に、第１領域Ｒ１が配置され、その両側に第２領域Ｒ２が配置されている。これらの領域はフィン構造を有していてもよく、縦方向に長い構造は、トランジスタやキャパシタなどの各種の電子回路素子として用いられている。この構造に上述のエッチングを施した。
図８は、エッチング処理開始後の処理対象の縦断面構成を説明するための図である。
このエッチングでは、中央に深い凹部が形成されており、底面は第１領域Ｒ１の表面となり、両サイドに第２領域Ｒ２が残留している。凹部の側面及び底面、更に、凹部の開口端面上には、堆積物ＤＰが形成されている。
第２領域Ｒ２の頂面上の堆積物ＤＰの厚みの最大値をｔｓ、凹部の側面から内側に向けて突出した堆積物ＤＰの突出量の最大値をｔｌ、凹部の底部に位置する第１領域Ｒ１の表面上に堆積した堆積物ＤＰの厚みの最大値をｔｂとする。
図８は、各種条件による堆積量（ｎｍ）の変化を説明するためのグラフである。
基本条件として、第１工程における基板温度ＴＥＭＰを６０℃とし、処理ガスはＣＨ３Ｆとし、処理容器内の圧力（Ｐｒｅｓｓ）は３０ｍＴ、上部電極の高周波（ＨＦ）は５００Ｗ、下部電極に０Ｗの高周波電力を与え、直流電源７０の直流電圧（ＤＣＳ）を０Ｖとし、ＣＨ３ＦとＡｒを５０：１０００の割合で混合した。各種パラメータを変化させると、高周波（ＨＦ）の電力が高いほど、堆積量が増加する傾向がある。
図１０は、図９の条件の場合の堆積物の厚み比率（ｂｔｍ／ｔｏｐ）を示すグラフである。上述の堆積工程においては、条件を変更した場合においても、厚み比率（ｂｔｍ／ｔｏｐ）は、０．２５以上０．７５以下の範囲に存在することができる。
図１１は、各種条件による堆積量（ｎｍ）の変化を説明するためのグラフである。
基本条件として、第１工程における基板温度ＴＥＭＰを６０℃とし、処理ガスはＣＨＦ３とし、処理容器内の圧力（Ｐｒｅｓｓ）は３０ｍＴ、上部電極の高周波（ＨＦ）は５００Ｗ、下部電極に０Ｗの高周波電力を与え、直流電源７０の直流電圧（ＤＣＳ）を０Ｖとし、ＣＨＦ３とＡｒを５０：１０００の割合で混合した。各種パラメータを変化させると、高周波（ＨＦ）の電力が高いほど、堆積量が増加する傾向がある。
図１２は、図１１の条件の場合の堆積物の厚み比率（ｂｔｍ／ｔｏｐ）を示すグラフである。上述の堆積工程においては、条件を変更した場合においても、厚み比率（ｂｔｍ／ｔｏｐ）は、０．４５以上１．７５以下の範囲に存在することができる。
なお、上述のエッチング方法においては、第１工程では、処理ガスは酸素を含んでいない。単純にＣＨ３ＦとＡｒとＯ２を３０：５０：０〜６０（ｓｃｃｍ）の割合で混合して、温度６０℃で、６０秒間、窒化シリコンをエッチングした場合、ＳｉＣに対しては、最大で１２．６倍（Ｏ２流量１５ｓｃｃｍ）、の選択エッチングレートが得られ、ＳｉＯＣに対しては、最大で７．５倍（Ｏ２流量１５ｓｃｃｍ）、の選択エッチングレートが得られたが、上述の第１工程と第２工程を用いた場合、これらのエッチング比率は、最大で無限大となり、極めて優れた選択エッチングが可能となっていることがわかる。
以上、種々の実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、上述した説明では、容量結合型のプラズマ処理装置１０を上記エッチング方法の実施に用いることが可能なプラズマ処理装置として例示したが、任意のプラズマ源を用いたプラズマ処理装置を利用可能である。例えば、誘導結合型のプラズマ処理装置、マイクロ波といった表面波をプラズマ源として用いるプラズマ処理装置といった種々のプラズマ処理装置を用いることが可能である。
１０…プラズマ処理装置、１２…処理容器、ＰＤ…載置台、ＥＳＣ…静電チャック、ＬＥ…下部電極、３０…上部電極、４０…ガスソース群、５０…排気装置、６２…第１の高周波電源、６４…第２の高周波電源、７０…直流電源、Ｗ…ウエハ、ＤＰ…堆積物、Ｒ１…第１領域、Ｒ２…第２領域。

Claims (6)

  1. 窒化シリコン領域と、
    前記窒化シリコン領域と異なる組成を有するシリコン含有領域と、
    を備える被処理体を、処理容器内に収容し、前記窒化シリコン領域を選択的にエッチングする方法であって、
    前記処理容器内においてハイドロフルオロカーボンガスを含む処理ガスのプラズマを生成することで、前記窒化シリコン領域及び前記シリコン含有領域上にハイドロフルオロカーボンを含む堆積物を形成する第１工程と、
    前記堆積物に含まれるハイドロフルオロカーボンのラジカルによって、前記窒化シリコン領域をエッチングする第２工程と、
    を備え、
    前記第１工程及び前記第２工程を交互に繰り返すエッチング方法。
  2. 前記シリコン含有領域は、ＳｉＣ、ＳｉＯＣ、ＳｉＯＮ、ＳｉＣＮ、ＳｉＯＣＮ及びＳｉＯ２からなる群から選択される少なくとも１種のシリコン化合物を含む、
    請求項１に記載のエッチング方法。
  3. 前記ハイドロフルオロカーボンガスは、ＣＨ３Ｆ、ＣＨ２Ｆ２、ＣＨＦ３からなる群から選択される少なくとも１種のガスを含む、
    請求項１又は２に記載のエッチング方法。
  4. 前記窒化シリコン領域のエッチング量が、前記シリコン含有領域のエッチング量の５倍以上となるように、前記第１工程の期間と、前記第２工程の期間との比率を設定する、
    請求項１乃至３のいずれか一項に記載のエッチング方法。
  5. 前記第２工程は、希ガスのプラズマに前記堆積物を晒すことで、前記堆積物に含まれるハイドロフルオロカーボンのラジカルを発生させる、
    請求項１乃至４のいずれか一項に記載のエッチング方法。
  6. 前記処理ガスは、実質的に酸素含まない、
    請求項１乃至５のいずれか一項に記載のエッチング方法。
JP2016094659A 2016-05-10 2016-05-10 エッチング方法 Active JP6670672B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016094659A JP6670672B2 (ja) 2016-05-10 2016-05-10 エッチング方法
TW106114030A TWI707396B (zh) 2016-05-10 2017-04-27 蝕刻方法
KR1020187019989A KR102364188B1 (ko) 2016-05-10 2017-05-02 에칭 방법
PCT/JP2017/017273 WO2017195709A1 (ja) 2016-05-10 2017-05-02 エッチング方法
CN201780028484.2A CN109075068B (zh) 2016-05-10 2017-05-02 蚀刻方法
US16/069,723 US11107692B2 (en) 2016-05-10 2017-05-02 Etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016094659A JP6670672B2 (ja) 2016-05-10 2016-05-10 エッチング方法

Publications (2)

Publication Number Publication Date
JP2017204531A true JP2017204531A (ja) 2017-11-16
JP6670672B2 JP6670672B2 (ja) 2020-03-25

Family

ID=60267242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016094659A Active JP6670672B2 (ja) 2016-05-10 2016-05-10 エッチング方法

Country Status (6)

Country Link
US (1) US11107692B2 (ja)
JP (1) JP6670672B2 (ja)
KR (1) KR102364188B1 (ja)
CN (1) CN109075068B (ja)
TW (1) TWI707396B (ja)
WO (1) WO2017195709A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019186501A (ja) * 2018-04-17 2019-10-24 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200088769A (ko) 2019-01-15 2020-07-23 타이코에이엠피 주식회사 커넥터 어셈블리 및 이를 구비하는 전자기기

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016027594A (ja) * 2014-07-01 2016-02-18 東京エレクトロン株式会社 被処理体を処理する方法
JP2016058590A (ja) * 2014-09-11 2016-04-21 株式会社日立ハイテクノロジーズ プラズマ処理方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4417439B2 (ja) * 1994-06-29 2010-02-17 フリースケール セミコンダクター インコーポレイテッド エッチング・ストップ層を利用する半導体装置構造とその方法
JP3681533B2 (ja) * 1997-02-25 2005-08-10 富士通株式会社 窒化シリコン層のエッチング方法及び半導体装置の製造方法
US6656375B1 (en) 1998-01-28 2003-12-02 International Business Machines Corporation Selective nitride: oxide anisotropic etch process
JP2002319574A (ja) 2001-04-23 2002-10-31 Nec Corp 窒化シリコン膜の除去方法
JP4877747B2 (ja) * 2006-03-23 2012-02-15 東京エレクトロン株式会社 プラズマエッチング方法
JP5434970B2 (ja) * 2010-07-12 2014-03-05 セントラル硝子株式会社 ドライエッチング剤
US20130084707A1 (en) * 2011-09-30 2013-04-04 Tokyo Electron Limited Dry cleaning method for recovering etch process condition
US8765613B2 (en) * 2011-10-26 2014-07-01 International Business Machines Corporation High selectivity nitride etch process
US20140335679A1 (en) * 2013-05-09 2014-11-13 Applied Materials, Inc. Methods for etching a substrate
CN104253027B (zh) * 2013-06-26 2017-08-25 中芯国际集成电路制造(上海)有限公司 双重图形及其形成方法
US9543163B2 (en) * 2013-08-20 2017-01-10 Applied Materials, Inc. Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
JP6447507B2 (ja) * 2013-10-30 2019-01-09 日本ゼオン株式会社 高純度フッ素化炭化水素をプラズマエッチングガスとして用いるプラズマエッチング方法
JP6396699B2 (ja) * 2014-02-24 2018-09-26 東京エレクトロン株式会社 エッチング方法
US9318343B2 (en) * 2014-06-11 2016-04-19 Tokyo Electron Limited Method to improve etch selectivity during silicon nitride spacer etch
JP6315809B2 (ja) * 2014-08-28 2018-04-25 東京エレクトロン株式会社 エッチング方法
CN104332392B (zh) * 2014-09-04 2017-04-05 北方广微科技有限公司 一种各向异性干法刻蚀vo2的方法
US9911620B2 (en) * 2015-02-23 2018-03-06 Lam Research Corporation Method for achieving ultra-high selectivity while etching silicon nitride

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016027594A (ja) * 2014-07-01 2016-02-18 東京エレクトロン株式会社 被処理体を処理する方法
JP2016058590A (ja) * 2014-09-11 2016-04-21 株式会社日立ハイテクノロジーズ プラズマ処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019186501A (ja) * 2018-04-17 2019-10-24 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置

Also Published As

Publication number Publication date
US11107692B2 (en) 2021-08-31
CN109075068B (zh) 2023-06-09
CN109075068A (zh) 2018-12-21
JP6670672B2 (ja) 2020-03-25
KR20190005146A (ko) 2019-01-15
WO2017195709A1 (ja) 2017-11-16
US20200211854A1 (en) 2020-07-02
TW201740454A (zh) 2017-11-16
TWI707396B (zh) 2020-10-11
KR102364188B1 (ko) 2022-02-17

Similar Documents

Publication Publication Date Title
JP6396699B2 (ja) エッチング方法
JP6315809B2 (ja) エッチング方法
JP6568822B2 (ja) エッチング方法
JP6230930B2 (ja) 半導体装置の製造方法
JP6328524B2 (ja) エッチング方法
JP6529357B2 (ja) エッチング方法
KR102513051B1 (ko) 에칭 방법
JP2015046564A (ja) 半導体装置の製造方法
JP6438831B2 (ja) 有機膜をエッチングする方法
US11205577B2 (en) Method of selectively etching silicon oxide film on substrate
US11462412B2 (en) Etching method
JP2018037453A (ja) 被処理体を処理する方法
US10541147B2 (en) Etching method
JP2016219771A (ja) エッチング方法
JP2016134428A (ja) エッチング方法
WO2017195709A1 (ja) エッチング方法
WO2018084255A1 (ja) 被処理体を処理する方法
JP2019117876A (ja) エッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200302

R150 Certificate of patent or registration of utility model

Ref document number: 6670672

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250