TW201740454A - 蝕刻方法 - Google Patents

蝕刻方法 Download PDF

Info

Publication number
TW201740454A
TW201740454A TW106114030A TW106114030A TW201740454A TW 201740454 A TW201740454 A TW 201740454A TW 106114030 A TW106114030 A TW 106114030A TW 106114030 A TW106114030 A TW 106114030A TW 201740454 A TW201740454 A TW 201740454A
Authority
TW
Taiwan
Prior art keywords
field
gas
deposit
tantalum nitride
etching
Prior art date
Application number
TW106114030A
Other languages
English (en)
Other versions
TWI707396B (zh
Inventor
渡邊光
海老原良介
Original Assignee
東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京威力科創股份有限公司 filed Critical 東京威力科創股份有限公司
Publication of TW201740454A publication Critical patent/TW201740454A/zh
Application granted granted Critical
Publication of TWI707396B publication Critical patent/TWI707396B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明之目的，在於提供一種藉由高選擇比蝕刻氮化矽領域之方法。 該蝕刻方法，將包含氮化矽領域、及具有與氮化矽領域不同組成之含矽領域的被處理體，收納於處理容器內，選擇性地蝕刻氮化矽領域。第1步驟，於處理容器內產生包含氫氟碳化合物氣體之處理氣體的電漿，藉以在氮化矽領域及含矽領域上形成包含氫氟碳化合物之沉積物；第2步驟，藉由沉積物所包含的氫氟碳化合物之自由基，蝕刻氮化矽領域。交互重複第1步驟及第2步驟。

Description

蝕刻方法
本發明之實施形態係關於一種蝕刻方法。
既往以來，對氮化矽之蝕刻方法有所研究。專利文獻1揭露一種蝕刻方法，將基板上之氮化物層非等向性蝕刻，其係以包含富氫之氫氟碳化合物、氧化劑、及碳源的氣體蝕刻。
專利文獻2揭露一種蝕刻方法，利用源自氟碳化合物之氟自由基，蝕刻位在孔的深處位置之氮化矽。專利文獻3，揭露一種使用CH2 F2 、CH3 F或CHF3 蝕刻氮化矽之方法。 [習知技術文獻] [專利文獻]
專利文獻1：日本特開平11－260798號公報 專利文獻2：日本特開2002－319574號公報 專利文獻3：日本特開平10－303187號公報
[本發明所欲解決的問題] 然而，在習知之蝕刻方法中，有氮化矽的選擇蝕刻性不足等問題。
鑒於上述問題，本發明之目的在於提供一種能夠以高選擇性蝕刻氮化矽之蝕刻方法。 [解決問題之技術手段]
為了解決上述問題，第1蝕刻方法，將包含氮化矽領域、及具有與該氮化矽領域不同組成之含矽領域的被處理體，收納於處理容器內，選擇性地蝕刻該氮化矽領域，第1蝕刻方法包含：第1步驟，於該處理容器內產生包含氫氟碳化合物氣體之處理氣體的電漿，藉以在該氮化矽領域及該含矽領域上形成包含氫氟碳化合物之沉積物；以及第2步驟，藉由該沉積物所包含的氫氟碳化合物之自由基，蝕刻該氮化矽領域；交互重複該第1步驟及該第2步驟。
在第1步驟形成的源自氫氟碳化合物之沉積物的量，於氮化矽領域上，較與其為不同組成之含矽領域上的量更少。若在第2步驟中對該沉積物給與自由基，則氮化矽領域受到蝕刻。因此，藉由交互重複第1步驟及第2步驟，相對於含矽領域，以高選擇性蝕刻氮化矽領域。
在第2蝕刻方法中，該含矽領域，包含從由SiC、SiOC、SiON、SiCN、SiOCN及SiO2 構成的群組中選擇之至少1種矽化合物。此等矽含有物，相較於氮化矽，源自氫氟碳化合物之沉積物的量較多，可充分確保氮化矽的選擇蝕刻性。
在第3蝕刻方法中，該氫氟碳化合物氣體，包含從由CH3 F、CH2 F2 、CHF3 構成的群組中選擇之至少1種氣體。此等氫氟碳化合物氣體，在氮化矽領域之表面上，相較於其他材料沉積量少，故可充分蝕刻氮化矽領域。
第4蝕刻方法，設定該第1步驟的期間、與該第2步驟的期間之比率，俾使該氮化矽領域之蝕刻量，成為該含矽領域之蝕刻量的5倍以上。此一情況，能夠以足夠高的選擇比，蝕刻氮化矽，因而亦可簡單地形成過去無法形成之深孔或深溝構造等。
在第5蝕刻方法中，該第2步驟，藉由將該沉積物暴露於稀有氣體的電漿，而產生該沉積物所包含的氫氟碳化合物之自由基。若使沉積物暴露於稀有氣體的電漿，則稀有氣體原子之離子碰撞沉積物，從沉積物產生氫氟碳化合物之自由基，取決於沉積時的氮化矽之表面狀態、產生之自由基，而蝕刻氮化矽領域。
在第6蝕刻方法中，該處理氣體，實質上不含氧。此一情況，與包含氧之情況相較，表面未被氧化，故變得容易產生材料差所造成之該沉積膜的差。另，實質上不含氧，係指未刻意將氧導入處理氣體內，係指處理氣體內的氧氣濃度為2.0×10－ 10 mol/cm3 以下（計算將真空度0.025T（3.3Pa），20%為氧的空氣減壓之情況的氧氣濃度）之情況。 [本發明之效果]
如同上述說明，若依照本發明之蝕刻方法，則能夠以高選擇性蝕刻氮化矽領域。
以下，茲參考附圖對各種實施形態詳細地說明。另，對於在各附圖中相同或相當的部分，給予相同符號。
圖1為，一實施形態之蝕刻處理對象的說明圖。
圖1（a），顯示於基板SB上形成3個層之狀態。亦即，被處理體，於基板SB上，具備第1領域R1、第2領域R2、第3領域R3，其等為彼此組成不同之含矽領域。基板SB的材料，雖未特別限定，但本例中使其為Si。此外，使第1領域R1為氮化矽領域（SiNx）（x為適當數），第2領域R2為SiCN領域，第3領域R3為SiC領域。
圖1（b）為，說明蝕刻之第1步驟的圖，其顯示在第1領域R1、第2領域R2、第3領域R3上，使沉積物DP沉積之狀態。沉積物DP，係藉由將此等領域，暴露於包含氫氟碳化合物氣體（CH3 F、CH2 F2 、或CHF3 ）之處理氣體的電漿，而在各領域之表面上形成。另，此圖，係用於說明第1～第3領域上之沉積物的圖，因而省略關於此構造在實行電漿處理之情況，形成於基板SB上的沉積物之記載。為了形成沉積物DP，首先，將被處理體收納於處理容器內，接著，於處理容器內產生包含氫氟碳化合物氣體之處理氣體的電漿，將第1領域R1、第2領域R2及第3領域R3之表面，暴露於該電漿。此沉積步驟中，在由氮化矽構成的第1領域R1上，與其他領域相較，沉積物的厚度成為更薄。此外，由SiCN構成的第2領域R2上之沉積物DP的厚度，較由SiC構成的第3領域R3上之沉積物DP的厚度成為更薄。
接著，施行稀有氣體所進行之濺鍍。
圖1（c）為，說明蝕刻之第2步驟的圖，顯示藉由稀有氣體（較佳態樣為Ar，但亦可採用He、Ne、Kr、Xe、Rn）所進行之表面的濺鍍，而將沉積物DP之一部分及第1領域R1之表層領域去除的狀態。第2步驟，藉由將沉積物DP暴露於稀有氣體的電漿，而產生沉積物DP所包含的氫氟碳化合物之自由基。若使沉積物DP暴露於稀有氣體的電漿，則稀有氣體原子之離子碰撞沉積物DP，從沉積物DP產生氫氟碳化合物之自由基，取決於沉積時的第1領域R1（氮化矽）之表面狀態、及產生之自由基，而蝕刻第1領域R1。另，稀有氣體的電漿，濺鍍沉積物DP之表面，故沉積物DP的厚度減少。
而後，藉由交互重複該第1步驟及該第2步驟，而選擇性地蝕刻第1領域R1。
如同上述，本實施形態之蝕刻方法，將包含氮化矽領域（第1領域R1）、及具有與氮化矽領域不同組成之含矽領域（第2領域R2、第3領域R3）的被處理體，收納於處理容器內，選擇性地蝕刻第1領域R1，該蝕刻方法包含下述第1步驟及該第2步驟，並交互重複該第1步驟及該第2步驟：第1步驟，於處理容器內產生包含氫氟碳化合物氣體之處理氣體的電漿，藉以在第1領域R1、第2領域R2及第3領域R3上形成包含氫氟碳化合物之沉積物DP；以及第2步驟，藉由沉積物DP所包含的氫氟碳化合物之自由基，蝕刻第1領域R1。
在第1步驟形成的源自氫氟碳化合物之沉積物DP的量，於第1領域（氮化矽領域）上，較與其為不同組成之含矽領域上的量更少。若在第2步驟中對沉積物DP給予自由基，則第1領域R1受到蝕刻。因此，藉由交互重複第1步驟及第2步驟，相對於其他含矽領域，以高選擇性蝕刻氮化矽領域。
此外，在上述蝕刻方法中，構成第2領域R2或第3領域R3之含矽領域，可包含從由SiC、SiOC、SiON、SiCN、SiOCN及SiO2 構成的群組中選擇之至少1種矽化合物。如同後述，此等含矽物，相較於氮化矽，源自氫氟碳化合物之沉積物DP的量較多，故可充分確保氮化矽的選擇蝕刻性。
此外，氫氟碳化合物氣體，包含從由CH3 F、CH2 F2 、CHF3 構成的群組中選擇之至少1種氣體。此等氫氟碳化合物氣體，在氮化矽領域之表面上，相較於其他材料沉積量少，故可充分蝕刻氮化矽領域。
在使處理容器內的壓力為30mT（4.0Pa），對電漿處理裝置之上部電極施加250W，使上部直流電壓為0V、基板溫度為60℃，採用Ar氣體（1000sccm）與氫氟碳化合物氣體（CH3 F（25sccm））作為處理氣體的情況，第1領域R1、第2領域R2及第3領域R3上之沉積物DP的沉積量之比率，成為1：3：5。同一條件下，在採用CHF3 作為氫氟碳化合物氣體的情況，第1領域R1的沉積量、及第3領域R3上的沉積量，例如於60℃中，分別成為1：4。另，在採用CHF3 的情況，形成之沉積物與其正下方之材料，藉由第2步驟的Ar濺鍍，而以不同蝕刻速度，隨著濺鍍時間的經過而漸蝕削。此一情況，SiO2 最容易被蝕削，而後以SiNx、SiC之順序蝕削。
接著，對於具有處理容器之電漿處理裝置予以說明。
圖2為，顯示一實施形態之電漿處理裝置的圖。圖2所示之電漿處理裝置10，為電容耦合型電漿蝕刻裝置，具備略圓筒狀的處理容器12。處理容器12之內壁面，例如由經陽極氧化處理的鋁構成。此處理容器12係安全接地。
於處理容器12之底部上，設置略圓筒狀的支持部14。支持部14，例如由絕緣材料構成。支持部14，在處理容器12內，從處理容器12之底部往鉛直方向延伸。此外，於處理容器12內，設置載置台PD。載置台PD，係以支持部14支持。
載置台PD，在其頂面中保持晶圓W。載置台PD，具有下部電極LE及靜電吸盤ESC。下部電極LE，包含第1板18a及第2板18b。第1板18a及第2板18b，例如由鋁等金屬構成，呈略圓盤形狀。第2板18b，設置於第1板18a上，與第1板18a電性連接。
於第2板18b上，設置靜電吸盤ESC。靜電吸盤ESC，具有將係導電膜之電極配置在一對絕緣層或絕緣片間的構造。靜電吸盤ESC之電極，通過開關23而與直流電源22電性連接。此靜電吸盤ESC，以藉由來自直流電源22之直流電壓所產生的庫侖力等靜電力吸附晶圓W。藉此，靜電吸盤ESC，可保持晶圓W。
於第2板18b之邊緣部上，以包圍晶圓W之邊緣及靜電吸盤ESC的方式配置對焦環FR。對焦環FR，係為了改善蝕刻之均一性而設置。對焦環FR，由依照蝕刻對象的膜材料而適宜選擇的材料所構成，例如可由石英構成。
於第2板18b之內部，設置冷媒流路24。冷媒流路24，構成溫度調節機構。從設置於處理容器12外部之急冷器單元，通過配管26a往冷媒流路24供給冷媒。供給至冷媒流路24的冷媒，通過配管26b而回到急冷器單元。如此地，對冷媒流路24，供給冷媒使其循環。藉由控制該冷媒的溫度，而控制以靜電吸盤ESC支持之晶圓W的溫度。
此外，於電漿處理裝置10，設置氣體供給管線28。氣體供給管線28，將來自熱傳氣體供給機構之熱傳氣體，例如He氣體，往靜電吸盤ESC的頂面與晶圓W的背面之間供給。
此外，電漿處理裝置10，具備上部電極30。上部電極30，在載置台PD之上方中，與該載置台PD對向配置。下部電極LE與上部電極30，彼此略平行地設置。在此等上部電極30與下部電極LE之間，提供用於對晶圓W施行電漿處理的處理空間S。
上部電極30，隔著絕緣性遮蔽構件32，而支持在處理容器12之上部。一實施形態中，上部電極30，可構成為從載置台PD之頂面起的距離為可變，亦即，從晶圓載置面起之鉛直方向的距離為可變。上部電極30，可包含電極板34及電極支持體36。電極板34面向處理空間S，於該電極板34設置複數個氣體噴吐孔34a。此電極板34，在一實施形態中，由矽構成。
電極支持體36，以可任意裝卸的方式支持電極板34，例如可由鋁等導電性材料構成。此電極支持體36，可具有水冷構造。於電極支持體36之內部，設置氣體擴散室36a。與氣體噴吐孔34a連通之複數個氣體流通孔36b，從此氣體擴散室36a往下方延伸。此外，於電極支持體36，形成將處理氣體往氣體擴散室36a引導之氣體導入口36c，此氣體導入口36c，與氣體供給管38連接。
氣體供給管38，通過閥群42及流量控制器群44，而與氣體源群40相連接。氣體源群40，包含氫氟碳化合物之氣體源、稀有氣體之氣體源等複數個氣體源。氣體源群，因應必要，亦可設定氧（O2 ）氣體。氫氟碳化合物氣體，例如為包含CH3 F、CH2 F2 、及CHF3 中的至少一種之氣體。此外，稀有氣體，為包含Ar氣體、He氣體等各種稀有氣體中的至少一種之氣體。
閥群42包含複數個閥，流量控制器群44包含質量流量控制器等複數個流量控制器。氣體源群40之複數個氣體源，分別通過閥群42之對應的閥、及流量控制器群44之對應的流量控制器，而與氣體供給管38連接。
此外，電漿處理裝置10中，沿著處理容器12之內壁以可任意裝卸的方式設置防沉積遮蔽件46。防沉積遮蔽件46，亦設置於支持部14之外周。防沉積遮蔽件46，防止蝕刻副產物（沉積物）附著在處理容器12，可藉由將Y2 O3 等陶瓷被覆於鋁材而構成。
在支持部14與處理容器12的側壁之間且係處理容器12之底部側，設置排氣板48。排氣板48，例如可藉由將Y2 O3 等陶瓷被覆於鋁材而構成。在處理容器12，且係此排氣板48之下方，設置排氣口12e。於排氣口12e，通過排氣管52而與排氣裝置50連接。排氣裝置50，具有渦輪分子泵等真空泵，可將處理容器12內之空間減壓至期望的真空度。此外，於處理容器12的側壁設置晶圓W之搬出入口12g，此搬出入口12g成為可藉由閘閥54開閉。
此外，電漿處理裝置10，進一步具備第1高頻電源62及第2高頻電源64。第1高頻電源62，係產生電漿產生用之第1高頻電力的電源，其產生27～100MHz的頻率，在一例中為40MHz之高頻電力。第1高頻電源62，通過匹配器66而與下部電極LE連接。匹配器66，係匹配第1高頻電源62之輸出阻抗與負載側（下部電極LE側）之輸入阻抗所用的電路。
第2高頻電源64，係產生用於將離子導入晶圓W之第2高頻電力，即產生高頻偏壓電力的電源，其產生400kHz～40MHz之範圍內的頻率，在一例中為13MHz之高頻偏壓電力。第2高頻電源64，通過匹配器68而與下部電極LE連接。匹配器68，係匹配第2高頻電源64之輸出阻抗與負載側（下部電極LE側）之輸入阻抗所用的電路。
此外，電漿處理裝置10，進一步具備直流電源70。直流電源70，與上部電極30連接。直流電源70，產生負的直流電壓，可對上部電極30給予該直流電壓。對上部電極30給予負的直流電壓，則存在於處理空間S之陽離子，即碰撞電極板34。藉此，從電極板34放處二次電子及/或矽。
此外，一實施形態中，電漿處理裝置10，可進一步具備控制部Cnt。此控制部Cnt，係具備處理器、儲存部、輸入裝置、顯示裝置等之電腦，控制電漿處理裝置10的各部。此控制部Cnt，操作者利用輸入裝置，可為了管理電漿處理裝置10而施行指令之輸入操作等，此外，藉由顯示裝置，可將電漿處理裝置10之運作狀況視覺化顯示。進一步，於控制部Cnt之儲存部，收納有用於以處理器控制在電漿處理裝置10實行之各種處理的控制程式、用於配合處理條件而使電漿處理裝置10之各部實行處理的程式，亦即處理配方。
上述第1步驟，例如，使用Si晶圓W作為基板，從氣體源群40，通過流量控制器群44、閥群42、氣體供給管38，往處理容器12內供給上述氫氟碳化合物氣體，對下部電極LE供給來自第1高頻電源62的高頻電力。此外。對下部電極LE供給來自第2高頻電源64的高頻偏壓電力。
此外，第1步驟中，藉由排氣裝置50將處理容器12內之空間的壓力設定為既定壓力。例如，處理容器12內之空間的壓力，設定為20mTorr（2.666Pa）～50mTorr（6.666Pa）之範圍內的壓力。進一步，第1步驟中，將上部電極30與載置台PD的頂面之間的距離，設定為20mm～50mm之範圍內的距離。藉此，在處理容器12內產生處理氣體的電漿，使載置於載置台PD上之晶圓W暴露於該電漿。另，第1步驟中，亦可對上部電極30施加來自直流電源70之負的直流電壓。此外，實行第1步驟時的電漿處理裝置10之各部的動作，可藉由控制部Cnt控制。
第1步驟中，首先使源自氫氟碳化合物的原子及/或分子之活性種，例如氟及/或氫氟碳化合物之活性種，碰撞第1領域R1～第3領域R3。藉此，第1步驟中，在第1領域R1上使沉積物DP沉積。此沉積物DP的膜厚，隨著第1步驟之實行時間的經過而增加。在第1步驟中，第1領域R1之表層狀態略為變質。
此外，第1步驟之處理氣體，實質上不含氧。此一情況，相較於包含氧之情況，表面未被氧化，故變得容易產生材料差所造成之該沉積膜的差。另，實質上不含氧，係指未刻意將氧導入處理氣體內，係指處理氣體內的氧氣濃度為2.0×10－ 10 mol/cm3 以下（計算將真空度0.025T（3.3Pa），20%為氧的空氣減壓之情況的氧氣濃度）之情況。
第2步驟中，使用Ar作為稀有氣體，產生其之電漿，施行沉積物DP的濺鍍。藉由沉積物DP所包含的氫氟碳化合物之自由基蝕刻第1領域R1。第2步驟中，使第1步驟的處理後之晶圓W，暴露於稀有氣體的電漿。此第2步驟之處理時間與第1步驟之處理時間可任意設定。一實施形態中，可設定在第1步驟之處理時間與第2步驟之處理時間的合計裡，第1步驟之處理時間所占的比例，為5%～30%之範圍內的比例。
在利用電漿處理裝置10實施第2步驟之情況，從氣體源群40供給稀有氣體。此外，第2步驟中，若為在SiNx上殘留該沉積物之狀態，則可在供給稀有氣體以外亦供給氧氣（O2 氣體）。此外，第2步驟中，對下部電極LE供給來自第1高頻電源62的高頻電力。此外，步驟ST2中，可對下部電極LE供給來自第2高頻電源64的高頻偏壓電力。例如，將處理容器12內之空間的壓力，設定為20mTorr（2.666Pa）～50mTorr（6.666Pa）之範圍內的壓力。進一步，步驟ST2中，將上部電極30與載置台PD的頂面之間的距離，設定為20mm～50mm之範圍內的距離。藉此，在處理容器12內產生稀有氣體的電漿，使載置於載置台PD上之晶圓W暴露於該電漿。另，第2步驟中，亦可對上部電極30施加來自直流電源70之負的直流電壓。此外，實行第2步驟時的電漿處理裝置10之各部的動作，可藉由控制部Cnt控制。
第2步驟中，稀有氣體原子之活性種，例如稀有氣體原子之離子，碰撞沉積物DP。沉積物DP中的氫氟碳化合物自由基，增進第1領域R1之蝕刻。此外，藉由此第2步驟，減少第1領域R1上之沉積物DP的膜厚。此外，第2步驟，亦減少第2領域R2、第3領域R3上之沉積物DP的膜厚。
上述蝕刻方法，在實行第2步驟後，再度實行第1步驟。藉由前一個第2步驟之實行而減少沉積物DP的膜厚，故若再度實行第1步驟而將晶圓W暴露於上述處理氣體的電漿，則可沉積沉積物。之後，藉由進一步實行第2步驟，而可藉由沉積物DP中的氫氟碳化合物自由基蝕刻第1領域R1。
上述蝕刻方法中，判定是否滿足停止條件。停止條件，例如為在包含第1步驟及第2步驟之週期的重複次數到達既定次數時，判定為滿足。在未滿足停止條件的情況，再度實行包含第1步驟及第2步驟之週期。另一方面，在滿足停止條件的情況，結束蝕刻。
以上說明之蝕刻方法，可藉由將第1步驟及第2步驟交互實行複數次，而持續地蝕刻第1領域R1。進一步，上述蝕刻方法中，可對於第2領域R2及第3領域R3，選擇性地蝕刻第1領域R1。
此外，蝕刻方法，僅增大第1領域R1（氮化矽領域）之蝕刻量EA1，第2領域R2、第3領域R3（含矽領域）之蝕刻量EA2實質上為0。可將第1步驟的期間T1（秒）與第2步驟的期間T2（秒）之比率R＝T2/T1，設定為3≦R≦20。
此一情況，能夠以足夠高的選擇比，蝕刻氮化矽，因而亦可簡單地形成過去無法形成之深孔或深溝構造等。
圖3為，顯示濺鍍時間（第2步驟的期間T2）（秒）與各領域之蝕刻量（nm）的關係之圖表。
作為基本條件，使第1步驟的基板溫度TEMP為0℃，使處理容器內的壓力為30mT，對上部電極給予100W的高頻電力，對下部電極給予0W的高頻電力，處理氣體為將CH3 F與Ar以50：1000的比例混合。此外，使第2步驟的基板溫度TEMP為0℃，使處理容器內的壓力為30mT，對上部電極給予100W的高頻電力，對下部電極給予50W的高頻電力，處理氣體為將CH3 F與Ar設定為0：1000的比例。此一傾向，亦在將基板溫度在0℃以上60℃以下測試的情況中觀測到。
使第1期間T1＝5秒，使第2期間T2為5秒、15秒、30秒、45秒、60秒，施行實驗。若係濺鍍時間之第2期間T2成為30秒以上，則第1領域（氮化矽）之蝕刻量，相較於其他材料（SiON、SiCN、SiOC、SiC、SiO2 ），大幅地增加。另，若將SiOCN視為SiON與SiCN之中間的狀態，則相對於SiOCN，蝕刻量亦大幅地增加。
在基板溫度0℃中，R＝T2/T1＝6以上12以下之情況，相對於其他材料可使第1領域（氮化矽）之蝕刻量增大。
圖4為，顯示濺鍍時間（第2步驟的期間T2）（秒）與各領域之蝕刻量（nm）的關係之圖表。
此一圖表，係將上述基本條件的基板溫度變更為20℃之圖表。
使第1期間T1＝5秒，使第2期間T2為5秒、15秒、30秒、45秒、60秒，施行實驗。若係濺鍍時間之第2期間T2成為30秒以上，則第1領域（氮化矽）之蝕刻量，相較於其他材料（SiON、SiCN、SiOC、SiC、SiO2 ），大幅地增加。
在基板溫度20℃中，R＝T2/T1＝6以上9以下之情況，相對於其他材料可使第1領域（氮化矽）之蝕刻量增大。另一方面，在R＝T2/T1＝9以上之情況，相對於SiON、SiO2 ，可使第1領域之蝕刻量為5倍以上。
圖5為，顯示濺鍍時間（第2步驟的期間T2）（秒）與各領域之蝕刻量（nm）的關係之圖表。
此一圖表，係將上述基本條件的基板溫度變更為60℃之圖表。
使第1期間T1＝5秒，使第2期間T2為5秒、15秒、20秒、25秒、30秒、45秒、60秒、75秒、90秒，施行實驗。若係濺鍍時間之第2期間T2成為30秒以上，則第1領域（氮化矽）之蝕刻量，相較於其他材料（SiON、SiCN、SiOC、SiC、SiO2 ），大幅地增加。
在基板溫度60℃中，R＝T2/T1＝5以上6以下之情況，相對於其他材料可使第1領域（氮化矽）之蝕刻量增大。
圖6為，顯示濺鍍時間（第2步驟的期間T2）（秒）與各領域之蝕刻量（nm）的關係之圖表。
此一圖表，係將上述基本條件的基板溫度變更為100℃之圖表。
使第1期間T1＝5秒，使第2期間T2為5秒、15秒、30秒、45秒、60秒，施行實驗。若係濺鍍時間之第2期間T2成為30秒以上，則第1領域（氮化矽）之蝕刻量，較其他材料（SiON、SiCN、SiOC、SiC、SiO2 ）增加。
在基板溫度100℃中，R＝T2/T1＝6以上之情況，相對於其他材料可使第1領域（氮化矽）之蝕刻量增大。
如同上述，第1步驟及第2步驟，在成為被處理體之基板溫度TEMP為0℃以上100℃以下時，具有改善蝕刻的選擇比等效果，此外，在0℃以上60℃以下時，該效果顯著，在0℃以上20℃以下時，該效果變得尤為顯著。
圖7為，顯示處理對象之縱剖面構造的圖。
於基板SB上，配置第1領域R1，於其兩側配置第2領域R2。此等領域亦可具有鰭構造，將縱方向為長形的構造，作為電晶體或電容器等各種電子電路元件使用。對此構造施行上述蝕刻。
圖8為，用於說明蝕刻處理開始後的處理對象之縱剖面構造的圖。
此蝕刻，在中央形成深的凹部，底面成為第1領域R1之表面，於兩側留下第2領域R2。在凹部之側面及底面，進一步，在凹部之開口端面上，形成沉積物DP。
使第2領域R2的頂面上之沉積物DP的厚度之最大値為ts，使從凹部的側面朝向內側突出之沉積物DP的突出量之最大値為tl，使沉積在位於凹部底部之第1領域R1的表面上之沉積物DP的厚度之最大値為tb。
圖9為用於說明各種條件所造成的沉積量（nm）之變化的圖表。
作為基本條件，使第1步驟的基板溫度TEMP為60℃，使處理氣體為CH3 F，使處理容器內的壓力（Press）為30mT，上部電極的高頻（HF）為500W，對下部電極給予0W的高頻電力，使直流電源70的直流電壓（DCS）為0V，將CH3 F與Ar以50：1000的比例混合。若改變各種參數，則有高頻（HF）的電力越高，沉積量越為增加之傾向。
圖10為，顯示圖9之條件的情況之沉積物的厚度比率（btm/top）之圖表。上述沉積步驟中，即便在改變條件的情況中，仍可使厚度比率（btm/top），存在於0.25以上0.75以下之範圍。
圖11為，用於說明各種條件所造成的沉積量（nm）之變化的圖表。
作為基本條件，使第1步驟的基板溫度TEMP為60℃，使處理氣體為CHF3 ，處理容器內的壓力（Press）為30mT，上部電極的高頻（HF）為500W，對下部電極給予0W的高頻電力，使直流電源70的直流電壓（DCS）為0V，將CHF3 與Ar以50：1000的比例混合。若改變各種參數，則有高頻（HF）的電力越高，沉積量越為增加之傾向。
圖12為，顯示圖11之條件的情況之沉積物的厚度比率（btm/top）之圖表。上述沉積步驟中，即便在改變條件的情況中，仍可使厚度比率（btm/top），存在於0.45以上1.75以下之範圍。
另，上述蝕刻方法中，第1步驟，處理氣體不含氧。單純將CH3 F、Ar、O2 以30：50：0～60（sccm）的比例混合，在溫度60℃，蝕刻氮化矽60秒之情況，相對於SiC，最大獲得12.6倍（O2 流量15sccm）之選擇蝕刻率，相對於SiOC，最大獲得7.5倍（O2 流量15sccm）之選擇蝕刻率，但得知在利用上述第1步驟與第2步驟之情況，其等之蝕刻比率，最大成為無限大，可成為極為優良的選擇蝕刻。
以上，雖對各種實施形態予以說明，但並未限定於上述實施形態，可構成各種變形態樣。例如，上述說明中，雖將電容耦合型的電漿處理裝置10例示為可利用在上述蝕刻方法之實施的電漿處理裝置，但可利用使用任意電漿源之電漿處理裝置。例如，可利用電感耦合型的電漿處理裝置、將如微波等表面波作為電漿源使用之電漿處理裝置等各種電漿處理裝置。
10‧‧‧電漿處理裝置
12‧‧‧處理容器
12e‧‧‧排氣口
12g‧‧‧搬出入口
14‧‧‧支持部
18a‧‧‧第1板
18b‧‧‧第2板
22‧‧‧直流電源
23‧‧‧開關
24‧‧‧冷媒流路
26a、26b‧‧‧配管
28‧‧‧氣體供給管線
30‧‧‧上部電極
32‧‧‧絕緣性遮蔽構件
34‧‧‧電極板
34a‧‧‧氣體噴吐孔
36‧‧‧電極支持體
36a‧‧‧氣體擴散室
36b‧‧‧氣體流通孔
36c‧‧‧氣體導入口
38‧‧‧氣體供給管
40‧‧‧氣體源群
42‧‧‧閥群
44‧‧‧流量控制器群
46‧‧‧防沉積遮蔽件
48‧‧‧排氣板
50‧‧‧排氣裝置
52‧‧‧排氣管
54‧‧‧閘閥
62‧‧‧第1高頻電源
64‧‧‧第2高頻電源
66、68‧‧‧匹配器
70‧‧‧直流電源
Cnt‧‧‧控制部
DP‧‧‧沉積物
ESC‧‧‧靜電吸盤
FR‧‧‧對焦環
LE‧‧‧下部電極
PD‧‧‧載置台
R1‧‧‧第1領域
R2‧‧‧第2領域
R3‧‧‧第3領域
S‧‧‧處理空間
SB‧‧‧基板
W‧‧‧晶圓
圖1（a）~（c）係一實施形態之蝕刻處理對象的說明圖。 圖2係顯示一實施形態之電漿處理裝置的圖。 圖3係顯示濺鍍時間（秒）與蝕刻量（nm）之關係的圖表。 圖4係顯示濺鍍時間（秒）與蝕刻量（nm）之關係的圖表。 圖5係顯示濺鍍時間（秒）與蝕刻量（nm）之關係的圖表。 圖6係顯示濺鍍時間（秒）與蝕刻量（nm）之關係的圖表。 圖7係顯示處理對象之縱剖面構造的圖。 圖8係用於說明蝕刻處理開始後的處理對象之縱剖面構造的圖。 圖9係用於說明各種條件所造成的沉積量（nm）之變化的圖表。 圖10係用於說明各種條件所造成的沉積厚度比率（btm/top）之變化的圖表。 圖11係用於說明各種條件所造成的沉積量（nm）之變化的圖表。 圖12係用於說明各種條件所造成的沉積厚度比率（btm/top）之變化的圖表。
無
DP‧‧‧沉積物
R1‧‧‧第1領域
R2‧‧‧第2領域
R3‧‧‧第3領域
SB‧‧‧基板

Claims (6)

  1. 一種蝕刻方法，將包含氮化矽領域、及具有與該氮化矽領域不同的組成之含矽領域的被處理體，收納於處理容器內，選擇性地蝕刻該氮化矽領域，該蝕刻方法包含： 第1步驟，於該處理容器內產生包含氫氟碳化合物氣體之處理氣體的電漿，藉以在該氮化矽領域及該含矽領域上形成包含氫氟碳化合物之沉積物；以及 第2步驟，藉由該沉積物所包含的氫氟碳化合物之自由基，蝕刻該氮化矽領域； 交互重複該第1步驟及該第2步驟。
  2. 如申請專利範圍第1項之蝕刻方法，其中， 該含矽領域，包含從由SiC、SiOC、SiON、SiCN、SiOCN及SiO2 構成的群組中選擇之至少1種矽化合物。
  3. 如申請專利範圍第1或2項之蝕刻方法，其中， 該氫氟碳化合物氣體，包含從由CH3 F、CH2 F2 、CHF3 構成的群組中選擇之至少1種氣體。
  4. 如申請專利範圍第1或2項之蝕刻方法，其中， 設定該第1步驟的期間與該第2步驟的期間之比率，俾使該氮化矽領域之蝕刻量，成為該含矽領域之蝕刻量的5倍以上。
  5. 如申請專利範圍第1或2項之蝕刻方法，其中， 該第2步驟，藉由將該沉積物暴露於稀有氣體的電漿，而產生該沉積物所包含的氫氟碳化合物之自由基。
  6. 如申請專利範圍第1或2項之蝕刻方法，其中， 該處理氣體，實質上不含氧。
TW106114030A 2016-05-10 2017-04-27 蝕刻方法 TWI707396B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-094659 2016-05-10
JP2016094659A JP6670672B2 (ja) 2016-05-10 2016-05-10 エッチング方法

Publications (2)

Publication Number Publication Date
TW201740454A true TW201740454A (zh) 2017-11-16
TWI707396B TWI707396B (zh) 2020-10-11

Family

ID=60267242

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106114030A TWI707396B (zh) 2016-05-10 2017-04-27 蝕刻方法

Country Status (6)

Country Link
US (1) US11107692B2 (zh)
JP (1) JP6670672B2 (zh)
KR (1) KR102364188B1 (zh)
CN (1) CN109075068B (zh)
TW (1) TWI707396B (zh)
WO (1) WO2017195709A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6811202B2 (ja) * 2018-04-17 2021-01-13 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
KR20200088769A (ko) 2019-01-15 2020-07-23 타이코에이엠피 주식회사 커넥터 어셈블리 및 이를 구비하는 전자기기

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4417439B2 (ja) * 1994-06-29 2010-02-17 フリースケール セミコンダクター インコーポレイテッド エッチング・ストップ層を利用する半導体装置構造とその方法
JP3681533B2 (ja) * 1997-02-25 2005-08-10 富士通株式会社 窒化シリコン層のエッチング方法及び半導体装置の製造方法
US6656375B1 (en) 1998-01-28 2003-12-02 International Business Machines Corporation Selective nitride: oxide anisotropic etch process
JP2002319574A (ja) 2001-04-23 2002-10-31 Nec Corp 窒化シリコン膜の除去方法
JP4877747B2 (ja) * 2006-03-23 2012-02-15 東京エレクトロン株式会社 プラズマエッチング方法
JP5434970B2 (ja) * 2010-07-12 2014-03-05 セントラル硝子株式会社 ドライエッチング剤
US20130084707A1 (en) * 2011-09-30 2013-04-04 Tokyo Electron Limited Dry cleaning method for recovering etch process condition
US8765613B2 (en) * 2011-10-26 2014-07-01 International Business Machines Corporation High selectivity nitride etch process
US20140335679A1 (en) * 2013-05-09 2014-11-13 Applied Materials, Inc. Methods for etching a substrate
CN104253027B (zh) * 2013-06-26 2017-08-25 中芯国际集成电路制造(上海)有限公司 双重图形及其形成方法
US9543163B2 (en) * 2013-08-20 2017-01-10 Applied Materials, Inc. Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
JP6447507B2 (ja) * 2013-10-30 2019-01-09 日本ゼオン株式会社 高純度フッ素化炭化水素をプラズマエッチングガスとして用いるプラズマエッチング方法
JP6396699B2 (ja) * 2014-02-24 2018-09-26 東京エレクトロン株式会社 エッチング方法
US9318343B2 (en) * 2014-06-11 2016-04-19 Tokyo Electron Limited Method to improve etch selectivity during silicon nitride spacer etch
JP6235981B2 (ja) * 2014-07-01 2017-11-22 東京エレクトロン株式会社 被処理体を処理する方法
JP6315809B2 (ja) * 2014-08-28 2018-04-25 東京エレクトロン株式会社 エッチング方法
CN104332392B (zh) * 2014-09-04 2017-04-05 北方广微科技有限公司 一种各向异性干法刻蚀vo2的方法
JP2016058590A (ja) * 2014-09-11 2016-04-21 株式会社日立ハイテクノロジーズ プラズマ処理方法
US9911620B2 (en) * 2015-02-23 2018-03-06 Lam Research Corporation Method for achieving ultra-high selectivity while etching silicon nitride

Also Published As

Publication number Publication date
US11107692B2 (en) 2021-08-31
CN109075068B (zh) 2023-06-09
CN109075068A (zh) 2018-12-21
JP6670672B2 (ja) 2020-03-25
KR20190005146A (ko) 2019-01-15
WO2017195709A1 (ja) 2017-11-16
JP2017204531A (ja) 2017-11-16
US20200211854A1 (en) 2020-07-02
TWI707396B (zh) 2020-10-11
KR102364188B1 (ko) 2022-02-17

Similar Documents

Publication Publication Date Title
JP6396699B2 (ja) エッチング方法
TWI743072B (zh) 蝕刻方法及蝕刻裝置
TWI664676B (zh) Etching method
JP6568822B2 (ja) エッチング方法
TWI697046B (zh) 蝕刻方法
KR102390726B1 (ko) 유기막을 에칭하는 방법
KR102513051B1 (ko) 에칭 방법
US11462412B2 (en) Etching method
JP2008021791A (ja) プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
TWI707396B (zh) 蝕刻方法
WO2018212045A1 (ja) 多孔質膜をエッチングする方法
JP2019186501A (ja) エッチングする方法及びプラズマ処理装置
TWI757483B (zh) 蝕刻方法
TWI759348B (zh) 被處理體之處理方法
KR20190079565A (ko) 에칭 방법
JP2019029561A (ja) 多層膜をエッチングする方法
JP2021057523A (ja) 基板処理方法、半導体デバイスの製造方法、及び、プラズマ処理装置