TW201426861A

TW201426861A - 半導體結構的刻蝕方法

Info

Publication number: TW201426861A
Application number: TW102140586A
Authority: TW
Inventors: zhao-xiang Wang; Jie Liang; Tuqiang Ni
Original assignee: Advanced Micro Fab Equip Inc
Priority date: 2012-12-24
Filing date: 2013-11-07
Publication date: 2014-07-01
Also published as: CN103021783A; CN103021783B; TWI521597B

Abstract

一種半導體結構的刻蝕方法，包括：提供半導體襯底，所述半導體襯底表面具有待刻蝕材料層；在所述待刻蝕材料層表面形成掩膜層；以所述掩膜層為掩膜，對所述待刻蝕材料層進行刻蝕工藝，通入反應氣體後，射頻功率源以第一脈衝的方式輸出射頻功率，偏置功率源以第二脈衝的方式輸出偏置功率，且所述第一脈衝和第二脈衝的脈衝頻率不同。不僅刻蝕速率較快，且通過調控所述射頻功率源和偏置功率源之間的脈衝頻率比例，可以調整刻蝕的工藝視窗大小和刻蝕速率隨時間的分佈。

Description

半導體結構的刻蝕方法

本發明涉及半導體技術，特別涉及一種半導體結構的刻蝕方法。

在半導體工藝中，對半導體材料進行刻蝕的工藝通常包括幹法刻蝕工藝或濕法刻蝕工藝，其中，由於利用等離子體進行刻蝕的幹法刻蝕工藝能有效地控制刻蝕開口的尺寸而成為目前最主流的刻蝕工藝。現有工藝通常利用輝光放電、射頻信號、電暈放電等形成等離子體。其中，利用射頻信號形成等離子體時，可以通過調控處理氣體成分、射頻功率的頻率、射頻功率的耦合模式、氣壓、溫度等參數，控制形成的等離子體的密度和能量，從而優化等離子體處理效果。因此，在現有的半導體刻蝕裝置中，通常採用射頻信號形成等離子體，且利用射頻信號在待刻蝕基片上形成偏壓，使得所述等離子體轟擊待刻蝕基片，對所述待刻蝕基片進行刻蝕工藝。

現有的採用射頻信號形成等離子體的刻蝕裝置主要包括電感耦合等離子體(ICP)刻蝕裝置、電容耦合等離子體(CCP)刻蝕裝置和電子迴旋加速振盪(ECR)刻蝕裝置等，其中，電感耦合等離子體(ICP)刻蝕裝置和電容耦合等離子體(CCP)刻蝕裝置由於結構簡單，較為便宜，廣泛地運用到幹法刻蝕刻蝕領域。目前的電容耦合等離子體刻蝕裝置通常包括射頻功率源和偏置功率源，且所述電容耦合等離子體刻蝕裝置具有上電極和下電極，所述射頻功率源連接於上電極或下電極，對應的下電極或上電極接地，所述射頻功率源產生的射頻信號通過上下電極形成的電容將反應氣體等離子體化。所述偏置功率源連接於所述下電極，在所述下電極上的待刻蝕基板上形成偏壓。

現有技術中的電容耦合等離子體刻蝕裝置，所述射頻功率源產生的射頻信號通常為持續的射頻信號，所述持續的射頻信號用於將反應腔內的氣體等離子體化，所述偏置功率源產生的射頻信號通常為持續的偏置信號，所述持續的偏置信號使得待刻蝕材料層表面持續具有偏壓，從而使得用於刻蝕的反應氣體或用於沉積聚合物的反應氣體的等離子體向待刻蝕材料層表面移動。但利用現有技術的電容耦合等離子體刻蝕裝置刻蝕速率較慢。

更多關於利用射頻功率形成等離子體進行刻蝕的刻蝕裝置，請參考專利號為US7405521B2的美國專利。

本發明解決的問題是提供一種半導體結構的刻蝕方法，不僅刻蝕速率較快，且可調整刻蝕的工藝視窗大小和刻蝕速率隨時間的分佈。

為解決上述問題，本發明技術方案提供了一種半導體結構的刻蝕方法，包括：提供半導體襯底，所述半導體襯底表面具有待刻蝕材料層；在所述待刻蝕材料層表面形成掩膜層；以所述掩膜層為掩膜，對所述待刻蝕材料層進行刻蝕工藝，通入反應氣體後，射頻功率源以第一脈衝的方式輸出射頻功率，偏置功率源以第二脈衝的方式輸出偏置功率，且所述第一脈衝和第二脈衝的脈衝頻率不同。

可選的，所述射頻功率源的脈衝頻率為偏置功率源的脈衝頻率的1.2~20倍。

可選的，所述偏置功率源的脈衝頻率為射頻功率源的脈衝頻率的1.2~20倍。

可選的，所述射頻功率源的開啟時間和偏置功率源的開啟時間存在相位差。

可選的，所述射頻功率源與偏壓功率源同時開啟，同時關閉，或者一個開啟時另一個同時關閉。

可選的，所述第一脈衝的占空比和所述第二脈衝的占空比相同或不同。

可選的，所述射頻功率源的功率範圍為0~4000瓦，射頻頻率為25兆赫茲~120兆赫茲，所述第一脈衝的脈衝頻率小於50千赫茲，占空比為10%~90%。

可選的，所述偏置功率源的功率範圍為0~5000瓦，射頻頻率為1兆赫茲~15兆赫茲，所述第二脈衝的脈衝頻率小於50千赫茲，占空比為10%~90%。

可選的，所述偏置功率源通過第二射頻匹配器與反應腔的下電極相連接。

可選的，所述射頻功率源通過第一射頻匹配器與反應腔的下電極或上電極相連接。

可選的，所述刻蝕工藝為電容耦合等離子體刻蝕工藝。

可選的，所述反應氣體包括SF6、CF4、C4F8、C4F6、CH2F2、CHF3、CH3F、O2、CO、CO2、N2、惰性氣體其中的一種或幾種。

可選的，所述待刻蝕材料層的材料為氧化矽、氮化矽、氮氧化矽、碳化矽、氮碳化矽、低K介質材料、超低K介質材料、無定形碳、光刻膠、底部抗反射層、金屬材料、矽材料、鍺材料其中的一種或幾種。

與現有技術相比，本發明具有以下優點：通入反應氣體後，所述射頻功率源以第一脈衝的方式輸出射頻功率，所述偏置功率源以第二脈衝的方式輸出偏置功率，且所述第一脈衝和第二脈衝的脈衝頻率不同。由於偏置功率源以第二脈衝的方式輸出偏置功率，不會在刻蝕開口的底部形成微電場，不會影響後續的刻蝕，刻蝕速率較快，且通過調控所述射頻功率源和偏置功率源之間的脈衝頻率比例，可以調整刻蝕的工藝視窗大小和刻蝕速率隨時間的分佈。

進一步的，當所述射頻功率源的脈衝頻率為偏置功率源的脈衝頻率的1.2~20倍時，射頻功率源的脈衝頻率較大，脈衝關閉的時間很短，使得等離子體中活性很強的電子的密度始終不會發生很大的變化，即使其他條件例如溫度、壓強發生了變化，也可以順利地進行刻蝕，用於刻蝕的工藝視窗較大。且在偏置功率源的一個脈衝開啟時間或關閉時間內，往往射頻功率源對應輸出一個或幾個第一脈衝，使得脈衝開啟時間或關閉時間反應腔內的等離子體的密度和電子的溫度都較為均勻，使得刻蝕速率隨時間的分佈較均勻。

進一步的，當所述偏置功率源的脈衝頻率為射頻功率源的脈衝頻率的1.2~20倍時，由於偏置功率源的脈衝頻率較高，使得刻蝕開口底部聚集的帶正電的離子較少，在接下來的關閉階段所述帶正電的離子即被中和，無論在偏置功率源的脈衝開啟階段還是關閉階段的刻蝕速率都相差不多，刻蝕速率隨時間的分佈較均勻。且在偏置功率源的一個脈衝開啟時間或關閉時間內，往往偏置功率源對應輸出一個或幾個第二脈衝，所述連續幾個偏置功率源的脈衝週期內反應腔內等離子體的密度和電子的溫度都相同，刻蝕速率相等，使得刻蝕速率隨時間的分佈較均勻。

110‧‧‧反應腔

120‧‧‧承片台

125‧‧‧待刻蝕基片

130‧‧‧供氣源

135‧‧‧排氣泵

136‧‧‧真空泵

140‧‧‧射頻功率源

141‧‧‧第一射頻匹配器

150‧‧‧偏置功率源

151‧‧‧第二射頻匹配器

圖1是本發明實施例的半導體刻蝕裝置的結構示意圖；圖2是本發明實施例的半導體結構的刻蝕方法的流程示意圖；圖3是等離子體鞘層的鞘層電壓的波形圖；圖4至圖7是本發明實施例的射頻功率源的脈衝頻率、偏置功率源的脈衝頻率的波形比較圖。

由於等離子體中的正離子和電子具有不同的角度分佈(angular distribution)，帶正電的正離子趨向於聚集到刻蝕待刻蝕材料層形成的刻蝕開口的底部，持續的偏壓會使得刻蝕開口的底部帶正電的離子不斷聚集，所述帶正電的離子形成的微電場會影響後續到達的帶正電的離子的運動軌跡，使得刻蝕開口的側壁被過刻蝕，而刻蝕開口的底部的刻蝕速率較慢，影響整體的刻蝕速率。

為此，本發明實施例提供了一種半導體結構的刻蝕方法，通入反應氣體後，所述射頻功率源以第一脈衝的方式輸出射頻功率，所述偏置功率源以第二脈衝的方式輸出偏置功率，且所述第一脈衝和第二脈衝的脈衝頻率不同，不僅刻蝕速率較快，且通過調控所述射頻功率源和偏置功率源之間的脈衝頻率比例，還可以調整刻蝕的工藝視窗大小和形成的等離子體的能量隨時間的分佈。

為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施方式做詳細的說明。

在以下描述中闡述了具體細節以便於充分理解本發明。但是本發明能夠以多種不同於在此描述的其他方式來實施，本領域技術人員可以在不違背本發明內涵的情況下做類似推廣。因此本發明不受下面公開的具體實施的限制。

本發明實施例首先提供了一種半導體刻蝕裝置，請參考圖1，為本實施例的半導體刻蝕裝置的結構示意圖，具體包括：反應腔110，所述反應腔110頂部作為上電極；所述反應腔110內具有承片台120，用於放置待刻蝕基片125，所述承片台120作為下電極；供氣源130，所述供氣源130與反應腔110的頂部相連接且向所述反應腔110內通入氣體；排氣泵135，所述排氣泵135與真空泵136相連，用於將反應腔110內多餘的氣體和刻蝕形成的反應殘留物排出反應腔110；射頻功率源140，通過第一射頻匹配器141與承片台120相連接，且作為上電極的反應腔110頂部接地；偏置功率源150，通過第二射頻匹配器151與承片台120相連接。

在其他實施例中，所述射頻功率源通過第一射頻匹配器與作為上電極的反應腔頂部相連接，利用所述上電極和下電極形成的電容進行電容耦合等離子體刻蝕工藝。

在本實施例中，所述射頻功率源140和偏置功率源150與同一個控制單元(未圖示)相連接，使得射頻功率源140和偏置功率源150能同步的開啟或關閉。在其他實施例中，所述射頻功率源和偏置功率源也可以分別與一個控制單元獨立相連接。

本發明實施例還提供了一種採用上述半導體刻蝕裝置的半導體結構的刻蝕方法，請參考圖2，包括：步驟S101，提供半導體襯底，所述半導體襯底表面具有待刻蝕材料層；步驟S102，在所述待刻蝕材料層表面形成掩膜層；步驟S103，以所述掩膜層為掩膜，對所述待刻蝕材料層進行刻蝕工藝，通入反應氣體後，射頻功率源以第一脈衝的方式輸出射頻功率，偏置功率源以第二脈衝的方式輸出偏置功率，且所述第一脈衝和第二脈衝的脈衝頻率不同。

具體的，所述半導體襯底可以為矽襯底、鍺襯底、鍺矽襯底、砷化鎵襯底、氮化鎵襯底或絕緣體上矽襯底、玻璃襯底其中的一種。所述半導體襯底還可以為多層堆疊結構，在所述矽襯底、鍺襯底等襯底表面形成有一層或多層半導體材料層。在本實施例中，所述半導體襯底為矽襯底。

所述待刻蝕材料層的材料為氧化矽、氮化矽、氮氧化矽、碳化矽、氮碳化矽、低K介質材料、超低K介質材料、無定形碳、光刻膠、底部抗反射層、金屬材料、矽材料或鍺材料。在本實施例中，所述待刻蝕材料層形成在半導體襯底表面。在其他實施例中，還可以利用所述刻蝕方法對半導體襯底進行刻蝕。

所述掩膜層為光刻膠層或硬掩膜層，其中所述硬掩膜層的材料為氧化矽、氮化矽或氮氧化矽等。且所述掩膜層的材料與待刻蝕材料層的材料不同，使得所述刻蝕工藝對待刻蝕材料層和掩膜層具有較高的刻蝕選擇比，有利於形成深度較大的溝槽或通孔。

所述反應氣體包括SF₆、CF₄、C₄F₈、C₄F₆、CH₂F₂、CHF₃、 CH₃F、O₂、CO、CO₂、N2、惰性氣體其中的一種或幾種。本領域技術人員可以根據待刻蝕材料層的材料選擇對應的反應氣體，在此不再贅述。

請參考圖1，在本實施例中，對待刻蝕材料層進行刻蝕的工藝為多次刻蝕(bosch etch)工藝，多次刻蝕(bosch etch)工藝包括交替變換的刻蝕步驟和聚合物沉積步驟，所述刻蝕步驟包括：供氣源130通入用於刻蝕的反應氣體，利用射頻功率源140將所述用於刻蝕的反應氣體等離子體化後，通過偏置功率源150在待刻蝕材料層表面形成偏壓，使得用於刻蝕的反應氣體的等離子體對待刻蝕材料層210進行刻蝕；所述聚合物沉積步驟包括：供氣源130通入用於沉積聚合物的反應氣體，利用射頻功率源140將所述用於沉積聚合物的反應氣體等離子體化後，通過偏置功率源150在待刻蝕材料層表面形成偏壓，使得用於沉積聚合物的反應氣體的等離子體在所述待刻蝕材料層210的刻蝕開口的側壁和底部形成聚合物。由於刻蝕步驟和聚合物沉積步驟交替進行，不會在刻蝕開口的側壁形成過厚的聚合物層，有利於形成高深寬比的刻蝕開口。

在其他實施例中，所述對待刻蝕材料層210進行刻蝕的工藝也可以為單步刻蝕工藝，對待刻蝕材料層進行刻蝕的工藝和在刻蝕形成的刻蝕開口側壁和底部形成聚合物的工藝同時進行，邊刻蝕邊在刻蝕開口的側壁形成聚合物，有利於控制側壁的形貌。

在本實施例中，所述刻蝕工藝為電容耦合等離子體刻蝕工藝，所述射頻功率源140的功率範圍為0~4000瓦，射頻頻率為25兆赫茲~120兆赫茲，例如50兆赫茲、100兆赫茲等。所述偏置功率源的功率範圍為0~5000瓦，射頻頻率為1兆赫茲~15兆赫茲，例如3兆赫茲、5兆赫茲、9兆赫茲或12兆赫茲等。

所述偏置功率源150的射頻頻率較小，而射頻功率源140 的射頻頻率較大，在本實施例中，所述射頻功率源140的射頻頻率和偏置功率源150的射頻頻率至少在十倍以上。由於等離子體的密度n大小正比于用於形成等離子體的射頻功率ω的平方，即nω²，且所述射頻功率源140的射頻頻率的平方遠遠大於偏置功率源150的射頻頻率的平方，因此等離子體的密度主要是由射頻功率源140的射頻頻率所決定。通過調整射頻功率源140的射頻頻率，可以提高反應腔內等離子體的密度，從而提高刻蝕速率。

而到達待刻蝕材料層表面的等離子體的能量和刻蝕的均勻性主要由偏置功率源150的功率和頻率所決定。由於當所述待刻蝕基板處於懸浮狀態時，由於電子品質小且具有比離子大很多的速度，會先與離子到達待刻蝕材料層的表面，由於偏置功率源150會在待刻蝕材料層上形成負的偏壓，電子受到排斥後在靠近待刻蝕材料層的表面的區域形成非電中性區域，形成等離子體鞘層(Plasma Sheath)，所述等離子體鞘層區域存在很強的鞘層電壓。當離子以波姆速度(Bohm Velocity)進入等離子體鞘層，被所述鞘層電壓加速後，以幾十至幾百電子伏的能量打到待刻蝕材料層上，形成刻蝕開口。所述等離子體鞘層的鞘層電壓是由射頻功率源140的射頻頻率和偏置功率源150的射頻頻率共同調製的，所述等離子體鞘層的鞘層電壓呈多峰結構，請參考圖3，其中大震盪波形是由頻率較低的偏置功率源150的射頻頻率所調製，所述小震盪波形是由頻率較高的射頻功率源140的射頻頻率所調製。當所述偏置功率源150的射頻頻率較大時，離子需要若干個射頻週期才能穿過等離子體鞘層，因此離子受到的鞘層電壓為所述多峰結構鞘層電壓的平均值，大部分離子具有相近的能量，離子能量較小。當所述偏置功率源150的射頻頻率較小時，離子穿越等離子體鞘層的時間不到一個射頻週期，如果離子在鞘層電壓較大時穿越等離子體鞘層，就可以獲得很大的能量。當所述偏置功率源150的功率和射頻功率源140的功率較大時，離子能量較大，且往往所述偏置功率源150的功率大於射頻功率源140的功率，使得離子到達待刻蝕材料層的能量主要由偏置功率源150的功率和射頻頻率控制。通過調整偏置功率源150的功率和射頻頻率，可以提高離子到達待刻蝕材料層表面的能量，從而提高刻蝕速率。

且在本實施例中，所述射頻功率源140以第一脈衝的方式輸出射頻功率，所述第一脈衝的脈衝頻率小於50千赫茲，脈衝頻率的占空比為10%~90%。

所述偏置功率源150以第二脈衝的方式輸出偏置功率，所述第二脈衝的脈衝頻率小於50千赫茲，脈衝頻率的占空比為10%~90%，且所述第一脈衝和第二脈衝的脈衝頻率不同，所述第一脈衝和第二脈衝的脈衝頻率的占空比可以相同，也可以不同。由於偏置功率源150輸出的偏置功率是脈衝偏置功率，在偏置功率源150關閉時待刻蝕材料層表面的偏壓消失或減少，使得位於等離子體鞘層的電子會與刻蝕開口底部的帶正電的離子中和，從而不會在刻蝕開口底部形成微電場，使得後續到達的帶正電的離子能近乎垂直的注入到刻蝕開口底部，刻蝕速率較快。

在本實施例中，所述射頻功率源140的脈衝頻率為偏置功率源150的脈衝頻率的1.2~20倍。在其中一個實施例中，請參考圖4，所述射頻功率源140的脈衝頻率為偏置功率源150的脈衝頻率的2倍，且所述偏置功率源150的脈衝開啟時間與其中一個射頻功率源140的脈衝開啟時間一致。在另一實施例中，請參考圖5，所述射頻功率源140的脈衝頻率為偏置功率源150的脈衝頻率的2倍，且所述偏置功率源150的脈衝關閉時間與其中一個射頻功率源140的脈衝關閉時間一致。在另一實施例中，請參考圖6，所述射頻功率源140的脈衝頻率為偏置功率源150的脈衝頻率的2倍，但所述射頻功率源140的開啟時間和偏置功率源150的開啟時間存在相位差，所述偏置功率源150的脈衝開啟時間與其中一個射頻功率源140的脈衝關閉時間一致。在另一實施例中，請參考圖7，所述射頻功率源140的脈衝頻率為偏置功率源150的脈衝頻率的2倍，但所述射頻功率源140的開啟時間和偏置功率源150的開啟時間存在相位差，所述偏置功率源150的脈衝關閉時間與其中一個射頻功率源140的脈衝開啟時間一致。在其他實施例中，所述偏置功率源的脈衝開啟和關閉時間與射頻功率源的脈衝開啟和關閉時間都不一致。

由於射頻功率形成的等離子體的電子的初始溫度很高，活性很強，但所述電子會很快冷卻，導致活性降低，因此當所述射頻功率源140的脈衝頻率大於偏置功率源150的脈衝頻率，由於射頻功率源140的脈衝頻率較大，脈衝關閉的時間很短，使得等離子體中活性很強的電子的密度始終不會發生很大的變化，且離子的密度也不發生很大的變化，即使其他條件例如溫度、壓強發生了變化，也可以順利地進行刻蝕。而如果射頻功率源140的脈衝頻率較低時，由於脈衝關閉的時間較長，會使得電子的活性降低，當其他條件如溫度、壓強發生了變化，可能會導致刻蝕不能順利進行。因此，利用較高的射頻功率源的脈衝頻率，用於刻蝕的工藝窗口較大。且如果射頻功率源的第一脈衝和射頻功率源的第一脈衝的脈衝頻率和占空比一致，會使得在偏置功率源的脈衝開啟和關閉兩個階段內，反應腔內的等離子體的密度和電子的溫度不一致，影響刻蝕速率的均勻性。而本發明實施例中由於所述射頻功率源140的脈衝頻率為偏置功率源150的脈衝頻率的1.2~20倍，在偏置功率源150的脈衝開啟時間或關閉時間內，往往射頻功率源140對應輸出一個或幾個的第一脈衝，使得脈衝開啟時間或關閉時間反應腔內的等離子體的密度和電子的溫度都較為均勻，使得刻蝕速率隨時間的分佈較均勻。

在其他實施例中，所述偏置功率源的脈衝頻率為射頻功率源的脈衝頻率的1.2~20倍。在其中一個實施例中，所述偏置功率源的脈衝頻率為射頻功率源的脈衝頻率的2倍，且所述射頻功率源的脈衝開啟時間與其中一個偏置功率源的脈衝開啟時間一致。在另一實施例中，所述偏置功率源的脈衝頻率為射頻功率源的脈衝頻率的2倍，且所述射頻功率源的脈衝關閉時間與其中一個偏置功率源的脈衝關閉時間一致。在另一實施例中，所述偏置功率源的脈衝頻率為射頻功率源的脈衝頻率的2倍，但所述射頻功率源的開啟時間和偏置功率源的開啟時間存在相位差，所述射頻功率源的脈衝開啟時間與其中一個偏置功率源的脈衝關閉時間一致。在另一實施例中，所述偏置功率源的脈衝頻率為射頻功率源的脈衝頻率的2倍，但所述射頻功率源的開啟時間和偏置功率源的開啟時間存在相位差，所述射頻功率源的脈衝關閉時間與其中一個偏置功率源的脈衝開啟時間一致。

由於偏置功率源的脈衝頻率較高，使得偏置功率源一次開啟和關閉的時間很短，使得刻蝕開口底部聚集的帶正電的離子較少，且在接下來的關閉階段所述帶正電的離子即被中和，都不會形成足以使後續達到的待正電的離子的軌跡發生偏轉的微電場，因此無論在偏置功率源的脈衝開啟時間還是關閉時間的刻蝕速率都相差不多，刻蝕速率的均勻性較佳。且如果射頻功率源的第一脈衝和射頻功率源的第一脈衝的脈衝頻率和占空比一致，會使得在偏置功率源的脈衝開啟和關閉兩個階段內，反應腔內的等離子體的密度和電子的溫度不一致，影響刻蝕速率的均勻性。而本發明實施例中由於所述偏置功率源的脈衝頻率為射頻功率源的脈衝頻率的1.2~20倍，在偏置功率源的脈衝開啟時間或關閉時間內，往往偏置功率源對應輸出一個或幾個的第二脈衝，所述連續幾個偏置功率源的脈衝週期內反應腔內等離子體的密度和電子的溫度都相同，刻蝕速率相等，使得刻蝕速率隨時間的分佈較均勻。

綜上，在本發明實施例中，通入反應氣體後，所述射頻功率源以第一脈衝的方式輸出射頻功率，所述偏置功率源以第二脈衝的方式輸出偏置功率，且所述第一脈衝和第二脈衝的脈衝頻率不同。由於偏置功率源以第二脈衝的方式輸出偏置功率，不會在刻蝕開口的底部形成微電場，不會影響後續的刻蝕，刻蝕速率較快，且通過調控所述射頻功率源和偏置功率源之間的脈衝頻率比例，可以調整刻蝕的工藝視窗大小和刻蝕速率隨時間的分佈。

當所述射頻功率源的脈衝頻率為偏置功率源的脈衝頻率的 1.2~20倍時，射頻功率源的脈衝頻率較大，脈衝關閉的時間很短，使得等離子體中活性很強的電子的密度始終不會發生很大的變化，即使其他條件例如溫度、壓強發生了變化，也可以順利地進行刻蝕，用於刻蝕的工藝視窗較大。且在偏置功率源的一個脈衝開啟時間或關閉時間內，往往射頻功率源對應輸出一個或幾個第一脈衝，使得脈衝開啟時間或關閉時間反應腔內的等離子體的密度和電子的溫度都較為均勻，使得刻蝕速率隨時間的分佈較均勻。

當所述偏置功率源的脈衝頻率為射頻功率源的脈衝頻率的 1.2~20倍時，由於偏置功率源的脈衝頻率較高，使得刻蝕開口底部聚集的帶正電的離子較少，在接下來的關閉階段所述帶正電的離子即被中和，無論在偏置功率源的脈衝開啟階段還是關閉階段的刻蝕速率都相差不多，刻蝕速率隨時間的分佈較均勻。且在偏置功率源的一個脈衝開啟時間或關閉時間內，往往偏置功率源對應輸出一個或幾個第二脈衝，所述連續幾個偏置功率源的脈衝週期內反應腔內等離子體的密度和電子的溫度都相同，刻蝕速率相等，使得刻蝕速率隨時間的分佈較均勻。

本發明雖然已以較佳實施例公開如上，但其並不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和範圍內，都可以利用上述揭示的方法和技術內容對本發明技術方案做出可能的變動和修改，將上述技術應用於等離子體沉積、等離子體表面處理等，因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬於本發明技術方案的保護範圍。

Claims

一種半導體結構的刻蝕方法，其特徵在於，包括：提供半導體襯底，所述半導體襯底表面具有待刻蝕材料層；在所述待刻蝕材料層表面形成掩膜層；以所述掩膜層為掩膜，對所述待刻蝕材料層進行刻蝕工藝，通入反應氣體後，射頻功率源以第一脈衝的方式輸出射頻功率，偏置功率源以第二脈衝的方式輸出偏置功率，且所述第一脈衝和第二脈衝的脈衝頻率不同。
如權利要求1所述的半導體結構的刻蝕方法，其特徵在於，所述射頻功率源的脈衝頻率為偏置功率源的脈衝頻率的1.2~20倍。
如權利要求1所述的半導體結構的刻蝕方法，其特徵在於，所述偏置功率源的脈衝頻率為射頻功率源的脈衝頻率的1.2~20倍。
如權利要求1所述的半導體結構的刻蝕方法，其特徵在於，所述射頻功率源的開啟時間和偏置功率源的開啟時間存在相位差。
如權利要求1所述的半導體結構的刻蝕方法，其特徵在於，所述射頻功率源與偏壓功率源同時開啟，同時關閉，或者一個開啟時另一個同時關閉。
如權利要求1所述的半導體結構的刻蝕方法，其特徵在於，所述第一脈衝的占空比和所述第二脈衝的占空比相同或不同。
如權利要求1所述的半導體結構的刻蝕方法，其特徵在於，所述射頻功率源的功率範圍為0~4000瓦，射頻頻率為25兆赫茲~120兆赫茲，所述第一脈衝的脈衝頻率小於50千赫茲，占空比為10%~90%。
如權利要求1所述的半導體結構的刻蝕方法，其特徵在於，所述偏置功率源的功率範圍為0~5000瓦，射頻頻率為1兆赫茲~15兆赫茲，所述第二脈衝的脈衝頻率小於50千赫茲，占空比為10%~90%。
如權利要求1所述的半導體結構的刻蝕方法，其特徵在於，所述偏置功率源通過第二射頻匹配器與反應腔的下電極相連接。
如權利要求1所述的半導體結構的刻蝕方法，其特徵在於，所述射頻功率源通過第一射頻匹配器與反應腔的下電極或上電極相連接。
如權利要求1所述的半導體結構的刻蝕方法，其特徵在於，所述刻蝕工藝為電容耦合等離子體刻蝕工藝。
如權利要求1所述的半導體結構的刻蝕方法，其特徵在於，所述反應氣體包括SF₆、CF₄、C₄F₈、C₄F₆、CH₂F₂、CHF₃、CH₃F、O₂、CO、CO₂、N2、惰性氣體其中的一種或幾種。
如權利要求1所述的半導體結構的刻蝕方法，其特徵在於，所述待刻蝕材料層的材料為氧化矽、氮化矽、氮氧化矽、碳化矽、氮碳化矽、低K介質材料、超低K介質材料、無定形碳、光刻膠、底部抗反射層、金屬材料、矽材料、鍺材料其中的一種或幾種。