CN106340520B - 半导体器件的形成方法 - Google Patents

Abstract

一种半导体器件的形成方法，包括：在闪存区、参考单元区以及逻辑区的衬底上形成隧穿介质层，隧穿介质层还位于闪存栅以及源极栅上；在隧穿介质层上形成字线层；在闪存区的字线层上以及参考单元区的部分字线层上形成第一光刻胶层；以第一光刻胶层为掩膜，刻蚀去除位于所述逻辑区的字线层，且还刻蚀去除参考单元区露出的字线层，参考单元区剩余的字线层用于形成参考单元栅；在形成参考单元栅之后，在逻辑区衬底上形成逻辑栅；在逻辑栅以及参考单元栅上形成第二光刻胶层；在形成所述第二光刻胶层之后，刻蚀所述闪存区的字线层，在所述闪存区衬底上形成字线。本发明改善了参考单元器件的参考单元栅形貌，从而提高了形成的半导体器件的电学性能。

Description

半导体器件的形成方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件的形成方法。

背景技术

在目前的半导体产业中，存储器件在集成电路产品中占据了相当大的比例，存储器中的快闪存储器的发展尤为迅速。它的主要特点是在不加电的情况下能够长期保持存储的信息，具有集成度高、较快的存取速度和易于擦除等多项优点，因而在微机、自动化控制等多项领域得到了广泛应用。

快闪存储器分为两种类型：叠栅(stack gate)器件和分栅(split gate)器件。叠栅器件具有浮栅和控制栅，其中，控制栅位于浮栅上方，制造叠栅器件的方法比制造分栅器件的方法简单，然而叠栅器件存在过擦除问题。与叠栅器件不同的是，分栅器件在浮栅的一侧形成作为擦除栅极的字线，字线作为控制栅，在擦写性能上，分栅器件有效地避免了叠栅器件的过擦除问题，电路设计相对简单。而且，分栅器件利用源端热电子注入进行编程，具有更高的编程效率，因而被广泛应用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。

分栅器件在读取电流时需要与参考单元(reference cell)器件的参考电流值(reference current，Iref)做比较来判断“0”和“1”。一种参考单元器件采用若干闪存单元器件“1”电流的平均值作为参考电流，其大小容易受闪存单元器件浮栅中存储电荷的影响。还有一种参考单元器件包括：采用闪存单元器件中的隧穿氧化层和字线层制造出栅极，衬底采用闪存单元器件的阱区，源漏掺杂区离子注入采用闪存单元器件的漏区离子注入，以该参考单元器件饱和区电流作为参考电流，所述参考电流大小较为稳定。

然而，现有技术中形成的包括参考单元器件以及分栅器件的半导体器件的电学性能有待提高。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，提高形成的参考单元器件性能，从而改善形成的半导体器件的电学性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供包括闪存区、参考单元区以及逻辑区的衬底，所述闪存区的衬底上形成有若干分立的闪存栅，所述闪存栅包括耦合氧化层、位于所述耦合氧化层上的浮栅、以及位于所述浮栅上的侧墙，且相邻闪存栅之间的衬底上还形成有源极栅；在所述闪存区、参考单元区以及逻辑区的衬底上形成隧穿介质层，所述隧穿介质层还位于所述闪存栅以及源极栅上；在所述隧穿介质层上形成字线层；在所述闪存区的字线层上以及参考单元区的部分字线层上形成第一光刻胶层；以所述第一光刻胶层为掩膜，刻蚀去除位于所述逻辑区的字线层，且还刻蚀去除参考单元区露出的字线层，所述参考单元区剩余的字线层用于形成参考单元栅；去除所述第一光刻胶层；在形成所述参考单元栅之后，在所述逻辑区衬底上形成逻辑栅；在所述逻辑栅以及参考单元栅上形成第二光刻胶层；在形成所述第二光刻胶层之后，刻蚀所述闪存区的字线层，在所述闪存区衬底上形成字线；去除所述第二光刻胶层。

可选的，在形成所述逻辑栅的工艺步骤中，还在所述闪存区的字线层上形成杂质残留。

可选的，形成所述逻辑栅的工艺步骤包括：在所述逻辑区衬底、参考单元栅、字线层、闪存栅以及源极栅上形成逻辑栅介质膜；在所述逻辑栅介质膜上形成逻辑栅导电膜；在所述逻辑区的部分逻辑栅导电膜上形成第三光刻胶层；以所述第三光刻胶层为掩膜，刻蚀去除露出的逻辑栅导电膜，形成所述逻辑栅；去除所述第三光刻胶层。

可选的，在形成所述第二光刻胶层之后、形成所述字线之前，采用各向同性刻蚀工艺去除所述杂质残留。

可选的，在形成所述逻辑栅之前，还包括：对所述逻辑区衬底进行清洗处理，去除所述逻辑区衬底上露出的隧穿介质层，且还去除参考单元区衬底上露出的隧穿介质层。

可选的，所述第二光刻胶层位于所述逻辑区以及参考单元区上。

可选的，在形成所述闪存栅之前，还包括：在所述闪存区的衬底内形成闪存阱区。

可选的，在形成所述源极栅之前，还包括：对所述相邻闪存栅之间的衬底进行掺杂处理，在所述相邻闪存栅之间的衬底内形成源极结区。

可选的，在形成所述闪存栅之前，还在所述衬底内形成隔离结构，所述隔离结构电隔离所述闪存区、参考单元区以及逻辑区。

可选的，所述侧墙包括位于所述浮栅顶部的第一侧墙、以及位于所述第一侧墙侧壁以及浮栅侧壁的第二侧墙；形成所述闪存栅以及源极栅的工艺步骤包括：在所述闪存区、参考单元区以及逻辑区的衬底上形成耦合氧化层；在所述耦合氧化层上形成浮栅膜；在所述浮栅膜上形成硬掩膜层，所述硬掩膜层中具有暴露出闪存区部分浮栅膜的开口；以所述硬掩膜层为掩膜，采用各向异性刻蚀工艺沿所述开口刻蚀去除第一厚度的浮栅膜；采用各向同性刻蚀工艺刻蚀剩余浮栅膜，使得刻蚀后的浮栅膜具有浮栅尖端；形成覆盖所述开口以及开口下方的浮栅膜的第一侧墙膜；采用无掩膜刻蚀工艺刻蚀所述第一侧墙膜，形成覆盖所述开口侧壁以及浮栅尖端侧壁的第一侧墙，所述第一侧墙还位于部分浮栅膜上；刻蚀去除相邻第一侧墙露出的浮栅膜；形成覆盖所述浮栅膜侧壁以及第一侧墙侧壁的第二侧墙；在相邻第二侧墙之间的衬底上形成源极栅；刻蚀去除所述硬掩膜层，暴露出所述浮栅膜表面；刻蚀所述露出的浮栅膜直至露出耦合氧化层，刻蚀后的浮栅膜作为闪存栅中的浮栅，且所述浮栅具有浮栅尖端。与现有技术相比，本发明的技术方案具有以下优点：

本发明提供的半导体器件的形成方法的技术方案中，在刻蚀形成逻辑栅之前，利用刻蚀去除逻辑区的字线层所采用的第一光刻胶层作为形成参考单元栅的掩膜；由于所述第一光刻胶层保持有良好的形貌，从而使得形成的参考单元栅也相应具有良好的形貌，进而提高形成的半导体器件的电学性能。

可选方案中，形成所述逻辑栅之后，所述闪存区的字线层上具有杂质残留；且在形成所述第二光刻胶层之后、形成所述字线之前，采用各向同性刻蚀工艺去除所述杂质残留；在去除所述杂质残留的工艺过程中，所述第二光刻胶层起到保护字线层以及参考单元栅的作用，避免对所述字线层或者参考单元栅造成刻蚀损伤。

附图说明

图1及图2为一种半导体器件形成过程的剖面结构示意图；

图3为图1及图2形成的半导体器件中参考单元栅的扫描电镜图；

图4至图16为本发明实施例提供的半导体器件形成过程的剖面结构示意图。

具体实施方式

由背景技术可知，现有技术中包括参考单元器件以及分栅器件的半导体器件的电学性能有待提高。

现结合一种半导体器件的形成过程进行研究，图1及图2为一种半导体器件形成过程的剖面结构示意图，所述半导体器件的形成过程中，参考单元器件的参考单元栅与分栅器件的字线为采用同一道光刻工艺形成的。

参考图1，提供衬底10，所述衬底10包括闪存区11、参考单元区12以及逻辑区13；在所述闪存区11衬底10上形成分立的闪存栅(未标示)、以及位于相邻闪存栅之间的源极栅21；在所述闪存区11衬底10上、闪存栅、源极栅21、参考单元区12衬底10上以及逻辑区13衬底10上形成隧穿介质层22；在所述隧穿介质层22上形成字线层23；刻蚀去除所述逻辑区13的字线层23以及隧穿介质层22；在所述逻辑区13的衬底10上以及所述字线层23上形成逻辑栅介质层24；在所述逻辑栅介质层24上形成逻辑栅导电层25。

继续参考图1，在所述逻辑区13的逻辑栅导电层25上形成第一光刻胶层(未图示)；以所述第一光刻胶层为掩膜刻蚀所述逻辑栅导电层25以及逻辑栅介质层24，在所述逻辑区13衬底10上形成逻辑栅；去除所述第一光刻胶层。

需要说明的是，在刻蚀所述逻辑栅导电层25的工艺步骤中，会在所述闪存区11的字线层23上形成杂质残留26，所述杂质残留26主要聚集在所述字线层23的梯度变化形成的夹角处。

继续参考图1，在所述逻辑区13形成第二光刻胶层27，所述第二光刻胶层27还位于部分参考单元区12的字线层23上。

在后续刻蚀所述字线层23形成字线的过程中，所述第二光刻胶层27起到保护逻辑区13的逻辑栅的作用；此外，位于所述参考单元区12上的第二光刻胶层27还将作为形成参考单元栅的掩膜。

前述形成的杂质残留26会对后续形成的字线形貌造成不良影响，且还会导致对闪存区11衬底10造成过刻蚀，因此，在后续刻蚀字线层23形成字线之前，需去除所述杂质残留26。

并且，由于所述杂质残留26的材料与所述字线层23以及逻辑栅导电层25的材料性能接近，为了避免去除所述杂质残留的工艺对所述字线层23以及逻辑栅造成刻蚀损伤，需要在采用第二光刻胶层27将逻辑栅以及待形成参考单元栅的字线层23保护起来后，才能去除所述杂质残留26。

参考图2，刻蚀所述闪存区11的字线层23形成字线28，且还以所述参考单元区12的第二光刻胶层27为掩膜，刻蚀所述参考单元区12的字线层23，形成参考单元栅(未标示)。

通常采用各向同性刻蚀工艺去除所述杂质残留26(参考图1)。在刻蚀去除所述杂质残留26的过程中，所述第二光刻胶层27也会受到刻蚀损伤，例如，所述第二光刻胶层27与字线层23交界处的厚度变薄，因此以所述第二光刻胶层27为掩膜刻蚀形成的参考单元栅侧壁形貌变差。

参考图3，图3示出了形成的参考单元栅的扫描电镜图，所述参考单元栅侧壁上具有尖端缺陷29。

为了解决上述问题，可以采用在去除杂质残留26后去除所述第二光刻胶层27，且在所述第二光刻胶层27原位置处重新形成形貌良好的第三光刻胶层，以所述第三光刻胶层为掩膜，刻蚀闪存区11的字线层23形成字线，刻蚀参考单元区12的字线层23形成参考单元栅。

然而，上述方法的工艺步骤复杂，且工艺成本高。

为解决上述问题，本发明提供一种半导体器件的形成方法，提供包括闪存区、参考单元区以及逻辑区的衬底，所述闪存区的衬底上形成有若干分立的闪存栅，所述闪存栅包括耦合氧化层、位于所述耦合氧化层上的浮栅、以及位于所述浮栅上的侧墙，且相邻闪存栅之间的衬底上还形成有源极栅；在所述闪存区、参考单元区以及逻辑区的衬底上形成隧穿介质层，所述隧穿介质层还位于所述闪存栅以及源极栅上；在所述隧穿介质层上形成字线层；在所述闪存区的字线层上以及参考单元区的部分字线层上形成第一光刻胶层；以所述第一光刻胶层为掩膜，刻蚀去除位于所述逻辑区的字线层，且还刻蚀去除参考单元区露出的字线层，所述参考单元区剩余的字线层用于形成参考单元栅；去除所述第一光刻胶层；在形成所述参考单元栅之后，在所述逻辑区衬底上形成逻辑栅；在所述逻辑栅以及参考单元栅上形成第二光刻胶层；在形成所述第二光刻胶层之后，刻蚀所述闪存区的字线层，在所述闪存区衬底上形成字线；去除所述第二光刻胶层。

本发明在不额外增加光罩数量的情况下，提高形成的参考单元栅的质量，从而改善了形成的半导体器件的电学性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图4至图16为本发明实施例提供的半导体器件形成过程的剖面结构示意图。

参考图4至图8，提供衬底101，所述衬底101包括闪存区I、参考单元区II以及逻辑区III，所述闪存区I的衬底101上形成有若干分立的闪存栅，所述闪存栅包括耦合氧化层103、位于所述耦合氧化层103上的浮栅104、以及位于所述浮栅104上的侧墙，且相邻闪存栅之间的衬底101上还形成有源极栅107。

所述衬底101为后续形成分栅器件、参考单元器件以及逻辑器件提供工艺平台。具体地，所述闪存区I为后续形成分栅器件提供工艺平台；所述参考单元区II为后续形成参考单元器件提供工艺平台；所述逻辑区III为后续形成逻辑器件提供工艺平台。

所述衬底101的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟；所述衬底101还可以为绝缘体上的硅衬底、绝缘体上的锗衬底或绝缘体上的锗硅衬底。本实施例中，所述衬底101的材料为硅。

本实施例中，所述衬底101内还形成有隔离结构102，所述隔离结构102起到将闪存区I、参考单元区II以及逻辑区III电隔离开的作用；所述隔离结构102的材料为氧化硅、氮化硅或氮氧化硅。本实施例中，所述隔离结构102顶部与所述衬底101表面齐平。在其他实施例中，所述隔离结构顶部还可以高于所述衬底表面。

在后续形成闪存栅之前，还在所述闪存区I衬底101内形成闪存阱区201。本实施例中，所述闪存阱区201的掺杂类型与所述逻辑区II的逻辑阱区掺杂类型相同，则在形成所述闪存阱区201的工艺过程中还形成所述逻辑阱区。

本实施例中，以所述闪存区I衬底101上具有两个分立的闪存栅作为示例。在形成所述闪存栅之后、形成所述源极栅107之前，还包括步骤：对所述相邻闪存栅之间的衬底101进行掺杂处理，在所述相邻闪存栅之间的衬底101内形成源极结区200。形成的闪存器件为NMOS闪存时，所述源极结区200的掺杂离子为N型离子；形成的闪存器件为PMOS闪存时，所述源极结区200的掺杂离子为P型离子。

以下将结合附图对闪存栅以及源极栅107的形成工艺进行详细说明。

参考图4，提供衬底101，所述衬底101包括闪存区I、参考单元区II以及逻辑区III；在所述闪存区I、参考单元区II以及逻辑区III的衬底101上形成耦合氧化层103；在所述耦合氧化层13上形成浮栅膜14。

所述耦合氧化层103起到使浮栅与衬底101之间电绝缘的作用；所述耦合氧化层103还作为浮栅与衬底101之间的栅介质层。

耦合氧化层103的材料为氧化硅、氮氧化硅或碳氧化硅。本实施例中，耦合氧化层103的材料为氧化硅。

所述浮栅膜14为后续形成闪存器件的浮栅提供工艺基础。采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述浮栅膜14。所述浮栅膜14的材料为多晶硅或掺杂的多晶硅。本实施例中，所述浮栅膜14的材料为多晶硅。

继续参考图4，在所述浮栅膜14上形成硬掩膜层201，所述硬掩膜层201中具有暴露出闪存区I部分浮栅膜14的开口202。

所述硬掩膜层201的材料与浮栅膜14的材料不同。所述硬掩膜层201的材料为氮化硅、碳氮化硅或氮化硼。本实施例中，所述硬掩膜层201的材料为氮化硅。

参考图5，以所述硬掩膜层201为掩膜，采用各向异性刻蚀工艺沿所述开口202刻蚀去除第一厚度的浮栅膜14；采用各向同性刻蚀工艺刻蚀剩余浮栅膜14，使得刻蚀后的浮栅膜14具有浮栅尖端(Floating Gate Tip)。

参考图6，形成覆盖所述开口202以及开口220下方的浮栅膜14的第一侧墙膜；采用无掩膜刻蚀工艺刻蚀所述第一侧墙膜，形成覆盖所述开口220侧壁以及浮栅尖端侧壁的第一侧墙106，所述第一侧墙106还位于部分浮栅膜14上；刻蚀去除相邻第一侧墙106露出的浮栅膜14；形成覆盖所述浮栅膜14侧壁以及第一侧墙106侧壁的第二侧墙105。

在形成所述第二侧墙105之后，还包括：对相邻第二侧墙105之间的衬底101进行掺杂处理，形成所述源极结区200。

参考图7，在相邻第二侧墙105之间的衬底101上形成源极栅107。

本实施例中，所述源极栅107的材料为多晶硅。

形成所述源极栅107的工艺步骤包括：在相邻第二侧墙105之间的衬底101内填充满源极栅材料层，且所述源极栅材料层顶部高于所述硬掩膜层201顶部；对所述源极栅材料层进行平坦化工艺，去除高于所述硬掩膜层210顶部的源极栅材料层，形成所述源极栅107。

参考图8，刻蚀去除所述硬掩膜层201，暴露出所述浮栅膜14(参考图7)表面；刻蚀所述露出的浮栅膜14直至露出耦合氧化层103，刻蚀后的浮栅膜14作为闪存栅中的浮栅104，且所述浮栅104具有浮栅尖端。

参考图9，在所述闪存区I、参考单元区II以及逻辑区III的衬底101上形成隧穿介质层108，且所述隧穿介质层108还位于所述闪存栅以及源极栅107上。

本实施例中，位于所述闪存区I的隧穿介质层108起到电绝缘浮栅104与后续形成的字线的作用；位于所述参考单元区II的隧穿介质层108为后续形成参考单元栅提供工艺基础，所述参考单元区II的部分隧穿介质层108将作为参考单元栅的栅介质层。

本实施例中，所述隧穿介质层108的材料为氧化硅。在其他实施例中，所述隧穿介质层的材料还可以为氮化硅或者氮氧化硅。

采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺，形成所述隧穿介质层108。

继续参考图9，在所述隧穿介质层108上形成字线层109。

本实施例中，位于所述闪存区I的字线层109为后续形成闪存器件的字线提供工艺基础；位于所述参考单元区II的字线层109为后续形成参考单元栅提供工艺基础，所述参考单元区II的部分字线层109将作为参考单元栅的栅电极层；位于所述逻辑区III的字线层109后续将被去除。

本实施例中，所述字线层109的材料为多晶硅。在其他实施例中，所述字线层的材料还可以为掺杂的多晶硅。

采用化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺，形成所述字线层109。

参考图10，在所述闪存区I的字线层109上以及参考单元区II的部分字线层109上形成第一光刻胶层202。

本实施例中，所述第一光刻胶层202位于整个闪存区I上方；其中，位于所述参考单元区II上的第一光刻胶层202定义出参考单元栅的位置和尺寸；且所述第一光刻胶层202暴露出所述逻辑区III的字线层109。

参考图11，以所述第一光刻胶层202(参考图10)为掩膜，刻蚀去除位于所述逻辑区III的字线层109，且还刻蚀去除参考单元区II露出的字线层109，所述参考单元区II剩余的字线层109用于形成参考单元栅。

本实施例中，采用干法刻蚀工艺，刻蚀去除被所述第一光刻胶层202露出的字线层109。

其中，所述参考单元栅包括：位于所述参考单元区II衬底101上的参考单元栅介质层118，以及位于所述参考单元栅介质层118上的参考单元栅电极层119，所述参考单元栅介质层118在所述隧穿介质层108的基础上形成，所述参考单元栅电极层在所述字线层109的基础上形成。

本实施例中，由于在形成所述第一光刻胶层202之后、刻蚀所述字线层109之前，所述第一光刻胶层202未经历各向同性刻蚀工艺，使得所述第一光刻胶层202保持良好的形貌，且所述第一光刻胶层202的厚度均匀性好。因此，在以所述第一光刻胶层202为掩膜刻蚀形成的参考单元栅也具有良好的形貌，所述参考单元栅侧壁形貌符合工艺需求，从而提高了形成的半导体器件中的参考单元器件的性能，进而有利于改善形成的半导体器件的电学性能。

在形成所述参考单元栅之后，去除所述第一光刻胶层202。具体地，采用湿法去胶或者灰化工艺，去除所述第一光刻胶层202。

后续在形成逻辑栅之后，还会在逻辑栅以及参考单元栅上形成第二光刻胶层，以所述第二光刻胶层为掩膜刻蚀闪存区I的字线层109，形成字线。以下将先对逻辑栅的形成工艺进行说明。

参考图12及图13，在形成所述参考单元栅之后，在所述逻辑区III衬底101上形成逻辑栅。

需要说明的是，本实施例中，在形成所述逻辑栅之前，还包括：对所述逻辑区III衬底101进行清洗处理，去除所述逻辑区III衬底101上露出的隧穿介质层108，且还去除参考单元区II衬底101上露出的隧穿介质层108。可以采用湿法刻蚀工艺进行所述清洗处理，湿法刻蚀工艺采用的刻蚀液体为氢氟酸溶液。

在形成所述逻辑栅的工艺步骤中，还在所述闪存区I的字线层109上形成杂质残留110，所述杂质残留110主要聚集在闪存区I中具有夹角的字线层109处。

形成所述逻辑栅的工艺步骤包括：

参考图12，在所述逻辑区III衬底101、参考单元栅、字线层109、闪存栅以及源极栅107上形成逻辑栅介质膜301；在所述逻辑栅介质膜301上形成逻辑栅导电膜302。

所述逻辑栅介质膜301为后续形成逻辑栅的逻辑栅介质层提供工艺基础；所述逻辑栅导电膜302为后续形成逻辑栅的逻辑栅导电层提供工艺基础。

本实施例中，所述逻辑栅介质膜301的材料为氧化硅。在其他实施例中，所述逻辑栅介质膜的材料还可以为氮化硅或氮氧化硅。

本实施例中，所述逻辑栅导电膜302的材料为多晶硅。在其他实施例中，所述逻辑栅导电膜的材料还可以为掺杂的多晶硅。

继续参考图12，在所述逻辑区III的部分逻辑栅导电膜302上形成第三光刻胶层303。

所述第三光刻胶层303定义出待形成的逻辑栅的位置和尺寸。

参考图13，以所述第三光刻胶层303(参考图12)为掩膜，刻蚀去除露出的逻辑栅导电膜302，形成所述逻辑栅。

本实施例中，采用干法刻蚀工艺，刻蚀所述露出的逻辑栅导电膜302。

所述逻辑栅包括逻辑栅介质层(未标示)以及位于所述逻辑栅介质层上的逻辑栅导电层312。其中，所述逻辑栅介质层在所述逻辑栅介质膜301的基础上形成，所述逻辑栅导电层312在所述逻辑栅导电层302的基础上形成。

在刻蚀所述逻辑栅导电膜302之后，所述闪存区I的字线层109上具有杂质残留110，所述杂质残留110为刻蚀反应副产物聚集而成。由于所述闪存区I中的第一侧墙106的存在，使得所述闪存区I的字线层109具有梯度，因此所述闪存区I的字线层109表面梯度变化而具有夹角。在刻蚀所述逻辑栅导电膜302的工艺步骤中，刻蚀反应副产物更容易在所述夹角处聚集。

需要说明的是，本实施例中，为了避免对所述字线层109造成刻蚀损伤，在刻蚀形成所述逻辑栅的工艺步骤中，仅刻蚀所述逻辑栅导电膜302，保留位于所述字线层109上的逻辑栅介质膜301。在其他实施例中，在刻蚀形成所述逻辑栅的工艺步骤中，除刻蚀去除位于所述字线层上的逻辑栅导电膜外，还刻蚀去除位于所述字线层上的逻辑栅介质膜。

在形成所述逻辑栅之后，去除所述第三光刻胶层303。

参考图14，在所述逻辑栅以及参考单元栅上形成第二光刻胶层313。

所述第二光刻胶层313起到保护所述逻辑栅以及参考单元栅的作用，防止后续刻蚀形成字线的工艺对逻辑栅或者参考单元栅造成刻蚀损伤。

本实施例中，所述第二光刻胶层313位于所述逻辑区III上方以及参考单元区II上方，使得第二光刻胶层313对所述逻辑栅以及参考单元栅的保护能力强。

需要说明的是，在其他实施例中，所述第二光刻胶层可以仅覆盖所述逻辑栅顶部以及参考单元栅顶部；或者，所述第二光刻胶层覆盖所述逻辑栅顶部以及侧壁，且还覆盖所述参考单元栅顶部和侧壁。

参考图15，在形成所述第二光刻胶层313之后、形成字线之前，采用各向同性刻蚀工艺去除所述杂质残留110(参考图14)。

后续将以所述第二光刻胶层313为掩膜刻蚀所述闪存区I的字线层109，在所述闪存区I衬底101上形成字线。由于所述字线层109上具有杂质残留110，因此在刻蚀所述字线层109形成字线之前，需要刻蚀去除所述杂质残留110，从而提高刻蚀形成的字线的质量，防止对闪存区I衬底101造成刻蚀损伤。

本实施例中，采用各向同性刻蚀工艺，刻蚀去除所述杂质残留110。

需要说明的是，在采用各向同性刻蚀工艺刻蚀去除所述杂质残留110的工艺过程中，所述各项同性刻蚀工艺会对所述第二光刻胶层313造成一定的刻蚀；然而，所述第二光刻胶层313仅起到保护逻辑栅以及参考单元栅的作用，而非作为刻蚀形成参考单元栅的掩膜，因此只要所述第二光刻胶层313仍覆盖所述参考单元栅，那么受到刻蚀损伤的第二光刻胶层313不会对所述参考单元栅的形貌造成影响。

参考图16，在形成所述第二光刻胶层313(参考图15)之后，刻蚀所述闪存区I的字线层109(参考图15)，在所述闪存区I的衬底101上形成字线139。

本实施例中，对所述闪存区I的字线层109进行无掩膜刻蚀工艺，刻蚀去除位于所述源极栅107顶部上的字线层109，且还刻蚀去除位于部分闪存区I衬底101上的字线层109，形成所述字线139。

在形成所述字线139之后，去除所述第二光刻胶层313。

本实施例提供的半导体器件的形成方法的技术方案中，在刻蚀形成逻辑栅之前，利用刻蚀去除位于逻辑区II的字线层109(参考图14)采用的第一光刻胶层202(参考图10)，作为形成参考单元栅的掩膜；由于所述第一光刻胶层202保持有良好的形貌，从而使得形成的参考单元栅也相应具有良好的形貌，进而提高形成的半导体器件的电学性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种半导体器件的形成方法，其特征在于，包括：

提供包括闪存区、参考单元区以及逻辑区的衬底，所述闪存区的衬底上形成有若干分立的闪存栅，所述闪存栅包括耦合氧化层、位于所述耦合氧化层上的浮栅、以及位于所述浮栅上的侧墙，且相邻闪存栅之间的衬底上还形成有源极栅；

在所述闪存区、参考单元区以及逻辑区的衬底上形成隧穿介质层，所述隧穿介质层还位于所述闪存栅以及源极栅上；

在所述隧穿介质层上形成字线层；

在所述闪存区的字线层以及参考单元区的部分字线层上形成第一光刻胶层；

以所述第一光刻胶层为掩膜，刻蚀去除位于所述逻辑区的字线层，且还刻蚀去除参考单元区露出的字线层，所述参考单元区剩余的字线层用于形成参考单元栅；

去除所述第一光刻胶层；

在形成所述参考单元栅之后，在所述逻辑区衬底上形成逻辑栅；

在所述逻辑栅以及参考单元栅上形成第二光刻胶层；

在形成所述第二光刻胶层之后，刻蚀所述闪存区的字线层，在所述闪存区衬底上形成字线；

去除所述第二光刻胶层。

2.如权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述逻辑栅之后，所述闪存区的字线层上具有杂质残留。

3.如权利要求2所述的半导体器件的形成方法，其特征在于，形成所述逻辑栅的工艺步骤包括：在所述逻辑区衬底、参考单元栅、字线层、闪存栅以及源极栅上形成逻辑栅介质膜；在所述逻辑栅介质膜上形成逻辑栅导电膜；在所述逻辑区的部分逻辑栅导电膜上形成第三光刻胶层；以所述第三光刻胶层为掩膜，刻蚀去除露出的逻辑栅导电膜，形成所述逻辑栅；去除所述第三光刻胶层。

4.如权利要求2所述的半导体器件的形成方法，其特征在于，在形成所述第二光刻胶层之后、形成所述字线之前，采用各向同性刻蚀工艺去除所述杂质残留。

5.如权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述逻辑栅之前，还包括：对所述逻辑区衬底进行清洗处理，去除所述逻辑区衬底上露出的隧穿介质层，且还去除参考单元区衬底上露出的隧穿介质层。

6.如权利要求1所述的半导体器件的形成方法，其特征在于，所述第二光刻胶层位于所述逻辑区以及参考单元区上。

7.如权利要求6所述的半导体器件的形成方法，其特征在于，在形成所述闪存栅之前，还包括：在所述闪存区的衬底内形成闪存阱区。

8.如权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述源极栅之前，还包括：对所述相邻闪存栅之间的衬底进行掺杂处理，在所述相邻闪存栅之间的衬底内形成源极结区。

9.如权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述闪存栅之前，还在所述衬底内形成隔离结构，所述隔离结构电隔离所述闪存区、参考单元区以及逻辑区。

10.如权利要求1所述的半导体器件的形成方法，其特征在于，所述侧墙包括位于所述浮栅顶部的第一侧墙、以及位于所述第一侧墙侧壁以及浮栅侧壁的第二侧墙；

形成所述闪存栅以及源极栅的工艺步骤包括：

在所述闪存区、参考单元区以及逻辑区的衬底上形成耦合氧化层；

在所述耦合氧化层上形成浮栅膜；

在所述浮栅膜上形成硬掩膜层，所述硬掩膜层中具有暴露出闪存区部分浮栅膜的开口；

以所述硬掩膜层为掩膜，采用各向异性刻蚀工艺沿所述开口刻蚀去除第一厚度的浮栅膜；

采用各向同性刻蚀工艺刻蚀剩余浮栅膜，使得刻蚀后的浮栅膜具有浮栅尖端；

形成覆盖所述开口以及开口下方的浮栅膜的第一侧墙膜；采用无掩膜刻蚀工艺刻蚀所述第一侧墙膜，形成覆盖所述开口侧壁以及浮栅尖端侧壁的第一侧墙，所述第一侧墙还位于部分浮栅膜上；

刻蚀去除相邻第一侧墙露出的浮栅膜；形成覆盖所述浮栅膜侧壁以及第一侧墙侧壁的第二侧墙；在相邻第二侧墙之间的衬底上形成源极栅；

刻蚀去除所述硬掩膜层，暴露出所述浮栅膜表面；

刻蚀所述露出的浮栅膜直至露出耦合氧化层，刻蚀后的浮栅膜作为闪存栅中的浮栅，且所述浮栅具有浮栅尖端。