CN103367130A - 一种对堆叠多晶硅刻蚀轮廓进行控制的方法 - Google Patents
一种对堆叠多晶硅刻蚀轮廓进行控制的方法 Download PDFInfo
- Publication number
- CN103367130A CN103367130A CN2012100817812A CN201210081781A CN103367130A CN 103367130 A CN103367130 A CN 103367130A CN 2012100817812 A CN2012100817812 A CN 2012100817812A CN 201210081781 A CN201210081781 A CN 201210081781A CN 103367130 A CN103367130 A CN 103367130A
- Authority
- CN
- China
- Prior art keywords
- opening
- polysilicon
- layer
- sides
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种对堆叠多晶硅刻蚀轮廓进行控制的方法，在去除所述第二多晶硅层暴露在开口底部的部分，从而在该开口两侧形成两个相互分隔的控制栅以后，在所述开口的两侧分别形成牺牲层，所述牺牲层覆盖了所述控制栅的侧壁位置；去除所述第二氧化物层暴露在开口底部的部分，保留所述牺牲层；去除所述第一多晶硅层暴露在开口底部的部分，从而在该开口两侧形成两个相互分隔的浮栅；再去除开口两侧的牺牲层。由于设置了牺牲层，在刻蚀下方第一多晶硅层形成浮栅的过程中，使控制栅的侧壁受到保护，保证了堆叠多晶硅结构的开口两侧、尤其是控制栅具有垂直的边缘轮廓。
Description
技术领域
本发明涉及一种半导体器件的制造方法，特别涉及一种对堆叠多晶硅刻蚀轮廓进行控制的方法。
背景技术
如图1所示的截面图，目前在制造闪存等半导体器件时，一般需要在中间过程中形成如下的堆叠多晶硅结构，包含衬底1，在衬底1上从下至上依次生成有第一氧化物层2、第一多晶硅层3、第二氧化物层4、第二多晶硅层5和氮化硅层6。在先前的工艺中，在所述氮化硅层6上已经形成有开口8，将所述氮化硅层6在这一开口8的两侧分隔成两个部分；并且，在所述开口8的两侧，即在分隔后氮化硅层6的两侧，分别形成有正硅酸乙酯（TEOS）材料的间隔层，且所述间隔层具有D型的侧壁结构。
之后，如图2所示，在现有的制造方法中，具体还包含以下的步骤：
步骤a、以所述间隔层7为掩膜，刻蚀开口8位置的第二多晶硅层5，从而在开口8两侧形成两个相互分隔的控制栅51、52；
步骤c、刻蚀开口8位置的第二氧化物层4，使其在开口8两侧形成两个分隔开的氧化物部分；
步骤d、刻蚀开口8位置的第一多晶硅层3，从而在开口8两侧形成两个相互分隔的浮栅31、32。
即是说，至此，经过上述各个步骤刻蚀后形成的开口8，在第一氧化物层2之上，将第一多晶硅层3，第二氧化物层4、第二多晶硅层5、侧壁有间隔层7的氮化硅层6，各自分成了两个相互隔开的部分。对这一结构的半导体器件，通过其他后续的工艺程序来制造闪存器件。
然而，在上述的现有制作方法中，当进行到刻蚀第一多晶硅层3的步骤d时，往往会将位于其上方的第二多晶硅层5边缘轮廓的一部分也刻蚀掉，一般就会在开口8两侧、两个控制栅51、52的侧壁位置上，形成如图1中箭头所示的弓型凹陷；所述的弓型凹陷会进一步造成控制栅和浮栅的桥接短路，从而影响器件性能。
发明内容
本发明的目的是提供一种对堆叠多晶硅刻蚀轮廓进行控制的方法，在堆叠多晶硅并刻蚀形成控制栅以后，生成覆盖开口侧壁的牺牲层，通过该牺牲层在后续刻蚀形成浮栅时，对控制栅的侧壁进行保护，防止在控制栅的侧壁位置形成弓型凹陷，从而在堆叠多晶硅刻蚀时候能够在控制栅到浮栅的侧壁位置获得更为垂直的边缘轮廓，避免两层多晶硅的桥接短路。
为了到达上述目的，本发明的技术方案是提供一种对堆叠多晶硅刻蚀轮廓进行控制的方法，用于对以下结构的堆叠多晶硅进行刻蚀轮廓控制，所述堆叠多晶硅中包含：
作为衬底的硅片；在衬底上从下至上依次生成的第一氧化物层、第一多晶硅层、第二氧化物层、第二多晶硅层和氮化硅层；所述氮化硅层上形成有一开口，将所述氮化硅层在这一开口的两侧分隔成两个部分；在所述开口的两侧位置，分隔后所述氮化硅层的侧壁，还分别形成有间隔层；
所述方法包含以下步骤：
步骤a、去除所述第二多晶硅层暴露在开口底部的部分，从而在该开口两侧形成两个相互分隔的控制栅；
步骤b、在所述开口的两侧分别形成牺牲层，所述牺牲层覆盖了所述控制栅的侧壁位置；
步骤c、去除所述第二氧化物层暴露在开口底部的部分，保留所述牺牲层；
步骤d、去除所述第一多晶硅层暴露在开口底部的部分，从而在该开口两侧形成两个相互分隔的浮栅；再去除开口两侧的牺牲层。
步骤d之后，所述第一氧化物层之上，开口的每一侧从下至上为所述第一多晶硅层，第二氧化物层、第二多晶硅层和侧壁设间隔层的氮化硅层；
并且，所述开口两侧具有垂直的边缘轮廓；即，所述第二多晶硅层、第二氧化物层、第一多晶硅层，各自具有垂直的边缘轮廓。
步骤b中，所述牺牲层是通入氧气形成的二氧化硅薄膜。
所述氧气通入的流量大于等于30 sccm，通入的时间大于等于10秒。
所述间隔层是形成在所述氮化硅层侧壁的正硅酸乙酯。
与现有技术相比，本发明所述对堆叠多晶硅刻蚀轮廓进行控制的方法，其优点在于：本发明中，由于设置了牺牲层，在刻蚀下方第一多晶硅层形成浮栅的过程中，使控制栅的侧壁受到保护，保证了堆叠多晶硅结构的开口两侧、尤其是控制栅具有垂直的边缘轮廓。
附图说明
图1是现有技术中对堆叠多晶硅进行刻蚀后半导体器件截面的示意图；
图2是现有技术中对堆叠多晶硅进行刻蚀的流程图；
图3是本发明中对堆叠多晶硅刻蚀轮廓进行控制的方法的流程图；
图4~图8是本发明所述对堆叠多晶硅刻蚀轮廓进行控制的方法中各个主要步骤的示意图。
具体实施方式
以下结合附图说明本发明所述对堆叠多晶硅刻蚀轮廓进行控制的方法的具体实施方式，其中图3是所述方法的流程图，图4~图8是各个主要步骤后的堆叠多晶硅结构的截面示意图。
如图4所示的器件，已经通过之前的相关工艺制程，形成了如下的堆叠多晶硅结构：包含作为衬底1的硅片，在衬底1上从下至上依次生成有第一氧化物层2、第一多晶硅层3、第二氧化物层4、第二多晶硅层5和氮化硅层6。刻蚀所述氮化硅层6形成一开口8，将所述氮化硅层6在这一开口8的两侧分隔成两个部分；在所述开口8两侧沉积正硅酸乙酯（TEOS）材料，从而在分隔后氮化硅层6的两侧分别形成间隔层7，且使所述间隔层7具有D型的侧壁结构。第二多晶硅层5的一部分，暴露在两侧间隔层7之间的开口8底部。
如图5所示，在步骤a中，以所述间隔层7为掩膜，沿开口8向下，通过刻蚀方法去除暴露出来的第二多晶硅层5，从而在该开口8两侧形成两个相互分隔的控制栅51、52，并使其下方的第二氧化物层4，有一部分暴露在此时两个控制栅51、52之间的开口8底部。
如图6所示，本发明中增加一步骤b，（例如是以≥30 sccm的流量，≥10秒的时间）通入氧气O2，在控制栅51、52之间的开口8两侧形成二氧化硅SiO2的牺牲层9，所述牺牲层9覆盖了所述控制栅51、52的侧壁位置。
如图7所示，在步骤c中，再沿开口8向下，刻蚀暴露的第二氧化物层4，使其在开口8两侧形成两个分隔开的氧化物部分；并使下方的第一多晶硅层3有一部分，在此时开口8的底部暴露出来。所述牺牲层9仍然覆盖在所述控制栅51、52的侧壁位置。
如图8所示，在步骤d中，进一步沿开口8向下，刻蚀暴露出来的第一多晶硅层3，从而在该开口8两侧形成两个相互分隔的浮栅31、32。此时，由于受到牺牲层9的保护，不会影响到控制栅51、52的侧壁轮廓。
去除牺牲层9后，所述第一氧化物层2之上，在通过上述刻蚀形成的开口8的每一侧，分别有所述的第一多晶硅层3，第二氧化物层4、第二多晶硅层5、侧壁设间隔层7的氮化硅层6。
之后，通过其他后续相关的工艺制程，完成半导体器件的制作。
本发明中，由于设置了牺牲层9，在刻蚀下方第一多晶硅层3形成浮栅31、32的过程中，控制栅51、52的侧壁受到保护，保证了堆叠多晶硅结构的开口8两侧、尤其是控制栅51、52具有垂直的边缘轮廓。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。
Claims (5)
1.一种对堆叠多晶硅刻蚀轮廓进行控制的方法，用于对以下结构的堆叠多晶硅进行刻蚀轮廓控制，所述堆叠多晶硅中包含：
作为衬底（1）的硅片；在衬底（1）上从下至上依次生成的第一氧化物层（2）、第一多晶硅层（3）、第二氧化物层（4）、第二多晶硅层（5）和氮化硅层（6）；所述氮化硅层（6）上形成有一开口（8），将所述氮化硅层（6）在这一开口（8）的两侧分隔成两个部分；在所述开口（8）的两侧位置，分隔后所述氮化硅层（6）的侧壁，还分别形成有间隔层（7）；
其特征在于，所述方法包含以下步骤：
步骤a、去除所述第二多晶硅层（5）暴露在开口（8）底部的部分，从而在该开口（8）两侧形成两个相互分隔的控制栅（51、52）；
步骤b、在所述开口（8）的两侧分别形成牺牲层（9），所述牺牲层（9）覆盖了所述控制栅（51、52）的侧壁位置；
步骤c、去除所述第二氧化物层（4）暴露在开口（8）底部的部分，保留所述牺牲层（9）；
步骤d、去除所述第一多晶硅层（3）暴露在开口（8）底部的部分，从而在该开口（8）两侧形成两个相互分隔的浮栅（31、32）；再去除开口（8）两侧的牺牲层（9）。
2.如权利要求1所述对堆叠多晶硅刻蚀轮廓进行控制的方法，其特征在于，
步骤d之后，所述第一氧化物层（2）之上，所述开口（8）的每一侧从下至上为所述第一多晶硅层（3），第二氧化物层（4）、第二多晶硅层（5）和侧壁设间隔层（7）的氮化硅层（6）；
并且，所述开口（8）两侧具有垂直的边缘轮廓；即，所述第二多晶硅层（5）、第二氧化物层（4）、第一多晶硅层（3），各自具有垂直的边缘轮廓。
3.如权利要求1或2所述对堆叠多晶硅刻蚀轮廓进行控制的方法，其特征在于，步骤b中，所述牺牲层（9）是通入氧气形成的二氧化硅薄膜。
4.如权利要求3所述对堆叠多晶硅刻蚀轮廓进行控制的方法，其特征在于，
所述氧气通入的流量大于等于30 sccm，通入的时间大于等于10秒。
5.如权利要求1所述对堆叠多晶硅刻蚀轮廓进行控制的方法，其特征在于，
所述间隔层（7）是形成在所述氮化硅层（6）侧壁的正硅酸乙酯。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100817812A CN103367130A (zh) | 2012-03-26 | 2012-03-26 | 一种对堆叠多晶硅刻蚀轮廓进行控制的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100817812A CN103367130A (zh) | 2012-03-26 | 2012-03-26 | 一种对堆叠多晶硅刻蚀轮廓进行控制的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103367130A true CN103367130A (zh) | 2013-10-23 |
Family
ID=49368228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012100817812A Pending CN103367130A (zh) | 2012-03-26 | 2012-03-26 | 一种对堆叠多晶硅刻蚀轮廓进行控制的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103367130A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108122822A (zh) * | 2016-11-29 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080160747A1 (en) * | 2006-12-28 | 2008-07-03 | Hynix Semiconductor Inc. | Method of forming a gate of a semiconductor device |
| CN101777561A (zh) * | 2010-01-12 | 2010-07-14 | 上海宏力半导体制造有限公司 | 分栅型非易失性存储器及其制造方法 |
| CN102315252A (zh) * | 2011-09-28 | 2012-01-11 | 上海宏力半导体制造有限公司 | 共享源线的闪存单元及其形成方法 |
| CN102315174A (zh) * | 2011-09-28 | 2012-01-11 | 上海宏力半导体制造有限公司 | 含分离栅结构的sonos闪存存储器及其制作方法、操作方法 |
| CN102364675A (zh) * | 2011-10-28 | 2012-02-29 | 上海宏力半导体制造有限公司 | 一种闪速存储器形成方法 |
-
2012
- 2012-03-26 CN CN2012100817812A patent/CN103367130A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080160747A1 (en) * | 2006-12-28 | 2008-07-03 | Hynix Semiconductor Inc. | Method of forming a gate of a semiconductor device |
| CN101777561A (zh) * | 2010-01-12 | 2010-07-14 | 上海宏力半导体制造有限公司 | 分栅型非易失性存储器及其制造方法 |
| CN102315252A (zh) * | 2011-09-28 | 2012-01-11 | 上海宏力半导体制造有限公司 | 共享源线的闪存单元及其形成方法 |
| CN102315174A (zh) * | 2011-09-28 | 2012-01-11 | 上海宏力半导体制造有限公司 | 含分离栅结构的sonos闪存存储器及其制作方法、操作方法 |
| CN102364675A (zh) * | 2011-10-28 | 2012-02-29 | 上海宏力半导体制造有限公司 | 一种闪速存储器形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108122822A (zh) * | 2016-11-29 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制备方法 |
| CN108122822B (zh) * | 2016-11-29 | 2021-04-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI700821B (zh) | 基底處理方法與使用其製造的裝置 | |
| US9947543B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| CN102637625B (zh) | 使用电介质膜填充端间的间隙 | |
| US7871910B2 (en) | Flash memory device and method of fabricating the same | |
| KR20110108780A (ko) | 미세 패턴 제조 방법 | |
| CN103803487B (zh) | 半导体结构的形成方法 | |
| US20140138790A1 (en) | Inter-Layer Insulator for Electronic Devices and Apparatus for Forming Same | |
| CN107403721A (zh) | 功率金氧半导体场效晶体管的制造方法 | |
| CN104810245B (zh) | 改善沟槽形貌方法 | |
| US9543160B2 (en) | Reducing defects in patterning processes | |
| KR20140052054A (ko) | 플래시 메모리 디바이스에서 데이터 보존을 향상시키기 위한 에칭 프로세스 포스트 워드라인 정의의 사용 | |
| CN103367130A (zh) | 一种对堆叠多晶硅刻蚀轮廓进行控制的方法 | |
| US20140167206A1 (en) | Shallow trench isolation structure and method of manufacture | |
| US7235447B2 (en) | Fabrication method for a semiconductor structure and corresponding semiconductor structure | |
| CN107799386B (zh) | 半导体装置及其制造方法 | |
| US9299667B2 (en) | Method of shaping densely arranged PL gates and peripheral MOS gates for ILD oxide fill-in | |
| KR20090016813A (ko) | 반도체 소자의 제조방법 | |
| CN106531629B (zh) | 一种侧墙回刻工艺 | |
| KR20100004705A (ko) | 반도체 장치 제조 방법 | |
| CN103094188B (zh) | 一种制作芯片上熔丝窗口的方法及熔丝窗口 | |
| CN106298488B (zh) | 浮置栅极与非挥发性存储单元的制造方法 | |
| CN106504984B (zh) | 半导体器件的制备方法 | |
| CN107833890A (zh) | Sonos存储器栅极结构的制造方法 | |
| US20080102617A1 (en) | Method of Fabricating Flash Memory Device | |
| CN105206521A (zh) | 一种hkmg器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140421 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140421 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20131023 |
|
| RJ01 | Rejection of invention patent application after publication |