CN1992230A - 形成闪存器件的电阻器的方法 - Google Patents

形成闪存器件的电阻器的方法 Download PDF

Info

Publication number
CN1992230A
CN1992230A CNA2006101084315A CN200610108431A CN1992230A CN 1992230 A CN1992230 A CN 1992230A CN A2006101084315 A CNA2006101084315 A CN A2006101084315A CN 200610108431 A CN200610108431 A CN 200610108431A CN 1992230 A CN1992230 A CN 1992230A
Authority
CN
China
Prior art keywords
polysilicon layer
layer
polysilicon
dielectric
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101084315A
Other languages
English (en)
Other versions
CN100461377C (zh
Inventor
朴丙洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1992230A publication Critical patent/CN1992230A/zh
Application granted granted Critical
Publication of CN100461377C publication Critical patent/CN100461377C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种形成闪存器件的电阻器的方法，包括：蚀刻在半导体衬底上所设置的隔离结构从而形成第一沟槽。在隔离结构的第一沟槽内形成多晶硅结构。在多晶硅结构上形成电介质层。在电介质层上形成多晶硅层。蚀刻多晶硅层以在多晶硅层中定义第二和第三沟槽。第二和第三沟槽把多晶硅层分隔成第一、第二和第三部分，其中第一和第三部分接触多晶硅结构，第二部分与第一和第三部分分隔开。在已蚀刻的多晶硅层上方形成绝缘膜，绝缘膜填充第二和第三沟槽。多晶硅层的第一部分、多晶硅结构和多晶硅层的第三部分定义电阻器。

Description

形成闪存器件的电阻器的方法
技术领域
本发明总地涉及制造闪存器件的方法，更具体地，涉及一种形成闪存器件的电阻器的方法，用于形成分压器电阻器。
背景技术
在制造闪存器件时，泵调整器(pump regulator)利用分压器电阻器。电阻器必须不受温度和电压影响。栅极或金属电阻器具有低电阻值。因此，为了构造10kΩ或更大的电阻器，需要大的面积并使绘图规则复杂化。由于该原因，在常规技术中，仅在闪存器件中使用的浮栅的多晶硅层用作电阻器。多晶硅层适合用于电阻器，是由于其具有很少的根据偏置和温度的改变。相反，具有大约几百欧姆/平方的值的结电阻器作为结形成并且根据偏置和温度的变化很大。因此，结电阻器不适合用于电阻器。
图1和2是横截面图，示出了一种利用传统的浅沟槽隔离(STI)工艺形成NAND闪存器件的多晶硅电阻器的方法。图1和2示出了在形成栅极的同时在外围区域的预定区域中形成电阻器的方法，其中浮栅和控制栅叠置在单元区中。
参考图1，在半导体衬底10上形成浅沟槽隔离(STI)结构的隔离结构12。在隔离结构12上依序形成第一多晶硅层14和电介质层16。
蚀刻电介质层16的预定区域，并在整个结构上形成第二多晶硅层18。蚀刻第二多晶硅层18的预定区域，使得露出电介质层16的预定区域，从而使其中第一多晶硅层14和第二多晶硅层18相连的部分与其中第二多晶硅层18形成在电介质层16上的部分分隔开。
在整个结构上形成层间绝缘膜20。蚀刻层间绝缘膜20的预定区域以露出与第一多晶硅层14相连的第二多晶硅层18的预定区域，从而形成接触孔。形成导电层以填充接触孔。构图导电层从而形成接触插塞(plug)22和线层24。
参考图2，在半导体衬底10上形成隔离结构12。在隔离结构12上形成第一多晶硅层12、电介质层16和第二多晶硅层18。蚀刻在电介质层16上所形成的第二多晶硅层18的一部分，使得第二多晶硅层18仅存留在电介质层16上的预定区域内。
在整个结构上形成层间绝缘膜20。蚀刻层间绝缘膜20、电介质层16、及第一多晶硅层14的预定区域，从而形成接触孔。形成导电层以堵塞接触孔。构图导电层从而形成接触插塞22和线层24。
然而，如果接触插塞22直接与第一多晶硅层14相连，如图2中所示，那么由于高集成度降低了第一多晶硅层的厚度，所以变得很难确保工艺容限(margin)。此外，随着器件缩小，由闪存器件看来光刻工艺的容限在构造多晶硅层时缩短。这使精确构图很难。
已提出了一种自对准浮栅(SAFG)结构以解决上述问题。然而，如果采用SAFG结构，那么多晶硅层仅形成在有源区上，而没有形成在场区上。
发明内容
本发明的实施例提供形成闪存器件的电阻器的方法，用于利用SAFG工艺形成电阻器。
根据本发明的一个实施例，提供了一种形成闪存器件的电阻器的方法，包括：在半导体衬底上形成隔离结构和蚀刻隔离结构的预定区域，从而形成沟槽；在整个结构上形成第一多晶硅层，从而填充沟槽，并且抛光第一多晶硅层直到露出隔离结构的顶部表面；在第一多晶硅层上形成电介质层图案，然后在整个结构上形成第二多晶硅层；蚀刻第二多晶硅层的预定区域，使得露出电介质层图案的预定区域，由此使其中第一多晶硅层和第二多晶硅层相连的第一部分与其中第二多晶硅层形成在电介质层图案上的第二部分分隔开；以及在整个结构上形成层间绝缘膜，并且在层间绝缘膜和第二多晶硅层的预定区域内形成接触插塞。
根据本发明的另一实施例，提供一种形成闪存器件的电阻器的方法，包括：在半导体衬底的预定区域上叠置隧道氧化物膜和第一多晶硅层，并在该叠置的隧道氧化物膜和第一多晶硅层之间形成隔离结构；在第一多晶硅层上形成电介质层和顶盖多晶硅层，蚀刻顶盖多晶硅层的预定区域，然后利用顶盖多晶硅层图案作为掩模除去电介质层；在整个结构上形成第二多晶硅层，蚀刻第二多晶硅层的预定区域，使得露出电介质层的预定区域，从而使其中第一多晶硅层和第二多晶硅层相连的第一部分与其中第二多晶硅层形成在电介质层上的第二部分分隔开；以及在整个结构上形成层间绝缘膜，并且在层间绝缘膜和第二多晶硅层的预定区域内形成接触插塞。
在又一实施例中，一种形成闪存器件的电阻器的方法包括蚀刻在半导体衬底上所设置的隔离结构从而形成第一沟槽。在隔离结构的第一沟槽内形成多晶硅结构。在多晶硅结构上形成电介质层。在电介质层上方形成多晶硅层。蚀刻多晶硅层从而在多晶硅层中限定第二和第三沟槽。第二和第三沟槽把多晶硅层分隔成第一、第二和第三部分，其中第一和第三部分接触多晶硅结构，第二部分与第一和第三部分分隔开。在已蚀刻的多晶硅层上方形成绝缘膜，绝缘膜填充第二和第三沟槽。多晶硅层的第一部分、多晶硅结构和多晶硅层的第三部分定义电阻器。
在又一实施例中，电介质层包括多个层。该方法还包括：除去电介质层的顶层；以及形成第一和第二接触插塞从而耦接多晶硅层的第一和第二部分。
附图说明
通过参考结合附图考虑时的下列详细说明，随着本发明被更好地理解，本发明更全面的评价将显而易见，附图中相同的附图标记表示相同或相似的部件，其中：
图1和2是横截面图，示出了一种利用传统的STI工艺形成闪存器件的多晶硅电阻器的方法；
图3A和3B是横截面图，示出了根据本发明一个实施例形成闪存器件的电阻器的方法；
图4是第一布置图，示出了根据本发明另一实施例形成闪存器件的电阻器的方法；
图5是第二布置图，示出了根据本发明实施例形成闪存器件的电阻器的方法；
图6A至6D是横截面图，示出了根据本发明另一实施例形成闪存器件的电阻器的方法；
图7是曲线图，示出了取决于是否对P型半导体衬底施加电压的电容；
图8曲线图，示出了编程偏置的波动，其通过泵控制器来形成并当电容值增加时将施加给字线；以及
图9是曲线图，示出了在电容值高时模拟编程电压的波动现象的结果。
具体实施方式
图3A和3B是横截面图，示出了根据本发明实施例形成闪存器件的电阻器的方法。图3A和3B示出了在形成栅极的同时在外围区域的预定区域中形成电阻器的方法，其中浮栅和控制栅叠置在单元区中。
参考图3A，在P型半导体衬底100上形成隔离结构102。在隔离结构102上形成多晶硅电阻器掩模(polysilicon resistor mask：PRM)图案(未示出)。利用PRM图案(未示出)蚀刻隔离结构102，从而形成沟槽。
在整个结构上形成第一多晶硅层(未示出)，从而填充沟槽。抛光第一多晶硅层，直到露出隔离结构102的顶部表面，从而在隔离结构102内形成第一多晶硅结构104。可利用回刻蚀或化学机械抛光(CMP)工艺进行抛光工艺。
参考图3B，在整个结构上形成电介质层106之后，蚀刻电介质层106的预定区域。此时，通过电介质层106的蚀刻工艺还部分地去除了隔离结构102的顶部表面，在第一多晶硅层104上留下电介质层106。
在整个结构上形成第二多晶硅层108。蚀刻第二多晶硅层108的预定区域，使得露出电介质层106的预定区域。第二多晶硅层被分成第一部分120、第二部分122和第三部分124。在电介质层106上形成的第二部分与第一和第三部分120和124分隔开。由此通过第一部分120、第一多晶硅结构104和第三部分124定义了电阻器126。
在整个结构上形成层间绝缘膜110。蚀刻层间绝缘膜110的预定区域，从而露出与第一多晶硅结构104相连的第二多晶硅层108的预定区域，从而形成接触孔。形成导电层，使得充填接触孔。构图导电层从而形成接触插塞112和线层114。
如上所述，半导体衬底100在本实施例中是P型。这是因为在多晶硅电阻器中仅使用正电压以及仅控制正偏置。在这种情况下，掺杂水平(level)低是有利的。此外，通过利用P型半导体衬底100，可以减少多晶硅电阻器和半导体衬底100之间的寄生电容。
图4是第一布置图，示出了根据本发明另一实施例形成闪存器件的电阻器的方法。
通过在半导体衬底的预定区域中形成的隔离结构限定了有源区A和场区B。在有源区A中形成第一多晶硅结构P，电介质层C和顶盖(capping)多晶硅层D交迭在第一多晶硅层P上。在电介质层C上形成第二多晶硅层E。
蚀刻第二多晶硅层E的预定区域，使得其中第一多晶硅P和第二多晶硅层E相连的部分与其中第二多晶硅层E形成在电介质层C上的部分分隔开。在隔开的第二多晶硅层E的预定区域处形成接触插塞G。
图5是第二布置图，示出了根据本发明另一实施例形成闪存器件的电阻器的方法。
通过在半导体衬底的预定区域中形成的隔离结构定义有源区A和场区B。在有源区A中形成第一多晶硅结构P，电介质层C和顶盖多晶硅层D交迭在第一多晶硅层P上。在电介质层C上形成第二多晶硅层E。
蚀刻第二多晶硅层E的预定区域，使得其中第一多晶硅P和第二多晶硅层E相连的部分与其中第二多晶硅层E形成在电介质层C上的部分分隔开。在形成在在场区B上的分隔开的第二多晶硅层E的预定区域处形成接触插塞G。这对应图4中所示的布置图。在这种情况下，接触插塞G可如图4中所示形成有源区A内或可如图5中所示形成场区B内。
图6A至6D是横截面图，示出了根据本发明一实施例形成闪存器件的电阻器的方法。图6A至6D示出了在形成栅极的同时在外围区域的预定区域中形成电阻器的方法，其中浮栅和控制栅叠置在单元区中。
参考图6A，在P型半导体衬底200上形成缓冲氧化物膜(未示出)和氮化物膜(未示出)。蚀刻氮化物膜、缓冲氧化物膜和一部分半导体衬底200，从而形成沟槽。
在整个结构上形成氧化物膜，从而填充沟槽。抛光氧化物膜，直到露出氮化物膜的顶部表面，从而形成第一和第二隔离结构202A和202B。可利用回刻蚀或CMP工艺进行抛光工艺。然后除去氮化物膜和缓冲氧化物膜。
在第一和第二隔离结构202A和202B之间限定有源区A和场区B。在半导体结构200的有源区A上形成栅极氧化物膜204。半导体衬底200的有源区A上形成栅极氧化物膜204。可形成栅极氧化物膜204到大约300至大约500埃()的厚度。栅极氧化物膜还可以称为隧道氧化物膜。
第一多晶硅层(未示出)形成在栅极氧化物膜204上。通过抛光第一多晶硅层直到露出隔离结构202的顶部表面而形成第一多晶硅结构206。因此，此时第一多晶硅结构206与第一和第二隔离结构的上部表面平齐。可形成第一多晶硅结构206到0.1μm至1μm的厚度。
参考图6B，在整个结构上形成电介质层208和顶盖多晶硅层210。蚀刻顶盖多晶硅层210的预定区域。利用已蚀刻的顶盖多晶硅层210作为掩模蚀刻电介质层208。此时，通过电介质层208的蚀刻工艺还蚀刻了隔离结构202的顶部表面。
在电介质层208上形成顶盖多晶硅层210以及然后利用顶盖多晶硅层210作为掩模除去或蚀刻电介质层208的原因是，不会通过除去光致抗蚀剂图案时的侵蚀(attack)而损失了ONO膜(即电介质层208)的氧化物膜。通过除去在后序工艺中要形成的接触之下的电介质层208可以施加偏置。
参考图6C，在整个结构上形成第二多晶硅层212。此时，第二多晶硅层212形成在顶盖多晶硅层210上，使得顶盖多晶硅层210接触第二多晶硅层212。
参考图6D，蚀刻第二多晶硅层212的预定区域，从而露出电介质层208的预定区域。第二多晶硅层212被分成第一部分220、第二部分222和第三部分224。在电介质层206上形成的第二部分与第一和第三部分220和224分隔开。电阻器226由此通过第一部分220、第一多晶硅结构206和第三部分224定义。
因此，其中第一多晶硅结构206和第二多晶硅层212相连的部分与其中第二多晶硅层212形成在电介质层208上的部分分隔开。
此时，由于第二多晶硅层212相互分隔开，所以尽管施加了电压，但在电介质层208上形成的第二多晶硅层212也不会用作电阻器。此外，如果第二多晶硅层212相互分隔开并绝缘，那么分隔其中第一多晶硅结构206和第二多晶硅层212相连的部分与其中第二多晶硅层212形成在电介质层208上的部分的宽度可以具有任何值。
在整个结构上形成层间绝缘膜214。蚀刻层间绝缘膜214的预定区域，从而露出与第一多晶硅结构206相连的第二多晶硅层212的预定区域，由此形成接触孔。形成导电层，从而填充接触孔。构图导电层从而形成接触插塞216和线层218。
如上所述，半导体衬底200是P型。这是因为在多晶硅电阻器中仅使用正电压以及仅控制正偏置。在这种情况下，掺杂水平(level)低是有利的。此外，通过利用P型半导体衬底200，可以减少多晶硅电阻器和半导体衬底200之间的寄生电容。
如上所述，通过蚀刻在电介质层208上所形成的第二多晶硅层212或与第一多晶硅层206连接的第二多晶硅层212，可以使接触插塞216直接连接第一多晶硅结构206。
此外，可以通过把n型离子注入进栅极氧化物膜204下面来减少多晶硅电阻器和半导体衬底200之间的电容，从而增加电阻器的宽度。
图7是曲线图，示出了根据是否对P型半导体衬底施加电压的电容。
在图7中，“a”是对P型半导体衬底施加电压的例子，“b”是没有对P型半导体衬底施加电压的例子。从图7可以观察到，没有施加电压的例子“b”具有更低的电容。
图8是曲线图，示出了编程偏置的波动，其通过泵控制器来形成并当电容值增加时将施加给字线。
在图8中，“c”表示当第一多晶硅电阻器具有0.5μm厚度时的电容值，“d”表示当第一多晶硅电阻器具有0.4μm厚度时的电容值，“e”表示当第一多晶硅电阻器具有0.3μm厚度时的电容值，“f”表示当第一多晶硅电阻器具有0.2μm厚度时的电容值，“g”表示当第一多晶硅电阻器具有0.1μm厚度时的电容值。从图8可以观察到，第一多晶硅电阻器的厚度越小，电容值越低。
图9是曲线图，示出了在电容值高时模拟编程电压的波动现象的结果。
在图9中，“h”表示在字线处出现的波动，而“i”表示在Vpp处出现的波动。当电压是0.5V或更大时，剧烈地产生了波动，使得稳定的操作不可能。
如上所述，根据本发明，可以通过在隔离膜工艺中控制临界尺寸(CD)来形成稳定的多晶硅电阻器。因此，能够稳定地得到高电压。
此外，可以改善器件的特性并能省略形成多晶硅电阻器的附加工艺。因此，能够从经济的观点考虑来形成器件。
此外，利用PRM在隔离膜的预定区域内形成多晶硅层。因此，能够甚至在场区上形成多晶硅电阻器。
尽管已结合目前所思考的可行示范性实施例来介绍了本发明，应明白本发明不限于已公开的实施例，相反，本发明意图覆盖在附加权利要求的精神和范围内所包含的各种修改和等效布置。

Claims (12)

1、一种形成闪存器件的电阻器的方法，该方法包括：
蚀刻设置在半导体衬底上的隔离结构从而形成第一沟槽；
在该隔离结构的该第一沟槽内形成多晶硅结构；
在该多晶硅结构之上形成电介质层；
在该电介质层上形成多晶硅层；
蚀刻该多晶硅层从而在该多晶硅层中定义第二和第三沟槽，该第二和第三沟槽把该多晶硅层分隔成第一、第二和第三部分，该第一和第三部分接触该多晶硅结构，该第二部分与该第一和第三部分分隔开；以及
在已蚀刻的该多晶硅层上方形成绝缘膜，该绝缘膜填充该第二和第三沟槽，
其中该多晶硅层的该第一部分、该多晶硅结构和该多晶硅层的该第三部分定义电阻器。
2、如权利要求1的方法，其中该电介质层包括多个层，该方法还包括：
除去该电介质层的顶层；以及
形成第一和第二接触插塞从而耦接该多晶硅层的该第一和第二部分。
3、如权利要求1的方法，其中该半导体衬底是P型。
4、一种形成闪存器件的电阻器的方法，该方法包括：
在半导体衬底的预定区域上叠置隧道氧化物膜和第一多晶硅层，并在该叠置的隧道氧化物膜和该第一多晶硅层之间形成隔离膜；
在该第一多晶硅层上形成电介质层和顶盖多晶硅层，蚀刻该顶盖多晶硅层的预定区域，然后利用该顶盖多晶硅层图案作为掩模除去该电介质层；
在整个结构上形成第二多晶硅层，蚀刻该第二多晶硅层的预定区域使得露出该电介质层的预定区域，由此使其中该第一多晶硅层和该第二多晶硅层连接的第一部分与其中该第二多晶硅层形成在该电介质层上的第二部分分隔开；以及
在整个结构上形成层间绝缘膜，并且在该层间绝缘膜和该第二多晶硅层的预定区域内形成接触插塞。
5、如权利要求4的方法，其中在该电介质层的蚀刻工艺期间，该隔离膜的顶表面被除去。
6、如权利要求4的方法，其中通过除去与该第一多晶硅层相连的该第二多晶硅层，使该接触插塞直接与该第一多晶硅层相连。
7、如权利要求4的方法，其中形成在该电介质层上的该第二多晶硅层被完全除去。
8、如权利要求4的方法，其中该半导体衬底是P型。
9、如权利要求4的方法，其中该隧道氧化物膜具有大约300至大约500的厚度。
10、如权利要求4的方法，其中该第一多晶硅层具有大约0.1μm至大约1μm的厚度。
11、如权利要求4的方法，其中该接触插塞直接连接到该第一多晶硅层。
12、如权利要求4的方法，还包括把n型离子注入到隧道氧化物膜下面。
CNB2006101084315A 2005-12-28 2006-08-02 形成闪存器件的电阻器的方法 Expired - Fee Related CN100461377C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050131381A KR100672160B1 (ko) 2005-12-28 2005-12-28 플래쉬 메모리 소자의 레지스터 형성방법
KR131381/05 2005-12-28

Publications (2)

Publication Number Publication Date
CN1992230A true CN1992230A (zh) 2007-07-04
CN100461377C CN100461377C (zh) 2009-02-11

Family

ID=38014384

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101084315A Expired - Fee Related CN100461377C (zh) 2005-12-28 2006-08-02 形成闪存器件的电阻器的方法

Country Status (4)

Country Link
US (1) US7358135B2 (zh)
JP (1) JP5090674B2 (zh)
KR (1) KR100672160B1 (zh)
CN (1) CN100461377C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102364675A (zh) * 2011-10-28 2012-02-29 上海宏力半导体制造有限公司 一种闪速存储器形成方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7306552B2 (en) * 2004-12-03 2007-12-11 Samsung Electronics Co., Ltd. Semiconductor device having load resistor and method of fabricating the same
JP2008066593A (ja) * 2006-09-08 2008-03-21 Toshiba Corp 不揮発性半導体メモリ及びその製造方法
KR20080030252A (ko) * 2006-09-29 2008-04-04 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
JP2009267107A (ja) * 2008-04-25 2009-11-12 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US8269312B2 (en) * 2008-06-05 2012-09-18 Rohm Co., Ltd. Semiconductor device with resistive element
KR101044486B1 (ko) 2009-05-25 2011-06-27 주식회사 하이닉스반도체 반도체 소자의 레지스터 및 그 제조방법
US8890260B2 (en) 2009-09-04 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Polysilicon design for replacement gate technology
JP2012248814A (ja) * 2011-05-31 2012-12-13 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01298746A (ja) * 1988-05-27 1989-12-01 Fujitsu Ltd 半導体装置及びその製造方法
CA2092370C (en) * 1993-03-24 1997-03-18 John M. Boyd Forming resistors for integrated circuits
JP3415712B2 (ja) * 1995-09-19 2003-06-09 松下電器産業株式会社 半導体装置及びその製造方法
AU2136197A (en) * 1996-03-01 1997-09-16 Micron Technology, Inc. Novel vertical diode structures with low series resistance
JPH10163430A (ja) * 1996-11-29 1998-06-19 Sony Corp 半導体装置およびその製造方法
JP3773425B2 (ja) * 2000-08-10 2006-05-10 松下電器産業株式会社 半導体記憶装置の製造方法
JP4064611B2 (ja) * 2000-09-29 2008-03-19 株式会社東芝 半導体装置
US6620635B2 (en) * 2002-02-20 2003-09-16 International Business Machines Corporation Damascene resistor and method for measuring the width of same
JP2004071927A (ja) * 2002-08-08 2004-03-04 Renesas Technology Corp 半導体装置
JP2005183609A (ja) * 2003-12-18 2005-07-07 Matsushita Electric Ind Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102364675A (zh) * 2011-10-28 2012-02-29 上海宏力半导体制造有限公司 一种闪速存储器形成方法
CN102364675B (zh) * 2011-10-28 2015-07-08 上海华虹宏力半导体制造有限公司 一种闪速存储器形成方法

Also Published As

Publication number Publication date
JP2007180478A (ja) 2007-07-12
KR100672160B1 (ko) 2007-01-19
US20080003762A1 (en) 2008-01-03
US7358135B2 (en) 2008-04-15
CN100461377C (zh) 2009-02-11
JP5090674B2 (ja) 2012-12-05

Similar Documents

Publication Publication Date Title
CN1992230A (zh) 形成闪存器件的电阻器的方法
KR102467452B1 (ko) 반도체 장치 및 그 제조 방법
CN1725515A (zh) 具有重叠栅电极的半导体器件及其制造方法
CN1967842A (zh) 使用接触型氮化物镶嵌掩模的局部镶嵌FinFET的制造
US10283519B2 (en) Three dimensional NAND string memory device
CN101552276A (zh) 半导体器件及其制造方法
JP4773073B2 (ja) 半導体装置の製造方法
TWI772421B (zh) 半導體裝置及半導體裝置之製造方法
JP2014168002A (ja) 半導体装置およびその製造方法
JP5697952B2 (ja) 半導体装置、半導体装置の製造方法およびデータ処理システム
CN1507034A (zh) 用于制造具有在位线方向延伸的接触体的半导体器件的方法
TWI575714B (zh) 三維記憶體
JP2007103652A (ja) 半導体装置およびその製造方法
US7846825B2 (en) Method of forming a contact hole and method of manufacturing a semiconductor device having the same
CN1828900A (zh) 含具有垂直栅电极的晶体管的半导体器件及其制造方法
US20160365313A1 (en) Memory device structure and fabricating method thereof
CN1285121C (zh) 用于制造闪存器件的方法
KR20070077760A (ko) 반도체장치 및 그 제조방법
US7592036B2 (en) Method for manufacturing NAND flash memory
TWI517365B (zh) 記憶體元件及其製造方法
US20240114689A1 (en) Fabrication method for a three-dimensional memory array of thin-film ferroelectric transistors formed with an oxide semiconductor channel
CN1287458C (zh) 分离栅极闪存单元及其制造方法
US20230420372A1 (en) Vertical memory devices and method of fabrication thereof
KR100890400B1 (ko) 도전성 구조물 및 그 형성 방법, 이를 포함하는 비휘발성메모리 소자 및 그 제조 방법.
US20230422479A1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090211

Termination date: 20160802

CF01 Termination of patent right due to non-payment of annual fee