JP2005183609A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005183609A JP2005183609A JP2003421169A JP2003421169A JP2005183609A JP 2005183609 A JP2005183609 A JP 2005183609A JP 2003421169 A JP2003421169 A JP 2003421169A JP 2003421169 A JP2003421169 A JP 2003421169A JP 2005183609 A JP2005183609 A JP 2005183609A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- polysilicon
- trench
- semiconductor layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】SOI−トレンチによる誘電体分離を用いて、電圧依存性の少ない高耐圧かつ高抵抗のポリシリコン抵抗を得る。
【解決手段】半導体層33を表面酸化膜37から酸化膜32まで届く複数のトレンチ溝34a〜34eで分離され一連に形成した複数の区画33a〜33dを跨ぐように、表面酸化膜37を介してポリシリコン抵抗38を形成し、ポリシリコン抵抗38の2つの両端と、半導体層33両端の区画33aと区画33dをそれぞれ金属電極39aと金属電極39dで繋ぐことで、ポリシリコン38中の電圧分布と、下地の半導体層33の電圧分布を近づけ、電圧依存性の少ない高耐圧かつ高抵抗のポリシリコン抵抗を備えた半導体装置を形成する。
【選択図】図1
【解決手段】半導体層33を表面酸化膜37から酸化膜32まで届く複数のトレンチ溝34a〜34eで分離され一連に形成した複数の区画33a〜33dを跨ぐように、表面酸化膜37を介してポリシリコン抵抗38を形成し、ポリシリコン抵抗38の2つの両端と、半導体層33両端の区画33aと区画33dをそれぞれ金属電極39aと金属電極39dで繋ぐことで、ポリシリコン38中の電圧分布と、下地の半導体層33の電圧分布を近づけ、電圧依存性の少ない高耐圧かつ高抵抗のポリシリコン抵抗を備えた半導体装置を形成する。
【選択図】図1
Description
本発明は、トレンチ分離技術を使うことにより抵抗値の電圧依存性を小さくした高耐圧かつ高抵抗のポリシリコン抵抗を備えた半導体装置に関するものである。
SOI(Silicon On Insulator)−トレンチ分離による誘電体分離を用いた半導体装置は、従来のPN接合分離で生じた接合リークや寄生容量、寄生トランジスタを無くすことができるといったメリットを有するため、特に高耐圧半導体装置の分野では、重要な要素技術となってきている。
まず、高耐圧かつ高抵抗のポリシリコン抵抗で見られる従来例1について、図4を参照して説明する。
図4(a)は、SOI−トレンチ分離上に形成したポリシリコン抵抗の従来例1を示す断面図であり、1はP型半導体基板、2は酸化膜、3はN型半導体層、4はトレンチ溝、5はトレンチ側壁酸化膜、6はトレンチ埋め込みポリシリコン、7は表面酸化膜、8はポリシリコン、9はポリシリコン8の一端に繋った金属電極、10はポリシリコン8の他端に繋った金属電極、11はポリシリコン8と金属電極9および金属電極10の間に形成された層間絶縁膜である。また、図4(b)は上面図である。
図4(a),(b)に示すように、表面酸化膜7上に形成され、かつトレンチ溝4で周辺の素子と完全に分離されたポリシリコン抵抗である。金属電極9と金属電極10の間に電圧印加することにより、抵抗として機能する。
ここで、酸化膜2とトレンチ溝4と表面酸化膜7で分離されたN型半導体層3は、電位が固定されていないために浮遊の電位状態となり、この電位が表面酸化膜7を介してポリシリコン8中のキャリア分布に影響を与える。ポリシリコン8に電圧を印加した場合、N型半導体層3の浮遊電位とポリシリコン8中の電位との間に電位差が生じる。
さらに、ポリシリコン8に印加する電圧を変化させた場合には、N型半導体層3との電位差も変化することから、ポリシリコン8中のキャリア分布が変わるため、抵抗値の電圧依存性が大きくなる。特に、高耐圧、高抵抗のポリシリコン抵抗の場合、印加される電圧が一般的に大きいことから、N型半導体層3との電位差も大きくなり、抵抗値の電圧依存性が顕著になる。
また、図5(a)は、SOI−トレンチ分離上に形成したポリシリコン抵抗の従来例2を示す断面図、図5(b)は上面図であり、図5(a),(b)において、12は表面酸化膜7の開口部、13は開口部12を通じてN型半導体層3とポリシリコン8の一端を繋ぐ金属電極である。
図5(a),(b)に示すように、表面酸化膜7上に形成され、かつトレンチ溝4で周辺の素子と完全に分離されたポリシリコン抵抗であり、N型半導体層3の電位を、ポリシリコンの一端の電位と同電位にすることによって、浮遊電位とならないようにした一例である。
以上のように半導体装置に構成されたポリシリコン抵抗について、以下に説明する。
金属電極10と金属電極13の間に電圧印加することにより、抵抗として機能する点は前述の従来例1と同様であるが、この従来例2の場合、N型半導体層3とポリシリコン8の一端が金属電極13を通じて同電位となっている。そのため、電圧を印加した場合、ポリシリコン8中の金属電極10近傍の電位と、N型半導体3との間に電位差が生じるため、前述の従来例1と同様のメカニズムにより、電圧依存性の大きなポリシリコン抵抗となる。
しかしながら、このような従来の構成では、特に、高耐圧かつ高抵抗のポリシリコン抵抗として使用する場合、抵抗の両端間に加える電圧が大きくなるため、ポリシリコン抵抗の下部にあるSOI−トレンチ分離で完全分離された半導体層との電位差が特に大きくなることから、電圧依存性の大きな抵抗になってしまうという問題があった。
本発明は、前記従来技術の問題を解決することに指向するものであり、電圧依存性の小さな高耐圧かつ高抵抗のポリシリコン抵抗を備えた半導体装置を提供することを目的とする。
この目的を達成するために、本発明に係る請求項1,2に記載した半導体装置は、半導体基板上に形成した酸化膜と、酸化膜の上に形成した第1導電型の半導体層と、半導体層の表面に形成した表面酸化膜と、表面酸化膜から酸化膜まで届く複数のトレンチ溝と、複数のトレンチ溝内の絶縁物と、半導体層を酸化膜と複数のトレンチ溝で分離して一連に形成した複数の区画と、表面酸化膜上に一連に形成した複数の区画を跨ぐように加工したポリシリコンと、ポリシリコンの両端のそれぞれと一連に形成した複数の区画における両端の区画のそれぞれを繋ぐ金属電極とを備え、さらに、ポリシリコンと、一連に形成した複数の区画でそれぞれの区画とを繋ぐ金属電極を形成した構成によって、ポリシリコンの2つの両端に電位差を加えた際、トレンチ溝で分離された半導体層の複数の区画のうち、両端の区画間にも同じ電位差が生じることになるが、その電位差は複数のトレンチ溝内の絶縁物で分圧され、一連の複数の区画の中では段階的に分散されることから、結果的にポリシリコン中の電圧との電位差を小さくすることができ、また、ポリシリコンと一連に形成した複数の区画のそれぞれを繋いだ構成にしても、電圧依存性の小さな高耐圧かつ高抵抗のポリシリコン抵抗を備えた半導体装置が形成できる。
また、請求項3に記載された半導体装置は、半導体基板上に形成した酸化膜と、酸化膜上に形成した第1導電型の半導体層と、半導体層の表面に形成した表面酸化膜と、表面酸化膜から酸化膜まで届く複数のトレンチ溝と、複数のトレンチ溝内の絶縁物と、半導体層を酸化膜と複数のトレンチ溝で分離して一連に形成した複数の区画と、表面酸化膜上かつ一連に形成した複数の区画の各区画内でそれぞれに加工した複数のポリシリコンと、複数のポリシリコン間を繋ぐ第1の金属電極と、複数のポリシリコンにおける両端のそれぞれと一連に形成した複数の区画における両端の区画のそれぞれを繋ぐ第2の金属電極とを備えた構成によっても、ポリシリコン中の電圧と半導体層との電位差を小さくすることができ、さらに、ポリシリコンがトレンチ溝上を跨ぐことがないため、トレンチ溝部の表面形状の凹凸に関わらずポリシリコン抵抗の形成の加工が容易にでき、電圧依存性の小さな高耐圧かつ高抵抗のポリシリコン抵抗を備えた半導体装置が形成できる。
また、請求項4に記載された半導体装置は、請求項1〜3の半導体装置であって、トレンチ溝において、トレンチ構内の側壁および上部に絶縁物を形成し、トレンチ溝の中心部を半導体または導体で形成した構成によっても、トレンチ溝部の絶縁性は保たれることから、電圧依存性の少ないポリシリコン抵抗を備えた半導体装置を形成することができる。
以上説明したように、本発明によれば、SOIによる埋め込み酸化膜と複数のトレンチ溝で誘電体分離してできる一連に形成した複数の半導体層区画の上を跨ぐように、表面酸化膜を介してポリシリコン抵抗を形成することにより、また、SOIによる埋め込み酸化膜と複数のトレンチ溝で誘電体分離してできる一連に形成した複数の半導体層区画の各区画上に、表面酸化膜を介してポリシリコン抵抗を個別に形成し、各ポリシリコン間を金属電極で接続することにより、トレンチ溝表面の凹凸形状に関係なく、電圧依存性の少ない高耐圧かつ高抵抗のポリシリコン抵抗を備えた半導体装置を実現できるという効果を奏する。
以下、図面を参照して本発明における実施の形態を詳細に説明する。
図1(a)は本発明の実施の形態1における半導体装置を示す断面図、図1(b)は半導体装置の上面図である。図1(a),(b)において、31は半導体基板、32は半導体基板31の上に形成された酸化膜、33は酸化膜32上に形成された半導体層、34a〜34eは酸化膜32まで届くトレンチ溝、36はトレンチ溝34a〜34eのそれぞれの内部に形成した絶縁物、37は半導体層33の上に形成された表面酸化膜、38は表面酸化膜37の上に形成したポリシリコン、39aと39dは金属電極、41は層間絶縁膜、42aと42dは表面酸化膜37に形成した開口部である。
半導体層33は、トレンチ溝34a〜34eによって、半導体層33が区画33a〜33dに分離されている。金属電極39aは、開口部42aを通じてポリシリコン38の一端と区画33aに接続され、一方、金属電極39dは、開口部42dを通じてポリシリコン38の他端と区画33dに接続されている。
以上のように構成された本実施の形態1の半導体装置について、以下、その動作を説明する。
金属電極39aと金属電極39dの間に電位差を加えると、ポリシリコン38は抵抗体として機能して電流が流れる。この時、金属電極39aによって、ポリシリコン38の一端と区画33aは同電位に、また、金属電極39dによって、ポリシリコン38の他端と区画33dは同電位になっている。したがって、区画33aと区画33dの間にも、ポリシリコン38の両端に加わる電位差と全く同じ電位差が加わっている。しかし、トレンチ溝34b〜34dの内部に形成された絶縁物36と、酸化膜32によって絶縁が保たれているため、区画33aと区画33dの間に電流は全く流れない。
区画33aと区画33dの間の電位差は、トレンチ溝34bとトレンチ溝34cの内部にそれぞれ形成された絶縁物36に分割されて加わる。そのため、区画33a〜区画33dの電圧降下分は、各区画ごとに段階的に降下することになる。結果的に、ポリシリコン38の両端間の電圧分布と、区画33a〜区画33dの電圧分布が近づく。ポリシリコン38は、表面酸化膜37を介して下地の半導体層33の電位の影響を受けるが、その半導体層33を区画33a〜区画33dのようにトレンチ溝34b〜34dで分割することによって、ポリシリコン38の電圧分布に近づけることができれば、下地の半導体層との電位差が小さくなることから、電圧依存性の少ないポリシリコン抵抗を備えた半導体装置を形成することができる。
図2(a)は本発明の実施の形態2における半導体装置を示す断面図、図2(b)は半導体装置の上面図である。本実施の形態2について、図2(a),(b)を参照しながら説明する。
前述した実施の形態1においては、ポリシリコン38の両端のそれぞれと、半導体層33を一連に形成した両端の区画33aと33dのみを繋ぐ構造としたが、代わりに本実施の形態2では、図2(a),(b)に示すように、ポリシリコン38と、すべての区画33a〜33dを繋ぐ金属電極を形成してもよい。なお、42a〜42dは表面酸化膜37に形成された開口部であり、金属電極39a〜39dは、開口部42a〜42dをそれぞれ通じてポリシリコン38と区画33a〜33dのそれぞれを繋いでいる。
本実施の形態2においても、ポリシリコン38中の電圧分布と、半導体層33の電圧分布を近づけることができるので、前述した実施の形態1と同様の効果が得られる。
図3(a)は本発明の実施の形態3における半導体装置を示す断面図、図3(b)は半導体装置の上面図である。本実施の形態3について、図3(a),(b)を参照しながら説明する。
図3(a),(b)において、31は半導体基板、32は半導体基板31上に形成された酸化膜、33は酸化膜上に形成された半導体層、33a〜33dはそれぞれ後述するトレンチ溝34によって分離された区画、34a〜34eは酸化膜32まで届くトレンチ溝、36はトレンチ溝34a〜34eのそれぞれの内部に形成した絶縁物、37は半導体層33の上に形成された表面酸化膜、38a〜38dは区画33a〜33dのそれぞれの上に形成されたポリシリコン、39a〜39dは金属電極、41は層間絶縁膜、42aと42dは表面酸化膜37に形成した開口部である。
金属電極39aは開口部42aを通じて区画33aとポリシリコン38aを、また、金属電極39dは開口部42dを通じて区画33dとポリシリコン38dをそれぞれ接続している。また、金属電極39bはポリシリコン38aとポリシリコン38bを、金属電極39cはポリシリコン38cとポリシリコン38dを、金属電極39eはポリシリコン38bとポリシリコン38cをそれぞれ接続している。
本実施の形態3においては、一本のポリシリコン抵抗を複数に分割し、金属電極39b,39e,39cにより各ポリシリコン38a,38b,38c,38d間を接続しているが、ポリシリコン抵抗の両端の電極39a,39dに電圧印加した場合、同じ長さの一本のポリシリコン抵抗値の電圧降下を複数に分割したことと等価である。
この実施の形態3においても、区画33a〜区画33dの間の電圧は、各区画ごとに段階的に降下することになり、一本のポリシリコン抵抗の場合の効果と同様に、各々のポリシリコンの電位とその下にある各々の区画との電位差を小さくすることができるので、電圧依存性の少ないポリシリコン抵抗を備えた半導体装置を形成することができる。
また、本実施の形態3の場合、トレンチ溝34上をポリシリコン38が跨ぐことがない。トレンチ溝34上にポリシリコン38を形成する場合、トレンチ溝34表面を平坦化しておくことが望ましいが、この実施の形態3では、トレンチ溝34表面の凹凸形状に関係なく、ポリシリコン抵抗を容易に形成できるという効果もある。
次に、本発明の実施の形態4について説明する。前述した実施の形態1〜3においては、トレンチ溝34a〜34eの内部をすべて絶縁物36で埋めた構造としたが、これに代えて、トレンチ溝34a〜34e内部の側壁および上部に絶縁物36を形成して、トレンチ溝34a〜34e中心部の埋め込みは、導体や半導体を形成してもよい。本実施の形態4においても、トレンチ溝部の絶縁性は保たれることから、前述した各実施の形態と同様のメカニズムによって、電圧依存性の少ないポリシリコン抵抗を備えた半導体装置を形成することができる。
本発明に係る半導体装置は、複数のトレンチ溝で誘電体分離した一連に形成した複数の半導体層の区画上を跨ぐように、表面酸化膜を介してポリシリコン抵抗を形成し、また、複数のトレンチ溝で誘電体分離した一連に形成した複数の区画の各区画上に、表面酸化膜を介しポリシリコン抵抗を個別に形成して、各ポリシリコン間を金属電極で接続することで、トレンチ溝表面の凹凸形状に関係なく、電圧依存性の少ない高耐圧かつ高抵抗のポリシリコン抵抗を実現でき、トレンチ分離技術を使うことで抵抗値の電圧依存性を小さくした高耐圧かつ高抵抗のポリシリコン抵抗を備えた半導体装置の実現に有用である。
1 P型半導体基板
2,32 酸化膜
3 N型半導体層
4,34,34a,34b,34c,34d トレンチ溝
5 トレンチ側壁酸化膜
6 トレンチ埋め込みポリシリコン
7,37 表面酸化膜
8,38,38a,38b,38c,38d ポリシリコン
9,10,13,39a,39b,39c,39d,39e 金属電極
11,41 層間絶縁膜
12,42a,42b,42c,42d 開口部
31 半導体基板
33 半導体層
33a,33b,33c,33d,33e 半導体層の区画
36 絶縁物
2,32 酸化膜
3 N型半導体層
4,34,34a,34b,34c,34d トレンチ溝
5 トレンチ側壁酸化膜
6 トレンチ埋め込みポリシリコン
7,37 表面酸化膜
8,38,38a,38b,38c,38d ポリシリコン
9,10,13,39a,39b,39c,39d,39e 金属電極
11,41 層間絶縁膜
12,42a,42b,42c,42d 開口部
31 半導体基板
33 半導体層
33a,33b,33c,33d,33e 半導体層の区画
36 絶縁物
Claims (4)
- 半導体基板上に形成した酸化膜と、前記酸化膜の上に形成した第1導電型の半導体層と、前記半導体層の表面に形成した表面酸化膜と、前記表面酸化膜から前記酸化膜まで届く複数のトレンチ溝と、前記複数のトレンチ溝内の絶縁物と、前記半導体層を前記酸化膜と前記複数のトレンチ溝で分離して一連に形成した複数の区画と、前記表面酸化膜上に前記一連に形成した複数の区画を跨ぐように加工したポリシリコンと、前記ポリシリコンの両端のそれぞれと前記一連に形成した複数の区画における両端の区画のそれぞれを繋ぐ金属電極とを備えたことを特徴とする半導体装置。
- 前記ポリシリコンと、前記一連に形成した複数の区画でそれぞれの区画とを繋ぐ金属電極を形成したこと特徴とする請求項1記載の半導体装置。
- 半導体基板上に形成した酸化膜と、前記酸化膜上に形成した第1導電型の半導体層と、前記半導体層の表面に形成した表面酸化膜と、前記表面酸化膜から前記酸化膜まで届く複数のトレンチ溝と、前記複数のトレンチ溝内の絶縁物と、前記半導体層を前記酸化膜と前記複数のトレンチ溝で分離して一連に形成した複数の区画と、前記表面酸化膜上かつ前記一連に形成した複数の区画で各区画内のそれぞれに加工した複数のポリシリコンと、前記複数のポリシリコン間を繋ぐ第1の金属電極と、前記複数のポリシリコンにおける両端のそれぞれと前記一連に形成した複数の区画における両端の区画のそれぞれを繋ぐ第2の金属電極とを備えたことを特徴とする半導体装置。
- 前記トレンチ溝において、前記トレンチ構内の側壁および上部に絶縁物を形成し、前記トレンチ溝の中心部を半導体または導体で形成したことを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003421169A JP2005183609A (ja) | 2003-12-18 | 2003-12-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003421169A JP2005183609A (ja) | 2003-12-18 | 2003-12-18 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005183609A true JP2005183609A (ja) | 2005-07-07 |
Family
ID=34782470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003421169A Pending JP2005183609A (ja) | 2003-12-18 | 2003-12-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005183609A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007258463A (ja) * | 2006-03-23 | 2007-10-04 | Renesas Technology Corp | 半導体装置及びその製造方法 |
CN100461377C (zh) * | 2005-12-28 | 2009-02-11 | 海力士半导体有限公司 | 形成闪存器件的电阻器的方法 |
JP2012186491A (ja) * | 2012-05-07 | 2012-09-27 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
US8324706B2 (en) | 2005-09-15 | 2012-12-04 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
CN113437217A (zh) * | 2021-06-18 | 2021-09-24 | 重庆吉芯科技有限公司 | 多晶硅电阻及其制造方法、逐次逼近型模数转换器 |
-
2003
- 2003-12-18 JP JP2003421169A patent/JP2005183609A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8324706B2 (en) | 2005-09-15 | 2012-12-04 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
CN100461377C (zh) * | 2005-12-28 | 2009-02-11 | 海力士半导体有限公司 | 形成闪存器件的电阻器的方法 |
JP2007258463A (ja) * | 2006-03-23 | 2007-10-04 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2012186491A (ja) * | 2012-05-07 | 2012-09-27 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
CN113437217A (zh) * | 2021-06-18 | 2021-09-24 | 重庆吉芯科技有限公司 | 多晶硅电阻及其制造方法、逐次逼近型模数转换器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11846871B2 (en) | Device with a recessed gate electrode that has high thickness uniformity | |
TWI694594B (zh) | 使用梳狀繞線結構以減少金屬線裝載的記憶元件 | |
USRE46448E1 (en) | Isolation region fabrication for replacement gate processing | |
US20130270620A1 (en) | Structure and method for finfet integrated with capacitor | |
US20200185440A1 (en) | Wide channel gate structure | |
US20110298085A1 (en) | Shallow trench isolation area having buried capacitor | |
JP7383760B2 (ja) | 半導体装置 | |
TWI774831B (zh) | 製造半導體裝置的方法以及半導體裝置 | |
JP2007318083A (ja) | リセス型制御ゲート電極を備える半導体メモリ素子及びその製造方法 | |
TWI814935B (zh) | 半導體裝置 | |
JP2008501235A (ja) | 半導体装置及び製造方法 | |
US9397092B2 (en) | Semiconductor device in a semiconductor substrate and method of manufacturing a semiconductor device in a semiconductor substrate | |
WO2019103135A1 (ja) | 半導体装置 | |
CN103208415B (zh) | 电容及其形成方法 | |
TW202023938A (zh) | 二極體 | |
JP2010258153A (ja) | 半導体装置の製造方法および半導体装置 | |
CN105762134A (zh) | 集成电路设备和形成集成电路设备的方法 | |
JP5743831B2 (ja) | 半導体装置 | |
US11049762B2 (en) | Electronic circuit comprising electrical insulation trenches | |
JP2005183609A (ja) | 半導体装置 | |
KR20180098745A (ko) | 수직형 반도체 소자 | |
JP7030666B2 (ja) | 半導体装置 | |
US7691695B2 (en) | Semiconductor device having strip-shaped channel and method for manufacturing such a device | |
CN112951823A (zh) | 半导体器件 | |
TW202005094A (zh) | 具有混合的摻雜區域的絕緣層上矽半導體裝置 |