CN102810631A - 相变存储器的制造方法 - Google Patents

Abstract

一种相变存储器的制造方法，包括：提供半导体衬底；图形化第一硬掩模层，形成第一硬掩模图形；以第一硬掩模图形为掩模，进行刻蚀以形成深沟槽；形成保型覆盖深沟槽的衬垫层；向覆盖有衬垫层的深沟槽中填充半导体材料，形成半导体层；去除位于半导体层上的部分衬垫层；在半导体层上沉积介质材料，直至填满深沟槽；通过平坦化工艺去除多余的介质材料，直至露出第二硬掩模层；图形化第二硬掩模层，形成第二硬掩模图形；通过灰化去除第二硬掩模图形露出的部分介质层，形成由剩余介质层和外延层围成的凹陷；以第二硬掩模图形为掩模去除部分外延层，以形成浅沟槽。本发明制造方法较为简单。

Description

相变存储器的制造方法

技术领域

本发明涉及半导体技术领域，更具体地，本发明涉及一种相变存储器的制造方法。

背景技术

相变存储器(Phase Change Random Access Memory，PCRAM)作为一种新兴的非易失性存储技术，在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面对快闪存储器都具有较大的优越性。

美国专利US6531373即公开了一种相变存储器结构，如图1所示，所述相变存储器的每一存储单元101中均包含有串联连接的相变电阻102与选通二极管103。在对所述相变存储器进行写入操作时，对应于某一待选存储单元101的位线104与字线105上形成了较大的电势差，所述电势差使得选通二极管103正向导通，进而在相变电阻102上形成较大的写入电流，所述写入电流使得相变电阻102状态发生变化，数据也得以记录。

通常的，所述相变存储器阵列中不同存储单元通过深沟槽隔离区(deeptrench isolation)与浅沟槽隔离区(shallow trench isolation)进行隔离。图2是相变存储器的俯视示意图，如图所示，所述相变存储器包含有多个嵌入衬底内的深沟槽隔离区201，且所述多个深沟槽隔离区201相互平行；而所述浅沟槽隔离区203的延展方向与深沟槽隔离区201相垂直。所述相互垂直的深沟槽隔离区201与浅沟槽隔离区203将衬底划分为相互绝缘的网格状区域，而每一网格即对应了一个存储单元。

现有技术相变存储器的制造方法包括深沟槽(Deep Trench，DT)形成阶段、浅沟槽隔离区形成阶段。其中，所述深沟槽形成阶段通常采用HARP工艺完成(此处HARP特指一种CVD工艺，用于对大的深宽比的沟槽进行SiO₂填充的工艺)，具体地，大致包括以下步骤：采用刻蚀工艺在衬底中形成深沟槽；形成保型覆盖所述深沟槽的衬垫层；向所述深沟槽中依次填充多晶硅、二氧化硅介电材料以形成深沟槽隔离区。而浅沟槽隔离区形成阶段大致包括以下步骤：对衬底进行各向异性的干法刻蚀，形成浅沟槽开口，所述浅沟槽开口的截面呈梯形；最后，在所述浅沟槽开口中填充介电材料以形成浅沟槽隔离区。

然而，理想情况下，深沟槽的侧壁垂直于衬底表面，然而实际工艺中通过刻蚀形成的深沟槽呈倒梯形，填充于深沟槽中的多晶硅和二氧化硅也形成倒梯形的轮廓(如图3所示)，在后续对衬底进行干法刻蚀，以形成浅沟槽隔离区时，所述深沟槽隔离区两侧与浅沟槽隔离区深度相同的衬底材料不能完全移除，从而在深沟槽隔离区两侧形成楔形残留物(如图4中的标记205位置)楔形残留物容易在不同的存储单元间形成导电通路，从而使得器件漏电，良率也相应降低。

为了解决上述问题，现有技术还发展了一种相变存储器的制造方法，所述方法的不同点主要是在浅沟槽隔离区形成阶段，深沟槽隔离区的形成阶段在前述技术方案相同，在此不再赘述。参考图5～图6，示出了所述制造方法中形成浅沟槽隔离区时的相变存储器一实施例的侧面示意图。参考图5，通过第一蚀刻去除部分二氧化硅介质材料，形成凹陷207；参考图6，对围成凹陷207的衬底进行第二蚀刻，减薄衬底的厚度，以形成浅沟槽。

在第一蚀刻过程中，所述第一蚀刻对二氧化硅的蚀刻速率需远大于对光刻胶的蚀刻速率，同时，为了使后续形成的浅沟槽深度均匀，所述第一蚀刻对二氧化硅的去除速率需远大于对衬底的去除速率，这对第一蚀刻提出了较高的要求，并且随着特征尺寸的下降，减小了第一蚀刻的工艺处理空间，进一步增加了工艺难度。

此外，由于第一蚀刻对衬垫层的蚀刻速率较小，在第一蚀刻之后，会形成衬垫层残留物(如图5中标记208位置处)。

如何在提高相变存储器良率的同时降低工艺难度成为本领域技术人员亟待解决的问题。

发明内容

本发明解决的技术问题是提供一种较为简单的相变存储器的制造方法。

为了解决上述问题，本发明提供一种相变存储器的制造方法，包括：提供半导体衬底，所述半导体衬底自下至上依次包含有阱区、外延层、第二硬掩模层与第一硬掩模层；图形化所述第一硬掩模层，形成第一硬掩模图形；以所述第一硬掩模图形为掩模，刻蚀所述第二硬掩模层、外延层、阱区、半导体衬底以形成深沟槽，所述深沟槽的深度至少超过阱区底部，去除所述第一硬掩模图形；形成保型覆盖所述深沟槽的衬垫层；向覆盖有衬垫层的深沟槽中填充半导体材料，形成半导体层，所述半导体层的厚度需满足其上表面位于外延层的上表面和下表面之间；去除位于半导体层上的部分衬垫层；在半导体层上沉积介质材料，直至填满深沟槽；通过平坦化工艺去除多余的介质材料，直至露出第二硬掩模层，形成介质层；图形化所述第二硬掩模层，形成第二硬掩模图形，所述第二硬掩模图形与所述第一硬掩模图形相垂直；通过灰化去除所述第二硬掩模图形露出的部分介质层，形成由剩余介质层和外延层围成的凹陷；以所述第二硬掩模图形为掩模去除部分外延层，所述外延层的上表面高于剩余介质层的高度，以形成浅沟槽；去除所述第二硬掩模图形。

可选地，所述介质材料为无定形碳。

可选地，所述通过灰化去除所述第二硬掩模图形露出的部分介质层的步骤包括，使用等离子气体与所述部分介质层反应形成气态生成物，之后通过抽气系统去除所述气态生成物。

可选地，所述等离子气体至少包括氧气或者氢气。

可选地，所述去除位于半导体层上的部分衬垫层的步骤包括，通过选择性的干法或者湿法蚀刻法去除所述衬垫层，所述蚀刻过程对衬垫层的蚀刻速率大于对半导体层的蚀刻速率。

可选地，所述衬垫层的材料为氧化硅，所述半导体层的材料为多晶硅，通过湿法蚀刻法去除所述衬垫层，所述湿法蚀刻法采用氢氟酸溶液。

可选地，所述衬垫层的材料为氧化硅，所述半导体层的材料为多晶硅，通过干法蚀刻法去除所述衬垫层，所述干法蚀刻法采用含氟的碳氢氟气态化合物作为反应气体。

可选地，所述通过平坦化工艺去除多余的介质材料，直至露出第二硬掩模层，形成介质层的步骤包括通过化学机械研磨进行平坦化工艺。

可选地，在所述向所深沟槽中填充半导体材料之后，还包括回刻步骤，所述回刻步骤去除部分半导体材料，形成半导体层，所述半导体层的上表面至少高于阱区。

与现有技术相比，本发明具有以下优点：

1.灰化过程对介质层的选择比较大，工艺较为简单；

2.灰化工艺可以在干法蚀刻腔体直接完成，无需基于选择比的考虑而将蚀刻过程在不同蚀刻腔体中分步完成，进一步简化工艺；

3.由于衬垫层已经在前述步骤中去除，在灰化过程中，也不会形成衬垫层残留物；

4.由于衬垫层已经在前述步骤中去除，可以增加介质层的填充空间，从而为后续去除介质层增加了工艺处理空间，进一步降低了工艺难度。

附图说明

图1是现有技术相变存储器结构的示意图。

图2是现有技术相变存储器槽隔离结构与浅沟槽隔离结构的示意图。

图3至图4是现有技术相变存储器制造方法一实施例的示意图。

图5至图6是现有技术相变存储器制造方法另一实施例的示意图。

图7是本发明相变存储器制造方法一实施方式的流程示意图。

图8～图21是本发明制造方法形成的相变存储器一实施例的侧面示意图。

具体实施方式

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。

参考图7，示出了本发明相变存储器的制造方法一实施方式的流程示意图，所述方法大致包括以下步骤：

步骤S1，提供半导体衬底，所述半导体衬底自下至上依次包含有阱区、外延层、第二硬掩模层与第一硬掩模层；

步骤S2，图形化所述第一硬掩模层，形成第一硬掩模图形；

步骤S3，以所述第一硬掩模图形为掩模，刻蚀所述第二硬掩模层、外延层、阱区、半导体衬底以形成深沟槽，所述深沟槽的深度至少超过阱区底部，去除所述第一硬掩模图形；

步骤S4，形成保型覆盖所述深沟槽的衬垫层；

步骤S5，向覆盖有衬垫层的深沟槽中填充半导体材料，形成半导体层，所述半导体层的厚度需满足，其上表面位于外延层的上表面和下表面之间；

步骤S6，去除位于半导体层上的部分衬垫层；

步骤S7，在半导体层上沉积介质材料，直至填满深沟槽；

步骤S8，通过平坦化工艺去除多余的介质材料，直至露出第二硬掩模层，形成介质层；

步骤S9，图形化所述第二硬掩模层，形成第二硬掩模图形，所述第二硬掩模图形与所述第一硬掩模图形相垂直；

步骤S10，通过灰化去除所述第二硬掩模图形露出的部分介质层，形成由剩余介质层和外延层围成的凹陷；

步骤S11，以所述第二硬掩模为掩模去除部分外延层，所述外延层的上表面高于剩余介质层的高度，以形成浅沟槽；

步骤S12，去除所述第二硬掩模图形。

下面结合附图和具体实施例进一步描述本发明的技术方案。

参考图8～图21，示出了本发明制造方法形成的相变存储器一实施例的侧面示意图。

参考图8，执行步骤S1，提供半导体衬底，所述半导体衬底包含有衬底层301，依次位于衬底层301上的阱区302、外延层303、第二硬掩模层304和第一硬掩模层305。在本实施例中，所述阱区302是通过对衬底层301进行离子掺杂所形成的；所述第二硬掩模层304的材料为氮化硅，所述第一硬掩模层305的材料为氧化硅。

参考图9a和图9b(图9a是沿图9b中XX’方向的剖面示意图)，执行步骤S2，在所述第一硬掩模层305上形成第一光刻胶图形320。所述第一光刻胶图形320包括多个沿第一方向的相互平行的条状图形，所述第一光刻胶图形320露出部分第一硬掩模层305。

通过干刻去除第一光刻胶图形320露出的第一硬掩模层305，形成第一硬掩模图形315。

参考图10，执行步骤S3，在去除第一光刻胶图形320之后，以所形成的第一硬掩模图形315为掩模，图形化所述第二硬掩模层304、外延层303、阱区302及部分衬底301，形成深沟槽306，所述深沟槽306的深度至少超过阱区302的底部。

在形成深沟槽306之后，去除所述第一硬掩模图形315。

参考图11，执行步骤S4，向所述深沟槽306中沉积衬垫层材料，形成保型覆盖所述深沟槽306的衬垫层307，所述衬垫层307可以使后续形成的半导体层和半导体衬底绝缘。本实施例中，所述衬垫层307的材料为二氧化硅，但是本发明并不限制于此。

参考图12，执行步骤S5，向所述深沟槽306中填充半导体材料，在填充完半导体材料之后，通过回刻(etch back)去除部分半导体材料，形成半导体层308。所述半导体层308的厚度需满足：其上表面位于外延层的上表面和下表面之间。本实施例中，所述半导体材料为多晶硅(poly)，但是本发明并不限制于此。

参考图13，执行步骤S6，去除位于半导体层上308的部分衬垫层307。需要说明的是，为了防止去除衬垫层307的过程中会造成对半导体层308的损伤，所述去除步骤中，对衬垫层307的去除速率需大于对半导体层308的去除速率，具体地，通过选择性的干法或者湿法蚀刻法去除所述衬垫层307，本实施例中，所述衬垫层307的材料为二氧化硅，所述半导体层308的材料为多晶硅，采用干法蚀刻法去除所述衬垫层时，所述干法蚀刻法采用含氟的碳氢氟气态化合物作为反应气体，此外，还可以通过采用氢氟酸溶液的湿法蚀刻法去除半导体层308上的衬垫层307。

通过去除半导体层308上的衬垫层307，可以增加介质层的填充空间，从而为后续去除介质层增加了工艺处理空间，降低了工艺难度。

此外，去除衬垫层307之后，在后续去除介质层的步骤中，不会因为衬垫层307的去除速率较慢而形成衬垫层残留物。

参考图14，执行步骤S7，在半导体层308上沉积介质材料，直至填满深沟槽，所述介质材料可以使不同存储单元之间绝缘。本实施例中，所述介质材料为无定形碳。

参考图15，执行步骤S8，通过平坦化工艺去除多余的无定形碳，直至露出第二硬掩模层304。本实施例中，所述平坦化工艺为化学机械研磨(ChemicalMechanical Polishing，CMP)。

CMP之后形成位于半导体层308上的介质层309，所述介质层309与第二硬掩模层304的上表面齐平。

参考图16、图17和图18，(图17和图18分别是沿图16中YY’、XX’方向的剖面示意图)，执行步骤S9，具体地，在第二硬掩模层304上形成第二光刻胶图形321，所述第二光刻胶图形321包括沿第二方向相互平行的条状图形，所述第二方向与所述第一方向相垂直。

所述第二光刻胶图形321露出部分第二硬掩模层304，通过蚀刻(例如：干刻)去除第二光刻胶图形321所露出的第二硬掩模层304，形成位于外延层303上的第二硬掩模图形314(如图17所示)。

由于沿图16中XX’指示线位置处没有第二光刻胶图形321覆盖，因此如图18中，第二硬掩模层304(及与第二硬掩模层304同层的部分介质层309)被去除。需要说明的是，为了表示本实施例可以防止形成楔形残留物，在图18中的深沟槽以倒梯形深沟槽为示例。

参考图19，执行步骤S10，通过灰化去除部分介质层309，形成由剩余介质层309和外延层303围成的凹陷。

本实施例中，所述介质层309的材料为无定形碳，具体地，在灰化过程中，使用等离子气体与所述部分介质层309反应形成气态生成物，之后通过抽气系统去除所述气态生成物，其中所述等离子体气体至少包括氢气或氧气，以去除部分介质层309材料。

本实施例中，所述第二硬掩模图形314的材料为氮化硅，介质层309的材料为无定形碳，所述外延层303的材料为硅，由于灰化过程对无定形碳有较大的选择比，因此工艺方法不受过多限制、较为简单。

此外，灰化工艺可以在干法蚀刻腔体(例如在图形化第二硬掩模层的干法蚀刻腔体中)的直接完成，无需基于选择比的考虑而将蚀刻过程在不同蚀刻腔体中分步完成，进一步简化工艺。

此外，由于衬垫层已经在前述步骤中去除，在灰化过程中，也不会形成衬垫层残留物。

参考图20，执行步骤S11，以所述第二硬掩模为掩模去除部分外延层303，所述外延层303的上表面高于剩余介质层309的高度，以形成浅沟槽。由于剩余的介质层309厚度较小，低于外延层303的上表面，因此，在去除外延层303的时候，介质层309不会遮挡外延层303，从而避免了外延层303楔形残留物的产生。参考图21，示出执行步骤S11之后，沿图16所示的YY’方向的示意图。在去除部分外延层303之后，形成由外延层303围成的浅沟槽315。

执行步骤S12，去除第二硬掩模图形314。

后续还包括向浅沟槽中填充绝缘材料、形成相变电阻、位线等步骤，与现有技术相同，在此不再赘述。

需要说明的是，在上述实施例中，介质材料为无定形碳，但是本发明并不限制于此，还可以是诸如聚会物、光阻、抗反射层(Anti-Reflective-CoatingARC)等其他介质材料，只要所述介质材料可以通过灰化方法以及平坦化工艺去除即可，本领域技术人员可以根据上述实施例对本发明进行修改、替换和变形。

综上，本发明提供一种相变存储器的制造方法，用较为简单的工艺提高了相变存储器的良率；

此外，所述方法还可以防止衬垫层残留物的形成。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (9)

1.一种相变存储器的制造方法，其特征在于，包括：提供半导体衬底，所述半导体衬底自下至上依次包含有阱区、外延层、第二硬掩模层与第一硬掩模层；图形化所述第一硬掩模层，形成第一硬掩模图形；以所述第一硬掩模图形为掩模，刻蚀所述第二硬掩模层、外延层、阱区、半导体衬底以形成深沟槽，所述深沟槽的深度至少超过阱区底部，去除所述第一硬掩模图形；形成保型覆盖所述深沟槽的衬垫层；向覆盖有衬垫层的深沟槽中填充半导体材料，形成半导体层，所述半导体层的厚度需满足其上表面位于外延层的上表面和下表面之间；去除位于半导体层上的部分衬垫层；在半导体层上沉积介质材料，直至填满深沟槽；通过平坦化工艺去除多余的介质材料，直至露出第二硬掩模层，形成介质层；图形化所述第二硬掩模层，形成第二硬掩模图形，所述第二硬掩模图形与所述第一硬掩模图形相垂直；通过灰化去除所述第二硬掩模图形露出的部分介质层，形成由剩余介质层和外延层围成的凹陷；以所述第二硬掩模图形为掩模去除部分外延层，所述外延层的上表面高于剩余介质层的高度，以形成浅沟槽；去除所述第二硬掩模图形。

2.如权利要求1所述的相变存储器的制造方法，其特征在于，所述介质材料为无定形碳。

3.如权利要求2所述的相变存储器的制造方法，其特征在于，所述通过灰化去除所述第二硬掩模图形露出的部分介质层的步骤包括，使用等离子气体与所述部分介质层反应形成气态生成物，之后通过抽气系统去除所述气态生成物。

4.如权利要求3所述的相变存储器的制造方法，其特征在于，所述等离子气体至少包括氧气或者氢气。

5.如权利要求1所述的相变存储器的制造方法，其特征在于，所述去除位于半导体层上的部分衬垫层的步骤包括，通过选择性的干法或者湿法蚀刻法去除所述衬垫层，所述蚀刻过程对衬垫层的蚀刻速率大于对半导体层的蚀刻速率。

6.如权利要求5所述的相变存储器的制造方法，其特征在于，所述衬垫层的材料为氧化硅，所述半导体层的材料为多晶硅，通过湿法蚀刻法去除所述衬垫层，所述湿法蚀刻法采用氢氟酸溶液。

7.如权利要求5所述的相变存储器的制造方法，其特征在于，所述衬垫层的材料为氧化硅，所述半导体层的材料为多晶硅，通过干法蚀刻法去除所述衬垫层，所述干法蚀刻法采用含氟的碳氢氟气态化合物作为反应气体。

8.如权利要求1所述的相变存储器的制造方法，其特征在于，所述通过平坦化工艺去除多余的介质材料，直至露出第二硬掩模层，形成介质层的步骤包括通过化学机械研磨进行平坦化工艺。

9.如权利要求1所述的相变存储器的制造方法，其特征在于，在所述向所深沟槽中填充半导体材料之后，还包括回刻步骤，所述回刻步骤去除部分半导体材料，形成半导体层，所述半导体层的上表面至少高于阱区。

Images