CN102956817B - 相变存储器的制造方法 - Google Patents

Abstract

一种相变存储器的制造方法，包括：提供半导体基底，包含有衬底，依次位于衬底上的阱区、外延层；在所述外延层形成第一硬掩膜层图形；形成覆盖所述第一硬掩膜层图形的介质层；在所述介质层表面形成第二硬掩膜图形；以所述第二硬掩膜层图形为掩膜，刻蚀所述外延层、阱区及衬底，形成深沟槽；接着去除所述介质层，暴露出所述第一硬掩膜层图形；所述第一硬掩膜层图形为掩膜，刻蚀所述外延层，形成浅沟槽；对所述浅沟槽和深沟槽进行填充，形成浅沟槽隔离区和深沟槽隔离区。本发明提高深沟槽刻蚀和浅沟槽刻蚀的工艺处理空间，并且易于形成最佳密度的字线和位线的密度排布。

Description

相变存储器的制造方法

技术领域

本发明涉及半导体技术领域，更具体地，本发明涉及一种相变存储器的制造方法。

背景技术

相变存储器(Phase Change Random Access Memory，PCRAM)作为一种新兴的非易失性存储技术，在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面对快闪存储器都具有较大的优越性。

美国专利US6531373公开了一种相变存储器结构。如图1所示为相变存储器的结构示意图，所述相变存储器位于由X轴、Y轴、Z轴两两正交形成的空间内。具体地，所述相变存储器包括衬底001，所述衬底001表面形成有若干数目的字线105，所述若干数目的字线105沿X轴方向进行排布，字线和与其相邻的字线之间通过绝缘材料进行电隔离。每条字线105均沿Y轴方向进行延伸。

其中沿Z轴方向上，所述每条字线105表面均形成有若干数目的存储单元101，且所述若干数目的存储单元101按阵列排布，每个所述存储单元101包含有串联连接的相变电阻102与选通二极管103。

继续参考图1，位于所述存储单元101表面形成有位线104，所述位线104沿Y轴方向进行排布。且每条位线104沿X轴延伸，将位于不同字线105的存储单元101进行连接，每条位线104分别将位于每条字线上的一个存储单元101进行连接。

继续参考图1，在X轴和Z轴构成的平面内，所述字线和与其相邻字线，所述存储单元和与其相邻的存储单元之间形成有深沟槽隔离区201，所述深沟槽隔离区201内填充有隔离材料(未图示)。所述深沟槽隔离区201将字线与字线，存储器件和与其不共字线的存储器件进行隔离。所述深沟槽隔离区201嵌入部分的所述衬底001内。

继续参考图1，在Y轴和Z轴构成的平面内，所述位线和与其相邻位线，所述存储单元和与其相邻的存储单元之间形成有浅沟槽隔离区203，所述浅沟槽隔离区203内填充有隔离材料(未图示)。所述浅沟槽隔离区203将位线与位线，存储器件和与其共字线的存储器件进行隔离。

继续参考图1，所述aa′方向和bb′方向沿位线延伸方向，所述cc′方向为沿字线延伸方向。其中，沿所述aa′方向所得剖视图为沿所述浅沟槽隔离区203所得剖视图；沿所述bb′方向所得剖视图为沿位线104所得剖视图。

如图2所示为图1的等效结构图，所述相变存储器的每一存储单元101中均包含有串联连接的相变电阻102与选通二极管103。结合图1和图2，在对所述相变存储器进行写入操作时，对应于某一待选存储单元101的位线104与字线105上形成了较大的电势差，所述电势差使得选通二极管103正向导通，进而在相变电阻102上形成较大的写入电流，所述写入电流使得相变电阻102状态发生变化，数据也得以记录。

图3是图1所示相变存储器的俯视示意图，如图3所示，所述相变存储器包含有多个嵌入衬底内的深沟槽隔离区201，且所述多个深沟槽隔离区201相互平行；而所述浅沟槽隔离区203的延展方向与深沟槽隔离区201相垂直。所述相互垂直的深沟槽隔离区201与浅沟槽隔离区203将衬底划分为相互绝缘的网格状区域，而每一网格即对应了一个存储单元。

现有技术相变存储器的制造方法包括深沟槽(Deep Trench，DT)形成阶段、浅沟槽隔离区形成阶段。其中，所述深沟槽形成阶段通常采用HARP工艺完成(此处HARP工艺特指一种CVD工艺，用于对大的深宽比的沟槽进行填充的工艺)，具体地，大致包括以下步骤：采用刻蚀工艺在衬底中形成深沟槽；形成覆盖所述深沟槽内表面的衬垫层，所述衬垫层为绝缘材料；向所述深沟槽中依次填充多晶硅、二氧化硅介电材料以形成深沟槽隔离区。而浅沟槽隔离区形成阶段大致包括以下步骤：在与深沟槽隔离区垂直方向上，对衬底进行各向异性的干法刻蚀，形成浅沟槽开口；最后，在所述浅沟槽开口中填充材料以形成浅沟槽隔离区。

理想情况下，深沟槽的侧壁垂直于衬底表面。如图4所示，实际工艺中通过刻蚀形成的深沟槽呈倒梯形，使得填充于深沟槽中的多晶硅和二氧化硅也形成倒梯形的轮廓。其中图4示出的剖面所沿截线方向与图1示出的aa′方向相同。所述填充物一般包括第一填充物208及位于所述第一填充物208表面的第二填充物209。在后续对衬底进行干法刻蚀，以形成浅沟槽隔离区时，所述深沟槽隔离区两侧与浅沟槽隔离区深度相同的衬底材料不能完全移除，从而会在深沟槽隔离区两侧形成楔形残留物。如图5示出的标记205位置即为所述楔形残留物，所述楔形残留物容易使得位于同一字线上的不同的存储单元间形成导电通路，从而使得器件漏电，良率也相应降低。

为了解决上述问题，现有技术首先形成深沟槽隔离区；接着在与所述深沟槽隔离区垂直方向上，先第一刻蚀掉部分的深沟槽内的填充物，如图6所示形成凹陷207；然后图7所示，接着第二刻蚀去除所述凹陷207两侧的衬底材料，即减薄衬底的厚度，以形成浅沟槽，后续对所述浅沟槽进行填充形成浅沟槽隔离区。

参考图4和图6，所述深沟槽内填充物一般包括第一填充物208及位于所述第一填充物208表面的第二填充物209，所述第一填充物208主要用于填充深沟槽底部。因为所述凹陷两侧的衬底材料的刻蚀工艺会同时刻蚀掉所述第一填充物208。所以如图6所示，第一刻蚀掉部分的深沟槽内的填充物后，所述第一填充物208表面还形成有残留的第二填充物209′，以避免后续所述凹陷两侧的衬底材料的刻蚀工艺会同时刻蚀所述第一填充物208。

如图7所示，形成的浅沟槽深度将不大于刻蚀掉的凹陷两侧的衬底材料厚度，而刻蚀掉的凹陷两侧的衬底材料的高度受限于第一刻蚀残留的第二填充物209′的高度。进一步地，残留的第二填充物209′又受到第一填充物208厚度的影响。上述对应关系对第一刻蚀提出了较高的要求，并且随着特征尺寸的下降，会减小第一刻蚀的工艺处理空间，进一步增加了工艺难度。所以通过形成残留的第二填充物209′以避免第一填充物208暴露在后续刻蚀环境中，会减小第一刻蚀和第二刻蚀的工艺处理空间，且厚度尺寸比较难以控制。

进一步地，为了保持固定的最佳极限尺寸高宽比，在改变第一刻蚀形成的深沟槽高度尺寸后，还需要对应改变深沟槽的刻蚀宽度，即通过第一刻蚀和第二刻蚀之间的对应关系的调整，需要改变深沟槽的刻蚀宽度，导致无法实现深沟槽宽度和浅沟槽宽度的相等。而若要达到最佳密度的字线和位线的密度排布，则需要深沟槽宽度和浅沟槽宽度的相等。

发明内容

本发明解决的技术问题是提供一种相变存储器的制造方法，提高深沟槽刻蚀和浅沟槽刻蚀的工艺处理空间，并且易于形成最佳密度的字线和位线的密度排布。

为了解决上述问题，本发明提供一种相变存储器的制造方法，包括：提供半导体基底，所述半导体基底至少包含有衬底，依次位于衬底上的阱区、外延层；

在所述外延层形成第一硬掩膜层图形，所述第一硬掩膜层图形与后续形成的浅沟槽的图形对应；

形成覆盖所述第一硬掩膜层图形的介质层，且所述介质层具有平坦的表面；

在所述介质层表面形成第二硬掩膜图形，所述第二硬掩膜图形与后续形成的深沟槽的图形对应；

以所述第二硬掩膜图形为掩膜，刻蚀所述外延层、阱区及衬底，形成深沟槽；

接着去除所述介质层，暴露出所述第一硬掩膜层图形；

以所述第一硬掩膜层图形为掩膜，刻蚀所述外延层，形成浅沟槽；

对所述浅沟槽和深沟槽进行填充，形成浅沟槽隔离区和深沟槽隔离区。

可选的，所述形成第一硬掩膜层图形包括：在所述外延层上形成第一硬掩膜层及位于所述第一硬掩膜层表面的第一光刻胶层，所述第一光刻胶层的图形与后续形成的浅沟槽的图形对应；接着以所述第一光刻胶层为掩膜刻蚀第一硬掩膜层，形成第一硬掩膜层图形。

可选的，所述形成第二硬掩膜层图形包括：在所述介质层表面形成第二硬掩膜层及位于所述第二硬掩膜层表面的第二光刻胶层，所述第二光刻胶层的图形与后续形成的深沟槽的图形对应；接着以所述第二光刻胶层为掩膜刻蚀第二硬掩膜层，形成第二硬掩膜层图形。

可选的，所述对所述浅沟槽和深沟槽进行填充包括：首先采用第一填充材料同时对所述深沟槽和浅沟槽进行填充；接着采用回刻蚀，形成第一填充层，其中位于所述深沟槽内的第一填充层的高度位于外延层的上表面和下表面之间，位于所述浅沟槽的第一填充层形成浅沟槽隔离区；采用第二填充材料对所述深沟槽继续进行填充，形成深沟槽隔离区。

可选的，所述第一填充材料为多晶硅。

可选的，所述第二填充材料为无定形碳。

可选的，所述对所述浅沟槽和深沟槽进行填充前，还包括在所述深沟槽表面和浅沟槽表面形成衬垫层。

可选的，所述深沟槽隔离区和所述浅沟槽隔离区互相垂直。

可选的，所述以所述第一硬掩膜层图形为掩膜，刻蚀所述外延层，形成浅沟槽时，还同时刻蚀所述深沟槽，以加深所述深沟槽的深度。

与现有技术相比，本发明具有以下优点：

不同于现有技术中先形成深沟槽及填充再刻蚀形成浅沟槽，本发明在形成深沟槽前，先保留与浅沟槽对应的第一硬掩膜层图形，可以避免深沟槽内填充物的高度与浅沟槽深度之间的对应关系，提高了深沟槽刻蚀和浅沟槽刻蚀的工艺处理空间。

进一步地，深沟槽刻蚀和浅沟槽刻蚀分别与第二掩膜层图形和第一硬掩膜层图形对应，深度范围不互相影响，则可以形成相等的深沟槽宽度和浅沟槽宽度，易于形成最佳密度的字线和位线的密度排布。

附图说明

图1和图2是现有技术相变存储器结构的示意图。

图3为图1相变存储器结构的俯视结构示意图。

图4～图7为现有技术相变存储器结构的剖面示意图。

图8为本发明一个实施例的对应相变存储器的制造方法的流程示意图。

图9～图28为本发明一个实施例的对应相变存储器的制造方法的结构示意图。

具体实施方式

现有技术中，先形成深沟槽及填充再刻蚀形成浅沟槽，使得浅沟槽深度受限于深沟槽内填充物的高度，减小了深沟槽刻蚀和浅沟槽刻蚀的工艺处理空间。

为解决上述问题，本发明提供一种相变存储器的制造方法，包括：提供半导体基底，所述半导体基底至少包含有衬底，依次位于衬底上的阱区、外延层；

在所述外延层形成第一硬掩膜层图形，所述第一硬掩膜层图形与后续形成的浅沟槽的图形对应；

形成覆盖所述第一硬掩膜层图形的介质层，且所述介质层具有平坦的表面；

在所述介质层表面形成第二硬掩膜层图形，所述第二硬掩膜层图形与后续形成的深沟槽的图形对应；

以所述第二硬掩膜层图形为掩膜，刻蚀所述外延层、阱区及衬底，形成深沟槽；

接着去除所述介质层，暴露出所述第一硬掩膜层图形；

以所述第一硬掩膜层图形为掩膜，刻蚀所述外延层，形成浅沟槽；

对所述浅沟槽和深沟槽进行填充，形成浅沟槽隔离区和深沟槽隔离区。

本发明在形成深沟槽前，先保留与浅沟槽对应的第一硬掩膜层图形，可以避免深沟槽内填充物的高度与浅沟槽深度之间的对应关系，提高了深沟槽刻蚀和浅沟槽刻蚀的工艺处理空间。

为了使本领域技术人员更好的理解本发明，下面结合附图以及具体实施例详细说明本发明一个实施例的相变存储器制造方法的形成方法。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是示例，其在此不应限制本发明保护的范围。

如图8所示，为本发明一个实施例的对应相变存储器的制造方法的流程示意图，包括：

执行步骤S1，提供半导体基底，所述半导体基底包含有衬底，依次位于衬底上的阱区、外延层；

执行步骤S2，形成第一硬掩膜层图形，所述第一硬掩膜层图形与后续形成的浅沟槽图形对应；

执行步骤S3，在所述第一硬掩膜层图形上形成介质层，所述介质层具有平坦表面；

执行步骤S4，形成第二硬掩膜层图形，所述第二硬掩膜层图形与后续形成的深沟槽图形对应；

执行步骤S5，以所述第二硬掩膜层图形为掩膜进行刻蚀，直至暴露出衬底表面，且去除部分高度的衬底，以形成深沟槽；

执行步骤S6，去除介质层图形，并以所述第一硬掩膜层图形为掩膜，刻蚀所述外延层，形成浅沟槽；

执行步骤S7，对所述浅沟槽和深沟槽进行填充，形成浅沟槽隔离区和深沟槽隔离区。

图9～图28为本发明一个实施例的对应相变存储器的制造方法的结构示意图。

参考图9，提供半导体基底，所述半导体基底包含有衬底110，依次位于衬底110上的阱区120、外延层130。在本实施例中，所述阱区120是通过对衬底110进行离子掺杂所形成的。

参考图10，形成图形化的第一硬掩膜层图形140，后续地将使得所述第一硬掩膜层图形140的图形转移至所述外延层130内。所述第一硬掩膜层图形140的材料为氮化硅。

所述形成第一硬掩膜层图形140包括：在所述外延层130上形成第一硬掩膜层(未图示)及位于所述第一硬掩膜层表面的第一光刻胶层(未图示)，所述第一光刻胶层的图形与后续形成的浅沟槽的图形对应；接着以所述第一光刻胶层为掩膜刻蚀第一硬掩膜层，形成第一硬掩膜层图形。

图11为图10示出结构的俯视图，图10为图11沿XX′方向的剖面示意图。所述第一硬掩膜层图形140沿XX′方向互相平行排布。

如图12所示，在所述第一硬掩膜层图形140上形成介质层150，所述介质层150用于填充相邻第一硬掩膜层图形140之间的空隙部分，并通过平坦化在所述第一硬掩膜层图形140上形成平坦的表面。

如图13所示，在所述介质层150表面依次第二硬掩膜层160，及位于第二硬掩膜层160表面的图形化的第二光刻胶层170。本实施例中，所述第二硬掩膜层160为氧化硅。所述第二光刻胶层170与后续形成的深沟槽图形相对应。

如图14所示为图13的俯视示意图，同时结合图11，所述第二光刻胶层170沿YY′方向互相平行排布。所述YY′方向定义为第二方向，所述XX′方向定义为第一方向。所述第一方向和第二方向互相垂直。所述第二光刻胶层170的图形与后续形成的深沟槽的图形相对应。相邻的第二光刻胶层170之间暴露出部分所述第二硬掩膜层160。

如图15所示为图13中沿DD′方向的剖面示意图。所述沿DD′方向为未覆盖有第二光刻胶层170的方向。

一并参考图14和图16，以所述第二光刻胶层170为掩膜进行刻蚀，形成第二硬掩膜层图形，所述第二硬掩膜层图形与后续形成的深沟槽图形对应；并以所述第二硬掩膜层图形为掩膜进行刻蚀，直至暴露出衬底表面，且去除部分高度的衬底，以形成深沟槽111；接着依次去除第二光刻胶层170、第二硬掩膜层160及部分的介质层150，形成介质层图形150′。

如图17所示为图16沿CC′方向的剖面示意图，所述介质层图形150′覆盖所述第一硬掩膜层图形140。

如图18所示为图16沿DD′方向的剖面示意图，位于相邻介质层图形150′之间仅仅剩余衬底110。

如图19所示，去除介质层图形150′，并与所述第一硬掩膜层图形140为掩膜，刻蚀所述外延层130。在所述外延层130内形成浅沟槽141。形成浅沟槽时，还同时刻蚀所述深沟槽，以加深所述深沟槽的深度。

如图20所示为图19示出结构的俯视图。沿所述CC′方向，形成有间隔排布的浅沟槽141，所述浅沟槽141暴露出外延层表面。相邻浅沟槽141之间通过第一硬掩膜层图形140隔离。

如图20所示，沿CC′方向或DD′方向形成深沟槽111，所述深沟槽111暴露出衬底表面，且经过浅沟槽的刻蚀，所述深沟槽111比图16示出深度更深。

如图21所示沿YY′方向的剖面示意图。相邻的第一硬掩膜层图形140之间形成有深沟槽111，且暴露出衬底110表面。

一并参考图22和图23，向所述深沟槽111和浅沟槽141中沉积衬垫层材料，形成覆盖所述深沟槽111表面和浅沟槽141表面的衬垫层210。其中，所述衬垫层210用于相邻的阱区120的隔离、相邻的外延层130的隔离。其中，所述阱区120对应于相变存储器的字线，所述外延层130对应于相变存储器的二极管。本实施例中，所述衬垫层210的材料为二氧化硅，但是本发明并不限制于此。

参考图24和图25，向形成有衬垫层210的深沟槽111和浅沟槽141内填充第一填充材料，并在填充完第一填充材料之后，通过回刻(etch back)去除部分第一填充材料，形第一填充层220。

剩余的沟槽空间将通过后续沉积的第二填充层填充。其中，与第二填充层比较，所述第一填充层220更适于填充深沟槽，且第一填充层220更加致密。

进一步地，如图24所示，在所述深沟槽111内，所述第一填充层220位于所述外延层130的上表面和下表面之间。

本实施例中，所述第一填充材料为多晶硅(poly)，但是本发明并不限制于此。其中，因多晶硅填充性能及致密度较好，较佳地选择多晶硅。

参考图26，在所述第一填充层220上沉积第二填充材料230，直至填满深沟槽，所述第二填充材料可以使不同存储单元之间绝缘。本实施例中，所述介质材料为无定形碳。

参考图27，通过平坦化工艺去除多余的第二填充材料230，直至露出所述第一硬掩膜层图案140，形成位于第一填充层220上的第二填充层231，所述第二填充层231与第一硬掩膜层图案140的上表面齐平。本实施例中，所述平坦化工艺为化学机械研磨(Chemical Mechanical Polishing，CMP)。

上述深沟槽的侧壁为垂直于所述衬底，实际工艺中通过刻蚀形成的深沟槽呈倒梯形，使得填充于深沟槽中的填充层也形成倒梯形的轮廓。如图28所示，所述深沟槽呈倒梯形，使得填充于深沟槽中的第一填充层220及第二填充层231也形成倒梯形的轮廓。

与现有技术相比，本发明具有以下优点：

不同于现有技术中先形成深沟槽及填充再刻蚀形成浅沟槽，本发明在形成深沟槽前，先保留与浅沟槽对应的第一硬掩膜层图形，可以避免深沟槽内填充物的高度与浅沟槽深度之间的对应关系，提高了深沟槽刻蚀和浅沟槽刻蚀的工艺处理空间。

进一步地，深沟槽刻蚀和浅沟槽刻蚀分别与第二掩膜层图形和第一硬掩膜层图形对应，深度范围不互相影响，则可以形成相等的深沟槽宽度和浅沟槽宽度，易于形成最佳密度的字线和位线的密度排布。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (9)

1.一种相变存储器的制造方法，其特征在于，包括：提供半导体基底，所述半导体基底至少包含有衬底，依次位于衬底上的阱区、外延层；

在所述外延层表面形成第一硬掩膜层图形，所述第一硬掩膜层图形与后续形成的浅沟槽的图形对应；

形成覆盖所述第一硬掩膜层图形的介质层，且所述介质层具有平坦的表面；

在所述介质层表面形成第二硬掩膜层图形，所述第二硬掩膜层图形与后续形成的深沟槽的图形对应；

以所述第二硬掩膜层图形为掩膜，刻蚀所述外延层、阱区及衬底，形成深沟槽；

接着去除所述介质层，暴露出所述第一硬掩膜层图形；

以所述第一硬掩膜层图形为掩膜，刻蚀所述外延层，形成浅沟槽，所述浅沟槽的延展方向与所述深沟槽的延展方向相垂直；

对所述浅沟槽和深沟槽进行填充，形成浅沟槽隔离区和深沟槽隔离区。

2.如权利要求1所述的相变存储器的制造方法，其特征在于，所述形成第一硬掩膜层图形包括：在所述外延层上形成第一硬掩膜层及位于所述第一硬掩膜层表面的第一光刻胶层，所述第一光刻胶层的图形与后续形成的浅沟槽的图形对应；接着以所述第一光刻胶层为掩膜刻蚀第一硬掩膜层，形成第一硬掩膜层图形。

3.如权利要求1所述的相变存储器的制造方法，其特征在于，所述形成第二硬掩膜层图形包括：在所述介质层表面形成第二硬掩膜层及位于所述第二硬掩膜层表面的第二光刻胶层，所述第二光刻胶层的图形与后续形成的深沟槽的图形对应；接着以所述第二光刻胶层为掩膜刻蚀第二硬掩膜层，形成第二硬掩膜层图形。

4.如权利要求1所述的相变存储器的制造方法，其特征在于，所述对所述浅沟槽和深沟槽进行填充包括：首先采用第一填充材料同时对所述深沟槽和浅沟槽进行填充；接着采用回刻蚀，形成第一填充层，其中位于所述深沟槽内的第一填充层的高度位于外延层的上表面和下表面之间，位于所述浅沟槽的第一填充层形成浅沟槽隔离区；采用第二填充材料对所述深沟槽继续进行填充，形成深沟槽隔离区。

5.如权利要求4所述的相变存储器的制造方法，其特征在于，所述第一填充材料为多晶硅。

6.如权利要求4所述的相变存储器的制造方法，其特征在于，所述第二填充材料为无定形碳。

7.如权利要求4所述的相变存储器的制造方法，其特征在于，所述对所述浅沟槽和深沟槽进行填充前，还包括在所述深沟槽表面和浅沟槽表面形成衬垫层。

8.如权利要求1所述的相变存储器的制造方法，其特征在于，所述深沟槽隔离区和所述浅沟槽隔离区互相垂直。

9.如权利要求1所述的相变存储器的制造方法，其特征在于，所述以所述第一硬掩膜层图形为掩膜，刻蚀所述外延层，形成浅沟槽时，还同时刻蚀所述深沟槽，以加深所述深沟槽的深度。