CN102479740B

CN102479740B - 相变存储器深沟槽隔离结构及制作方法

Info

Publication number: CN102479740B
Application number: CN201010560166.0A
Authority: CN
Inventors: 李凡
Original assignee: Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-11-25
Filing date: 2010-11-25
Publication date: 2014-03-12
Anticipated expiration: 2030-11-25
Also published as: CN102479740A

Abstract

一种相变存储器深沟槽隔离结构及制作方法，其中相变存储器深沟槽隔离结构制作方法包括：提供半导体衬底，所述半导体衬底内形成有深沟槽；在所述深沟槽内形成填充层，且所述填充层厚度小于所述深沟槽深度；在所述深沟槽顶部的两侧侧壁形成侧墙，且所述深沟槽两侧侧壁内的侧墙之间具有暴露所述填充层的空隙；去除所述填充层；形成覆盖所述半导体衬底，且填充所述深沟槽顶部的两侧侧壁内侧墙之间间隙的介质层；平坦化所述介质层，直至露出半导体衬底。与现有技术相比，本发明形成的空腔结构，避免了空洞和缝隙，有效提高了相变存储器的隔离效果。

Description

相变存储器深沟槽隔离结构及制作方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种相变存储器深沟槽隔离结构及制作方法。

背景技术

相变存储器(Phase Change Random Access Memory，PCRAM)技术是基于S.R.Ovshinsky在20世纪60年代末提出相变薄膜可以应用于相变存储介质的构想建立起来的。作为一种新兴的非易失性存储技术，相变存储器在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面对快闪存储器都具有较大的优越性，已成为目前非挥发存储技术研究的焦点。

在相变存储器中，可以通过施加不同的电压来选择特定的存储单元，从而完成读写操作。每个相变存储器单元包含了一系列的相变材料，通过改变当前脉冲的振幅和持续时间来加热材料，使相变材料在非晶态和晶态之间相互转化，改变存储器的阻抗，从而来完成相应的写入/读取操作。为了选择相变存储器的不同存储单元，每一个相变存储单元都必须包含一个接口控制设备，该设备可以是晶体管或二极管。其中，最近几年发明的采用二极管控制开关的相变存储器是最小的相变存储设备单元。而纵向的二极管控制开关采用了选择性外延生长技术，不仅可以减小存储器单元的大小，还可以在无干扰模式下运行。

在二极管控制开关相变存储器技术中，为提高相变存储器的存储密度，所述相变存储器中的控制开关二极管通常采用垂直结构。如图1所示，所述垂直结构的控制开关二极管位于每一字线与位线投影相交位置，其与相变电阻垂直相连。其中，所述相变电阻的另一端与位线相连，所述选通二极管的另一端与字线相连。通常，所述相变存储器阵列中不同存储单元通过深沟槽隔离区与浅沟槽隔离区进行隔离，所述深沟槽和浅沟槽的排列是交叉的。图2和图3示出了相变存储器中深沟槽隔离区与浅沟槽隔离区的结构，其中图2是相变存储器的俯视示意图，图3是所述相变存储器沿图2中XX’方向的截面示意图。参考图2与图3，所述相变存储器包含有多个嵌入衬底内的深沟槽隔离区201，且所述多个深沟槽隔离区201相互平行；而所述浅沟槽隔离区203的延展方向与深沟槽隔离区201相垂直。所述相互垂直的深沟槽隔离区201与浅沟槽隔离区203将衬底划分为相互绝缘的网格状区域，而每一网格即对应了一个存储单元。

现有技术中，通常采用高刻蚀选择比刻蚀工艺在衬底中形成深沟槽开口，然后向深沟槽开口中填充介电材料以形成深沟槽隔离区。在现有技术中，所述深沟槽隔离方法有两种：一种是先向深沟槽中填充多晶硅，然后进行高密度等离子体(HDP)化学气相沉积；另一种是直接在深沟槽中进行氧化物沉积，例如高宽比工艺(HARP)。由于具有大的高宽比，因此在薄膜填充过程中，不可避免地会因为收缩产生空洞、缝隙等，导致隔离效果差。

在公开号为“CN 101625991A”的专利中公开了一种半导体深沟槽隔离工艺，如图4所示，在所述半导体衬底510上形成有源区保护层513；刻蚀所述有源区保护层513和半导体衬底510以形成深沟槽；在所述深沟槽内以及有源区保护层513上沉积第一绝缘介质515；刻蚀所述第一绝缘介质515、有源区保护层513以及半导体衬底510，以形成与所述深沟槽相通的浅沟槽；在所述浅沟槽上沉积第二绝缘介质517；最后再进行机械研磨的方法去除有源区保护层513以上的第二绝缘介质517，使所述浅沟槽表面平坦化。此种工艺过程需要进行热处理和多次刻蚀，制作工艺复杂，并且深沟槽内的填充介质存在空洞、缝隙等，隔离效果较差。

发明内容

有鉴于此，本发明解决的问题是提供一种相变存储器深沟槽隔离结构及制作方法，提高了相变存储器沟槽隔离结构的隔离效果。

为解决上述问题，本发明提供了一种相变存储器深沟槽隔离结构的制作方法，包括：

提供半导体衬底，所述半导体衬底内形成有深沟槽；

在所述深沟槽内形成填充层，且所述填充层厚度小于所述深沟槽深度；

在所述深沟槽顶部的两侧侧壁形成侧墙，且所述深沟槽两侧侧壁内的侧墙之间具有暴露所述填充层的空隙；

去除所述填充层；

形成覆盖所述半导体衬底、且填充所述深沟槽两侧侧壁内的侧墙之间间隙的介质层；

平坦化所述介质层，直至露出半导体衬底。

可选地，所述填充层为可灰化薄膜，所述填充层深650～1300nm。

可选地，所述可灰化薄膜的材料为非晶质碳、类金刚碳、有机抗反射涂层。

可选地，与深沟槽隔离结构交叉排列的浅沟槽隔离结构。

可选地，所述深沟槽未被填充部分的深度大于浅沟槽深度0～100nm。

可选地，去除所述填充层为O₂或CO₂气体，气压为6～14Pa。

可选地，所述深沟槽两侧侧壁内的侧墙为氧化物薄膜，所述侧墙厚度为

可选地，所述深沟槽的形成工艺为各向异性干法刻蚀。

可选地，所述深沟槽宽为65～80nm，深为1.5～2μm。

此外，本发明还包括一种相变存储器深沟槽隔离结构，包括：

半导体衬底；

位于半导体衬底内的深沟槽；

位于所述深沟槽顶部两侧侧壁内的侧墙，且所述深沟槽两侧侧壁内的侧墙之间具有间隙；

填充所述深沟槽两侧侧壁内的侧墙之间间隙的介质层；

位于所述深沟槽底部与所述侧墙和所述介质层之间的空腔。

可选地，所述深沟槽宽为65～80nm，深为1.5～2μm。

可选地，所述深沟槽两侧侧壁内的侧墙为氧化物薄膜，厚度为

所述侧墙之间底部间隙为3～10nm。

可选地，所述空腔深650～1300nm。

与现有技术相比，本发明具有以下优点：本发明在深沟槽中填充了可去除的填充层，再以填充层为支撑，在深沟槽顶部的两侧侧壁内形成侧墙，之后再向两侧壁之间的缝隙中通入气体去除填充层形成空腔，最后沉积介质层并平坦化半导体衬底。由于采用灰化的方法去除填充层形成空腔，半导体衬底不易遭到破坏，隔离效果更好。并且本发明可与标准的浅沟槽制作工艺相兼容。

附图说明

图1是现有技术相变存储器结构的示意图。

图2至图3是现有技术相变存储器深沟槽隔离结构与浅沟槽隔离结构的示意图。

图4是现有技术制造深沟槽隔离方法的一个实例。

图5是本发明相变存储器沟槽隔离结构制作方法的流程示意图。

图6至图12示出了本发明相变存储器深沟槽隔离结构制作方法的一个实例的流程。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

正如背景技术部分所述，采用现有技术制作的深沟槽相变存储器的隔离效果较差，容易漏电。发明人研究发现，现有技术制作的深沟槽相变存储器通常采用直接向深沟槽区填充介电材料存在问题。由于深沟槽具有很大的高宽比，在向所述深沟槽内填充介电材料时，各表面的沉积速率不一样，难以在深沟槽中形成均匀的介电材料，可能产出孔洞。再加上填充的介电材料在冷却收缩的过程中，受到应力的影响，产生微小的裂纹，这些孔洞和裂纹会影响隔离效果，发生漏电。

针对上述问题，发明人提供了一种相变存储器深沟槽隔离结构的制作方法，通过采用先向深沟槽内填充可被去除的可灰化薄膜作为支撑，然后形成氧化物侧墙，再经灰化工艺将可灰化薄膜去除形成一个大的空腔，最后在侧墙和半导体衬底上进行第二次氧化物沉积、研磨抛光的工艺流程。所述深沟槽由于在底部具有空腔，所述空腔内不存在任何介电材料，有效避免了裂缝和孔洞的产生，有助于提高隔离效果。

图5是本发明提供的相变存储器深沟槽隔离结构制作方法的流程示意图，包括：

执行步骤S402，提供半导体衬底，所述半导体衬底内形成有深沟槽；

执行步骤S404，在所述深沟槽内形成填充层，且所述填充层厚度小于所述深沟槽深度；

执行步骤S406，在所述深沟槽顶部的两侧侧壁形成侧墙，且所述深沟槽两侧侧壁内的侧墙之间具有暴露所述填充层的空隙；

执行步骤S408，去除所述填充层；

执行步骤S410，形成覆盖所述半导体衬底、且填充所述深沟槽顶部的两侧侧壁内侧墙之间间隙的介质层；

执行步骤S412，平坦化所述介质层，直至露出半导体衬底；

接下来，结合具体实施例，对本发明相变存储器深沟槽隔离结构的形成方法做进一步说明。

图6至图12示出了本发明相变存储器深沟槽隔离结构的制作方法的一个实施例流程。

参考图6，执行步骤S402，提供半导体衬底。所述半导体衬底包括：含有阱区503的半导体基底501，以及依次沉积在半导体基底501的阱区503、外延层505、衬垫氧化层507以及硬掩模层509。在具体实施例中，所述阱区503可以为n型或p型，采用离子注入用对所述半导体基底501进行离子注入而形成；外延层505为硅外延层、锗或锗硅外延层；所述外延层505的形成工艺为现有的外延形成工艺；所述衬垫氧化层507采用氧化硅，用于避免直接在外延层上形成硬掩膜层而产生较大的应力；所述硬掩膜层509材料为氮化硅或者氧化物和氮化硅混合物，用以避免半导体在刻蚀过程中受到损伤。在所述硬掩膜层509上形成图形化的光刻胶图形510，图形化的光刻胶图形将硬掩膜层509部分露出，所述区域在后续处理中被部分刻蚀。

参考图7，在所述半导体衬底内形成有深沟槽519。具体包括：以所述图形化的光刻胶层510为掩膜，依次刻蚀所述硬掩膜层509、衬垫氧化层507、外延层505、阱区503、部分半导体基底501，形成宽65～80nm，深1.5～2.0μm深沟槽519。所述深沟槽519用于在后续工艺中填充介电材料，形成隔离结构。在具体实施例中，由于深沟槽519具有很大的深宽比，采用各向异性、横向腐蚀小且控制精度高的干刻蚀法进行刻蚀；为了获得较大的选择比，采用优化后的工艺参数HBr，NF3(3∶1)和O₂的气体混合物进行刻蚀，当这些气体的混合物进入到气压大小为6～14Pa的腔体后，在功率为500W～1500W的电场下产生电弧放电，生成大量的离子和自由电子，以形成等离子体，进行刻蚀工艺；所形成的深沟槽519宽80nm，深1.5μm。由于采用干刻蚀法进行刻蚀时，容易对半导体衬底造成损伤，因此形成有硬掩膜层509用于保护半导体衬底。

参考图8，执行步骤S404，在所述深沟槽519内形成填充层521，且所述填充层521厚度小于所述深沟槽519深度。

在具体实施例中，当形成所述深沟槽519之后，移除所述半导体衬底上的光刻胶层，并向所述深沟槽519内填充可灰化薄膜521形成填充层。所述填充层可灰化薄膜521的厚度与后续侧墙的厚度有关，若所述填充层521过厚，超过了深沟槽的深度，则不便于后续过程中在深沟槽519两侧侧壁形成侧墙；若所述填充层521过薄，则导致后续侧墙的厚度过大，不便于后续的介质填充；并且，如背景技术中所提到的，相变存储器阵列中不同存储单元是通过相互交叉排列的深沟槽隔离区与浅沟槽隔离区进行隔离的。如果不停地向深沟槽519内填充可灰化薄膜521，并且填充到了浅沟槽区域，那么在后续灰化工艺之后，浅沟槽底部与深沟槽519交叉的部分区域也会出现空腔，这将影响到浅沟槽区的隔离效果。因此，所述填充层可灰化薄膜521的厚度应小于所述深沟槽519的深度，约为650～1300nm，并且所述深沟槽519未被填充部分的深度略大于浅沟槽深度0～100nm。

所述填充层的可灰化薄膜521采用的是能够被O₂或CO₂等气体去除的材料，例如非晶质碳、类金刚石碳、有机抗反射涂层(BARC)等。在具体实施例中，可以采用化学气相沉积的方法来逐层填充可灰化薄膜521形成填充层。由于所述填充层在后续工艺中会被去除，因此，即使填充层内含有缝隙和空洞，也不会影响相变存储单元的隔离效果。

所述可灰化薄膜521的作用是：一方面，可以为后续侧墙523的形成提供有力支撑；另一方面，在后续处理中被去除后形成的空腔，可以提高相变存储器的隔离效果。

参考图9，执行步骤S406，在所述深沟槽519顶部的两侧侧壁内形成侧墙523，且所述深沟槽519两侧侧壁内的侧墙523之间具有暴露所述填充层可灰化薄膜521的间隙。

在具体实施例中，可以采用化学气相沉积和蚀刻的方法(例如干法刻蚀、湿法刻蚀等)，在所述深沟槽519顶部的两侧侧壁和可灰化薄膜521组成的沟槽内形成侧墙523。具体的侧墙形成步骤为：采取氧化物作材料，以所述填充层的可灰化薄膜521表面为支撑，在深沟槽519顶部的两侧侧壁内生长氧化物薄膜，直至深沟槽519顶部与半导体衬底的硬掩膜层509表面相平时停止成长，然后再采用干法刻蚀进行侧墙523刻蚀，所形成的侧墙523厚度为当刻蚀结束后，所述侧墙523构成了一个类浅沟槽结构，为后续工艺中填充介质提供支撑。

另外，所述深沟槽两侧侧壁内的侧墙523之间间隙的距离与后续去除填充层和填充介质的工艺有关。若所述深沟槽两侧侧壁内的侧墙523之间间隙的距离很大，则再后续填充介质时，介电材料会直接落入到空腔中，在深沟槽519底部沉积，形成缝隙和孔洞，产生漏电；若所述深沟槽两侧侧壁内的侧墙523之间间隙的距离为零，则在后续无法向填充层通入气体，无法去除填充层的可灰化薄膜521，形成空腔，影响隔离效果。因此，在确保能够通入气体的情况下，所述深沟槽两侧侧壁内的侧墙523之间间隙的距离为3～10nm，这样有助于后续填充介质时，填充介质不易落入到空腔中而在侧墙表面有效沉积，提高隔离效果。

参考图10，执行步骤S408，去除所述填充层。向深沟槽519内通入可去除所述填充层可灰化薄膜521的气体525，将可灰化薄膜521去除，在深沟槽底部和侧墙523以下的区域形成一个空腔。所述灰化方法是采用O₂在高温条件下通过固体燃烧的方式，将无定形碳(非晶质碳、类金刚石碳、有机抗反射涂层(BARC)等)转变成二氧化碳、水和石灰。由于灰化方法不存在等离子轰击，且受热均匀，因此不会对位于侧墙523下方的半导体衬底造成损害；所述空腔避免了传统深沟槽隔离方法中由于化学沉积在各个方向上沉积速度不同造成的缝隙和空洞，不会产生漏电和电击穿现象，起到了有效的隔离作用；所述空腔深650～1300nm。

参考图11，执行步骤S410，形成覆盖所述半导体衬底且填充所述深沟槽519两侧侧壁内侧墙523之间间隙的介质层527。在具体实施例中，由于深沟槽519两侧侧壁内侧墙523之间的间隙形成的结构具有较小的深宽比，因此可采用非共形化学气相沉积的方法来制作所述介质层527。具体实施过程为，选取氧化物作为材料，在侧墙523表面沉积氧化物薄膜，使氧化物薄膜填满两侧墙523之间的间隙，接着，继续在半导体衬底上沉积，直到覆盖到半导体衬底上的硬掩膜层509。

参考图12，执行步骤S412，平坦化所述介质层527，直至露出半导体衬底。采用机械研磨抛光的方法平坦化所述介质层527，即去除硬掩膜层509和介质层527，直至露出半导体衬底的衬垫氧化层507表面的氧化硅为止。

上述步骤执行完成后，采用本发明制作的相变存储器的深沟槽隔离结构制作完成，然后再进行后续的浅沟槽隔离工艺。

依旧参考图12，依照上述的形成方法形成的相变存储器深沟槽隔离结构，包括：

半导体衬底；

位于半导体衬底内的深沟槽519；

位于深沟槽519顶部两侧侧壁内的侧墙523，且所述深沟槽519两侧侧壁内的侧墙523之间具有间隙；填充所述侧墙523之间间隙的介质层527；

位于所述深沟槽519底部与所述侧墙523和所述介质层527之间的空腔。

所述深沟槽宽为65～80nm，深为1.5～2μm；所述侧墙为氧化物薄膜，厚度为

所述侧墙之间底部间隙为3～10nm；所述空腔深650～1300nm。

在所述深沟槽隔离结构中，深沟槽两侧侧壁内侧墙以下的深沟槽部位形成了空腔，所述空腔内没有任何填充介质，因此不存在微小缝隙和孔洞，从而避免了裂纹和孔洞造成的漏电和电击穿现象，提高了隔离效果。

应该理解，上述的具体实施例仅是示例性的，本领域技术人员可以在不背离本申请和所附权利要求所限定的本发明的精神和范围的情况下，做出各种修改和更正。

Claims

1.一种相变存储器深沟槽隔离结构制作方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底内形成有深沟槽、以及与深沟槽隔离结构交叉排列的浅沟槽隔离结构；

在所述深沟槽内形成填充层，且所述填充层厚度小于所述深沟槽深度，且深沟槽内未被填充部分的深度大于浅沟槽的深度；

去除所述填充层；

形成覆盖所述半导体衬底、且填充所述侧墙之间间隙的介质层，形成位于所述深沟槽底部与所述侧墙和所述介质层之间的空腔，所述空腔的深度大于浅沟槽的深度；

平坦化所述介质层，直至露出半导体衬底。

2.如权利要求1所述的相变存储器深沟槽隔离结构制作方法，其特征在于，所述填充层为可灰化薄膜，所述填充层深650～1300nm。

3.如权利要求2所述的相变存储器深沟槽隔离结构制作方法，其特征在于，所述可灰化薄膜的材料为非晶质碳、类金刚碳、有机抗反射涂层。

4.如权利要求1所述的相变存储器深沟槽隔离结构制作方法，其特征在于，所述深沟槽未被填充部分的深度大于浅沟槽深度0～100nm。

5.如权利要求1所述的相变存储器深沟槽隔离结构制作方法，其特征在于，去除所述填充层为O₂或CO₂气体，气压为6～14Pa。

6.如权利要求1所述的相变存储器深沟槽隔离结构制作方法，其特征在于，所述侧墙为氧化物薄膜，所述侧墙厚度为

～

7.如权利要求1所述的相变存储器深沟槽隔离结构制作方法，其特征在于，所述深沟槽的形成工艺为各向异性干法刻蚀。

8.如权利要求7所述的相变存储器深沟槽隔离结构制作方法，其特征在于，所述深沟槽宽为65～80nm，深为1.5～2μm。

9.如权利要求1所述的相变存储器深沟槽隔离结构制作方法，其特征在于，所述深沟槽两侧侧壁内的侧墙之间间隙为3～10nm。

10.如权利要求1所述的相变存储器深沟槽隔离结构制作方法，其特征在于，所述空腔深650～1300nm。