CN102956818A - 相变存储器的制造方法 - Google Patents

Abstract

一种相变存储器的制造方法，包括：提供半导体基底，所述半导体基底至少包含有衬底，依次位于衬底上的阱区、外延层；图案化刻蚀所述阱区、外延层，形成深沟槽；依次采用第一填充层及第二填充层对所述深沟槽进行填充，形成深沟槽隔离区，所述第二填充层位于所述第一填充层表面；还包括对所述第一填充层表面进行处理，形成位于所述第一填充层表面的阻挡层。本发明通过采用第一填充物和第二填充物对深沟槽进行填充形成深沟槽隔离区，并对所述第一填充物进行处理工艺形成阻挡层，通过所述阻挡层可避免第一填充物暴露在后续刻蚀环境中，可以减小后续残余的第二填充层厚度或不需要保留残余的第二填充层，进一步提高深沟槽和浅沟槽的工艺处理空间。

Description

相变存储器的制造方法

技术领域

本发明涉及半导体技术领域，更具体地，本发明涉及一种相变存储器的制造方法。

背景技术

相变存储器(Phase Change Random Access Memory，PCRAM)作为一种新兴的非易失性存储技术，在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面对快闪存储器都具有较大的优越性。

美国专利US6531373公开了一种相变存储器结构。如图1所示为相变存储器的结构示意图，所述相变存储器位于由X轴、Y轴、Z轴两两正交形成的空间内。具体地，所述相变存储器包括衬底001，所述衬底001表面形成有若干数目的字线105，所述若干数目的字线105沿X轴方向进行排布，字线和与其相邻的字线之间通过绝缘材料进行电隔离。每条字线105均沿Y轴方向进行延伸。

其中沿Z轴方向上，所述每条字线105表面均形成有若干数目的存储单元101，且所述若干数目的存储单元101按阵列排布，每个所述存储单元101包含有串联连接的相变电阻102与选通二极管103。

继续参考图1，位于所述存储单元101表面形成有位线104，所述位线104沿Y轴方向进行排布。且每条位线104沿X轴延伸，将位于不同字线105的存储单元101进行连接，每条位线104分别将位于每条字线上的一个存储单元101进行连接。

继续参考图1，在X轴和Z轴构成的平面内，所述字线和与其相邻字线，所述存储单元和与其相邻的存储单元之间形成有深沟槽隔离区201，所述深沟槽隔离区201内填充有隔离材料(未图示)。所述深沟槽隔离区201将字线与字线，存储器件和与其不共字线的存储器件进行隔离。所述深沟槽隔离区201嵌入部分的所述衬底001内。

继续参考图1，在Y轴和Z轴构成的平面内，所述位线和与其相邻位线，所述存储单元和与其相邻的存储单元之间形成有浅沟槽隔离区203，所述深沟槽隔离区201内填充有隔离材料(未图示)。所述浅沟槽隔离区203将位线与位线，存储器件和与其共字线的存储器件进行隔离。

继续参考图1，所述aa′方向和bb′方向沿位线延伸方向，所述cc′方向为沿字线延伸方向。其中，沿所述aa′方向所得剖视图为沿所述浅沟槽隔离区203所得剖视图；沿所述bb′方向所得剖视图为沿位线104所得剖视图。

如图2所示为图1的等效结构图，所述相变存储器的每一存储单元101中均包含有串联连接的相变电阻102与选通二极管103。结合图1和图2，在对所述相变存储器进行写入操作时，对应于某一待选存储单元101的位线104与字线105上形成了较大的电势差，所述电势差使得选通二极管103正向导通，进而在相变电阻102上形成较大的写入电流，所述写入电流使得相变电阻102状态发生变化，数据也得以记录。

图3是图1所示相变存储器的俯视示意图，如图3所示，所述相变存储器包含有多个嵌入衬底内的深沟槽隔离区201，且所述多个深沟槽隔离区201相互平行；而所述浅沟槽隔离区203的延展方向与深沟槽隔离区201相垂直。所述相互垂直的深沟槽隔离区201与浅沟槽隔离区203将衬底划分为相互绝缘的网格状区域，而每一网格即对应了一个存储单元。

现有技术相变存储器的制造方法包括深沟槽(Deep Trench，DT)形成阶段、浅沟槽隔离区形成阶段。其中，所述深沟槽形成阶段通常采用HARP工艺完成(此处HARP工艺特指一种CVD工艺，用于对大的深宽比的沟槽进行填充的工艺)，具体地，大致包括以下步骤：采用刻蚀工艺在衬底中形成深沟槽；形成覆盖所述深沟槽内表面的衬垫层，所述衬垫层为绝缘材料；向所述深沟槽中依次填充多晶硅、二氧化硅介电材料以形成深沟槽隔离区。而浅沟槽隔离区形成阶段大致包括以下步骤：在与深沟槽隔离区垂直方向上，对衬底进行各向异性的干法刻蚀，形成浅沟槽开口；最后，在所述浅沟槽开口中填充材料以形成浅沟槽隔离区。

理想情况下，深沟槽的侧壁垂直于衬底表面。如图4所示，实际工艺中通过刻蚀形成的深沟槽呈倒梯形，使得填充于深沟槽中的多晶硅和二氧化硅也形成倒梯形的轮廓。其中图4示出的剖面所沿截线方向与图1示出的aa′方向相同。所述填充物一般包括第一填充物208及位于所述第一填充物208表面的第二填充物209。在后续对衬底进行干法刻蚀，以形成浅沟槽隔离区时，所述深沟槽隔离区两侧与浅沟槽隔离区深度相同的衬底材料不能完全移除，从而在会深沟槽隔离区两侧形成楔形残留物。如图5示出的标记205位置即为所述楔形残留物，所述楔形残留物容易使得位于同一字线上的不同的存储单元间形成导电通路，从而使得器件漏电，良率也相应降低。

为了解决上述问题，现有技术首先形成深沟槽隔离区；接着在与所述深沟槽隔离区垂直方向上，先第一刻蚀掉部分的深沟槽内的填充物，如图6所示形成凹陷207；然后图7所示，接着第二刻蚀去除所述凹陷207两侧的衬底材料，即减薄衬底的厚度，以形成浅沟槽，后续对所述浅沟槽进行填充形成浅沟槽隔离区。

参考图4和图6，所述深沟槽内填充物一般包括第一填充物208及位于所述第一填充物208表面的第二填充物209，所述第一填充物208主要用于填充深沟槽底部。因为所述凹陷两侧的衬底材料的刻蚀工艺会同时刻蚀掉所述第一填充物208。所以如图6所示，第一刻蚀掉部分的深沟槽内的填充物后，所述第一填充物208表面还形成有残留的第二填充物209′，以避免后续所述凹陷两侧的衬底材料的刻蚀工艺会同时刻蚀所述第一填充物208。

如图7所示，形成的浅沟槽深度将不大于刻蚀掉的凹陷两侧的衬底材料厚度，而刻蚀掉的凹陷两侧的衬底材料的高度受限于第一刻蚀残留的第二填充物209′的高度。进一步地，残留的第二填充物209′又受到第一填充物208厚度的影响。上述对应关系对第一刻蚀提出了较高的要求，并且随着特征尺寸的下降，会减小第一刻蚀的工艺处理空间，进一步增加了工艺难度。所以通过形成残留的第二填充物209′以避免第一填充物208暴露在后续刻蚀环境中，会减小第一刻蚀和第二刻蚀的工艺处理空间，且厚度尺寸比较难以控制。

发明内容

本发明解决的技术问题是提供一种相变存储器的制造方法，提高深沟槽刻蚀和浅沟槽刻蚀的工艺处理空间。

为了解决上述问题，本发明提供一种相变存储器的制造方法，包括：提供半导体基底，所述半导体基底至少包含有衬底，依次位于衬底上的阱区、外延层；

图案化刻蚀所述阱区、外延层，形成深沟槽；

依次采用第一填充层及第二填充层对所述深沟槽进行填充，形成深沟槽隔离区，所述第二填充层位于所述第一填充层表面；

其中，采用第二填充层填充深沟槽前，还包括对所述第一填充层表面进行处理，形成位于所述第一填充层表面的阻挡层。

可选的，所述对所述第一填充层表面进行处理，包括对所述第一填充层进行氧化工艺或氮化工艺，所述阻挡层为氧化硅或氮化硅。

可选的，所述第一填充层的材料为多晶硅。

可选的，所述第二填充层的材料为无定形碳。

可选的，所述依次采用第一填充层及第二填充层对所述深沟槽进行填充包括：首先采用第一填充层对深沟槽进行填充，所述第一填充层的高度位于外延层的上表面和下表面之间；对所述第一填充层表面进行处理，形成位于所述第一填充层表面的阻挡层；接着采用第二填充层对深沟槽进行填充，形成深沟槽隔离区。

可选的，所述首先采用第一填充层对深沟槽进行填充包括：采用第一填充层的填充材料填充深沟槽，所述高度不小于所述外延层的高度；接着采用回刻蚀，形成第一填充层，所述第一填充层的高度位于外延层的上表面和下表面之间。

可选的，所述依次采用第一填充层及第二填充层对所述深沟槽进行填充前，还包括在所述深沟槽表面形成衬垫层。

可选的，形成所述深沟槽隔离区后，还包括在与所述深沟槽隔离区方向垂直的方向上，形成所述浅沟槽隔离区。

可选的，形成所述浅沟槽隔离区包括：去除位于所述深沟槽内的第二填充物；对位于所述深沟槽两侧的外延层进行刻蚀，形成浅沟槽；接着对所述浅沟槽进行填充，形成浅沟槽隔离区。

可选的，形成所述浅沟槽隔离区包括：去除位于所述深沟槽内的部分第二填充物，形成残留第二填充物；对位于所述深沟槽两侧的外延层进行刻蚀，形成浅沟槽；接着对所述浅沟槽进行填充，形成浅沟槽隔离区。

可选的，所述对位于所述深沟槽两侧的外延层进行刻蚀后，还保留有部分厚度的外延层。

与现有技术相比，本发明具有以下优点：

采用第一填充物和第二填充物对深沟槽进行填充形成深沟槽隔离区，并对所述第一填充物进行处理工艺形成阻挡层，通过所述阻挡层可避免第一填充物暴露在后续刻蚀环境中，可以减小后续残余的第二填充层厚度或不需要保留残余的第二填充层，进一步提高深沟槽和浅沟槽的工艺处理空间。

通过直接对所述第一填充物进行处理工艺形成阻挡层，工艺简单。

附图说明

图1和图2是现有技术相变存储器结构的示意图。

图3为图1相变存储器结构的俯视结构示意图。

图4～图7为现有技术相变存储器结构的剖面示意图。

图8～图29为本发明一个实施例的对应相变存储器的制造方法的结构示意图。

具体实施方式

如图7所示，现有技术形成的浅沟槽深度将不大于刻蚀掉的凹陷两侧的衬底材料厚度，而刻蚀掉的凹陷两侧的衬底材料的高度受限于第一刻蚀残留的第二填充物209′的高度。进一步地，残留的第二填充物209′又受到第一填充物208厚度的影响。上述对应关系对第一刻蚀提出了较高的要求，并且随着特征尺寸的下降，会减小第一刻蚀的工艺处理空间，进一步增加了工艺难度。所以通过形成残留的第二填充物209′以避免第一填充物208暴露在后续刻蚀环境中，会减小第一刻蚀和第二刻蚀的工艺处理空间，且厚度尺寸比较难以控制。

为解决上述问题，本发明提供一种相变存储器的制造方法，包括，提供半导体基底，所述半导体基底至少包含有衬底，依次位于衬底上的阱区、外延层；

图案化刻蚀所述阱区、外延层，形成深沟槽；

依次采用第一填充层及第二填充层对所述深沟槽进行填充，形成深沟槽隔离区，所述第二填充层位于所述第一填充层表面；

其中，采用第二填充层填充深沟槽前，还包括对所述第一填充层表面进行处理，形成位于所述第一填充层表面的阻挡层。

通过采用第一填充物和第二填充物对深沟槽进行填充形成深沟槽隔离区，并对所述第一填充物进行处理工艺形成阻挡层，通过所述阻挡层可避免第一填充物暴露在后续刻蚀环境中，可以减小后续残余的第二填充层或不需要保留残余的第二填充层，进一步提高深沟槽和浅沟槽的工艺处理空间。

为了使本领域技术人员更好的理解本发明，下面结合附图以及具体实施例详细说明本发明一个实施例的相变存储器制造方法的形成方法。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是示例，其在此不应限制本发明保护的范围。

下面结合附图和具体实施例进一步描述本发明的技术方案。

参考图8～图29示出了本发明一个实施例的对应的相变存储器的制造方法的结构示意图。

参考图8，提供半导体基底，所述半导体基底包含有衬底301，依次位于衬底301上的阱区302、外延层303、第二硬掩模层304和第一硬掩模层305。在本实施例中，所述阱区302是通过对衬底301进行离子掺杂所形成的；所述第二硬掩模层304的材料为氮化硅，所述第一硬掩模层305的材料为氧化硅。

一并参考图8和图9，在所述第一硬掩模层305上形成第一光刻胶图形320，并以所述第一光刻胶图形320刻蚀所述第一硬掩模层305，形成第一硬掩模图形315。如图10所示为图9结构的俯视示意图。其中，所述图9为沿图10中XX′方向的剖面示意图。如图10所示，所述第一光刻胶图形320包括多个沿第一方向的相互平行的条状图形，刻蚀后所述第一光刻胶图形320之间暴露出部分第二硬掩模层304。

一并参考图10和图11，通过干刻去除第一光刻胶图形320露出第一硬掩模图形315；去除所述第一光刻胶图形320后，以形成的第一硬掩模图形315为掩模，图形化所述第二硬掩模层304、外延层303、阱区302及部分衬底301，形成深沟槽306，所述深沟槽306的深度至少超过阱区302的底部，内嵌入所述衬底301内部。

如图12所示为图11结构的俯视示意图。其中，所述图11为沿图12中XX′方向的剖面示意图。相邻的第一硬掩模图形315之间暴露出衬底301表面。

接着，在形成所述深沟槽306之后，去除所述第一硬掩模图形315。

一并参考图11和图13，向所述深沟槽306中沉积衬垫层材料，形成覆盖所述深沟槽306表面的衬垫层307。其中，所述衬垫层307用于相邻的阱区302的隔离、相邻的外延层303的隔离。其中，所述阱区302对应于相变存储器的字线，所述外延层303对应于相变存储器的二极管。本实施例中，所述衬垫层307的材料为二氧化硅，但是本发明并不限制于此。

参考图14，向形成有衬垫层307的深沟槽内填充第一填充材料，并在填充完第一填充材料之后，通过回刻(etch back)去除部分第一填充材料，形成第一填充层308。

剩余的沟槽空间将通过后续沉积的第二填充层填充。其中，与第二填充层比较，所述第一填充层308更适于填充深沟槽，且第一填充层308更加致密。因为一般地后续刻蚀外延层303以形成浅沟槽隔离区时，刻蚀外延层303的刻蚀环境也会同时刻蚀所述第一填充材料，所述第二填充层可避免暴露所述第一填充层308的表面，以避免所述第一填充层308同时被刻蚀。

进一步地，所述第一填充层308的厚度需满足：不高于后续浅沟槽刻蚀工艺后剩余的外延层303的高度，即其上表面位于外延层303的上表面和下表面之间。以避免暴露所述第一填充层308的表面，进一步避免所述第一填充层308同时被刻蚀。

本实施例中，所述第一填充材料为多晶硅(poly)，但是本发明并不限制于此。其中，因多晶硅填充性能及致密度较好，较佳地选择多晶硅。

参考图15，对所述第一填充层308的表面进行处理工艺，在所述第一填充层308的表面形成阻挡层318。所述对所述第一填充层308表面进行处理，包括对所述第一填充层308进行氧化工艺或氮化工艺，所述阻挡层318为氧化硅或氮化硅。本实施例中，所述阻挡层318为直接对所述第一填充层308氧化形成的氧化硅。

后续刻蚀外延层303的刻蚀环境中，所述阻挡层318可以阻挡所述第一填充层308表面暴露在所述刻蚀环境中，进一步避免所述第一填充层308同时被刻蚀。

参考图16，在所述阻挡层318上沉积第二填充材料3091，直至填满深沟槽，所述第二填充材料3091可以使不同存储单元之间绝缘。本实施例中，所述第二填充材料3091为无定形碳。

参考图17，通过平坦化工艺去除多余的无定形碳，直至露出第二硬掩模层304，最后形成位于第一填充层308上的第二填充层309，所述第二填充层309与第二硬掩模层304的上表面齐平。本实施例中，所述平坦化工艺为化学机械研磨(Chemical Mechanical Polishing，CMP)。

图11～图17示出的深沟槽的侧壁为垂直于所述衬底301，实际工艺中通过刻蚀形成的深沟槽呈倒梯形，使得填充于深沟槽中的填充层也形成倒梯形的轮廓。如图18所示，所述深沟槽呈倒梯形，使得填充于深沟槽中的第一填充层308、阻挡层318及第二填充层309也形成倒梯形的轮廓。

如图19所示为图18的俯视图，图18为图19中XX′方向的剖面示意图。所述第二硬掩模层304沿与所述XX′方向垂直的方向延伸，各条所述第二硬掩模层304在所述XX′方向上排布，所述XX′方向定义为第一方向。

如图20所示，在与所述第一方向垂直的第二方向，即CC′方向上形成第二光刻胶图形321。所述第二光刻胶图形321包括沿第二方向相互平行的条状图形。

如图21所示为图20沿所述CC′方向的剖面示意图，所述第二光刻胶图形321位于所述第二硬掩模层304表面。

如图22所示，通过刻蚀(例如：干刻)去除第二光刻胶图形321所露出的第二硬掩模层，暴露出未被遮挡的外延层303表面，并形成位于外延层303上的第二硬掩模图形314(如图23所示)。

如图23所示为图22沿第二方向，即CC′方向的剖面示意图，形成有位于外延层303上的第二硬掩模图形314。转移所述第二光刻胶图形321至所述第二硬掩模层304以形成第二硬掩模图形314后，去除所述第二光刻胶图形321。

如图24所示为图22沿BB′方向的剖面示意图，所述沿BB′方向的剖面示意图为沿未形成有第二光刻胶图形321的第二方向进行截面所得。同时定义AA′方向，所述沿AA′方向的剖面为沿覆盖有第二光刻胶图形321的第二方向进行截面所得。

继续参考图24，同时参考图20。所述第二硬掩模层304(及与第二硬掩模层304同层的第二填充层309)被去除。需要说明的是，为了表示本实施例可以防止形成楔形残留物，在图24中的深沟槽以倒梯形深沟槽为示例。

一并参考图24和图25，去除部分第二填充层309，形成由剩余第二填充层319和外延层303围成的凹陷。本实施例中，通过灰化去除部分第二填充层309。

作为其他实施例，如图26所示还可以全部去除所述第二填充层309，仅保留所述阻挡层318作为后续刻蚀工艺中所述第一填充层308的阻挡层。

本实施例中，以全部去除为例进行说明。若全部去除，则可以使得后续形成的浅沟槽的尺度更为宽裕。

如图27所示，以所述第二硬掩模图形为掩模去除部分的外延层303，刻蚀后剩余外延层313的上表面高于所述阻挡层318的高度，以形成浅沟槽。由于阻挡层318厚度较小，低于剩余外延层313的上表面，因此，在去除外延层303的时候，所述阻挡层318不会遮挡外延层303，从而避免了外延层303楔形残留物的产生。

如图28所示，为图27所示结构的俯视图。图27为图28沿BB′方向的剖面示意图。

如图29所示为图28所示结构沿CC′方向的剖面示意图。在去除部分外延层303后，形成由外延层303围成的浅沟槽315。

后续还包括向浅沟槽中填充绝缘材料形成隔离区，及后续形成相变电阻、位线等步骤，与现有技术相同，在此不再赘述。

需要说明的是，在上述实施例中，第二填充层的材料为无定形碳，但是本发明并不限制于此，还可以是诸如聚合物、光阻、抗反射层(Anti-Reflective-Coating ARC)等其他介质材料，只要所述第二填充层材料可以通过灰化方法以及平坦化工艺去除即可，本领域技术人员可以根据上述实施例对本发明进行修改、替换和变形。

与现有技术相比，本发明具有以下优点：

采用第一填充物和第二填充物对深沟槽进行填充形成深沟槽隔离区，并对所述第一填充物进行处理工艺形成阻挡层，通过所述阻挡层可避免第一填充物暴露在后续刻蚀环境中，可以减小后续残余的第二填充层厚度或不需要保留残余的第二填充层，进一步提高深沟槽和浅沟槽的工艺处理空间。

通过直接对所述第一填充物进行处理工艺形成阻挡层，工艺简单。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (11)

1.一种相变存储器的制造方法，其特征在于，包括：提供半导体基底，所述半导体基底至少包含有衬底，依次位于衬底上的阱区、外延层；

图案化刻蚀所述阱区、外延层，形成深沟槽；

依次采用第一填充层及第二填充层对所述深沟槽进行填充，形成深沟槽隔离区，所述第二填充层位于所述第一填充层表面；

其中，采用第二填充层填充深沟槽前，还包括对所述第一填充层表面进行处理，形成位于所述第一填充层表面的阻挡层。

2.如权利要求1所述的相变存储器的制造方法，其特征在于，所述对所述第一填充层表面进行处理，包括对所述第一填充层进行氧化工艺或氮化工艺，所述阻挡层为氧化硅或氮化硅。

3.如权利要求1所述的相变存储器的制造方法，其特征在于，所述第一填充层的材料为多晶硅。

4.如权利要求1所述的相变存储器的制造方法，其特征在于，所述第二填充层的材料为无定形碳。

5.如权利要求1所述的相变存储器的制造方法，其特征在于，所述依次采用第一填充层及第二填充层对所述深沟槽进行填充包括：首先采用第一填充层对深沟槽进行填充，所述第一填充层的高度位于外延层的上表面和下表面之间；对所述第一填充层表面进行处理，形成位于所述第一填充层表面的阻挡层；接着采用第二填充层对深沟槽进行填充，形成深沟槽隔离区。

6.如权利要求5所述的相变存储器的制造方法，其特征在于，所述首先采用第一填充层对深沟槽进行填充包括：采用第一填充层的填充材料填充深沟槽，所述高度不小于所述外延层的高度；接着采用回刻蚀，形成第一填充层。

7.如权利要求1所述的相变存储器的制造方法，其特征在于，所述依次采用第一填充层及第二填充层对所述深沟槽进行填充前，还包括在所述深沟槽表面形成衬垫层。

8.如权利要求1所述的相变存储器的制造方法，其特征在于，形成所述深沟槽隔离区后，还包括在与所述深沟槽隔离区方向垂直的方向上，形成所述浅沟槽隔离区。

9.如权利要求8所述的相变存储器的制造方法，其特征在于，形成所述浅沟槽隔离区包括：去除位于所述深沟槽内的第二填充物，形成凹陷；对位于所述深沟槽两侧的外延层进行刻蚀，形成浅沟槽；接着对所述浅沟槽进行填充，形成浅沟槽隔离区。

10.如权利要求8所述的相变存储器的制造方法，其特征在于，形成所述浅沟槽隔离区包括：去除位于所述深沟槽内的部分第二填充物，形成残留第二填充物；对位于所述深沟槽两侧的外延层进行刻蚀，形成浅沟槽；接着对所述浅沟槽进行填充，形成浅沟槽隔离区。

11.如权利要求9或10所述的相变存储器的制造方法，其特征在于，所述对位于所述深沟槽两侧的外延层进行刻蚀后，还保留有部分厚度的外延层。

Images