CN110289267A - 其中具有垂直延伸的沟道结构的存储器件及其制造方法 - Google Patents

其中具有垂直延伸的沟道结构的存储器件及其制造方法 Download PDF

Info

Publication number
CN110289267A
CN110289267A CN201811547596.1A CN201811547596A CN110289267A CN 110289267 A CN110289267 A CN 110289267A CN 201811547596 A CN201811547596 A CN 201811547596A CN 110289267 A CN110289267 A CN 110289267A
Authority
CN
China
Prior art keywords
source electrode
channel
electrode film
film
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811547596.1A
Other languages
English (en)
Other versions
CN110289267B (zh
Inventor
杨涵维
孙龙勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110289267A publication Critical patent/CN110289267A/zh
Application granted granted Critical
Publication of CN110289267B publication Critical patent/CN110289267B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明构思提供了一种存储器件及其制造方法。存储器件包括其上具有第一源极膜的衬底和在第一源极膜上的上堆叠结构。提供导电沟道结构，其延伸穿过上堆叠结构和第一源极膜。沟道结构包括垂直地延伸穿过上堆叠结构和第一源极膜的沟道图案、以及在沟道图案的侧壁上的信息存储图案。提供第二源极膜，其在衬底的表面与第一源极膜之间延伸。接触沟道图案的第二源极膜包括向上延伸的突起，该突起在信息存储图案之下延伸。提供沟道保护膜，其在突起的至少一部分与信息存储图案的至少一部分之间延伸。

Description

其中具有垂直延伸的沟道结构的存储器件及其制造方法
技术领域
本发明构思涉及存储器件及其制造方法，更具体地，涉及垂直存储器件，诸如垂直非易失性存储器件，及其制造方法。
背景技术
已经为电子产品的高度集成以及重量、宽度、长度和尺寸的减小提出了包括三维布置的存储单元的非易失性存储器件。当形成存储单元时，需要穿过堆叠结构的沟道结构，并且沟道结构的沟道图案需要与衬底电接触。为了将沟道结构的沟道图案电连接到衬底，可以在沟道结构的下部被蚀刻之后使用选择性外延生长(SEG)工艺。然而，随着堆叠的存储单元的数量增加，SEG工艺会变得异常复杂。因此，已经尝试了使用在沟道结构的侧表面中形成开口的技术。
发明内容
本发明构思旨在提供其中具有沟道保护膜的存储器件，当在沟道结构的侧表面中形成开口时，该沟道保护膜能够使信息存储图案的蚀刻表面被控制为均匀。
此外，本发明构思旨在提供用于当在沟道结构的侧表面中形成开口时防止信息存储图案的过蚀刻问题的存储器件。
此外，本发明构思旨在提供制造存储器件的方法，该存储器件当在沟道结构的侧表面中形成开口时控制信息存储图案的蚀刻为均匀。
根据本发明构思的一实施方式的一种存储器件包括：下堆叠结构，形成在衬底上并包括第一源极膜和设置在第一源极膜之下的第二源极膜；设置在下堆叠结构上的上堆叠结构；以及沟道结构，穿过上堆叠结构和第一源极膜并包括构造为向下延伸的沟道图案和设置在沟道图案外侧的信息存储图案。第二源极膜形成在信息存储图案之下并与沟道图案接触。第二源极膜包括构造为向上延伸的突起，并且沟道保护膜设置在突起与信息存储图案之间且在至少一部分的突起上。
根据本发明构思的一实施方式的一种制造存储器件的方法包括：在衬底上形成包括第一源极膜的下堆叠结构；在下堆叠结构上形成上堆叠结构，绝缘层和牺牲层交替地设置在上堆叠结构中；形成沟道结构，沟道结构穿过上堆叠结构和第一源极膜并包括沟道图案和信息存储图案；形成字线切口，字线切口穿过第一源极膜并构造为暴露绝缘层和牺牲层的侧表面；通过字线切口蚀刻信息存储图案的一部分；在其中去除了信息存储图案的部分上形成沟道保护膜；通过蚀刻沟道保护膜的一部分而暴露沟道图案；以及形成第二源极膜，第二源极膜与第一源极膜和沟道图案接触。
根据本发明构思的一实施方式的一种存储器件包括：下堆叠结构，形成在衬底上并包括第一源极膜和设置在第一源极膜之下的第二源极膜；设置在下堆叠结构上的上堆叠结构；以及沟道结构，穿过上堆叠结构和第一源极膜并包括构造为向下延伸的沟道图案和设置在沟道图案外侧的信息存储图案。第二源极膜形成在信息存储图案之下并与沟道图案接触。第二源极膜包括构造为向上延伸的突起。沟道保护膜设置在突起与信息存储图案之间。沟道保护膜可以形成在信息存储图案的阻挡层和电荷存储层之下，并且沟道保护膜的下端可以位于与信息存储图案的隧道绝缘层的下端相同的水平处。突起的上端可以位于比第一源极膜的上端低的水平处。
附图说明
图1是根据本发明构思的一实施方式的半导体器件的一些区域的示意性布局。
图2是沿图1的线I-I'截取的垂直剖视图。
图3是图2所示的区域E的放大图。
图4至8是根据本发明构思的另外的实施方式的区域E的放大图，其与图3的区域E对应。
图9至15、16A、16B以及17至23是按照用于描述根据本发明构思的一实施方式的制造单元区域的方法的工艺顺序示出的剖视图。
图24至28是按照用于描述形成图6所示的沟道保护膜的工艺的工艺顺序示出的区域E的放大图。
图29至32是按照用于描述形成图7所示的沟道保护膜的工艺的工艺顺序示出的区域E的放大图。
图33至35是按照用于描述形成图8所示的沟道氧化物膜的工艺的工艺顺序示出的区域E的放大图。
具体实施方式
现在将参照附图更全面地描述本发明，附图中显示了本发明的优选实施方式。然而，本发明可以以许多不同的形式体现，并且不应被解释为限于这里陈述的实施方式；更确切地，这些实施方式被提供使得本公开将是全面且完整的，并且将向本领域技术人员充分传达本发明的范围。同样的附图标记始终指同样的元件。
将理解，虽然这里可以使用术语第一、第二、第三等来描述各种元件、部件和/或区域，但是这些元件、部件和/或区域不应受这些术语限制。这些术语仅用于将一个元件、部件和/或区域与另一个元件、部件和/或区域区分开。因此，下面讨论的第一元件、部件和/或区域可称为第二元件、部件和/或区域而不背离本发明的教导。
这里使用的术语仅是为了描述特定实施方式的目的，而不旨在成为对本发明的限制。当在此使用时，单数形式“一”和“该”旨在还包括复数形式，除非上下文清楚地另有指示。还将理解，当在本说明书中使用时，术语“包括”、“包含”、“具有”及其变体指明所陈述的特征、步骤、操作、元件和/或部件的存在，但不排除一个或更多个其它特征、步骤、操作、元件、部件和/或其组的存在或添加。相反，当在本说明书中使用时，术语“由……构成”指明所陈述的特征、步骤、操作、元件和/或部件，并且排除额外的特征、步骤、操作、元件和/或部件。
图1是根据本发明构思的一实施方式的半导体存储器件的示意性布局图，图2是图1的半导体器件的沿图1的线I-I'截取的剖视图。根据本发明构思的实施方式的存储器件可以包括诸如VNAND(垂直NAND)或3D-NAND的闪存。
参照图1和2，根据本发明构思的实施方式的存储器件可以包括单元区域100和外围区域160。存储器件可以具有外围上单元(COP)结构，其中单元区域100如图2所示形成在外围区域160上。单元区域100可以包括含衬底102的下堆叠结构110、上堆叠结构120、位线BL和字线切口WLC。
在下文中，第一方向D1可以是指堆叠单元区域100和外围区域160的方向。例如，第一方向D1可以是指垂直于衬底102的主表面的方向。第二方向D2可以是指垂直于第一方向D1并且平行于位线BL的方向。第三方向D3可以是指垂直于第一方向D1和第二方向D2并且平行于字线切口WLC的方向。
下堆叠结构110可以包括衬底102、第一源极膜112和第二源极膜114。第一源极膜112和第二源极膜114可以形成在衬底102上。第二源极膜114可以形成在第一源极膜112之下，并且第二源极膜114的至少一部分可以与第一源极膜112的侧表面接触。衬底102可以是含有P型杂质的多晶硅，第一源极膜112和第二源极膜114可以是含有N型杂质的多晶硅。
如图2所示，绝缘层122和栅电极124可以交替地堆叠在上堆叠结构120内。绝缘层122可以使栅电极124电绝缘。形成在上堆叠结构120的下部的一些栅电极124可以被配置为地选择线GSL。形成在上堆叠结构120的上部的一些栅电极124可以是串选择线SSL或漏极选择线DSL。在本发明的一些实施方式中，围绕每个栅电极124的绝缘膜可以形成在绝缘层122之间。
存储器件可以包括沟道孔CHH，沟道孔CHH穿过上堆叠结构120和第一源极膜112并沿第一方向D1向下延伸。例如，四个或五个沟道孔CHH可以在第二方向D2上形成在公共源极线140之间。沟道结构130可以形成在每个沟道孔CHH内部。沟道结构130可以包括从沟道孔CHH的外部朝其内部顺序地形成的信息存储图案131、沟道图案135和芯图案136。
与沟道结构130相邻设置的字线切口WLC可以形成在存储器件中。字线切口WLC可以在第一方向D1上穿过上堆叠结构120和第一源极膜112并沿第三方向D3延伸。公共源极线140、侧壁绝缘膜142和杂质区144可以沿着字线切口WLC形成。侧壁绝缘膜142可以形成在字线切口WLC的侧表面上，杂质区144可以形成在字线切口WLC的下部上。
串选择线切口SLC可以形成在公共源极线140之间。串选择线切口SLC可以在第三方向D3上形成在虚设沟道结构138上方。串选择线切口SLC可以分割多个栅电极124中的至少一个。例如，串选择线切口SLC可以分割串选择线SSL。虚设沟道结构138可以不电连接到位线BL。
导电垫150可以形成在上堆叠结构120上，并且可以位于与层间电介质151相同的水平处。导电垫150可以形成在每个沟道孔CHH中的沟道结构130上。导电垫150可以与沟道图案135接触。导电垫150可以通过第一位插塞153连接到子位线SBL，并且子位线SBL可以通过第二位插塞155连接到位线BL。虽然未示出，但是第一位插塞153、第二位插塞155和子位线SBL上可以形成位于相同水平处的绝缘层。这里，“水平”可以是指在第一方向D1上距离衬底102的高度。
外围区域160可以形成在单元区域100之下。外围区域160可以包括下衬底162和形成在下衬底162上的下绝缘层164。外围晶体管170可以形成在外围区域160中。外围晶体管170可以包括外围栅极绝缘膜171、外围栅电极172和源/漏区173。外围晶体管170可以通过接触插塞174连接到互连图案175，并且外围晶体管170和互连图案175可以构成外围电路。下绝缘层164可以形成为覆盖外围晶体管170和互连图案175。
图3是图2所示的区域E的放大图。参照图3，第二源极膜114可以形成在第一源极膜112与衬底102之间。第二源极膜114可以与沟道图案135接触。在本发明的一实施方式中，第二源极膜114可以包括沿第一方向D1向上延伸的突起115。
信息存储图案131可以形成在沟道图案135外侧。信息存储图案131可以包括从沟道孔CHH外部朝其内部顺序形成的阻挡层132、电荷存储层133和隧道绝缘层134。信息存储图案131可以在第一方向D1上部分地断开。阻挡层132、电荷存储层133和隧道绝缘层134的下端可以位于比栅电极124的下端低的水平处。
沟道保护膜137可以形成在第二源极膜114的突起115的一部分与信息存储图案131之间。例如，沟道保护膜137可以形成在阻挡层132和电荷存储层133之下。沟道保护膜137可以包括与隧道绝缘层134相同的绝缘材料。例如，沟道保护膜137可以包括硅氮氧化物。在本发明的一实施方式中，沟道保护膜137可以包括相对于隧道绝缘层134具有蚀刻选择性的绝缘材料。沟道保护膜137可以填充作为阻挡层132被过蚀刻的结果而在电荷存储层133与绝缘层122之间产生的空间。沟道保护膜137可以形成在信息存储图案131的下端，并且可以使信息存储图案131的蚀刻均匀。在本发明的一些实施方式中，沟道保护膜137可以形成为两个或更多个层。
沟道保护膜137的下端可以位于与第一源极膜112的上端相同的水平处，或者可以位于比第一源极膜112的上端低的水平处。此外，隧道绝缘层134可以位于与第一源极膜112的上端相同的水平处，或者可以位于比第一源极膜112的上端低的水平处。例如，沟道保护膜137的下端可以位于离第一源极膜112的上端的距离在此为或更小的低位置处。当沟道保护膜137的下端位于比第一源极膜112的上端高的水平处，特别是在比绝缘层122的上端高的水平处时，由于第二源极膜114的影响，对栅电极124的开/关控制可能出现问题。或者，当沟道保护膜137的下端位于离第一源极膜112的上端的距离在此为或更大的低水平处时，沟道图案135与第二源极膜114之间的接触面积可以减小，因而其间的沟道电阻可以增加。此外，在存储器擦除操作期间可能难以形成空穴。
图4至8是根据本发明另外的实施方式的区域E的突出显示(即放大的)视图，并且与图3的区域E对应。参照图4，沟道保护膜237可以形成在阻挡层132和电荷存储层133之下。沟道保护膜237可以形成为在第一方向D1上从电荷存储层133的下部向上突出。电荷存储层133的下端可以位于比阻挡层132和隧道绝缘层134的下端高的水平处。如图4所示，即使当信息存储图案131的被部分蚀刻的下端不均匀时，沟道保护膜237形成在信息存储图案131的下端，从而可以控制信息存储图案131的蚀刻为均匀。
参照图5，沟道保护膜337的下端可以包括向上凸起的凸起部分337a。凸起部分337a的上端可以位于与第一源极膜112的上端相同的水平处，或者可以位于比第一源极膜112的上端低的水平处。凸起部分337a的上端和下端可以位于离第一源极膜112的上端的距离在此为或更小的低位置处。
参照图6，沟道保护膜437可以形成在阻挡层132、电荷存储层133和隧道绝缘层134之下。沟道保护膜437可以形成为在第一方向D1上从阻挡层132的下部向上突出。阻挡层132的下端可以位于比电荷存储层133和隧道绝缘层134的下端高的水平处。沟道保护膜437的下端可以位于与第一源极膜112的上端相同的水平处，或者可以位于比第一源极膜112的上端低的水平处。沟道保护膜437可以包括硅氧化物。
参照图7，沟道保护膜537可以形成在阻挡层132之下。阻挡层132的下端可以位于比电荷存储层133和隧道绝缘层134的下端高的水平处。沟道保护膜537可以包括硅氮化物(例如Si3N4)。
参照图8，沟道氧化物膜114a被显示为沟道保护膜137的另一实施方式。沟道氧化物膜114a可以形成在阻挡层132之下。沟道氧化物膜114a的上端可以位于比第一源极膜112的上端高的水平处。例如，沟道氧化物膜114a的上端可以位于与绝缘层122的上端相同的水平处，或者可以位于比绝缘层122的上端高的水平处。沟道氧化物膜114a可以包括硅氧化物。沟道氧化物膜114a可以不用沉积沟道保护膜137的工艺被形成。例如，沟道氧化物膜114a可以在形成第二源极膜114之后使用湿氧化工艺形成。沟道氧化物膜114a的下端可以位于与第一源极膜112的上端相同的水平处，或者可以位于比第一源极膜112的上端低的水平处。
图9至15、16A、16B和17至23是沿图1的线I-I'截取并按照用于描述根据本发明构思的一实施方式的制造单元区域100的方法的工艺顺序而显示的剖视图。图16B是图16A所示的区域E的放大图。
参照图9，上堆叠结构120可以在下堆叠结构110上形成。下堆叠结构110可以包括衬底102。第一源极膜112、牺牲膜116和源极绝缘膜118可以在衬底102上形成。例如，衬底102可以包括硅晶片、绝缘体上硅(SOI)衬底、形成在绝缘膜上的硅单晶膜或形成在绝缘膜上的多晶硅区域。衬底102可以包括诸如硼(B)的P型杂质。在一实施方式中，衬底102可以设置在外围区域160上。例如，衬底102可以通过在外围区域160上沉积掺杂有P型杂质的多晶硅膜而形成，或者可以通过在外围区域160上沉积多晶硅膜/层然后用P型杂质对其进行掺杂而形成。
第一源极膜112可以在牺牲膜116上形成，并且源极绝缘膜118可以在牺牲膜116的上方和下方形成。第一源极膜112可以包括多晶硅并且可以包括N型杂质。牺牲膜116和源极绝缘膜118可以包括诸如硅氧化物、硅氮化物、硅氮氧化物或其组合的绝缘材料。在一实施方式中，牺牲膜116可以包括硅氮化物，并且源极绝缘膜118可以包括硅氧化物。
上堆叠结构120可以在第一源极膜112上形成。如图所示，上堆叠结构120可以由交替堆叠的绝缘层122和牺牲层126形成。例如，绝缘层122可以包括诸如硅氧化物、硅氮化物或硅氮氧化物的绝缘材料。牺牲层126可以包括相对于绝缘层122具有蚀刻选择性的绝缘材料。例如，绝缘层122可以包括硅氧化物，牺牲层126可以包括硅氮化物。层间电介质151可以在上堆叠结构120上形成。层间电介质151可以包括诸如硅氧化物、硅氮化物或硅氮氧化物的绝缘材料。
参照图1和10，沟道孔CHH可以被形成以穿过上堆叠结构120、第一源极膜112、牺牲膜116和源极绝缘膜118。沟道孔CHH可以具有沿第一方向D1向下延伸的圆筒形状。在一实施方式中，沟道孔CHH可以具有其直径朝衬底102减小的圆锥形状或截头圆锥形状。沟道孔CHH可以使用诸如深反应离子蚀刻(DRIE)工艺的各向异性蚀刻工艺形成。
参照图11，沟道结构130和导电垫150可以在沟道孔CHH中形成。沟道结构130可以包括从沟道孔CHH的外部朝其内部顺序地形成的信息存储图案131、沟道图案135和芯图案136。信息存储图案131可以包括从沟道孔CHH的外部朝其内部顺序地形成的阻挡层132、电荷存储层133和隧道绝缘层134。
沟道结构130可以通过用芯图案136填充在信息存储图案131和沟道图案135顺序地形成于沟道孔CHH中之后剩余的空间而形成。信息存储图案131和沟道图案135可以使用化学气相沉积(CVD)方法、物理气相沉积(PVD)方法、原子层沉积(ALD)方法或类似方法形成。
阻挡层132、电荷存储层133和隧道绝缘层134可以包括电绝缘材料。例如，阻挡层132可以包括硅氧化物，电荷存储层133可以包括硅氮化物。隧道绝缘层134可以包括硅氮氧化物。
例如，沟道图案135可以包括多晶硅，芯图案136可以包括诸如硅氧化物、硅氮化物、硅氮氧化物或高K材料的电绝缘材料。导电垫150可以在沟道结构130上形成。在层间电介质151和沟道结构130上形成薄膜之后，导电垫150可以使用诸如化学机械抛光(CMP)工艺和/或回蚀刻工艺的平坦化工艺形成。导电垫150可以包括诸如多晶硅、金属、金属硅化物或其组合的导电材料。虚设沟道结构138可以用与沟道结构130相同的方法形成。
参照图1和12，字线切口WLC可以通过蚀刻上堆叠结构120而形成。字线切口WLC可以沿第三方向D3延伸。字线切口WLC可以使用各向异性蚀刻方法形成。例如，上堆叠结构120可以使用RIE(例如深反应离子蚀刻(DRIE))工艺被蚀刻。在上堆叠结构120的蚀刻中，第一源极膜112可以用作蚀刻停止膜。
参照图13-14，第一源极膜112可以沿着字线切口WLC被去除。在去除第一源极膜112时，源极绝缘膜118可以用作蚀刻停止膜。然后，多晶硅间隔物146可以在上堆叠结构120的绝缘层122和牺牲层126的通过字线切口WLC暴露的侧表面上以及在源极绝缘膜118上形成，如图14所示。此外，多晶硅间隔物146可以形成在层间电介质151上。多晶硅间隔物146可以在形成下面将描述的形成第二源极膜114的工艺中保护绝缘层122和牺牲层126免受损坏。
参照图15，沿着字线切口WLC形成在源极绝缘膜118上的多晶硅间隔物146可以被去除。多晶硅间隔物146可以使用各向异性蚀刻工艺被去除。例如，多晶硅间隔物146可以使用RIE工艺被蚀刻。接着，牺牲膜116和设置在衬底102上的源极绝缘膜118可以通过去除设置在牺牲膜116上的源极绝缘膜118而被暴露。虽然未示出，但是可以使用光掩模来蚀刻源极绝缘膜118和牺牲膜116。
图16A是用于描述去除牺牲膜116的工艺的剖视图，图16B是图16A所示的区域E的放大图。参照图16A和16B，暴露的牺牲膜116可以被去除，并且开口119可以在源极绝缘膜118之间形成。此外，牺牲膜116可以被去除，因而可以暴露阻挡层132。牺牲膜116可以使用各向同性蚀刻工艺被去除并且被选择性地去除。在去除牺牲膜116的工艺期间，相对于牺牲膜116具有蚀刻选择性的源极绝缘膜118和阻挡层132可以不被损坏。
图17至20是区域E的局部放大图，用于描述形成沟道开口OP和第二源极膜114的方法。参照图17，阻挡层132的一部分和源极绝缘膜118可以被去除。阻挡层132的下端可以位于与第一源极膜112的上端相同的水平处，或者可以位于比第一源极膜112的上端低的水平处。阻挡层132可以被部分地去除使得沟道开口OP可以在第一方向D1上形成于信息存储图案131之下。
参照图18，电荷存储层133的一部分可以被去除。在去除电荷存储层133的工艺中，相对于电荷存储层133具有蚀刻选择性的阻挡层132和隧道绝缘层134可以不被损坏。电荷存储层133的下端可以位于与阻挡层132的下端相同的水平处。
参照图19，沟道保护层137a可以在衬底102、第一源极膜112、阻挡层132、电荷存储层133和隧道绝缘层134的通过开口119和沟道开口OP暴露的表面上形成。在本发明构思的一个实施方式中，沟道保护层137a可以完全填充沟道开口OP。沟道保护层137a可以包括与隧道绝缘层134相同的绝缘材料。例如，沟道保护层137a可以包括硅氧化物。
参照图20，形成在开口119中的沟道保护层137a以及沟道保护层137a的形成在沟道开口OP中的部分可以被去除，并且可以形成沟道保护膜137。沟道开口OP可以形成在沟道图案135外侧以沿第一方向D1延伸。沟道开口OP可以在第二方向D2上位于与信息存储图案131相同的水平处。沟道开口OP可以暴露沟道图案135，并且可以用第二源极膜114的一部分填充。沟道保护膜137可以位于沟道开口OP的两端。
因为信息存储图案131可以由作为不同层的阻挡层132、电荷存储层133和隧道绝缘层134组成，所以当蚀刻信息存储图案131时，会难以控制信息存储图案131的蚀刻表面的深度为恒定。如图19和20所示，沟道保护层137a形成在通过去除阻挡层132和电荷存储层133的部分而形成的沟道开口OP中，然后再次被蚀刻，因而可以控制由多层膜组成的信息存储图案131被均匀地蚀刻。
现在参照图21，第二源极膜114可以在开口119和沟道开口OP中形成。第二源极膜114可以与沟道图案135接触。第二源极膜114可以包括在第一方向D1上从第一源极膜112的下部向上突出的突起115(见图3)。突起115可以与第一源极膜112的侧表面和沟道保护膜137接触。在形成第二源极膜114之后，多晶硅间隔物146可以被去除。虽然未示出，但是可以使用光掩模来去除多晶硅间隔物146。
在去除多晶硅间隔物146之后，上堆叠结构120的牺牲层126可以被选择性地去除。牺牲层126可以使用各向同性蚀刻工艺被去除，并且可以形成开口148。在去除牺牲层126的工艺中，相对于牺牲层126具有蚀刻选择性的绝缘层122、第一源极膜112和第二源极膜114可以不被损坏。
参照图22，栅电极124可以在开口148中形成。栅电极124可以包括导电材料，诸如金属、金属氧化物、金属氮化物、多晶硅、导电碳或其任何组合。例如，导电材料可包括Ti、TiN、Ta、TaN、CoSi、NiSi、WSi或其组合。虽然未示出，但是形成在层间电介质151上方并且在字线切口WLC下方且在字线切口WLC的侧部处的导电材料可以使用各向异性蚀刻工艺或各向同性蚀刻工艺被去除。
公共源极线140、侧壁绝缘膜142和杂质区144可以在字线切口WLC中形成。侧壁绝缘膜142可以形成在绝缘层122和栅电极124的侧表面上，所述侧表面在形成栅电极124之后通过字线切口WLC被暴露。侧壁绝缘膜142可以使公共源极线140与栅电极124电绝缘。
杂质区144可以形成在字线切口WLC的下部中。杂质区144可以通过将杂质离子注入到字线切口WLC的下部而形成。在一实施方式中，杂质区144可以包括诸如磷(P)或砷(As)的N型杂质。
在形成杂质区144之后，公共源极线140可以沿着字线切口WLC形成。公共源极线140可以包括导电材料，诸如多晶硅、金属、金属氧化物、金属氮化物、金属硅化物或其组合。在另一实施方式中，公共源极线140可包括绝缘材料，诸如硅氧化物或硅氮化物。
参照图1和23，串选择线切口SLC可以在公共源极线140之间形成。串选择线切口SLC可以在第三方向D3上形成于虚设沟道结构138上方。串选择线切口SLC可以分割多个栅电极124中的至少一个。如图23所示，第一位插塞153、第二位插塞155、位线BL、子位线SBL和串选择线切口SLC可以被形成。虽然未示出，但是绝缘层可以在与第一位插塞153、第二位插塞155和子位线SBL的每个相同的水平处形成。第一位插塞153、第二位插塞155、位线BL和子位线SBL可以包括导电材料，诸如金属、金属硅化物、金属氧化物、金属氮化物、多晶硅、导电碳或其组合。
图24至28是按照用于描述形成图6所示的沟道保护膜437的工艺的工艺顺序显示的区域E的放大图。参照图16B和24，形成在开口119中的源极绝缘膜118可以被去除。阻挡层132可以被部分地去除以形成沟道开口OP。如图25所示，电荷存储层133可以被选择性地去除。在去除电荷存储层133的工艺中，相对于电荷存储层133具有蚀刻选择性的阻挡层132和隧道绝缘层134可以不被损坏。
参照图26，阻挡层132和隧道绝缘层134可以被部分地去除。相对于阻挡层132和隧道绝缘层134具有蚀刻选择性的电荷存储层133可以不被损坏。阻挡层132可以被部分地去除，使得阻挡层132的下端可以位于与第一源极膜112的上端相同的水平处，或者可以位于比第一源极膜112的上端高的水平处。在一实施方式中，绝缘层122或牺牲层126的侧表面可以通过阻挡层132的去除部分被暴露。
参照图27，沟道保护层437a可以在衬底102、第一源极膜112、阻挡层132、电荷存储层133和隧道绝缘层134的通过开口119和沟道开口OP暴露的表面上形成。沟道保护层437a可以填充电荷存储层133与绝缘层122之间的空间或者电荷存储层133与牺牲层126之间的空间。使用沉积沟道保护层437a的工艺，可以防止绝缘层122和牺牲层126被暴露。在本发明构思的一个实施方式中，沟道保护层437a可以包括硅氧化物。
参照图28，形成在开口119中的沟道保护层437a以及沟道保护层437a的形成在沟道开口OP中的部分可以被去除，并且可以形成沟道保护膜437。沟道保护膜437的下端可以位于与第一源极膜112的上端相同的水平处，或者可以位于比第一源极膜112的上端低的水平处。
参照图6和28，第二源极膜114可以在第一源极膜112与衬底102之间形成。在后续工艺中，可以去除牺牲层126并且可以形成栅电极124。
如图24至28所示，沟道保护膜437被形成，因而即使当阻挡层132与电荷存储层133和隧道绝缘层134相比被过度蚀刻时，也可以控制信息存储图案131的蚀刻为均匀。
图29至32是按照用于描述形成图7所示的沟道保护膜537的工艺的工艺顺序显示的区域E的放大图。参照图16B和29，形成在开口119中的源极绝缘膜118可以被去除。阻挡层132可以被部分地去除并且可以形成沟道开口OP。参照图30，沟道保护层537a可以在衬底102、第一源极膜112、阻挡层132和电荷存储层133的通过开口119和沟道开口OP暴露的表面上形成。沟道保护层537a可以包括相对于隧道绝缘层134具有蚀刻选择性的绝缘材料。例如，沟道保护层537a可以包括硅氮化物。
参照图31，电荷存储层133和沟道保护层537a的部分可以被去除。沟道保护层537a可以被蚀刻并且可以形成沟道保护膜537。相对于电荷存储层133和沟道保护膜537具有蚀刻选择性的隧道绝缘层134可以不被损坏。在蚀刻工艺之后，位于阻挡层132的下端的沟道保护膜537可以保留而不被完全去除。参照图32，隧道绝缘层134的一部分可以被去除。相对于隧道绝缘层134具有蚀刻选择性的电荷存储层133和沟道保护膜537可以不被损坏。参照图7和32，第二源极膜114可以在第一源极膜112与衬底102之间形成。在后续工艺中，可以去除牺牲层126并且可以形成栅电极124。
如图29至32所示，可以形成相对于隧道绝缘层134具有蚀刻选择性的沟道保护膜537，因而在蚀刻隧道绝缘层134的工艺期间可以防止对阻挡层132的损坏。因为阻挡层132不被去除，所以在蚀刻工艺期间可以不暴露栅电极124。由于上述工艺，可以防止栅电极124的故障。
图33至35是按照用于描述形成图8所示的沟道氧化物膜114a的工艺的工艺顺序显示的区域E的放大图。图33所示的信息存储图案131可以通过执行与图24和25中的工艺相同的工艺而形成。如图24和25所示，隧道绝缘层134可以通过顺序地去除阻挡层132和电荷存储层133的部分而被暴露。
参照图33，阻挡层132可以在蚀刻阻挡层132和隧道绝缘层134的工艺期间被过度蚀刻，因而可以暴露绝缘层122或牺牲层126的侧表面。参照图图34，第二源极膜114可以在第一源极膜112与衬底102之间形成。第二源极膜114可以填充开口OP，使得绝缘层122或牺牲层126的侧表面不被暴露。
如图21所示，在形成第二源极膜114之后，可以去除多晶硅间隔物146和牺牲层126，并且可以形成开口148。
参照图8，第二源极膜114的一部分可以通过开口148被氧化，并且可以形成沟道氧化物膜114a。例如，沟道氧化物膜114a可以通过湿氧化被形成。通过图33至35所示的工艺，可以控制信息存储图案131的蚀刻为均匀而不用沉积沟道保护膜137。此外，通过用沟道氧化物膜114a氧化与栅电极124相邻的第二源极膜114，可以防止栅电极124的故障。
根据本发明构思的至少一些实施方式，沟道保护膜可以在蚀刻沟道结构的侧表面的工艺期间被形成，因而可以控制具有不同的三个膜的信息存储图案的蚀刻为均匀。根据本发明构思的至少一些实施方式，沟道图案与第二源极膜之间的接触面积增加，因而能减小其间的沟道电阻并且能确保稳定的单元驱动电流。
虽然已经参照附图描述了本发明构思的实施方式，但是本领域技术人员应理解，可以进行各种各样的修改而不脱离本发明构思的范围且不改变本发明构思的实质特征。因此，上述实施方式应仅在描述性的意义上被考虑，而不是为了限制的目的。
本申请要求享有2018年3月19日提交的韩国专利申请第10-2018-0031251号的优先权，其公开通过引用全文合并于此。

Claims (20)

1.一种存储器件，包括：
其上具有第一源极膜的衬底；
在所述第一源极膜上的上堆叠结构；
延伸穿过所述上堆叠结构和所述第一源极膜的导电的沟道结构，所述沟道结构包括垂直地延伸穿过所述上堆叠结构和所述第一源极膜的沟道图案、以及在所述沟道图案的侧壁上的信息存储图案；
在所述衬底的表面与所述第一源极膜之间延伸的第二源极膜，所述第二源极膜接触所述沟道图案并且包括向上延伸的突起，所述突起在所述信息存储图案之下延伸；以及
在所述突起的至少一部分与所述信息存储图案的至少一部分之间延伸的沟道保护膜。
2.根据权利要求1所述的存储器件，其中所述信息存储图案包括电荷存储层和阻挡层；以及其中所述沟道保护膜在所述电荷存储层与所述突起之间以及在所述阻挡层与所述突起之间延伸。
3.根据权利要求2所述的存储器件，其中所述信息存储图案包括在所述电荷存储层与所述沟道图案之间延伸的隧道绝缘层；以及其中所述沟道保护膜的一部分在隧道绝缘层的一部分与所述阻挡层的一部分之间向上突出并且接触所述电荷存储层。
4.根据权利要求2所述的存储器件，其中所述突起的上表面相对于所述沟道保护膜的底表面是凸起的。
5.根据权利要求2所述的存储器件，其中所述沟道保护膜包括所述第二源极膜的氧化部分。
6.根据权利要求1所述的存储器件，其中所述信息存储图案包括隧道绝缘层、在所述隧道绝缘层上的电荷存储层、以及在所述电荷存储层上的阻挡层；以及其中所述沟道保护膜的一部分在电荷存储层的一部分与所述第一源极膜之间向上突出并且接触所述阻挡层。
7.根据权利要求1所述的存储器件，其中所述信息存储图案包括在所述上堆叠结构上的阻挡层；以及其中所述沟道保护膜在所述阻挡层与所述突起之间延伸。
8.一种存储器件，包括：
下堆叠结构，形成在衬底上并且包括第一源极膜和设置在所述第一源极膜之下的第二源极膜；
上堆叠结构，设置在所述下堆叠结构上；以及
沟道结构，构造为穿过所述上堆叠结构和所述第一源极膜，并且包括构造为向下延伸的沟道图案和设置在所述沟道图案外侧的信息存储图案，
其中所述第二源极膜形成在所述信息存储图案之下并且与所述沟道图案直接接触，
所述第二源极膜包括构造为向上延伸的突起，以及
沟道保护膜设置在所述突起与所述信息存储图案之间且在至少一部分的所述突起上。
9.根据权利要求8所述的存储器件，其中所述沟道保护膜形成在所述信息存储图案的阻挡层和电荷存储层之下。
10.根据权利要求9所述的存储器件，其中：
所述沟道保护膜在第一方向上从所述电荷存储层的下部突出；以及
所述电荷存储层的下端位于比所述信息存储图案的所述阻挡层的下端高的水平处。
11.根据权利要求9所述的存储器件，其中所述沟道保护膜的下端包括形成为向上凸起的凸起部分。
12.根据权利要求11所述的存储器件，其中：
所述凸起部分的上端和下端位于比所述第一源极膜的上端高的水平处；以及
所述沟道保护膜是通过氧化所述第二源极膜而形成的沟道氧化物膜。
13.根据权利要求8所述的存储器件，其中：
所述沟道保护膜形成在所述信息存储图案的阻挡层、电荷存储层和隧道绝缘层之下；以及
所述沟道保护膜在第一方向上从所述阻挡层的下端突出。
14.根据权利要求8所述的存储器件，其中所述沟道保护膜形成在所述信息存储图案的阻挡层之下。
15.根据权利要求13所述的存储器件，其中：
所述沟道保护膜是通过氧化所述第二源极膜而形成的沟道氧化物膜；以及
所述沟道氧化物膜的上端位于比所述第一源极膜的上端高的水平处。
16.根据权利要求8所述的存储器件，其中所述沟道保护膜的下端位于与所述第一源极膜的上端相同的水平处，或者位于比所述第一源极膜的上端低的水平处。
17.根据权利要求8所述的存储器件，其中包括外围晶体管的外围区域设置在所述衬底之下。
18.一种存储器件，包括：
下堆叠结构，形成在衬底上并且包括第一源极膜和设置在所述第一源极膜之下的第二源极膜；
上堆叠结构，设置在所述下堆叠结构上；以及
沟道结构，穿过所述上堆叠结构和所述第一源极膜并且包括构造为向下延伸的沟道图案和设置在所述沟道图案外侧的信息存储图案，
其中所述第二源极膜形成在所述信息存储图案之下并且与所述沟道图案直接接触，
所述第二源极膜包括构造为向上延伸的突起，
沟道保护膜设置在所述突起与所述信息存储图案之间，
所述沟道保护膜形成在所述信息存储图案的阻挡层和电荷存储层之下，
所述沟道保护膜的下端位于与所述信息存储图案的隧道绝缘层的下端相同的水平处，以及
所述突起的上端位于比所述第一源极膜的上端低的水平处。
19.根据权利要求18所述的存储器件，其中所述突起的上端位于离所述第一源极膜的上端的距离在此为或更小的水平处。
20.根据权利要求18所述的存储器件，其中包括外围晶体管的外围区域设置在所述衬底之下。
CN201811547596.1A 2018-03-19 2018-12-18 其中具有垂直延伸的沟道结构的存储器件及其制造方法 Active CN110289267B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180031251A KR102553126B1 (ko) 2018-03-19 2018-03-19 채널 구조체를 갖는 메모리 장치
KR10-2018-0031251 2018-03-19

Publications (2)

Publication Number Publication Date
CN110289267A true CN110289267A (zh) 2019-09-27
CN110289267B CN110289267B (zh) 2023-10-17

Family

ID=67906080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811547596.1A Active CN110289267B (zh) 2018-03-19 2018-12-18 其中具有垂直延伸的沟道结构的存储器件及其制造方法

Country Status (3)

Country Link
US (1) US10431595B1 (zh)
KR (1) KR102553126B1 (zh)
CN (1) CN110289267B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111370424A (zh) * 2020-04-16 2020-07-03 中国科学院微电子研究所 三维闪存及其制作方法
CN111627918A (zh) * 2020-04-30 2020-09-04 长江存储科技有限责任公司 一种3d nand存储器及其制造方法
CN111785731A (zh) * 2020-06-18 2020-10-16 长江存储科技有限责任公司 三维存储器及制备方法、电子设备
CN113206103A (zh) * 2020-01-31 2021-08-03 爱思开海力士有限公司 半导体存储器装置及其制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020038911A (ja) * 2018-09-05 2020-03-12 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
KR102546653B1 (ko) * 2018-12-11 2023-06-22 삼성전자주식회사 콘택 플러그를 갖는 반도체 소자
KR102653228B1 (ko) * 2019-10-15 2024-03-29 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR20210097557A (ko) * 2020-01-30 2021-08-09 에스케이하이닉스 주식회사 반도체 장치 및 그의 제조 방법
CN111244095B (zh) * 2020-03-25 2023-06-30 长江存储科技有限责任公司 三维存储器及其制备方法
KR20210132970A (ko) 2020-04-28 2021-11-05 삼성전자주식회사 채널 패턴을 포함하는 반도체 소자 및 이의 제조 방법
US11527630B2 (en) * 2020-06-24 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
US20220238548A1 (en) * 2021-01-26 2022-07-28 Micron Technology, Inc. Microelectronic devices with vertically recessed channel structures and discrete, spaced inter-slit structures, and related methods and systems
US11974430B2 (en) * 2021-01-26 2024-04-30 Micron Technology, Inc. Microelectronic devices with dopant extensions near a GIDL region below a tier stack, and related methods and systems
US11895835B2 (en) * 2021-06-15 2024-02-06 Micron Technology, Inc. Integrated circuitry comprising a memory array comprising strings of memory cells and methods including a method used in forming a memory array comprising strings of memory cells
US20220399363A1 (en) * 2021-06-15 2022-12-15 Micron Technology, Inc. Integrated Circuitry Comprising A Memory Array Comprising Strings Of Memory Cells And Methods Including A Method Used In Forming A Memory Array Comprising Strings Of Memory Cells

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531744A (zh) * 2015-09-09 2017-03-22 三星电子株式会社 半导体器件及其制造方法
US20170162594A1 (en) * 2015-12-08 2017-06-08 SK Hynix Inc. Manufacturing method of semiconductor device
US20170162591A1 (en) * 2015-12-03 2017-06-08 SK Hynix Inc. Semiconductor device and manufacturing method thereof
CN107017261A (zh) * 2015-11-02 2017-08-04 三星电子株式会社 半导体器件
CN107564915A (zh) * 2017-08-31 2018-01-09 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8187936B2 (en) * 2010-06-30 2012-05-29 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device and method of making thereof
JP2013543266A (ja) 2010-10-18 2013-11-28 アイメック 縦型半導体メモリデバイス及びその製造方法
KR102015578B1 (ko) * 2012-09-11 2019-08-28 삼성전자주식회사 불휘발성 메모리 장치 및 그 형성방법
US9455263B2 (en) 2014-06-27 2016-09-27 Sandisk Technologies Llc Three dimensional NAND device with channel contacting conductive source line and method of making thereof
US9773803B2 (en) 2014-09-08 2017-09-26 Toshiba Memory Corporation Non-volatile memory device and method of manufacturing same
US9576971B2 (en) 2014-12-09 2017-02-21 Sandisk Technologies Llc Three-dimensional memory structure having a back gate electrode
KR20160080365A (ko) 2014-12-29 2016-07-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9711524B2 (en) 2015-01-13 2017-07-18 Sandisk Technologies Llc Three-dimensional memory device containing plural select gate transistors having different characteristics and method of making thereof
US20170069653A1 (en) 2015-09-09 2017-03-09 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
US20170110471A1 (en) 2015-10-16 2017-04-20 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531744A (zh) * 2015-09-09 2017-03-22 三星电子株式会社 半导体器件及其制造方法
CN107017261A (zh) * 2015-11-02 2017-08-04 三星电子株式会社 半导体器件
US20170162591A1 (en) * 2015-12-03 2017-06-08 SK Hynix Inc. Semiconductor device and manufacturing method thereof
US20170162594A1 (en) * 2015-12-08 2017-06-08 SK Hynix Inc. Manufacturing method of semiconductor device
CN107564915A (zh) * 2017-08-31 2018-01-09 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113206103A (zh) * 2020-01-31 2021-08-03 爱思开海力士有限公司 半导体存储器装置及其制造方法
US11751376B2 (en) 2020-01-31 2023-09-05 SK Hynix Inc. Semiconductor memory device and manufacturing method thereof
CN113206103B (zh) * 2020-01-31 2024-06-11 爱思开海力士有限公司 半导体存储器装置及其制造方法
CN111370424A (zh) * 2020-04-16 2020-07-03 中国科学院微电子研究所 三维闪存及其制作方法
CN111370424B (zh) * 2020-04-16 2022-09-27 中国科学院微电子研究所 三维闪存及其制作方法
CN111627918A (zh) * 2020-04-30 2020-09-04 长江存储科技有限责任公司 一种3d nand存储器及其制造方法
CN111627918B (zh) * 2020-04-30 2021-05-07 长江存储科技有限责任公司 一种3d nand存储器及其制造方法
CN111785731A (zh) * 2020-06-18 2020-10-16 长江存储科技有限责任公司 三维存储器及制备方法、电子设备

Also Published As

Publication number Publication date
CN110289267B (zh) 2023-10-17
KR102553126B1 (ko) 2023-07-07
KR20190109787A (ko) 2019-09-27
US20190287984A1 (en) 2019-09-19
US10431595B1 (en) 2019-10-01

Similar Documents

Publication Publication Date Title
CN110289267A (zh) 其中具有垂直延伸的沟道结构的存储器件及其制造方法
US10622368B2 (en) Three-dimensional memory device with semicircular metal-semiconductor alloy floating gate electrodes and methods of making thereof
US9449980B2 (en) Band gap tailoring for a tunneling dielectric for a three-dimensional memory structure
CN108124495B (zh) 具有金属和硅化物控制栅极的三维存储器装置
KR102612021B1 (ko) 3차원 반도체 메모리 장치
US9754956B2 (en) Uniform thickness blocking dielectric portions in a three-dimensional memory structure
US9711524B2 (en) Three-dimensional memory device containing plural select gate transistors having different characteristics and method of making thereof
US9634023B2 (en) Vertical memory devices
CN105047668A (zh) 半导体存储器装置及其制造方法
CN107017261A (zh) 半导体器件
CN107611136A (zh) 垂直型非易失性存储器件及其制造方法以及字线凹陷结构
KR101949375B1 (ko) 비휘발성 메모리 장치의 제조 방법
CN109378315A (zh) 半导体存储器件及其制造的方法
US20120168848A1 (en) Non-volatile memory device and method for fabricating the same
JP2014011389A (ja) 半導体装置の製造方法及び半導体装置
CN106058044A (zh) 高密度电阻性随机存取存储器（rram）
CN109390348A (zh) 3d存储器件及其制造方法
CN114026676A (zh) 水平反或型存储器串的三维阵列制程
CN108807409A (zh) 半导体装置及其制造方法
JP2018137299A (ja) 半導体装置
CN112768466A (zh) 一种三维存储器及其制备方法
CN108022933A (zh) 闪存器件及其制造方法
CN108878438A (zh) 半导体存储器装置及其制造方法
CN103426886B (zh) 非易失性存储器件及其制造方法
CN109671715A (zh) 3d存储器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant