CN104600033B - 一种或非门闪存存储器及其制作方法 - Google Patents
一种或非门闪存存储器及其制作方法 Download PDFInfo
- Publication number
- CN104600033B CN104600033B CN201410855875.XA CN201410855875A CN104600033B CN 104600033 B CN104600033 B CN 104600033B CN 201410855875 A CN201410855875 A CN 201410855875A CN 104600033 B CN104600033 B CN 104600033B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- floating gate
- channel region
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种或非门闪存存储器及其制作方法,该方法包括:刻蚀半导体衬底,形成有源区和沟道区,沟道区延伸至基底内,露出基底;在沟道区内露出的基底的底部及侧壁形成隧穿栅氧层;在基底底部的隧穿栅氧层之上形成浮栅层,浮栅层上表面的高度高于基底上表面的高度,且浮栅层上表面的高度低于牺牲层上表面的高度;在浮栅层之上以及浮栅层之上的沟道区侧壁形成层间介电质层;在浮栅层之上的层间介电质层之上形成控制栅层;刻蚀牺牲层及沟道区侧壁的层间介电质层,露出基底;在浮删层两侧露出的基底表面分别形成源极和漏极。本发明所述的或非门闪存存储器及其制作方法能够使得或非门闪存存储器微缩到45纳米以下,且制作工艺简单、适合量产。
Description
技术领域
本发明涉及半导体制作领域,具体涉及一种或非门闪存存储器及其制作方法。
背景技术
闪存(FLASH)存储器具有不易流失以及可重复擦除读写的特性,此外还具有传输速度快和低耗电的特性,使得闪存存储器在便携式产品、资讯、通讯及消费性电子产品中的应用非常广泛。
或非门闪存(NOR FLASH)存储器是一种主要的闪存存储器。现有技术中的或非门闪存存储器的制作方法的流程图如图1所示,其各个步骤对应的结构的剖面图如图2A-2C所示,该制作方法包括以下步骤:步骤101、在硅衬底201上形成隧穿栅氧层202,对硅衬底201进行离子注入,在隧穿栅氧层202上依次形成浮栅层203、层间介电质层204、控制栅层205和牺牲层206;步骤102、刻蚀牺牲层206、控制栅层205、层间介电质层204、浮栅层203和隧穿栅氧层202,露出硅衬底201上表面;步骤103、刻蚀牺牲层,露出控制栅层205上表面,在露出的硅衬底201上表面进行离子注入,在隧穿栅氧层202的两侧分别形成源极207和漏极208。现有的制作方法制作的或非门闪存存储器的浮栅层位于基底平面以上,使得隧穿栅氧层为平面结构,浮栅层在基底上的宽度限制了该或非门闪存存储器只能微缩到45纳米工艺节点,使得或非门闪存存储器的尺寸不能进一步减小,从而限制了集成或非门闪存存储器的器件的尺寸。
发明内容
本发明的目的在于提出一种或非门闪存存储器及其制作方法,该制作方法能够解决现有技术中的或非门闪存存储器只能微缩到45纳米工艺节点,使得或非门闪存存储器的尺寸能进一步减小。
为达此目的,本发明采用以下技术方案:
第一方面,本发明公开了一种或非门闪存存储器的制作方法,包括:
刻蚀半导体衬底,形成有源区和沟道区,所述半导体衬底由基底和牺牲层依次层叠而成,所述沟道区延伸至所述基底内,露出所述基底;
在所述沟道区内露出的所述基底的底部及侧壁形成隧穿栅氧层;
在所述基底底部的隧穿栅氧层之上形成浮栅层,所述浮栅层上表面的高度高于所述基底上表面的高度,且所述浮栅层上表面的高度低于所述牺牲层上表面的高度;
在所述浮栅层之上以及所述浮栅层之上的沟道区侧壁形成层间介电质层;
在所述浮栅层之上的层间介电质层之上形成控制栅层;
刻蚀所述牺牲层及沟道区侧壁的层间介电质层,露出所述基底;
在所述浮删层两侧露出的所述基底表面分别形成源极和漏极。
进一步地,所述牺牲层包括自下而上依次层叠的氧化层和氮化硅层,所述刻蚀半导体衬底,形成有源区和沟道区之前,所述方法还包括:
提供硅衬底;
在所述硅衬底之上形成氧化层;
在所述硅衬底内注入P型离子,形成基底;
在所述氧化层之上形成氮化硅层。
进一步地,所述在所述沟道区内露出的所述基底的底部及侧壁形成隧穿栅氧层包括:
在所述沟道区内的基底之上沉积隧穿栅氧层;
刻蚀所述隧穿栅氧层,保留所述基底的底部及侧壁的隧穿栅氧层。
进一步地,所述在所述基底底部的隧穿栅氧层之上形成浮栅层,所述浮栅层上表面的高度高于所述基底上表面的高度,且所述浮栅层上表面的高度低于所述牺牲层上表面的高度包括:
在所述基底底部的隧穿栅氧层之上沉积浮栅层;
刻蚀所述浮栅层,使得浮栅层上表面的高度高于所述基底上表面的高度,且所述浮栅层上表面的高度低于所述牺牲层上表面的高度。
进一步地,所述在所述浮栅层之上以及浮栅层之上的沟道区侧壁形成层间介电质层包括:
在所述浮栅层之上沉积层间介电质层;
刻蚀所述层间介电质层,保留所述浮栅层之上以及浮栅层之上的沟道区侧壁的层间介电质层。
进一步地,所述在所述浮栅层之上的层间介电质层之上形成控制栅层包括:
在所述浮栅层之上的层间介电质层之上沉积控制栅层;
利用化学机械研磨工艺,去除多余的控制栅层,使得所述控制栅层的上表面与所述牺牲层的上表面平齐。
进一步地,所述在所述浮栅层两侧露出的所述基底表面分别形成源极和漏极是利用离子注入工艺在所述基底上表面注入N型离子,在所述浮栅层两侧露出的所述基底表面形成源极和漏极。
进一步地,所述氧化层、所述隧穿栅氧层、所述层间介电质层的材料为氧化硅,所述牺牲层的材料为氮化硅,所述浮栅层和所述控制栅层的材料为多晶硅。
第二方面,本发明公开了一种或非门闪存存储器,所述或非门闪存存储器通过上述任一所述的制作方法制作而成,包括:
基底,所述基底内设有沟道区;
隧穿栅氧层,所述隧穿栅氧层位于所述沟道区的底部及侧壁;
浮栅层,所述浮栅层位于所述沟道区底部的隧穿栅氧层之上,所述浮栅层的上表面高于所述基底的上表面;
层间介电质层,所述层间介电质层位于所述浮栅层之上;
控制栅层,所述控制栅层位于所述层间介电质层之上;
源极和漏极,所述源极和所述漏极分别位于所述浮栅层的两侧的基底的上表面内。
本发明提供的或非门闪存存储器及其制作方法,通过将浮栅层埋入基底内,从而使得隧穿栅氧层变为三面立体结构,使得源极和漏极间的电场距离从原来的只由浮栅层宽度定义,变为浮栅层宽度加浮栅层埋入深度定义,使得浮栅宽度微缩的情况下,仍然保持器件源级和漏极间的电场距离,从而使得或非门闪存存储器微缩至45纳米以下,并且在制作过程中,形成沟道区后,作为浮栅层的埋入沟道的沟道区、浮栅层和控制栅层的位置同时形成,使得制作过程中埋入沟道与浮栅层和控制栅层的对准较简便,从而制作工艺简单、适合量产。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案,下面对描述实施例中所需要用到的附图做一简单介绍。显然,所介绍的附图只是本发明所要描述的一部分实施例的附图,而不是全部的附图,对于本领域普通技术人员,在不付出创造性劳动的前提下,还可以根据这些附图得到其他的附图。
图1是现有技术中或非门闪存存储器的制作方法的流程图。
图2A-图2C是现有技术中或非门闪存存储器的制作方法各步骤相对应的剖面图。
图3是本发明实施例提供的或非门闪存存储器的制作方法的流程图。
图4A-图4G是本发明实施例提供的或非门闪存存储器的制作方法各步骤相对应的剖面图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,以下将结合本发明实施例中的附图,通过具体实施方式,完整地描述本发明的技术方案。显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例,基于本发明的实施例,本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例,均落入本发明的保护范围之内。
图3是本发明实施例提供的或非门闪存存储器的制作方法的流程图,通过该或非门闪存存储器的制作方法制得的或非门闪存存储器可用于笔记本电脑、相机和手机等移动设备上,如图3所示,该或非门闪存存储器的制作方法包括以下步骤:
步骤301、刻蚀半导体衬底,形成有源区和沟道区,半导体衬底由基底和牺牲层依次层叠而成,沟道区延伸至基底内,露出基底。
本步骤中,利用光刻和刻蚀工艺,形成有源区和沟道区。沟道区的侧面与底面的夹角可以为直角,可以为钝角。其中,基底可以为注入P型离子的硅衬底,P型离子可以是硼离子;牺牲层的材料可以为氮化硅。
优选地,牺牲层包括自下而上依次层叠的氧化层和氮化硅层。氧化层的材料可以为氧化硅。
如图4A所示,刻蚀半导体衬底,形成有源区410和沟道区420,半导体衬底由基底401、氧化层402和氮化硅层403依次层叠而成,沟道区420延伸至基底401内,露出基底401。
优选地,步骤301包括以下步骤:
步骤311、提供硅衬底。
步骤321、在硅衬底之上形成氧化层。
本步骤中,利用热扩散工艺,在硅衬底之上形成氧化层,形成的氧化层能够使得下一步在硅衬底内注入P型离子保持良好的均匀性。
步骤331、在硅衬底内注入P型离子,形成基底。
本步骤中,利用离子注入工艺,在硅衬底内注入P型离子,形成或非门闪存存储器的P型阱区域。
步骤341、在氧化层之上形成氮化硅层。
本步骤中,利用热扩散工艺,在氧化层之上形成氮化硅层,形成的氮化硅层首先可以作为刻蚀硅衬底的硬掩膜层,其次也是后续形成自对准栅极和自对准漏极接触孔的牺牲反版层。
步骤302、在沟道区内露出的基底的底部及侧壁形成隧穿栅氧层。
本步骤中,形成的隧穿栅氧层为三面立体结构,隧穿栅氧层的材料可以为氧化硅。
如图4B所述,在沟道区内露出的基底401的底部及侧壁形成隧穿栅氧层404。
优选地,步骤302包括以下步骤:
步骤312、在沟道区内的基底之上沉积隧穿栅氧层。
本步骤中,利用化学气相沉积工艺在沟道区内的基底之上沉积隧穿栅氧层。
步骤322、刻蚀隧穿栅氧层,保留基底的底部及侧壁的隧穿栅氧层。
本步骤中,将多余的隧穿栅氧层去掉,仅保留基底的底部及侧壁的隧穿栅氧层。
步骤303、在基底底部的隧穿栅氧层之上形成浮栅层,浮栅层上表面的高度高于氧化层上表面的高度,且浮栅层上表面的高度低于牺牲层上表面的高度。
本步骤中,浮栅层的一部分位于基底内,实现了将浮栅层埋入基底内,浮栅层的材料可以为多晶硅。
如图4C所示,在基底401底部的隧穿栅氧层404之上形成浮栅层405,浮栅层405上表面的高度高于氧化层402上表面的高度,且浮栅层405上表面的高度低于氮化硅层403上表面的高度。
优选地,步骤303包括以下步骤:
步骤313、在基底底部的隧穿栅氧层之上沉积浮栅层。
本步骤中,利用热扩散工艺在基底底部的隧穿栅氧层之上沉积浮栅层。
步骤323、刻蚀浮栅层,使得浮栅层上表面的高度高于氧化层上表面的高度,且浮栅层上表面的高度低于牺牲层上表面的高度。
本步骤中,去掉多余的浮栅层,使得浮栅层上表面的高度高于氧化层上表面的高度,且浮栅层上表面的高度低于牺牲层上表面的高度。
步骤304、在浮栅层之上以及浮栅层之上的沟道区侧壁形成层间介电质层。
本步骤中,形成的层间介电质层作为浮栅层和控制栅层的沟道区。层间介电质层的材料可以为氧化硅。
如图4D所示,在浮栅层405之上以及浮栅层405之上的沟道区侧壁形成层间介电质层406。
优选地,步骤304包括以下步骤:
步骤314、在浮栅层之上沉积层间介电质层。
本步骤中,利用热扩散工艺,在浮栅层之上沉积层间介电质层。
步骤324、刻蚀层间介电质层,保留浮栅层之上以及浮栅层之上的沟道区侧壁的层间介电质层。
本步骤中,去除多余的层间介电质层,仅保留浮栅层之上以及浮栅层之上的沟道区侧壁的层间介电质层。
步骤305、在浮栅层之上的层间介电质层之上形成控制栅层。
本步骤中,控制栅层的材料可以为多晶硅。
如图4E所示,在浮栅层405之上的层间介电质层406之上形成控制栅层407。
优选地,步骤305包括以下步骤:
步骤315、在浮栅层之上的层间介电质层之上沉积控制栅层。
本步骤中,利用热扩散工艺,在浮栅层之上的层间介电质层之上沉积控制栅层。
步骤325、利用化学机械研磨工艺,去除多余的控制栅层,使得控制栅层的上表面与牺牲层的上表面平齐。
步骤306、刻蚀牺牲层、氧化层及沟道区侧壁的层间介电质层,露出基底。
如图4F所示,刻蚀牺牲层、氧化层及沟道区侧壁的层间介电质层,露出基底401。
步骤307、在浮删层两侧露出的基底表面分别形成源极和漏极。
本步骤中,利用离子注入工艺,在浮删层两侧露出的基底表面注入N型离子,N型离子可以是磷离子。
如图4G所示,在浮删层405两侧露出的基底401表面分别形成源极408和漏极409。
本发明还提供了一种通过上述方法制作而成或非门闪存存储器,具体结构参见图4G的实施例。
本发明实施例提供的或非门闪存存储器及其制作方法通过将浮栅层埋入基底内,从而使得隧穿栅氧层变为三面立体结构,使得源极和漏极间的电场距离从原来的只由浮栅层宽度定义,变为浮栅层宽度加浮栅层埋入深度定义,使得浮栅宽度微缩的情况下,仍然保持器件源级和漏极间的电场距离,从而使得或非门闪存存储器微缩至45纳米以下,并且在制作过程中,形成沟道区后,浮栅层的埋入沟道、浮栅层和控制栅层的位置同时形成,使得制作过程中埋入沟道与浮栅层和控制栅层的对准较简便,从而制作工艺简单、适合量产。
上述仅为本发明的较佳实施例及所运用的技术原理。本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行的各种明显变化、重新调整及替代均不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由权利要求的范围决定。
Claims (8)
1.一种或非门闪存存储器的制作方法,其特征在于,包括:
刻蚀半导体衬底,形成有源区和沟道区,所述半导体衬底由基底和牺牲层依次层叠而成,所述沟道区延伸至所述基底内,露出所述基底;
在所述沟道区内露出的所述基底的底部及侧壁形成隧穿栅氧层;
在所述基底底部的隧穿栅氧层之上形成浮栅层,所述浮栅层上表面的高度高于所述基底上表面的高度,且所述浮栅层上表面的高度低于所述牺牲层上表面的高度;
在所述浮栅层之上以及所述浮栅层之上的沟道区侧壁形成层间介电质层;
在所述浮栅层之上的层间介电质层之上形成控制栅层;
刻蚀所述牺牲层及沟道区侧壁的层间介电质层,露出所述基底;
在所述浮栅层两侧露出的所述基底表面分别形成源极和漏极;
所述牺牲层包括自下而上依次层叠的氧化层和氮化硅层,所述刻蚀半导体衬底,形成有源区和沟道区之前,所述方法还包括:
提供硅衬底;
在所述硅衬底之上形成氧化层;
在所述硅衬底内注入P型离子,形成基底;
在所述氧化层之上形成氮化硅层。
2.根据权利要求1所述的或非门闪存存储器的制作方法,其特征在于,所述在所述沟道区内露出的所述基底的底部及侧壁形成隧穿栅氧层包括:
在所述沟道区内的基底之上沉积隧穿栅氧层;
刻蚀所述隧穿栅氧层,保留所述基底的底部及侧壁的隧穿栅氧层。
3.根据权利要求1所述的或非门闪存存储器的制作方法,其特征在于,所述在所述基底底部的隧穿栅氧层之上形成浮栅层,所述浮栅层上表面的高度高于所述基底上表面的高度,且所述浮栅层上表面的高度低于所述牺牲层上表面的高度包括:
在所述基底底部的隧穿栅氧层之上沉积浮栅层;
刻蚀所述浮栅层,使得浮栅层上表面的高度高于所述基底上表面的高度,且所述浮栅层上表面的高度低于所述牺牲层上表面的高度。
4.根据权利要求1所述的或非门闪存存储器的制作方法,其特征在于,所述在所述浮栅层之上以及浮栅层之上的沟道区侧壁形成层间介电质层包括:
在所述浮栅层之上沉积层间介电质层;
刻蚀所述层间介电质层,保留所述浮栅层之上以及浮栅层之上的沟道区侧壁的层间介电质层。
5.根据权利要求1所述的或非门闪存存储器的制作方法,其特征在于,所述在所述浮栅层之上的层间介电质层之上形成控制栅层包括:
在所述浮栅层之上的层间介电质层之上沉积控制栅层;
利用化学机械研磨工艺,去除多余的控制栅层,使得所述控制栅层的上表面与所述牺牲层的上表面平齐。
6.根据权利要求1所述的或非门闪存存储器的制作方法,其特征在于,所述在所述浮栅层两侧露出的所述基底表面分别形成源极和漏极是利用离子注入工艺在所述基底上表面注入N型离子,在所述浮栅层两侧露出的所述基底表面形成源极和漏极。
7.根据权利要求1-6所述的或非门闪存存储器的制作方法,其特征在于,所述氧化层、所述隧穿栅氧层、所述层间介电质层的材料为氧化硅,所述牺牲层的材料为氮化硅,所述浮栅层和所述控制栅层的材料为多晶硅。
8.一种或非门闪存存储器,所述或非门闪存存储器通过权利要求1-7任一所述的制作方法制作而成,其特征在于,包括:
基底,所述基底内设有沟道区;
隧穿栅氧层,所述隧穿栅氧层位于所述沟道区的底部及侧壁;
浮栅层,所述浮栅层位于所述沟道区底部的隧穿栅氧层之上,所述浮栅层的上表面高于所述基底的上表面;
层间介电质层,所述层间介电质层位于所述浮栅层之上;
控制栅层,所述控制栅层位于所述层间介电质层之上;
源极和漏极,所述源极和所述漏极分别位于所述浮栅层的两侧的基底的上表面内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410855875.XA CN104600033B (zh) | 2014-12-31 | 2014-12-31 | 一种或非门闪存存储器及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410855875.XA CN104600033B (zh) | 2014-12-31 | 2014-12-31 | 一种或非门闪存存储器及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104600033A CN104600033A (zh) | 2015-05-06 |
CN104600033B true CN104600033B (zh) | 2018-07-06 |
Family
ID=53125715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410855875.XA Active CN104600033B (zh) | 2014-12-31 | 2014-12-31 | 一种或非门闪存存储器及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104600033B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5773343A (en) * | 1995-05-12 | 1998-06-30 | Lg Semicon Co., Ltd. | Semiconductor device having a recessed channel structure and method for fabricating the same |
CN1841778A (zh) * | 2005-03-29 | 2006-10-04 | 恩益禧电子股份有限公司 | 半导体器件中的场效应晶体管及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100649974B1 (ko) * | 2005-11-30 | 2006-11-27 | 주식회사 하이닉스반도체 | 리세스드 플로팅게이트를 구비한 플래시메모리소자 및 그의제조 방법 |
KR20100056748A (ko) * | 2008-11-20 | 2010-05-28 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 그의 제조방법 |
-
2014
- 2014-12-31 CN CN201410855875.XA patent/CN104600033B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5773343A (en) * | 1995-05-12 | 1998-06-30 | Lg Semicon Co., Ltd. | Semiconductor device having a recessed channel structure and method for fabricating the same |
CN1841778A (zh) * | 2005-03-29 | 2006-10-04 | 恩益禧电子股份有限公司 | 半导体器件中的场效应晶体管及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104600033A (zh) | 2015-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111211134B (zh) | 一种3d存储器及其制造方法 | |
TWI543301B (zh) | 用於分裂閘極非依電性記憶體胞元之自我對準源極的形成技術 | |
CN109564922A (zh) | 三维存储设备及其制造方法 | |
CN102800689B (zh) | 非易失性存储器件及其制造方法 | |
WO2018200133A1 (en) | Arrays of elevationally-extending strings of memory cells and methods of forming memory arrays | |
CN103426824A (zh) | 制造非易失性存储器件的方法 | |
CN102694022A (zh) | 半导体装置及其制造方法 | |
CN100495731C (zh) | Fet器件及其制造方法 | |
KR20230047181A (ko) | Nor형 메모리 소자, 그 제조 방법 및 메모리 소자를 포함하는 전자 기기 | |
US10153349B2 (en) | Methods and structures for a split gate memory cell structure | |
CN102738001A (zh) | 具有超级介面的功率晶体管的制作方法 | |
CN104600032B (zh) | 一种或非门闪存存储器的制作方法 | |
TW201019463A (en) | Memory device and fabrication thereof | |
CN104600033B (zh) | 一种或非门闪存存储器及其制作方法 | |
CN102610508A (zh) | 浮栅的制作方法 | |
CN104538366B (zh) | 一种或非门闪存存储器及其制作方法 | |
CN103855098B (zh) | 闪存的存储单元的形成方法 | |
CN105405809A (zh) | 一种快闪存储器的制造方法 | |
CN102820214B (zh) | 半导体的制造方法 | |
US20140246762A1 (en) | Semiconductor device having deep wells and fabrication method thereof | |
TWI246166B (en) | Flash memory cell and fabricating method thereof | |
CN105405850B (zh) | 一种浮栅闪存器件的制造工艺 | |
CN105810636B (zh) | 非挥发性存储器的制造方法 | |
CN104766825B (zh) | 一种增大flash器件栅电容的方法及flash器件 | |
CN108281423A (zh) | 制作半导体元件的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |
|
CP03 | Change of name, title or address |