CN102820214B - 半导体的制造方法 - Google Patents

半导体的制造方法 Download PDF

Info

Publication number
CN102820214B
CN102820214B CN201110204980.3A CN201110204980A CN102820214B CN 102820214 B CN102820214 B CN 102820214B CN 201110204980 A CN201110204980 A CN 201110204980A CN 102820214 B CN102820214 B CN 102820214B
Authority
CN
China
Prior art keywords
opening
mask layer
layer
sidewall
making semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110204980.3A
Other languages
English (en)
Other versions
CN102820214A (zh
Inventor
王文杰
陈逸男
刘献文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN102820214A publication Critical patent/CN102820214A/zh
Application granted granted Critical
Publication of CN102820214B publication Critical patent/CN102820214B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种半导体的制造方法。包括：于衬底上形成掩模层，掩模层具有暴露出部分衬底的第一开口。藉由所述掩模层为掩模，进行干式蚀刻工艺，于衬底中形成第二开口，其特征在于第二开口具有底部与由底部向上向外延伸的侧壁，掩模层的第一开口暴露出第二开口的底部，且掩模层遮蔽第二开口的侧壁。藉由掩模层为掩模，透过第一开口对第二开口的底部进行垂直式离子注入工艺。对所述衬底进行转换工艺，于第二开口的侧壁上与底部上形成转换层，其特征在于侧壁上的转换层的厚度大于底部上的转换层的厚度。

Description

半导体的制造方法
技术领域
本发明涉及一种半导体的制造方法。
背景技术
随着科技的进步，电子元件的制造朝向高积集度，以符合电子元件轻、薄、短、小的趋势。提高积集度的方法，除了缩小半导体元件本身的尺寸之外，也可经由减小半导体元件之间的距离来达成。然而，不论是缩小半导体元件其本身的尺寸，或是缩小半导体元件间的距离，都会发生一些工艺上的问题。
一般来说，在栅极的过程中，会藉由离子注入工艺来定义间隙壁氧化层或栅氧化层。举例来说，于材料层中形成开口后，先藉由离子注入工艺对开口表面进行掺杂，再对已掺杂的开口表面进行诸如氧化工艺等转换工艺(conversionprocess)，以于开口表面形成诸如氧化层的转换层，而后再于开口中填入导电材料以形成栅极。然而，随着开口尺寸的缩小，离子注入工艺容易受到散射效应(scatteringeffect)影响而难以控制出想要的轮廓，举例来说，开口的侧壁的上半部与下半部就可能会有植入不均匀的情况发生。如此一来，后续形成于开口的侧壁上的转换层会有厚度不均的问题发生，导致转换层的绝缘效果不佳。
发明内容
本发明提供一种半导体的制造方法，使得形成于开口表面上的转换层能提供较佳的绝缘效果。
本发明提供一种半导体的制造方法。于衬底上形成掩模层，掩模层具有暴露出部分衬底的第一开口。藉由掩模层为掩模，进行干式蚀刻工艺，于衬底中形成第二开口，其中第二开口具有底部与由底部向上向外延伸的侧壁，掩模层的第一开口暴露出第二开口的底部，且掩模层遮蔽第二开口的侧壁。藉由掩模层为掩模，透过第一开口对第二开口的底部进行垂直式离子注入工艺。对衬底进行转换工艺，于第二开口的侧壁上与底部上形成转换层，其中侧壁上的转换层的厚度大于底部上的转换层的厚度。
在本发明的一实施例中，上述的干式蚀刻工艺包括原位加宽蚀刻工艺。
在本发明的一实施例中，在进行垂直式离子注入工艺时，第二开口的侧壁被掩模层遮蔽。
在本发明的一实施例中，形成所述掩模层前，上述的衬底中已形成有多个导体图案，且第二开口形成于导体图案之间。
在本发明的一实施例中，进行转换工艺之前，另包括移除掩模层。
在本发明的一实施例中，进行转换工艺之后，另包括于第二开口中形成导体层。
在本发明的一实施例中，上述的第一开口包括狭缝。
在本发明的一实施例中，上述的形成于侧壁的转换层实质上具有均匀的厚度。
在本发明的一实施例中，上述的垂直式离子注入工艺包括n型离子注入工艺
在本发明的一实施例中，上述的转换工艺包括氧化工艺。
基于上述，在本发明的半导体的制造方法中，用以形成开口的掩模层会遮蔽所形成的开口的侧壁，因此可使用同一掩模层对开口底部进行垂直式离子注入工艺，使得垂直式离子注入工艺不会对开口侧壁进行植入。如此一来，后续形成于开口侧壁上的转换层的厚度会大于形成于开口底部上的转换层的厚度，使得位于开口侧壁上的转换层能提供较佳的绝缘效果。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1E为依照本发明的一实施例的一种半导体的制造方法的上视流程示意图。
图2A至图2E分别为沿图1A至图1E的I-I’线的剖面示意图。
图3A至图3E分别为沿图1A至图1E的II-II’线的剖面示意图。
附图标记：
100：衬底
110：图案
112：介电层
114：介电图案
120：掩模层
122、130：开口
132、132a：底部
134：侧壁
142、144：转换层
150：导体层
t1、t2：厚度
CP：转换工艺
DP：垂直式离子注入工艺
具体实施方式
图1A至图1E为依照本发明的一实施例的一种半导体的制造方法的上视流程示意图，图2A至图2E分别为沿图1A至图1E的I-I’线的剖面示意图，以及图3A至图3E分别为沿图1A至图1E的II-II’线的剖面示意图。请同时参照图1A、图2A以及图3A，首先，于衬底100上形成掩模层120，掩模层120具有暴露出部分衬底100的第一开口122。在本实施例中，衬底100中例如是已形成有多个导体图案110，第一开口122例如是暴露出导体图案110之间的衬底100。第一开口122例如是狭缝。如图2A与图3A所示，衬底100的表面上例如是形成有介电层112，以及导体图案110与衬底100之间例如是形成有介电层112与介电图案114。在本实施例中，衬底100例如是硅衬底。掩模层120例如是包括碳化物。导体图案110例如是电容柱，其材料例如是多晶硅。介电层112的材料例如是氧化硅，以及介电图案114的材料例如是旋涂式介电质(Spin-onDielectric，SOD)。
请同时参照图1B、图2B以及图3B，接着，藉由掩模层120为掩模，进行干式蚀刻工艺，于衬底100中形成第二开口130，其中第二开口130具有底部132与由底部132向上向外延伸的侧壁134，掩模层120的第一开口122暴露出第二开口130的底部132，且掩模层120遮蔽第二开口130的侧壁134。详言之，掩模层120包括主体(未标示)与位于主体中的第一开口122，其中主体遮蔽第二开口130的侧壁134，以及第一开口122暴露出第二开口130的底部132。在本实施例中，干式蚀刻工艺例如是原位加宽蚀刻工艺(insituwidening)。换言之，干式蚀刻工艺会经由掩模层120的第一开口122同时对衬底100进行直向与横向蚀刻，使得所形成的第二开口130的宽度会大于第一开口122的宽度。因此，掩模层120的第一开口122会暴露所形成的第二开口130的底部132，但是掩模层120的主体会遮蔽所形成的第二开口130的侧壁134。在本实施例中，第二开口130的底部132例如是暴露衬底100，以及第二开口130的侧壁134例如是暴露位于导体图案110的上部周围的衬底100、位于导体图案110的顶部周围的介电层112以及位于导体图案110的上部周围的介电图案114。在本实施例中，以衬底100的材料包括硅为例，原位加宽蚀刻工艺中所使用的蚀刻气体例如是包括具有较高比例的溴化氢气体的较低比例的氧化气体，举例来说，其组成例如是100-200sccmHBr/20-40sccmCl2/0-15sccmCF4/0-15sccmNF3/0-10sccmO2。
请同时参照图1C、图2C以及图3C，然后，藉由掩模层120为掩模，透过第一开口122对第二开口130的底部132进行垂直式离子注入工艺DP，以形成经掺杂底部132a且保持开口130的侧壁134为未掺杂。在本实施例中，垂直式离子注入工艺DP例如是n型离子注入工艺，所植入的离子例如是氮离子。在本实施例中，由于掩模层120的主体会遮蔽第二开口130的侧壁134，因此垂直式离子注入工艺DP实质上仅会对第二开口130的底部132处的衬底100进行掺杂，而不会对位于第二开口130的侧壁134处被掩模层120的主体遮蔽的材料层(诸如衬底100、介电层112以及介电图案114)进行掺杂。换言之，在本实施例中，藉由掩模层120与垂直式离子注入工艺DP的搭配，能轻易地获得想要的植入轮廓，以避免植入轮廓受到散射效应影响。此外，能改善诸如开口的侧壁发生植入不均匀的问题。
请同时参照图1D、图2D以及图3D，在进行垂直式离子注入工艺DP后，移除掩模层120。而后，对衬底100进行转换工艺CP，于第二开口130的侧壁134上与底部132a上形成转换层142、144，其中侧壁134上的转换层144的厚度t1大于底部132a上的转换层142的厚度t2。在本实施例中，转换工艺CP例如是氧化工艺，转换层142、144的材料例如是氧化层。特别注意的是，由于在前一步骤中，已先对第二开口130的底部132处的衬底100进行掺杂(形成经掺杂底部132a)，而使第二开口130的侧壁134处的材料层保持未掺杂，因此，在此步骤中，侧壁134上的转换层144的厚度t1会自然地大于底部132a上的转换层142的厚度t2。此外，由于位于第二开口130的侧壁134处的材料层实质上皆为未经掺杂的材料，因此形成于第二开口130的侧壁134上的转换层144实质上具有均匀的厚度t1。
请同时参照图1E、图2E以及图3E，然后，于衬底100上形成导体层150，其中导体层150填入第二开口130中。在本实施例中，导体层150例如是栅极层，其材料例如是多晶硅。特别一提的是，在本实施例中，导体层150例如是藉由转换层142及实质上具有均匀的厚度的转换层144与导体图案110保持良好的电性绝缘。
在本实施例的半导体的制造方法中，藉由原位加宽蚀刻工艺，使得用以形成开口130的掩模层120会遮蔽所形成的开口130的侧壁134。接着，使用同一掩模层120对开口130的底部132进行垂直式离子注入工艺DP，此时开口侧壁134会因为被掩模层120遮蔽而能实质上保持未掺杂。如此一来，后续形成于开口侧壁134上的转换层144的厚度t1会大于形成于开口底部132上的转换层142的厚度t2，且形成于未经掺杂的开口侧壁134上的转换层144实质上具有均匀的厚度t1，因此位于开口侧壁134上的转换层144能提供较佳的绝缘效果。
在本实施例中，是使用掩模层来形成开口，并利用掩模层遮蔽开口侧壁的特点，使用同一掩模层来对开口底部进行掺杂并保持开口侧壁为未掺杂。也就是说，本实施例的半导体的制造方法无需额外制作用于植入工艺中的掩模层或其他工具来遮蔽开口侧壁，因此能大幅简化半导体的制造方法的步骤且降低制作成本。再者，由于本实施例的半导体的制造方法能于开口侧壁上形成厚度均匀且厚度较大的转换层，因此转换层能对后续形成于开口中的导体层及开口之间的导体图案提供良好的绝缘，使得半导体元件具有较佳的元件特性。
值得注意的是，虽然本实施例是以于具有如图2A与图3A所示的复杂结构的衬底中形成开口为例，但本发明不限于此，换言之，本发明适用于任何需要形成开口且使开口的底部与侧壁具有不同掺杂特性的半导体的制造方法中。
综上所述，在本发明的半导体的制造方法中，用以形成开口的掩模层会遮蔽所形成的开口的侧壁，因此可使用同一掩模层对开口底部进行垂直式离子注入工艺，使得垂直式离子注入工艺不会对开口侧壁进行植入。如此一来，后续形成于开口侧壁上的转换层的厚度会大于形成于开口底部上的转换层的厚度，使得位于开口侧壁上的转换层能提供较佳的绝缘效果。因此，本发明的半导体的制造方法能大幅简化半导体的制造方法的步骤与降低制作成本，且同时提升半导体元件之间的绝缘效果，使得半导体元件具有较佳的元件特性。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域的普通技术人员，当可作些许更动与润饰，而不脱离本发明的精神和范围。

Claims (8)

1.一种半导体的制造方法，其特征在于包括：
于衬底上形成掩模层，所述掩模层具有暴露出部分所述衬底的第一开口；
藉由所述掩模层为掩模，进行干式蚀刻工艺，于所述衬底中形成第二开口，其特征在于所述第二开口具有底部与由所述底部向上向外延伸的侧壁，所述掩模层的第一开口暴露出所述第二开口的底部，且所述掩模层遮蔽所述第二开口的侧壁，其中所述干式蚀刻工艺包括原位加宽蚀刻工艺；
藉由所述掩模层为掩模，透过所述第一开口对所述第二开口的底部进行垂直式离子注入工艺；以及
对所述衬底进行转换工艺，于所述第二开口的侧壁上与底部上形成转换层，其特征在于所述侧壁上的转换层的厚度大于底部上的转换层的厚度。
2.根据权利要求1所述的半导体的制造方法，其特征在于形成所述掩模层前，所述衬底中已有多个导体图案，且所述第二开口形成于所述导体图案之间。
3.根据权利要求1所述的半导体的制造方法，其特征在于进行所述转换工艺前，另包括移除所述掩模层。
4.根据权利要求1所述的半导体的制造方法，其特征在于进行所述转换工艺后，另包括于所述第二开口中形成导体层。
5.根据权利要求1所述的半导体的制造方法，其特征在于所述第一开口包括狭缝。
6.根据权利要求1所述的半导体的制造方法，其特征在于形成于所述侧壁上的转换层实质上具有均匀的厚度。
7.根据权利要求1所述的半导体的制造方法，其特征在于所述垂直式离子注入工艺包括n型离子注入工艺。
8.根据权利要求1所述的半导体的制造方法，其特征在于所述转换工艺包括氧化工艺。
CN201110204980.3A 2011-06-06 2011-07-21 半导体的制造方法 Active CN102820214B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/154,427 US8546234B2 (en) 2011-06-06 2011-06-06 Semiconductor process
US13/154427 2011-06-06
US13/154,427 2011-06-06

Publications (2)

Publication Number Publication Date
CN102820214A CN102820214A (zh) 2012-12-12
CN102820214B true CN102820214B (zh) 2015-11-18

Family

ID=47261999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110204980.3A Active CN102820214B (zh) 2011-06-06 2011-07-21 半导体的制造方法

Country Status (3)

Country Link
US (1) US8546234B2 (zh)
CN (1) CN102820214B (zh)
TW (1) TWI456635B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9305141B2 (en) * 2012-03-13 2016-04-05 Technogym S.P.A. Method, system and program product for identifying a user on an exercise equipment
US11551917B2 (en) * 2019-02-22 2023-01-10 Applied Materials, Inc. Reduction of Br2 and Cl2 in semiconductor processes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4639288A (en) * 1984-11-05 1987-01-27 Advanced Micro Devices, Inc. Process for formation of trench in integrated circuit structure using isotropic and anisotropic etching
US4679307A (en) * 1984-10-29 1987-07-14 Research Development Corporation Of Japan Method of manufacturing a recessed gate of a semiconductor device
US6472301B1 (en) * 1999-10-19 2002-10-29 Infineon Technologies Ag Method and structure for shallow trench isolation
CN101335241A (zh) * 2007-06-26 2008-12-31 海力士半导体有限公司 制造具有垂直沟道晶体管的半导体器件的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0467648A (ja) * 1990-07-09 1992-03-03 Matsushita Electron Corp 半導体装置の製造方法
EP0929098A1 (en) * 1998-01-13 1999-07-14 STMicroelectronics S.r.l. Process for selectively implanting dopants into the bottom of a deep trench
US8188538B2 (en) * 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4679307A (en) * 1984-10-29 1987-07-14 Research Development Corporation Of Japan Method of manufacturing a recessed gate of a semiconductor device
US4639288A (en) * 1984-11-05 1987-01-27 Advanced Micro Devices, Inc. Process for formation of trench in integrated circuit structure using isotropic and anisotropic etching
US6472301B1 (en) * 1999-10-19 2002-10-29 Infineon Technologies Ag Method and structure for shallow trench isolation
CN101335241A (zh) * 2007-06-26 2008-12-31 海力士半导体有限公司 制造具有垂直沟道晶体管的半导体器件的方法

Also Published As

Publication number Publication date
TW201250803A (en) 2012-12-16
TWI456635B (zh) 2014-10-11
CN102820214A (zh) 2012-12-12
US20120309192A1 (en) 2012-12-06
US8546234B2 (en) 2013-10-01

Similar Documents

Publication Publication Date Title
TWI506768B (zh) 非揮發性記憶體及其製造方法
US9263321B2 (en) Semiconductor device and manufacturing method thereof
CN106298913B (zh) 半导体元件及其制造方法
CN102820214B (zh) 半导体的制造方法
JP5654184B1 (ja) 半導体装置の製造方法、及び、半導体装置
CN103681283B (zh) 制作凹入式信道存储晶体管装置的方法
US20100276810A1 (en) Semiconductor device and fabrication method thereof
CN109216273A (zh) 半导体结构及其制造方法
JP6115243B2 (ja) 半導体装置及び半導体装置の製造方法
US20110081760A1 (en) Method of manufacturing lateral diffusion metal oxide semiconductor device
CN1988181A (zh) 半导体器件中的电容器及其制造方法
US8552478B2 (en) Corner transistor and method of fabricating the same
CN102779850B (zh) 沟渠式金属氧化物半导体结构及其形成方法
CN108305830A (zh) 半导体结构及其形成方法
CN108109917B (zh) 场效应晶体管的隔离结构及其制作方法
CN111863949A (zh) 半导体元件及其制作方法
CN113643971B (zh) 埋入式栅极结构的制备方法及埋入式栅极结构
US9349813B2 (en) Method for fabricating semiconductor device
CN105679829A (zh) Mos器件及工艺方法
TW201826526A (zh) 具有凹槽結構的金屬氧化半導體元件及其製造方法
US20090124085A1 (en) Method for forming a semiconductor device has a lengthened channel length
TW523882B (en) Flash memory manufacturing method can increase coupling ratio
JP4299380B2 (ja) 半導体装置及びその製造方法
CN105552032B (zh) 存储元件的制造方法
CN105720039B (zh) 互连结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant