CN101106068B - 使半导体材料形成互相嵌入图案的方法 - Google Patents

使半导体材料形成互相嵌入图案的方法 Download PDF

Info

Publication number
CN101106068B
CN101106068B CN2006100289197A CN200610028919A CN101106068B CN 101106068 B CN101106068 B CN 101106068B CN 2006100289197 A CN2006100289197 A CN 2006100289197A CN 200610028919 A CN200610028919 A CN 200610028919A CN 101106068 B CN101106068 B CN 101106068B
Authority
CN
China
Prior art keywords
film
pattern
form mutual
material form
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100289197A
Other languages
English (en)
Other versions
CN101106068A (zh
Inventor
俞昌
杨春晓
洪中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2006100289197A priority Critical patent/CN101106068B/zh
Publication of CN101106068A publication Critical patent/CN101106068A/zh
Application granted granted Critical
Publication of CN101106068B publication Critical patent/CN101106068B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种使半导体材料形成互相嵌入图案的方法,传统的方法在形成互相嵌入图案时容易出现沟道凹陷(trench dishing),薄膜残余物,和缺陷等问题。通过本发明的方法,可以简化工艺步骤,相对于现有的方法能减少这些问题产生。本发明可以应用在许多种集成电路制造工业中,例如微电子机械系统,微光机电系统,动态随机存储器,特别是LCoS的镜面结构,采用本发明的方法可以优化制造结果。

Description

使半导体材料形成互相嵌入图案的方法
技术领域
本发明涉及一种使半导体材料形成互相嵌入图案的方法,具体涉及一种在半导体制造工艺中形成多晶硅拴塞、钨拴塞或者LCOS的铝镜层的方法。
背景技术
在半导体制造工艺中,有时候会需要如图1所示的两种材料互相嵌入的图案,图中1是材料A,例如其为金属铝,2是材料B,例如其为氧化硅。这样的结构可以使用在例如多晶硅拴塞(Poly plug)、钨拴塞(W plug)或者LCOS的铝镜层。但是如果使用常规的方法来形成这种互相嵌入的图案,许多缺点都很难克服,例如,沟道凹陷(trench dishing),薄膜残余物,和缺陷问题等等。
在标准的铝或者其它薄膜的图案定义中,会发生一些不期望有的结果,例如,凹化(dishing),薄膜不均匀,残余物以及缺陷的问题。对一个IC器件比如基于硅的液晶器件LCOS(Liquid Crystal On Silicon)来说,上述的问题可以对器件的性能、可靠性或者产率产生负面影响。
以形成LCOS的铝镜层步骤举例,常规的形成如图1所示铝镜层的步骤包括铝的蚀刻,氧化物淀积,氧化物的化学机械研磨,氧化物深蚀刻以及对铝的修整性化学机械研磨,这些工艺步骤具有不少缺点:
1、薄膜不均匀以及氧化物残余。这是由于淀积氧化物的机器本身的不均匀性引起的,非常难以消除。对LCOS的铝镜层举例来说,从晶片中心到晶片边缘的氧化物厚度不均匀范围为800~900
Figure G06128919720060804D000011
,而这种不均匀可以在后续的步骤中引起氧化物残余以及沟道凹陷;
2、对镜面层来说,其被期望具有尽可能高的光反射率,因此期望镜面上的缺陷越少越好,但是从上面的介绍可以知道,在铝淀积制程形成铝金属层后,还有5个步骤,每个步骤都增加了晶片产生缺陷的可能性,例如蚀损斑(pitting),刮痕等。
3、在最后一个步骤,为了去除氧化物残余物,对铝进行修整性化学机械研磨(touch up CMP),其研磨时间比常规的化学机械研磨时间要长3倍或3倍以上,无疑升高了化学机械研磨引起刮痕的风险,产生刮痕的原因有许多种,例如,在对铝的修整性化学机械研磨之前或此研磨步骤本身过程中形成的大颗粒物质就可以在研磨中引起刮痕。总而言之,研磨的时间越少,产生刮痕的可能也越小。
图2a~图2d的电子透射显微镜图片显示了这些缺陷的情况,图2a中,晶片中心有400
Figure G06128919720060804D000021
的凹陷,而一般可以接受的范围是200
Figure G06128919720060804D000022
以内;图2b中晶片边缘有440
Figure G06128919720060804D000023
的氧化物残余;图2c中斜向的黑线是研磨过程中产生的刮痕;图2d中各种不规则的黑点是晶片表面产生的蚀损斑,它们一般由残留在晶片上的微粒引起。
发明内容
为了克服传统方法在形成所述的两种材料互相嵌入图案时产生前面介绍的各种缺点,提出本发明。
本发明的目的在于,提供一种使不同材料形成互相嵌入图案的方法,其相对于现有的方法能减少凹陷、残余物以及缺陷等问题,同时步骤简单。
在许多种集成电路制造工业中,例如微电子机械系统,微光机电系统,动态随机存储器,特别是LCoS的镜面结构,本发明的方法可以优化制造结果。
本发明提出一种使不同材料形成互相嵌入图案的方法,包括以下步骤:
在硅基材上分别淀积薄膜A和薄膜B,形成图3a所示的结构;
在图3a所示的沟槽T内淀积一层薄膜C,要求薄膜C不高于顶层表面,即薄膜C的上表面低于薄膜B的上表面,使薄膜B在沟道中的部分侧壁能够暴露出来;
除去薄膜B,与此同时在上一步骤淀积在薄膜B上的薄膜C也被同时去除,如图3c所示,得到初步的薄膜结构;
对得到的结构进行修整性的化学机械研磨,将突出于薄膜A表面的薄膜C部分研磨至需要的高度,或者研磨至和薄膜A共平面,即薄膜A和C的两种材料形成一个平面。
其中,薄膜A的材料可以是铝,钨,多晶硅。
薄膜B的材料可以是聚酰亚胺,氮化硅。
薄膜C的材料可以是SiO2
在除去薄膜B的步骤,可以选择不同的方法,例如,薄膜A是铝,薄膜B是聚酰亚胺,薄膜C是SiO2,可以先在O2环境下进行灰化制程,由于薄膜B的侧壁有一部分暴露在外面,灰化后可以用湿式清洗将薄膜B去除(如果有必要的话,可以先将薄膜C在沟槽中的侧壁去除一部分),接着去除薄膜B上面淀积的薄膜C。用这种方法,在沟槽中的薄膜A和薄膜C的材料不会有损失;如果A、B、C分别是硅、氮化硅和二氧化硅,那么可以用磷酸来去除薄膜B和其上淀积的薄膜C。
本发明的优点在于,相比传统方法减少了步骤,也因此减少了晶片产生缺陷的可能性,例如在形成LCOS的铝镜层步骤,不需要先进行化学机械研磨再进行深蚀刻(etch back)。另外,在传统工艺中的深蚀刻不能维持过长时间,因为蚀刻时间过长会导致沟槽太深,而本发明在氧气中灰化的方法可以持续较长时间而不至于影响到铝层或者氧化物层,可以有自由调整的空间,形成的结构也不容易产生缺陷。
本发明的优点还在于,最后一个步骤化学机械研磨更加简单和容易控制,在例如形成LCOS的铝镜层步骤中,最后步骤的研磨需要消除的是突出于铝层表面的二氧化硅,而按照传统方法在最后进行化学机械研磨时是铝层高于二氧化硅层,在同样是将两种材料磨成共平面的情况下,使用本发明的方法需要的研磨时间更少,也不容易出现凹陷等问题,相应地由于研磨时间过长产生刮痕的可能性也大为降低。
附图说明
本申请中包括的附图是说明书的一个构成部分,附图与说明书和权利要求书一起用于说明本发明的实质内容,用于更好地理解本发明。附图中:
图1是本发明所述两种材料相互嵌入的结构示意图,1、2分别表示两种材料;
图2a~图2d是使用传统方法产生各种缺陷的电子透射显微镜照片;和
图3a~图3d是本发明的方法流程示意图,其中A、B、C代表三种不同的材料,T表示沟槽。
具体实施方式
为了更好地理解本发明的工艺,下面结合实施例对本发明作进一步说明,但这些实施例不对本发明构成限制。
实施例1
在硅基材上先后淀积铝(材料A)和聚酰亚胺(材料B),形成图3a所示的结构;
在图3a所示的沟槽T内淀积一层二氧化硅(材料C),要求二氧化硅层不高于顶层表面,即二氧化硅层C的上表面低于聚酰亚胺层B的上表面,使聚酰亚胺层B在沟道中的部分侧壁能够暴露出来;
在O2环境下进行灰化制程,由于聚酰亚胺层B的侧壁有一部分暴露在外面,灰化后可以用湿式清洗将聚酰亚胺层B去除(如果有必要的话,可以先将二氧化硅层C在沟槽中的侧壁去除一部分,去除手段采用湿法蚀刻或干法蚀刻),当B层去除之后,B层上面的C层自然脱落。用这种方法,在沟槽中的铝层A和二氧化硅层C的材料不会有损失,与此同时在上一步骤淀积在聚酰亚胺层B上的二氧化硅层C也被同时去除,如图3c所示,得到二氧化硅层C突出于铝层A的结构;
对得到的结构进行修整性的化学机械研磨,将突出于薄膜A表面的薄膜C部分研磨至需要的高度,或者研磨至和薄膜A共平面,即薄膜A和C的两种材料形成一个平面,如图3d所示。
实施例2
先后淀积硅(材料A)和氮化硅(材料B),形成图3a所示的结构;
在图3a所示的沟槽T内淀积一层二氧化硅(材料C),要求二氧化硅层不高于顶层表面,即二氧化硅层C的上表面低于氮化硅层B的上表面,使氮化硅层B在沟道中的部分侧壁能够暴露出来;
用磷酸进行腐蚀,由于氮化硅层B的侧壁有一部分暴露在外面,磷酸可以将氮化硅层B去除,另一方面,磷酸也可以去除氮化硅层B上面淀积的二氧化硅层C,但是磷酸对氮化硅层的蚀刻速率要高于二氧化硅层的蚀刻速率。用这种方法,在沟槽中的硅层A和二氧化硅层C的材料不会有损失,如图3c所示,最后得到二氧化硅层C突出于硅层A的结构;
对得到的结构进行修整性的化学机械研磨,将突出于薄膜A表面的薄膜C部分研磨至需要的高度,或者研磨至和薄膜A共平面,即薄膜A和C的两种材料形成一个平面,如图3d所示。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明的范围内。本发明要求保护的范围由所附的权利要求书及其等效物界定。

Claims (6)

1.一种使半导体材料形成互相嵌入图案的方法,其特征在于包括以下步骤:
在硅基材上先后淀积薄膜A和薄膜B,形成具有沟槽T的结构;
在沟槽T内淀积一层薄膜C,要求薄膜C的上表面低于薄膜B的上表面,不通过蚀刻使薄膜B在沟槽中的部分侧壁能够暴露出来;
除去薄膜B,与此同时在上一步骤淀积在薄膜B上的薄膜C也被同时去除,得到薄膜C突出于薄膜A的结构;
对得到的结构进行修整性的化学机械研磨,将突出于薄膜A表面的薄膜C部分研磨至需要的高度,或者研磨至和薄膜A共平面,即薄膜A和C的两种材料形成一个平面。
2.如权利要求1所述的使半导体材料形成互相嵌入图案的方法,其中薄膜A的材料是铝,钨,或多晶硅。
3.如权利要求1所述的使半导体材料形成互相嵌入图案的方法,其中薄膜B的材料是有机材料,或无机材料。
4.如权利要求3所述的使半导体材料形成互相嵌入图案的方法,其中所述有机材料是聚酰亚胺,所述无机材料是氮化硅。
5.如权利要求1所述的使半导体材料形成互相嵌入图案的方法,其中薄膜C的材料是SiO2。
6.如权利要求1所述的使半导体材料形成互相嵌入图案的方法,其中去除薄膜B的方法根据所采用的材料性质选择,是在氧气中灰化,或磷酸溶液腐蚀。
CN2006100289197A 2006-07-13 2006-07-13 使半导体材料形成互相嵌入图案的方法 Expired - Fee Related CN101106068B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2006100289197A CN101106068B (zh) 2006-07-13 2006-07-13 使半导体材料形成互相嵌入图案的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2006100289197A CN101106068B (zh) 2006-07-13 2006-07-13 使半导体材料形成互相嵌入图案的方法

Publications (2)

Publication Number Publication Date
CN101106068A CN101106068A (zh) 2008-01-16
CN101106068B true CN101106068B (zh) 2010-12-15

Family

ID=38999897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100289197A Expired - Fee Related CN101106068B (zh) 2006-07-13 2006-07-13 使半导体材料形成互相嵌入图案的方法

Country Status (1)

Country Link
CN (1) CN101106068B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102043294A (zh) * 2009-10-15 2011-05-04 中芯国际集成电路制造(上海)有限公司 一种硅上液晶及其铝反射镜的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2352874A (en) * 1999-07-01 2001-02-07 Lucent Technologies Inc Shallow trench isolation in integrated circuits by performing lift-off operation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2352874A (en) * 1999-07-01 2001-02-07 Lucent Technologies Inc Shallow trench isolation in integrated circuits by performing lift-off operation

Also Published As

Publication number Publication date
CN101106068A (zh) 2008-01-16

Similar Documents

Publication Publication Date Title
TW544811B (en) Process of manufacturing semiconductor device and slurry used therefor
CN109671619B (zh) 一种晶圆级混合键合的方法
CN102737978B (zh) 晶片平坦化方法
CN101399199A (zh) 清洗金属层、形成导电插塞及硅基液晶显示器的方法
CN101196691B (zh) 改善通孔金属连接缺陷的方法
CN101106068B (zh) 使半导体材料形成互相嵌入图案的方法
JP2005203394A (ja) 半導体装置の製造方法
CN102054754A (zh) 金属互连线的制造方法
CN102201336B (zh) 半导体器件层上的氧化层刻蚀后残留物的去除方法
KR100902586B1 (ko) 폴리 실리콘의 제거방법
CN109166812B (zh) 控片及其制造方法和化学机械研磨缺陷的监测方法
KR100560307B1 (ko) 반도체 소자 제조방법
US6613648B1 (en) Shallow trench isolation using TEOS cap and polysilicon pullback
CN100555584C (zh) 用化学机械研磨形成铝特征图案的方法
KR100792709B1 (ko) 반도체소자의 제조방법
CN100442447C (zh) 用回蚀和化学机械研磨形成铝镜层的方法
TW469526B (en) Method of cleaning in dual damascene production process
TW201737417A (zh) Tsv結構的平坦化工藝和裝置
KR100561524B1 (ko) 소자 분리막 형성 방법
TW451349B (en) Planarization process of film layer in semiconductor process
KR100587604B1 (ko) 반도체 장치의 제조에서의 세정 방법
KR100557916B1 (ko) 금속막 화학적기계연마 방법
TW202125753A (zh) 半導體裝置
KR100642921B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100277869B1 (ko) 반도체 소자의 격리영역 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101215

Termination date: 20190713

CF01 Termination of patent right due to non-payment of annual fee