TWI545691B - 半導體裝置中的圖案結構以及半導體裝置中的圖案結構的形成方法 - Google Patents

半導體裝置中的圖案結構以及半導體裝置中的圖案結構的形成方法 Download PDF

Info

Publication number
TWI545691B
TWI545691B TW099131046A TW99131046A TWI545691B TW I545691 B TWI545691 B TW I545691B TW 099131046 A TW099131046 A TW 099131046A TW 99131046 A TW99131046 A TW 99131046A TW I545691 B TWI545691 B TW I545691B
Authority
TW
Taiwan
Prior art keywords
pattern
line
pad
width
sacrificial
Prior art date
Application number
TW099131046A
Other languages
English (en)
Other versions
TW201133711A (en
Inventor
沈載煌
李宰翰
閔在豪
金建秀
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201133711A publication Critical patent/TW201133711A/zh
Application granted granted Critical
Publication of TWI545691B publication Critical patent/TWI545691B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

半導體裝置中的圖案結構以及半導體裝置中的圖案結構的形成方法 【相關申請案之交叉參照】
本申請案主張2009年9月15日向韓國智慧財產局申請之韓國專利申請案第2009-0086808號的權利，其揭露內容全部以引入方式併入本文中。
本廣義發明概念之實例實施例是關於半導體裝置中之圖案結構以及半導體裝置中之圖案結構的形成方法。更明確言之，本廣義發明概念之實例實施例是關於包含墊之圖案結構以及包含墊之圖案結構的形成方法。
在半導體裝置之習知製造方法中，極難以精確地形成具有小於約40nm之寬度的微小圖案。為形成此種微小圖案，通常使用二次圖案化方法(doubling pattern method)。 在二次圖案化方法中，在藉由光微影製程形成之圖案上形成間隙物形成層，且接著可使用間隙物形成層作為蝕刻遮罩來獲得微小圖案。
然而，藉由二次圖案化方法形成之微小圖案可能不具有根據藉由光微影製程獲得之圖案的所要結構的所要結構。因此，經由僅包含一個光微影製程之二次圖案化方法，所述微小圖案可能不會確保具有所要結構以及尺寸。大體上，形成微小圖案以及在微小墊之末端部分處具有相對較大寬度之墊可能需要三個以上之光微影製程。因此，用於形成微小圖案以及墊之製程可能相當複雜，且製程之成本 以及時間可能增加。另外，可能由於複雜之製程而頻繁發生微小圖案及/或墊之未對準。
本廣義發明概念之實例實施例提供包含墊之圖案結構。
本廣義發明概念之實例實施例提供經由簡化製程製造包含墊之圖案結構的方法。
本廣義發明概念之額外特徵以及效用將部分陳述於下文之描述中，且將自所述描述部分顯見，或可藉由實踐本廣義發明概念而獲知。
根據本廣義發明概念之實例實施例，提供半導體裝置中之圖案結構。所述圖案結構包含延伸線以及與所述延伸線之末端部分連接的墊。所述墊之寬度大於所述延伸線之寬度，且所述墊包含自墊之側向部分延伸之突出部分。
在實例實施例中，突出部分可沿第一延伸線之方向突出。舉例而言，突出部分可具有線形狀。
在實例實施例中，線圖案可形成為與延伸線之另一末端部分連接。所述線圖案可沿第一方向延伸。
在實例實施例中，第一方向可不同於延伸線之延伸方向，以使得線圖案可自延伸線彎曲。
在實例實施例中，線圖案之寬度可小於延伸線之寬度。
根據本廣義發明概念之實例實施例，提供半導體裝置中之圖案結構，所述圖案結構包含第一圖案以及第二圖 案。所述第一圖案包含第一延伸線以及第一墊，所述第一墊具有自第一墊之側向部分延伸之第一突出部分。第一墊與第一延伸線之末端部分連接，且第一墊之寬度大於第一延伸線之寬度。所述第二圖案包含第二延伸線以及第二墊，所述第二墊具有自第二墊之側向部分延伸之第二突出部分。第二延伸線與第一延伸線傾斜地分離。第二墊與第二延伸線之末端部分連接，且第二墊之寬度大於第二延伸線之寬度。
在實例實施例中，第二延伸線可垂直於第一延伸線。
在實例實施例中，第一突出部分以及第二突出部分可分別沿第一延伸線以及第二延伸線之方向延伸。
在實例實施例中，第一線圖案可形成為連接至第一延伸線之另一末端部分。第一線圖案可在第一方向上延伸。 另外，第二線圖案可形成為連接至第二延伸線之另一末端部分。第二線圖案可沿相對於第一方向平行之方向延伸。
在實例實施例中，第一方向可不同於第一延伸線以及第二延伸線之延伸方向，以使得第一線圖案以及第二線圖案可分別自第一延伸線以及第二延伸線彎曲。
在實例實施例中，第一線圖案之長度可不同於第二線圖案之長度。
在實例實施例中，第一線圖案以及第二線圖案之寬度可分別小於第一延伸線以及第二延伸線之寬度。
在實例實施例中，第一線圖案以及第二線圖案中之每一者可對應於閘電極。
根據本廣義發明概念之實例實施例，提供半導體裝置中之圖案結構的形成方法。在圖案結構之製造方法中，在待蝕刻之層上形成包含第一材料膜圖案以及第二材料膜圖案之犧牲圖案結構。所述犧牲圖案結構包含：犧牲線，其具有第一寬度且在第一方向上延伸；第一犧牲墊部分，其傾斜地連接至所述犧牲線之末端部分且寬度大於第一寬度；以及第二犧牲墊部分，其與所述犧牲線之所述末端部分連接且寬度大於第一寬度。在所述犧牲圖案結構之側壁上形成間隙物形成層。選擇性地移除在第一犧牲墊部分與第二犧牲墊部分之間的間隙物形成層以及犧牲線的至少一部分以隔離第一犧牲墊部分之下部部分與第二犧牲墊部分之下部部分。各向異性地蝕刻間隙物形成層以形成間隙物。藉由移除犧牲線而保留間隙物以及第一犧牲墊部分以及第二犧牲墊部分來形成蝕刻遮罩結構。使用所述蝕刻遮罩結構來蝕刻待蝕刻之層以形成包含第一線圖案、第一延伸線以及第一墊之第一圖案並形成包含第二線圖案、第二延伸線以及第二墊之第二圖案。
在實例實施例中，第一材料膜圖案可包含聚合物，且第二材料膜圖案可包含氮氧化矽。
在實例實施例中，犧牲線中所包含之第二材料膜圖案的厚度可小於第一犧牲墊部分以及第二犧牲墊部分中所包含之第二材料膜圖案的厚度。
在根據實例實施例之犧牲圖案結構的形成過程中，可在待蝕刻之層上形成第一材料膜以及第二材料膜。可藉由 光微影製程來圖案化第一材料膜以及第二材料膜。
在根據實例實施例之間隙物形成層以及犧牲線之至少一部分的選擇性移除過程中，可在間隙物形成層上形成光阻圖案。光阻圖案可選擇性地暴露在第一犧牲墊部分與第二犧牲墊部分之間的犧牲線以及間隙物形成層之一部分。光阻圖案亦可選擇性地暴露與第一犧牲墊部分以及第二犧牲墊部分相對的間隙物形成層之另一部分以及犧牲線之另一末端部分。可使用光阻圖案作為蝕刻遮罩來各向異性地蝕刻間隙物形成層以及犧牲線之暴露部分，以在第一犧牲墊部分與第二犧牲墊部分之間形成開口且形成間隙物。可蝕刻由所述開口暴露的犧牲線之部分以在移除光阻圖案後隔離第一犧牲墊部分之下部部分與第二犧牲墊部分之下部部分。在移除光阻圖案期間，可移除第一材料膜圖案而保留第二材料膜圖案。
在實例實施例中，第一犧牲墊部分以及第二犧牲墊部分可分別包含與犧牲線連接之初步延伸部分以及其上形成有墊之初步墊部分。所述初步延伸部分中之至少一者可安置成相對於犧牲線具有一預定角度。所述初步延伸部分中之每一者之長度可實質上相同於或大於在移除光阻圖案期間移除之犧牲線中的第一材料膜圖案之寬度。
在根據實例實施例之蝕刻遮罩結構的形成過程中，可蝕刻犧牲線中所包含之第二材料膜圖案，而保留第一犧牲墊部分以及第二犧牲墊部分中所包含之第二材料膜圖案。亦可蝕刻犧牲線中所包含之第一材料膜圖案。可選擇性地 蝕刻第一犧牲墊部分以及第二犧牲墊部分中所包含之第二材料膜圖案而保留第一犧牲墊部分以及第二犧牲墊部分中所包含之第一材料膜圖案。
在實例實施例中，所述蝕刻遮罩結構可包含：第一間隙物，其具有在第一方向上延伸之線形狀；接觸所述第一間隙物之末端部分的所述第一犧牲墊部分之部分；第二間隙物，其具有平行於所述第一間隙物之線形狀；以及接觸所述第二間隙物之末端部分的所述第二犧牲墊部分之部分。
在實例實施例中，與第一犧牲墊部分以及第二犧牲墊部分相對的所述犧牲線之另一末端部分可沿不同於第一方向之方向彎曲。
在實例實施例中，所述蝕刻遮罩結構可包含在第一方向上延伸之線狀部分以及部分地圍起第一犧牲墊部分以及第二犧牲墊部分且自第一犧牲墊部分以及第二犧牲墊部分突出的突出部分。
在實例實施例中，第一延伸線以及第二延伸線之寬度可由於蝕刻負載效應(etching loading effect)而分別大於第一線圖案以及第二線圖案之寬度。
根據本廣義發明概念之實例實施例，可經由僅兩個光微影製程來形成具有微小圖案以及與所述微小圖案連接之墊的圖案結構，以使得可大幅減少用於形成圖案結構之成本以及時間。另外，由於圖案結構可具有所要形狀以及尺寸，因此可減少鄰近微小圖案之間的橋接故障(bridge failure)。因此，具有所述圖案結構之半導體裝置之整合度可增加，且在所述圖案結構用於半導體裝置中時可改良製造半導體裝置之製程的良率。舉例而言，在所述圖案結構用作「反及」(NAND)型快閃記憶體裝置之控制閘時，NAND型快閃記憶體裝置可提供增加之效能以及整合度。 此外，可最小化及/或防止微小圖案與墊之間的未對準，此是因為具有相對較大寬度之墊可直接與微小圖案連接，藉此改良包含所述圖案結構之半導體裝置的效能以及可靠性。
本廣義發明概念之例示性實施例提供一種半導體裝置之圖案結構，所述圖案結構包含：線圖案單元，其形成於基板上以傳輸資料；以及墊，其形成為連接至所述線圖案單元以接收並輸出所述資料，具有用於界定所述墊之形狀的周邊線，且具有形成於所述周邊線中之凹入部分。
所述圖案結構可包含以下情形：所述線圖案單元具有線圖案以及安置於所述線圖案與所述墊之間的延伸線，且具有不同於所述線圖案以及所述墊中之至少一者的寬度。
所述圖案結構可包含以下情形：所述線圖案連接至所述延伸線且相對於所述延伸線與所述墊相對地安置，且所述延伸單元安置於不同於所述線圖案以及所述墊中之至少一者的方向上。
所述圖案結構可包含以下情形：所述延伸單元包含連接至周邊線之相對末端的兩個末端，且所述凹入部分連接至所述延伸單元之兩個末端中之一者。
所述圖案結構可包含以下情形：所述延伸單元包含連接至周邊線之相對末端的兩個線末端且其寬度與墊之周邊線的相應相對末端的寬度相同。
所述圖案結構可包含以下情形：所述延伸單元具有寬度，且所述墊具有不同於所述延伸單元之寬度的相對於所述線圖案可變的寬度。
所述圖案結構可包含以下情形：所述墊之凹入部分安置成鄰近於所述延伸單元。
所述圖案結構可包含以下情形：所述周邊線包含直接連接至所述延伸單元的一個末端，以及經由所述凹入部分連接至所述延伸單元的另一末端。
所述圖案結構可包含以下情形：所述墊具有恆定寬度以及相對於所述線圖案之縱向方向的可變寬度，且所述可變寬度對應於所述凹入部分。
所述圖案結構可包含以下情形：所述周邊線包括連接至所述線圖案單元之相應末端的兩個末端以及連接至所述兩個末端以界定所述墊之形狀的線。
所述圖案結構可包含以下情形：所述凹入部分形成於所述周邊線之線上。
所述圖案結構可包含以下情形：所述凹入部分安置於所述周邊線之所述末端中之一者與所述線之間。
所述圖案結構可包含以下情形：所述墊之周邊線包括連接至所述線圖案單元之一個末端的末端以及連接至所述凹入部分之一個末端的另一末端，且所述凹入部分的另一 末端連接至所述線圖案單元之另一末端。
所述圖案結構可包含以下情形：所述墊包括寬度恆定之第一部分以及寬度在一方向上根據所述凹入部分之位置可變的第二部分。
所述圖案結構可包含以下情形：所述墊之周邊線形成所述墊之區域，且所述墊之所述區域具有在平行於所述線圖案單元之縱向方向的方向上的所述區域之寬度不變化的第一部分，以及平行於所述線圖案單元之縱向方向的方向根據距所述線圖案單元之距離而變化的第二部分。
所述圖案結構可包含以下情形：所述墊包括將周邊線連接至線圖案單元的連接部分，所述連接部分在第一區域中彎曲，且凹入部分在大於第一區域之第二區域中彎曲。
所述圖案結構可包含以下情形：所述墊包括連接至所述線圖案單元的連接部分，且所述凹入部分安置於不同於連接部分的區域中。
所述圖案結構可包含以下情形：所述墊包括連接至所述線圖案單元的連接部分，且所述凹入部分連接於連接部分之末端之間。
所述圖案結構可包含以下情形：所述墊包括第一末端連接於線圖案單元與周邊墊之一個末端之間且第二末端連接於所述線圖案與凹入部分之一個末端之間的連接部分。
所述圖案結構可包含以下情形：所述墊包括至少四個面，所述周邊線界定所述四個面中之三個，且所述凹入部分界定所述四個面中之一個。
所述圖案結構可包含安置於凹入部分與周邊線之間的突起。
所述圖案結構可包含自凹入部分以及周邊線突出一定長度之突起。
所述圖案結構可包含以下情形：所述長度短於凹入部分以及周邊線中之一者的長度。
所述圖案結構可包含以下情形：所述長度短於所述墊之最小寬度。
所述圖案結構可包含以下情形：所述長度長於線圖案單元之寬度。
所述圖案結構可包含以下情形：所述突起之寬度窄於所述長度。
所述圖案結構可包含以下情形：所述突起之寬度窄於凹入部分之長度。
所述圖案結構可包含以下情形：所述線圖案單元安置於一方向上，且所述突起安置於另一方向上。
所述圖案結構可包含以下情形：所述線圖案單元包括在第一方向上形成之線圖案以及在第二方向上形成於線圖案與墊之間的延伸部分，且突起形成於第一方向以及第二方向中之一者上。
本廣義發明概念之例示性實施例亦提供一種半導體裝置之圖案結構，其包含：線圖案，其形成於基板上且具有第一寬度；延伸線，其形成於基板上，自線圖案在一方向上延伸，且具有第二寬度；以及墊，其形成於在基板上 形成之延伸線的末端部分上，且具有第三寬度，且具有凹入部分以及突起。
本廣義發明概念之例示性實施例亦提供一種半導體裝置之圖案結構，其包含：線圖案，其安置於第一方向上且具有第一寬度；延伸線，其自所述線圖案延伸，且具有第二寬度；以及墊，其形成於所述延伸線之末端部分上且具有第三寬度；以及突出部分，其自所述墊之部分在第一方向以及與第一方向成角度的第二方向中之一者上突出
本廣義發明概念之例示性實施例亦提供一種半導體裝置之圖案結構，其包含：線圖案，其形成於基板上，自所述基板之第一位置在一方向上延伸，且具有第一寬度；延伸線，其自所述線圖案之末端部分延伸且具有第二寬度；墊，其形成於所述基板之第二位置上，自所述延伸線在另一方向上延伸，且具有第三寬度；以及突出部分，其自所述墊在所述方向以及所述另一方向中之一者上突出，其中所述基板之第一位置可連接至內部電路，且所述基板之第二位置可連接至外部電路以驅動所述內部電路。
本廣義發明概念之例示性實施例亦提供一種半導體裝置之圖案結構，其包含：線圖案，其形成於基板上且具有第一寬度；延伸線，其自所述線圖案之末端部分延伸且具有第二寬度；墊，其形成於所述延伸線之末端部分上且具有第三寬度以及窄於所述第三寬度之第四寬度；以及突出部分，其自第四寬度之所述墊的部分突出。
本廣義發明概念之例示性實施例提供一種半導體裝 置之圖案結構，其包含：線圖案，其安置於第一方向上且在與所述第一方向成角度之第二方向上具有第一寬度；延伸線，其自所述線圖案在所述第二方向上延伸且在所述第一方向上具有寬於所述第一寬度之第二寬度；以及墊，其形成於所述延伸線之末端部分上，具有寬於所述第二寬度之第三寬度，且具有形成有凹入部分之周邊表面。
本廣義發明概念之例示性實施例提供一種半導體裝置之圖案結構，第一圖案結構，其具有第一線圖案單元以及連接至所述第一線圖案單元且具有第一凹入部分的第一墊；以及第二圖案結構，其具有安置成平行於所述第一線圖案單元之第二線圖案單元以及連接至所述第二線圖案結構且具有面向所述第一凹入部分之第二凹入部分的第二墊。
本廣義發明概念之例示性實施例提供一種半導體裝置之圖案結構，其包含：第一圖案結構，其具有第一線圖案單元以及連接至所述第一線圖案單元且具有第一突起的第一墊；以及第二圖案結構，其具有第二線圖案單元以及連接至所述第二線圖案單元且具有安置成面向所述第一突起的第二突起的第二墊。。
本廣義發明概念之例示性實施例亦提供一種半導體裝置之圖案結構，其包含：第一圖案結構，其具有第一線圖案、自所述第一線圖案延伸之第一延伸線，以及第一墊，所述第一墊連接至所述第一延伸線且具有周邊線、凹入部分以及安置於所述周邊線與所述凹入部分之間的突起；以 及安置成鄰近於所述第一圖案結構之第二圖案，其具有第二線圖案、自所述第二線圖案延伸之第二延伸線以及第二墊，所述第二墊連接至所述第二延伸線且具有第二周邊線、第二凹入部分以及安置於所述第二周邊線與所述第二凹入部分之間的第二突起。
本廣義發明概念之例示性實施例亦提供一種半導體裝置之圖案結構，其包含：第一圖案結構，其連接至控制器，所述第一圖案結構具有：第一線圖案，其安置於第一方向上且在與所述第一方向成角度之第二方向上具有第一寬度，第一延伸線，其自所述線圖案在所述第二方向上延伸且在所述第一方向上具有寬於所述第一寬度之第二寬度，以及第一墊，其形成於所述延伸線之末端部分上且具有寬於所述第二寬度之第三寬度；以及第二圖案結構，其安置成面向所述第一圖案結構且連接至所述控制器，所述第二圖案結構具有：第二線圖案，其形成於基板上且具有第四寬度，第二延伸線，其自所述線圖案之末端部分延伸且具有第五寬度，第二墊，其形成於所述延伸線之末端部分上且具有第六寬度以及窄於所述第六寬度之第七寬度，以及突出部分，其自所述第七寬度之所述墊的部分突出。
本廣義發明概念之例示性實施例提供一種半導體裝置之圖案結構，其包含：第一圖案結構，其形成於基板之第一位置上，具有：第一線圖案，其安置於第一方向上且在與所述第一方向成角度之第二方向上具有第一寬度，第一延伸線，其自所述線圖案在所述第二方向上延伸且在所 述第一方向上具有寬於所述第一寬度之第二寬度，以及第一墊，其形成於所述延伸線之末端部分上且具有寬於所述第二寬度之第三寬度；以及第二圖案結構，其形成於所述基板之第二位置上，具有：第二線圖案，其安置於所述第一方向上且在與所述第一方向成所述角度之所述第二方向上具有第四寬度，第二延伸線，其自所述線圖案在所述第二方向上延伸且在所述第一方向上具有寬於所述第一寬度之第五寬度，以及第二墊，其形成於所述延伸線之末端部分上且具有寬於所述第五寬度之第六寬度。
本廣義發明概念之例示性實施例亦提供一種電子設備，其包含：半導體裝置，其具有：基板，其具有用於儲存資料之記憶胞，以及圖案結構，其連接於電路與用於驅動所述記憶胞之驅動器之間，所述圖案結構包括：線圖案單元，其形成於基板上以傳輸資料；以及墊，其形成為連接至所述線圖案單元以接收並輸出所述資料，具有用於界定所述墊之形狀的周邊線，且具有形成於所述周邊線中之凹入部分；用於執行操作之功能單元；控制器，其控制所述半導體裝置讀取以及寫入所述資料，且控制所述功能單元根據所述資料來執行所述操作。
本廣義發明概念之例示性實施例亦提供一種半導體裝置之圖案結構的形成方法，所述方法包含：在基板上形成線圖案單元以傳輸資料；以及形成墊，所述墊連接至所述線圖案單元以接收並輸出所述資料，具有用於界定所述墊之形狀的周邊線，且具有形成於所述周邊線中之凹入部 分。
本廣義發明概念之例示性實施例亦提供一種半導體裝置之圖案結構的形成方法，所述方法包含：形成線圖案，所述線圖案在基板上且具有第一寬度；形成延伸線，所述延伸線在所述基板上，自所述線圖案在一方向上延伸，且具有第二寬度；以及形成墊，所述墊在形成於所述基板上之所述延伸線的末端部分上，且具有第三寬度，且具有凹入部分以及突起。
本廣義發明概念之例示性實施例亦提供一種半導體裝置之圖案結構的形成方法，所述方法包含：形成線圖案，所述線圖案安置於第一方向上且具有第一寬度；形成延伸線，所述延伸線自所述線圖案延伸，且具有第二寬度；以及形成墊，所述墊在所述延伸線之末端部分上且具有第三寬度；以及形成突出部分，所述突出部分自所述墊之部分在所述第一方向以及與所述第一方向成角度的第二方向中之一者上突出。
本廣義發明概念之例示性實施例亦提供一種半導體裝置之圖案結構的形成方法，所述方法包含：形成線圖案，所述線圖案在基板上，自所述基板之第一位置在一方向上延伸，且具有第一寬度；形成延伸線，所述延伸線自所述線圖案之末端部分延伸且具有第二寬度；形成墊，所述墊形成於所述基板之第二位置上，自所述延伸線在另一方向上延伸，且具有第三寬度；以及形成自所述墊在所述方向以及所述另一方向中之一者上突出的突出部分，其中所述 基板之第一位置可連接至內部電路，且所述基板之第二位置可連接至外部電路以驅動所述內部電路。
本廣義發明概念之例示性實施例亦提供一種半導體裝置之圖案結構的形成方法，形成線圖案，所述線圖案形成於基板上且具有第一寬度；形成延伸線，所述延伸線自所述線圖案之末端部分延伸且具有第二寬度；形成墊，所述墊在所述延伸線之末端部分上且具有第三寬度以及窄於所述第三寬度之第四寬度；以及形成自所述第四寬度之所述墊的部分突出的突出部分。
本廣義發明概念之例示性實施例亦提供一種半導體裝置之圖案結構，其包含：形成線圖案，所述線圖案安置於第一方向上且在與所述第一方向成角度之第二方向上具有第一寬度；形成延伸線，所述延伸線自所述線圖案在所述第二方向上延伸且在所述第一方向上具有寬於所述第一寬度之第二寬度；以及形成墊，所述墊形成於所述延伸線之末端部分上，具有寬於所述第二寬度之第三寬度，且具有形成有凹入部分之周邊表面。
本廣義發明概念之例示性實施例亦提供一種半導體裝置之圖案結構的形成方法，所述方法包含：在基板上形成線圖案單元以傳輸資料；以及形成墊，所述墊連接至所述線圖案單元以接收並輸出所述資料，所述墊具有用於界定所述墊之至少一部分的形狀的周邊線，具有形成於所述周邊線上之凹入部分，以及安置於所述凹入部分與所述周邊線之間的突起。
本廣義發明概念之例示性實施例亦提供一種半導體裝置之圖案結構的形成方法，所述方法包含：在基板上形成待蝕刻之層；在所述層之預定部分上形成作為光阻膜的犧牲層；在所述犧牲層以及所述層上形成間隙物形成層；在所述間隙物形成層上形成作為第二光阻膜的第二犧牲層，所述間隙物形成層具有用於暴露所述間隙物形成層之部分的第一開口；經由所述間隙物形成層之所述第一開口來蝕刻所述第二犧牲層之部分以形成第二開口；蝕刻所述剩餘之第二犧牲層；移除所述間隙物形成層之部分以形成圖案；以及根據所述圖案蝕刻所述層之部分以形成圖案結構。
所述方法可包含以下情形：所述圖案結構具有：線圖案單元，其形成於基板上以傳輸資料；以及墊，其形成為連接至所述線圖案單元以接收並輸出所述資料，具有用於界定所述墊之形狀的周邊線，且具有形成於所述周邊線上之凹入部分。
本廣義發明概念之例示性實施例亦提供一種半導體裝置之圖案結構的形成方法，所述方法包含：形成第一圖案結構，所述第一圖案結構具有第一線圖案單元以及連接至所述第一線圖案單元且具有第一凹入部分的第一墊；以及形成第二圖案結構，所述第二圖案結構具有安置成平行於所述第一線圖案單元之第二線圖案單元以及連接至所述第二線圖案結構且具有面向所述第一凹入部分之第二凹入部分的第二墊。
本廣義發明概念之例示性實施例亦提供一種半導體裝置之圖案結構的形成方法，所述方法包含：形成第一圖案結構，所述第一圖案結構具有第一線圖案單元以及連接至所述第一線圖案單元且具有第一突起的第一墊；以及形成第二圖案結構，所述第二圖案結構具有第二線圖案單元以及連接至所述第二線圖案單元且具有安置成面向所述第一突起的第二突起的第二墊。
本廣義發明概念之例示性實施例亦提供一種半導體裝置之圖案結構的形成方法，所述方法包含：形成第一圖案結構，所述第一圖案結構具有第一線圖案、自所述第一線圖案延伸之第一延伸線，以及第一墊，所述第一墊連接至所述第一延伸線且具有周邊線、凹入部分以及安置於所述周邊線與所述凹入部分之間的突起；以及形成安置成鄰近於所述第一圖案結構之第二圖案，所述第二圖案具有第二線圖案、自所述第二線圖案延伸之第二延伸線以及第二墊，所述第二墊連接至所述第二延伸線且具有第二周邊線、第二凹入部分以及安置於所述第二周邊線與所述第二凹入部分之間的第二突起。
在下文參看附圖來更充分地描述本發明概念之實例實施例。然而，本發明概念可以許多不同形式來體現，且不應解釋為限於本文中所闡述之實例實施例。在圖式中，為清楚起見可誇示層以及區之大小以及相對大小。
現將詳細參考本廣義發明概念之實施例，所述實施例 之實例說明於附圖中，在附圖中相似參考元件符號通篇指代相似元件。在下文描述實施例以便藉由參看圖式來解釋本廣義發明概念。
應理解，當某一元件或層被稱為「在另一元件或層上」、「連接至另一元件或層」或「耦接至另一元件或層」時，其可直接位於另一元件或層上、連接至或耦接至另一元件或層，或可存在介入元件或層。相比而言，當某一元件被稱為「直接在另一元件或層上」、「直接連接至另一元件或層」或「直接耦接至另一元件或層」時，不存在介入元件或層。相似或類似參考元件符號通篇指代相似或類似元件。如本文中所使用，術語「及/或」包含相關聯之所列項目中之一或多者的任何以及所有組合。
應理解，雖然在本文中可使用術語第一、第二、第三等來描述各種元件、組件、區、層、圖案及/或區段，但此等元件、組件、區、層、圖案及/或區段不應受此等術語限制。此等術語僅用於區分某一元件、組件、區、層、圖案或區段與另一區、層、圖案或區段。因此，在不脫離實例實施例之教示的情況下，可將下文所論述之第一元件、組件、區、層或區段稱為第二元件、組件、區、層或區段。
為了便於描述，本文中可使用空間相關術語(諸如，「在...之下」、「在...下方」、「下部」、「在...上方」、「上部」以及其類似術語)來描述如圖式中所說明之一個元件或特徵與另一(些)元件或特徵之關係。應理解，所述空間相關術語意欲涵蓋使用或操作中之裝置的除圖中所描繪之定 向以外的不同定向。舉例而言，若將圖中之裝置翻轉，則描述為在其他元件或特徵「下方」或「之下」之元件繼而將定向於其他元件或特徵「上方」。因此，例示性術語「下方」可涵蓋上方以及下方兩種定向。可以其他方式定向裝置(旋轉90度或按照其他定向)且可相應地解釋本文中所使用之空間相關描述詞。
本文中所使用之術語僅出於描述特定實例實施例之目的且不意欲限制本發明概念。如本文中所使用，除非上下文另有清晰指示，否則單數形式「一」意欲亦包含複數形式。更應理解，術語「包括」在用於本說明書中時指定所陳述之特徵、整數、步驟、操作、元件及/或組件之存在，但不排除一或多個其他特徵、整數、步驟、操作、元件、組件及/或其群組之存在或添加。
在本文中參看橫截面圖來描述本廣義發明概念之實例實施例，所述橫截面圖是本廣義發明概念之說明性理想化之實例實施例(以及中間結構)的示意圖。因而，預料到由於(例如)製造技術及/或容差所致的相對於所述圖之形狀的變化。因此，本廣義發明概念之實例實施例不應被解釋為限於本文中所說明的特定形狀之區，而是將包含(例如)由於製造而造成的形狀之偏差。舉例而言，被說明為矩形之植入區將通常具有修圓或彎曲之特徵及/或在其邊緣處之植入濃度的梯度而非自植入區至非植入區之二元改變。同樣，由植入形成之內埋區可導致在內埋區與藉以發生植入之表面之間的區中之某一植入。因此，圖中所說明 之區實質上為示意性的且其形狀並不意欲說明裝置之區之實際形狀且並不意欲限制本發明概念之範疇。
除非另外定義，否則本文中所使用之所有術語(包含技術以及科學術語)具有與一般熟習本發明概念所屬技術者通常所理解的含義相同的含義。更應理解，術語(諸如，常用字典中所定義的術語)應被解釋為具有與其在相關技術背景中之含義一致的含義，且不應以理想化或過度形式化之意義來解釋，除非本文中明確地如此定義。
圖1A是說明根據本廣義發明概念之例示性實施例的圖案結構之橫截面圖。圖1B是說明圖1A中之圖案結構的平面圖。圖1A是說明沿圖1B中之線I-I'截取的圖案結構的橫截面圖。圖2是說明圖1B中之圖案結構的末端部分的放大橫截面圖。
參看圖1A、圖1B以及圖2，圖案結構122包含第一圖案122a以及第二圖案122b。第一圖案122a與第二圖案122b可彼此平行地配置於基板100上。第一圖案122a以及第二圖案122b可將基板100之第一部分連接至基板100之另一部分。舉例而言，基板100之第一部分的第一圖案122a以及第二圖案122b可連接至內部電路，且基板100之第二部分的第一圖案122a以及第二圖案122b可連接至外部電路。亦即，在本廣義發明概念之例示性實施例中，具有第一圖案122a以及第二圖案122b的基板100之第二部分的端子(H)可連接至外部電路。
第一圖案122a包含第一線圖案(E)、第一延伸線(F) 以及第一墊(G)。第一線圖案(E)可具有第一寬度(例如，在(B)方向上之寬度)且在基板100上沿第一方向(A)延伸。第一延伸線(F)可連接至第一線圖案(E)之末端部分。第一墊(G)可與第一延伸線(F)之末端部分接觸。第一墊(G)之寬度可大於第一寬度。第一線圖案(E)之第一寬度可小於光微影製程之臨界寬度。
第一延伸線(F)可沿與第一線圖案(E)之第一方向不同的方向安置。舉例而言，第一延伸線(F)可垂直於第一線圖案(E)。亦即，第一延伸線(F)可自第一線圖案(E)之末端部分垂直彎曲。
第一延伸線(F)之寬度(例如，在(B)方向上)可大於在(B)方向上之第一線圖案(E)之寬度，而在(B)方向上之第一延伸線(F)之寬度可小於在(B)方向上之第一墊(G)之寬度。在第一延伸線(F)以及第一線圖案(E)藉由蝕刻製程而形成於基板100上時，可在具有相對較大圖案密度之第一延伸線(F)處發生蝕刻製程之負載效應。因此，在(B)方向上之第一延伸線(F)之寬度可大於在(B)方向上之第一線圖案(E)之第一寬度。
第一墊(G)包含自第一墊(G)之部分延伸的突出部分124。突出部分124可沿與第一延伸線(F)之方向實質上相同之方向延伸。舉例而言，突出部分124可在(B)方向上相對於第一延伸線(F)平行延伸。突出部分124可具有寬度(例如，在B方向上之寬度)與第一延伸線(F)之寬度實質上相同或類似的線形狀。可藉由第一墊(G) 之突出部分124來容易地識別圖案結構122。亦即，圖案結構122可具有包含第一墊(G)之突出部分124的結構特徵。
第二圖案122b可鄰近於第一圖案122a，其間相隔預定距離。亦即，第二圖案122b可與第一圖案122a相隔預定距離。第二圖案122b包含第二線圖案(E')、第二延伸線(F')以及第二墊(G')。第二線圖案(E')可相對於第一線圖案(E)平行延伸，其中第一線圖案(E)以及第二線圖案(E')在(A)方向上延伸。
第二線圖案(E')之第二寬度可與第一線圖案(E)之第一寬度(例如，在(B)方向上之寬度)實質上相同或類似。第二延伸線(F')可連接至第二線圖案(E')之末端部分。第二墊(G')可與第二延伸線(F')之末端部分接觸。在(B)方向上之第二墊(G')之寬度可大於第一寬度。第二墊(G')之寬度可經定大小以接納用於傳輸信號之接觸插塞。
在本廣義發明概念之實例實施例中，第二延伸線(F')可在相對於第一線圖案(E)延伸之第一方向實質上平行之方向上延伸。亦即，第二延伸線(F')可在(A)方向上延伸。第二延伸線(F')之寬度(例如，在(B)方向上之寬度)可大於第二線圖案(E')之寬度，而第二延伸線(F')之寬度(例如，在(B)方向上之寬度)可小於第二墊(G')之寬度。
第二墊(G')可沿相對於第二延伸線(F')延伸之方 向(例如，(A)方向)實質上垂直之方向(例如，(B)方向)彎曲。第二墊(G')可包含自第二墊(G')之部分在(例如)(A)方向上突出之第二突出部分125。第二突出部分125可配置成相對於第二延伸線(F')平行。亦即，第二突出部分125與第二延伸線(F')可均在(A)方向上延伸且彼此平行。第二突出部分125可與第二延伸線(F')(例如，在(B)方向上)相隔預定距離。
在本廣義發明概念之實例實施例中，第一圖案122a之第一線圖案(E)的另一末端部分以及第二圖案122b之第二線圖案(E')的另一末端部分可分別沿與第一方向(例如，(A)方向)不同之一或多個方向延伸。舉例而言，第一線圖案(E)之另一末端部分以及第二線圖案(E')之另一末端部分可在垂直於第一方向之方向上彎曲。亦即，第一線圖案(E)以及第二線圖案(E')可在(A)方向上延伸，且可具有可在(B)方向上垂直延伸之部分(H)。
在第一線圖案(E)以及第二線圖案(E')具有彎曲之末端部分時，可在第一線圖案以及第二線圖案(E以及E')之彎曲末端部分(例如，(H)部分)處形成橋接圖案。 因此，可最小化及/或防止第一圖案122a與第二圖案122b之間的短路。
第一圖案122a之長度(例如，在(A)方向上延伸之長度)可不同於第二圖案122b之長度。舉例而言，第一圖案122a之長度可小於第二圖案122b之長度。
圖3A至圖12B是說明根據本廣義發明概念之例示性 實施例的圖1A中之圖案結構的形成方法的橫截面圖以及平面圖。圖3A、圖4A、圖5A、圖6A、圖7A、圖8A、圖9A、圖10A、圖11A以及圖12A是說明圖案結構之橫截面圖，且圖3B、圖4B、圖5B、圖6B、圖7B、圖8B、圖9B、圖10B、圖11B以及圖12B是說明根據本廣義發明概念之例示性實施例的圖案結構之平面圖。圖3A、圖4A、圖5A、圖6A、圖7A、圖8A、圖9A、圖10A、圖11A以及圖12A分別是沿圖3B、圖4B、圖5B、圖6B、圖7B、圖8B、圖9B、圖10B、圖11B以及圖12B中之線I-I'截取的橫截面圖。圖3C是說明犧牲圖案結構之放大橫截面圖。
參看圖3A至圖3C，在基板100上形成待蝕刻之層102。待蝕刻之層102可包含用於在相繼製程中蝕刻下伏層(例如，鄰近於層102之表面的層)的遮罩圖案。待蝕刻之層102可使用諸如二氧化矽之氧化物來形成。舉例而言，待蝕刻之層102可包含硼磷矽玻璃(boro-phosphor silicate glass，BPSG)、東燃矽氮烷(tonensilazane，TOSZ)、高密度電漿化學氣相沈積(high density plasma-chemical vapor deposition，HDP-CVD)氧化物、電漿增強矽酸四乙酯(plasma enhanced-tetraethylorthosilicate，PE-TEOS)等。
犧牲層(未說明)可形成於待蝕刻之層102上。犧牲層可為用於形成蝕刻遮罩之緩衝層，所述蝕刻遮罩在其不同部分處具有第一寬度以及第二寬度，其中第二寬度大於第一寬度。犧牲層可包含第一材料膜以及第二材料膜。
在本廣義發明概念之實例實施例中，第一材料膜可形成於待蝕刻之層102上。第一材料膜可使用可藉由灰化製程及/或剝離製程易於移除之第一材料來形成。第一材料膜可包含聚合物。舉例而言，第一材料膜可使用旋塗式硬遮罩(spin on hard mask，SOH)材料或碳旋塗式硬遮罩(carbon spin on hard mask，C-SOH)材料來形成。第一材料膜之部分可為蝕刻遮罩。第一材料膜可具有包含蝕刻遮罩之厚度的預定厚度。
第二材料膜可形成於第一材料膜上。第二材料膜可包含第二材料(包含氮化物或氮氧化物)。舉例而言，第二材料膜可使用氮化矽(SiNx)或氮氧化矽(SiOxNy)來形成。在蝕刻待蝕刻之層102之前，第二材料膜可完全移除。因此，第二材料膜之厚度可小於第一材料膜之厚度。
可藉由光微影製程來圖案化犧牲層以提供犧牲圖案結構104。在本廣義發明概念之實例實施例中，兩個圖案可鄰近於一個犧牲圖案結構104之兩側形成於基板100上，以使得犧牲圖案結構之數目可為基板100上之圖案的數目之一半。
因為蝕刻遮罩之結構可根據犧牲圖案結構104之形狀而變化，所以犧牲圖案結構104之形狀可根據圖案結構之形狀而改變。
如圖3A至圖3C中所說明，犧牲圖案結構104可包含在待蝕刻之層102之第一部分上的一個第一材料膜105a以及一個第二材料膜圖案105b，或可包含在待蝕刻之層 102之第二部分上的另一第一材料膜圖案105c或另一第二材料膜圖案105d。第二材料膜圖案105b以及105d可根據犧牲圖案結構104之寬度(例如，在(B)方向上之寬度)而具有不同厚度(例如，在(B)方向上之厚度)。另外，第一材料膜圖案105a以及105c可根據犧牲圖案結構104之寬度(例如，在(B)方向上)而具有不同寬度(例如，在(B)方向上之寬度)。
在本廣義發明概念之實例實施例中，第一光阻膜可塗佈於第二材料膜上。可經由曝光製程以及顯影製程來圖案化第一光阻膜以形成第一光阻圖案。第一光阻圖案可包含中央部分以及末端部分。第一光阻圖案之中央部分可具有線形狀，且第一光阻圖案之末端部分的寬度(例如，在(B)方向上之寬度)可大於第一光阻圖案之中央部分的寬度。
可使用第一光阻圖案作為蝕刻遮罩來蝕刻第二材料膜以形成第二材料膜圖案105b以及105d。第二材料膜可經各向異性蝕刻。使用第二材料膜圖案105b以及105d作為蝕刻遮罩，可蝕刻第一材料膜以在第二材料膜圖案105b以及105d之下形成第一材料膜圖案105a以及105c。一個犧牲圖案結構104可包含寬度(例如，在(B)方向上之寬度)小於另一犧牲圖案結構104之第一材料膜圖案105c以及第二材料膜圖案105d之寬度的第一材料膜圖案105a以及第二材料膜圖案105b。
在犧牲圖案結構104藉由各向異性蝕刻製程形成且第二材料膜圖案105b之寬度(例如，在(B)方向上)小於 第二材料膜圖案105d之寬度(例如，在(B)方向上)時，由於寬度之差異以及三維蝕刻效應，第二材料膜圖案105b所受到之蝕刻損害可大於第二材料膜圖案105d。因此，在形成如圖3A中所說明之犧牲圖案結構104後，寬度(例如，在(B)方向上)較小之第二材料膜圖案105b可減小。 即，第二材料膜圖案105b在(B)方向上之寬度可減小，以使得材料層圖案105b與105d之間在(B)方向上之寬度差異可增加較多。因此，圖案結構之形狀可根據包含材料膜圖案105a、105c、105d以及105d之犧牲圖案結構104的形狀而變化。
在本廣義發明概念之實例實施例中，犧牲圖案結構104可包含犧牲線104a與第一犧牲墊部分104b以及第二犧牲墊部分104c。犧牲線104a可沿第一方向(例如，(A)方向)延伸且可具有第一寬度(d1)。第一犧牲墊部分104b可連接至犧牲線104a之末端部分。第一犧牲墊部分104b可在實質上垂直於第一方向之方向上延伸(例如，第一犧牲墊部分104b可在(B)方向上延伸)。第一犧牲墊部分104b之寬度(d2)可大於犧牲線104a之第一寬度(d1)。 第二犧牲墊部分104c可與第一犧牲墊部分104b之末端部分接觸。第二犧牲墊部分104c之寬度(d3)可大於第一寬度(d1)。第二犧牲墊部分104c可與第一犧牲墊部分104b相隔預定距離。
在本廣義發明概念之實例實施例中，兩個蝕刻遮罩可形成為鄰近於犧牲圖案結構104之側壁。此處，可藉由移 除犧牲線104a來將蝕刻遮罩彼此隔開。為縮短蝕刻遮罩之間的距離，犧牲線104a之第一寬度可為光微影製程之臨界寬度。舉例而言，犧牲線104a之第一寬度可在約40nm至約60nm之範圍中。
在本廣義發明概念之實例實施例中，第一犧牲墊部分104b可包含線狀之蝕刻遮罩圖案以及墊狀之蝕刻遮罩圖案。另外，第二犧牲墊部分104c可包含另一線狀之蝕刻遮罩圖案以及另一墊狀之蝕刻遮罩圖案。
現參看圖3C，第一犧牲墊部分104b包含第一初步延伸部分(A)以及第一初步墊部分(B)。第一初步延伸部分(A)可沿實質上垂直於第一方向之方向與犧牲線104a之末端部分連接。亦即，第一初步延伸部分(A)可在(B)方向上與犧牲線104a之末端部分連接。第一初步墊部分(B)可自第一初步延伸部分(A)延伸。
墊可位於第一初步墊部分(B)上。第二犧牲墊部分104c包含第二初步延伸部分(A')以及第二初步墊部分(B')。第二初步延伸部分(A')可沿實質上平行於第一方向之方向自第一犧牲墊部分線104b之末端部分延伸。亦即，第二初步延伸部分(A')可沿(A)方向自第一犧牲墊部分線104b之末端部分延伸。第二初步墊部分(B')可自第二初步延伸部分(A')延伸。舉例而言，第二初步墊部分(B')可在(B)方向上自第二初步延伸部分(A')延伸。另一墊可位於第二初步墊部分(B')上。
在本廣義發明概念之實例實施例中，第一初步墊部分 (B)之大小可與第二初步墊部分(B')之大小實質上相同或類似。另外，第一初步墊部分以及第二初步墊部分(B以及B')中之每一者之寬度可與設置於其上之墊的寬度實質上相同或實質上類似。第一初步延伸部分以及第二初步延伸部分(A以及A')中之至少一者可相對於第一方向(例如，(A)方向)垂直彎曲或可相對於第一方向成預定角度彎曲。
第一犧牲墊部分104b以及第二犧牲墊部分104c之其他末端部分可在實質上垂直於第一方向(例如，在(A)方向上)之方向上(例如，在(B)方向上)彎曲。另外，犧牲線104a之另一末端部分可沿相對於第一方向(例如，(A)方向)之方向成預定角度彎曲。亦即，犧牲線104a之兩個末端部分可分別沿不同方向延伸。
在本廣義發明概念之實例實施例中，第一初步墊部分104b之末端部分(第一初步延伸部分(A))的寬度可對應於鄰近於犧牲圖案結構104之兩個側壁形成之兩個蝕刻遮罩之間的距離。亦即，(w1)可為在(B)方向上之第一初步延伸部分(A)之寬度。因此，第一初步墊部分104b之末端部分可具有最小化及/或防止蝕刻遮罩之末端部分之間的短路的寬度。舉例而言，犧牲線104a之末端部分之寬度(例如，圖3B中所說明之寬度(d4))可大於第一寬度(d1)。
參看圖4A以及圖4B，沿待蝕刻之層102以及犧牲圖案結構104之輪廓來形成間隙物形成層108。亦即，間隙 物形成層108可保形地形成於犧牲圖案結構104以及待蝕刻之層102上。
間隙物形成層108可使用氧化物(例如，二氧化矽)來形成。間隙物形成層108之厚度(例如，在(B)方向上之厚度)可與相繼形成之蝕刻遮罩的厚度實質上相同或類似。舉例而言，間隙物形成層108之厚度可小於光微影製程之臨界寬度。
參看圖5A以及圖5B，第二光阻膜塗佈於間隙物形成層108上，且第二光阻膜可藉由曝光製程以及顯影製程來處理。因此，第二光阻圖案110設置於間隙物形成層108上。在實例實施例中，兩個光微影製程可形成圖案結構而無需任何額外之光微影製程。
第二光阻圖案110具有第一開口112，所述第一開口112選擇性地暴露位於犧牲圖案結構104之間的間隙物形成層108之部分。舉例而言，第一開口112可暴露在第一犧牲墊部分104b與第二犧牲墊部分104c之間的間隙物形成層108之部分。此處，間隙物形成層108之部分(第一犧牲墊部分104b以及第二犧牲墊部分104c之彎曲部分位於其下)可經由貫穿第二光阻圖案110形成之第一開口112而暴露。
在本廣義發明概念之實例實施例中，第一開口112之側壁與犧牲線104a之末端部分之間的距離(d5)可高於約30nm至約100nm。在第一開口112與犧牲圖案結構104之側壁之間的距離小於或等於預定距離時，可歸因於因預 定距離造成之未對準而發生蝕刻遮罩之故障。在第一開口112與犧牲圖案結構104之側壁之間的距離大於或等於另一預定距離時，微小圖案可連接，以致可能使鄰近微小圖案短路。
第二光阻圖案110另外暴露間隙物形成層108之另一部分，所述另一部分定位成鄰近於與第一犧牲墊部分104b以及第二犧牲墊部分104c相對的犧牲線104a之末端部分之側壁。
參看圖6A以及圖6B，使用第二光阻圖案110作為蝕刻遮罩來蝕刻間隙物形成層108之暴露部分以及犧牲圖案結構104之部分。
在使用第二光阻圖案110之蝕刻製程中，可藉由蝕刻在與犧牲線104a相對之第一犧牲墊部分104b以及第二犧牲墊部分104c之末端部分上的間隙物形成層108之部分來將間隙物形成層108劃分成至少兩個部分。另外，第二開口114可由第一犧牲墊部分104b與第二犧牲墊部分104c之間的第一開口112形成。此處，部分蝕刻之犧牲圖案結構104之側壁可經由第二開口114暴露。犧牲圖案結構104之其他部分可暴露，此是因為犧牲圖案結構104之其他部分由間隙物形成層108遮蓋。
參看圖7A以及圖7B，自間隙物形成層108移除第二光阻圖案110。可藉由灰化製程及/或剝離製程來移除第二光阻圖案110。
在第二光阻圖案110之移除過程中，犧牲圖案結構104 之第一材料膜圖案105a之部分(其在第二開口114之側壁以及犧牲線104a之末端部分處暴露)與第二光阻圖案110一同移除。
由於第一材料膜圖案105a包含與第二光阻圖案110類似之有機材料，因此在各向異性地蝕刻第二光阻圖案110時，第一材料膜圖案105a之部分可隨第二光阻圖案110一同移除。
在移除第一材料膜圖案105a之部分時，在第二開口114之下側產生凹槽或凹處130，以使得第二開口114之下部寬度可大於其上部寬度。然而，在移除第二光阻圖案110時，可能不會蝕刻第二材料膜圖案105d以及105d。
在移除第二光阻圖案110後，第一犧牲墊部分104b與第二犧牲墊部分104c之下部部分可彼此分離。亦即，可移除在第一犧牲墊部分104b與第二犧牲墊部分104c之間的第一材料膜圖案105a之部分，以藉此經由第二開口114之下部側壁來暴露鄰近於犧牲線104a之兩個末端部分的間隙物形成層108之部分。
在移除第一材料膜圖案105a之部分時，可分別移除第一犧牲墊部分104b以及第二犧牲墊部分104c中之第一初步延伸部分以及第二初步延伸部分(A以及A')的下部部分。然而，可能不會蝕刻第一初步墊部分以及第二初步墊部分(B以及B')，此是因為墊可能形成於其上。
因為在移除第二光阻圖案110時不蝕刻第二材料膜圖案105d，所以第一犧牲墊部分104b以及第二犧牲墊部分 104c之上部部分不會被蝕刻。
參看圖8A以及圖8B，藉由蝕刻間隙物形成層108(圖7B中所說明)來形成第一間隙物108a以及第二間隙物108b。第一間隙物108a以及第二間隙物108b可藉由各向異性蝕刻製程來獲得。第一間隙物108a以及第二間隙物108b可位於犧牲圖案結構104之兩個側壁上。
由於先前移除在第二開口114處之間隙物形成層108之部分，因此第一間隙物108a以及第二間隙物108b不形成於第二開口114之側壁處(如圖7B中所說明)。因此，兩個間隙物108a以及108b可形成於一個犧牲圖案結構104之兩個側壁上。此處，第一間隙物108a之末端部分與第二間隙物108b之末端部分可分離。另外，間隙物108a以及108b中之一者(例如，第一間隙物108a)可圍起第一犧牲墊部分104b之側壁，而間隙物108a以及108b中之另一者(例如，第二間隙物108b)可圍起第二犧牲墊部分104c之側壁(例如，第一犧牲墊部分104b以及第二犧牲墊部分104c說明於圖3B中)。
參看圖9A以及圖9B，移除具有第一寬度之犧牲線104a中所包含之第二材料膜圖案105b，而保留第一犧牲墊部分104b以及第二犧牲墊部分104c中所包含之第二材料膜圖案105d(例如，第一犧牲墊部分104b以及第二犧牲墊部分104c說明於圖3B中)。
如上文所描述，具有第一寬度之犧牲線104a(見圖3B)中之第二材料膜圖案105b可具有相對較小之厚度， 而第一犧牲墊部分104b以及第二犧牲墊部分104c(見圖3B)中之第二材料膜圖案105d可具有相對較大之厚度。 因此，可藉由控制蝕刻時間而無需形成任何額外蝕刻遮罩來移除犧牲線104a中之第二材料膜圖案105b，而保留第一犧牲墊部分104b以及第二犧牲墊部分104c中之第二材料膜圖案105d。
參看圖10A以及圖10B，移除在移除第二材料膜圖案105b後暴露之第一材料膜圖案105a。然而，不暴露在剩餘第二材料膜圖案105d之下的第一材料膜圖案105c，以使得不蝕刻第一犧牲墊部分104b以及第二犧牲墊部分104c中之第一材料膜圖案105c。第一材料膜圖案105a可藉由各向異性蝕刻製程來移除。
在本廣義發明概念之實例實施例中，可移除犧牲線104a中所包含之第一材料膜圖案105a，以使得可在第一間隙物108a與第二間隙物108b之間設置間隙。可能不移除第一犧牲墊部分104b以及第二犧牲墊部分104c中之第一材料膜圖案105c，此是因為剩餘之第二材料膜圖案105d遮蓋第一材料膜圖案105c。
在本廣義發明概念之實例實施例中，對應於初步延伸部分(A以及A')之第二材料膜圖案105d可保留於第一犧牲墊部分104b以及第二犧牲墊部分104c中。因此，第一犧牲墊部分104b與第二犧牲墊部分104c之下部部分可彼此分離。第一犧牲墊部分104b以及第二犧牲墊部分104c之初步墊部分(B以及B')可由第一材料膜圖案105c以及 第二材料膜圖案105d遮蓋住，以使得第一間隙物108a以及第二間隙物108b可保留以圍起初步墊部分(B以及B')之側壁。
參看圖11A以及圖11B，移除剩餘之第二材料膜圖案105d。在蝕刻第二材料膜圖案105d時，蝕刻遮罩結構120設置於基板100上所形成的待蝕刻之層102上。
蝕刻遮罩結構120可包含第一間隙物108a、第二間隙物108b、第一墊遮罩圖案118a以及第二墊遮罩圖案118b。 第一墊遮罩圖案118a以及第二墊遮罩圖案118b可與第一間隙物108a以及第二間隙物108b之末端部分接觸。
在本廣義發明概念之實例實施例中，蝕刻遮罩結構120之構造可與犧牲圖案結構之構造對應。關於蝕刻遮罩結構120，第一間隙物108a與第二間隙物108b可安置成彼此平行。
第一間隙物108a以及第二間隙物108b中之每一者可具有直線及/或矩形形狀。第一間隙物108a與第二間隙物108b可相隔預定距離。第一墊遮罩圖案118a以及第二墊遮罩圖案118b可包含剩餘之第一材料膜圖案105c。所述墊將設置於第一墊圖案118a以及第二墊圖案118b上。
如圖11B中所說明，第一間隙物108a可圍起第一墊遮罩圖案118a之側壁，且第一間隙物108a可自第一墊遮罩圖案118a之側面突出。第二間隙物108b亦可圍起第二墊遮罩圖案118b之側壁，且可自第二墊遮罩圖案118b之側面延伸。
在移除第二光阻圖案110期間，第一間隙物108a以及第二間隙物108b之突出部分(P)可由經由第二開口114暴露之第一材料膜圖案105a形成，而保留第一間隙物108a以及第二間隙物108b。亦即，第一間隙物108a以及第二間隙物108b之突出部分(P)在(B)方向上之突出高度對應於所移除之第一材料膜圖案105a的厚度深度。
在本廣義發明概念之實例實施例中，在移除第二光阻圖案110時，可移除對應於第一犧牲墊部分104b以及第二犧牲墊部分104c中之初步延伸部分(A以及A')的第一材料膜圖案105a的部分。因此，突出部分(P)可分別平行於初步延伸部分(A以及A'，說明於圖3C中)。另外，在第二光阻圖案110之移除過程中，初步延伸部分(A以及A')中之每一者之長度(在(A)方向上)可實質上相同於或大於犧牲線104a中之所移除第一材料膜圖案105a之寬度(在(B)方向上)。
在本廣義發明概念之一些實例實施例中，與第一間隙物108a以及第二間隙物108b相對之第一墊遮罩圖案118a以及第二墊遮罩圖案118b的末端部分可沿實質上垂直於第一方向(例如，(A)方向)之方向(例如，(B)方向)彎曲或可相對於第一方向成預定角度而彎曲。
在第一間隙物108a以及第二間隙物108b之末端部分處可能不存在圖案，以使得第一間隙物108a以及第二間隙物108b之末端部分處可能不發生蝕刻負載效應。蝕刻負載效應可能在相繼蝕刻製程中位於第一間隙物108a以及第 二間隙物108b之末端部分之下的待蝕刻之層102的部分處增加。換言之，在第一間隙物108a以及第二間隙物108b之末端部分處之待蝕刻之層102的部分的寬度(例如，在(B)方向上)可歸因於蝕刻負載效應增加而增加。
在待蝕刻之層102之部分的寬度增加時，在待蝕刻之層102之放大部分處可能發生橋接故障。然而，與第一墊遮罩圖案118a以及第二墊遮罩圖案118b相對的第一間隙物108a以及第二間隙物108b之末端部分可具有如上文所描述自第一方向(例如，(A)方向)彎曲之形狀(例如，在(B)方向上彎曲)，以使得由待蝕刻之層102形成的圖案結構中之橋接故障可減少。
參看圖12A以及圖12B，使用蝕刻遮罩結構120來蝕刻待蝕刻之層102以在基板100上形成所要圖案結構。所述圖案結構包含第一圖案122a以及第二圖案122b。第一圖案122a可配置成平行於第二圖案122b。
在本廣義發明概念之實例實施例中，圖案結構之第一圖案122a包含第一線圖案(E)、第一延伸線(F)以及第一墊(G)。第一線圖案(E)可沿第一方向(例如，(A)方向)延伸。第一線圖案(E)可具有第一寬度(例如，在(B)方向上之寬度)。第一延伸線(F)可與第一線圖案(E)之末端部分連接。
第一墊(G)可與第一線圖案(E)之末端部分接觸。第一墊(G)之寬度(例如，在(B)方向上)可大於第一寬度。第一墊(G)可包含自第一墊(G)之側面延伸的突 出部分P1。與第一墊(G)相對之第一線圖案(E)之另一末端部分(H1)可沿實質上垂直於第一方向(例如，(A)方向)之方向(例如，(b)方向)彎曲。
第一墊(G)之突出部分可藉由用第一間隙物108a以及第二間隙物108b來遮罩待蝕刻之層102的部分而形成。 另外，第一延伸線(F)亦可藉由用第一間隙物108a以及第二間隙物108b來遮罩待蝕刻之層102的部分而形成。因此，第一墊(G)之突出部分P1之寬度(例如，在(B)方向上)可與第一延伸線(F)之寬度實質上相同或類似。 另外，第一墊(G)之每一突出部分以及第一延伸線(F)之寬度(例如，在(B)方向上)可由於蝕刻負載效應而分別具有大於第一間隙物108a以及第二間隙物108b之寬度的寬度(例如，在(B)方向上)。
圖案結構之第二圖案122b包含第二線圖案(E')、第二延伸線(F')以及第二墊(G')。第二圖案122b之第二線圖案(E')可鄰近於第一圖案122a之第一線圖案(E)。第二線圖案(E')可相對於第一線圖案(E)平行地延伸。第二線圖案(E')亦可具有第一寬度(例如，在(B)方向上之寬度)。
第二延伸線(F')可與第二線圖案(E')之末端部分連接。第二墊(G')可與第二線圖案(E')之末端部分接觸。第二墊(G')之寬度(例如，在(B)方向上)可大於第一寬度。第二墊(G')可包含自第二墊(G')之側向部分延伸的突出部分。與第二墊(G')相對之第二線圖案 (E')之另一末端部分(H2)亦可沿實質上垂直於第一方向(例如，(A)方向)之方向(例如，在(B)方向上)彎曲。
儘管第一延伸線(F)以及第一線圖案(E)可藉由用間隙物108a以及108b遮罩待蝕刻之層102的部分來形成，但第一延伸線(F)之寬度(例如，在(B)方向上)可由於蝕刻負載效應而不同於第一線圖案(E)之寬度。 在使用蝕刻遮罩結構120來蝕刻待蝕刻之層102時，第二線圖案(E')可接近於第一線圖案(E)，以使得蝕刻負載效應可歸因於第一線圖案與第二線圖案(E與E')之間的圖案密度增加而減少。然而，第一延伸線(F)可與第二延伸線(F')相隔預定距離，以使得蝕刻負載效應可歸因於第一延伸線與第二延伸線(F與F')之間的圖案密度相對較低而增加。因此，第一延伸線(F)之寬度(例如，在(B)方向上)可大於第一線圖案(E)之寬度。蝕刻負載效應可能不影響圖案之寬度，以使得第一延伸線(F)之寬度(例如，在(B)方向上)可小於第一墊(G)之寬度。
在上述蝕刻負載效應中，第二延伸線(F')之寬度(例如，在(B)方向上)可大於第二線圖案(E')之寬度。另外，第二延伸線(F')之寬度可小於第二墊(G')之寬度。
如參看圖7A至圖12B所描述，可在無額外光微影製程之情況下順序地蝕刻多個層。因此，參看圖7A至圖12B所描述之製程可就地進行而無需破壞真空。
因為可能不執行額外光微影製程以便在半導體裝置中形成圖案結構，所以用於形成圖案結構之成本以及時間可減少，且圖案結構之故障亦可減少。
根據本廣義發明概念之實例實施例，可藉由使用兩個光微影製程來獲得可靠性增加的包含微小圖案以及墊之圖案結構。舉例而言，圖案結構可包含微小圖案以及墊，墊之寬度大於微小圖案之寬度。因為微小圖案以及墊可同時形成，因此可最小化及/或防止微小圖案與墊之間的未對準。
在下文，將參看附圖來描述包含多個微小圖案之圖案結構陣列。圖案結構陣列中之微小圖案中之每一者的構造可與上文結合圖1A至圖12B描述之第一圖案及/或第二圖案的構造實質上相同或類似。
圖13是說明根據本廣義發明概念之例示性實施例的包含圖1A以及圖1B中之交替配置的第一圖案與第二圖案的圖案結構陣列的平面圖。
如圖13中所說明，圖案結構陣列包含多個第一圖案122a以及多個第二圖案122b。第一圖案122a中之每一者的結構可與參看圖1A以及圖1B描述之第一圖案的結構實質上相同或類似，且每一第二圖案122b之結構亦可與參看圖1A以及圖1B描述之第二圖案的結構實質上相同或類似。
第一圖案122a與第二圖案122b可配置成彼此平行。第一圖案122a與第二圖案122b可分別具有不同長度，而 第一圖案122a與第二圖案122b可分別具有相同形狀。舉例而言，第一圖案122a與第二圖案122b之線圖案(E)可具有不同長度。
在本廣義發明概念之實例實施例中，第一圖案122a可位於奇數線處，而第二圖案122b可位於偶數線處。然而，第一圖案122a以及第二圖案122b之位置可根據圖案結構陣列之構造而變化。
在圖案結構陣列中，在實質上垂直於第一方向(例如，(A)方向)之方向(例如，(B)方向)上安置於圖案結構之中心處的第一圖案122a以及第二圖案122b可具有相對較大之長度。其他第一圖案122a以及第二圖案122b可具有自圖案結構陣列之中心朝著圖案結構陣列之邊界逐漸減小之長度。
第一圖案122a與第二圖案122b可以在垂直於第一方向(例如，(A)方向)之方向(例如，(B)方向)上安置於圖案結構之中心處的圖案122a以及122a'為中心彼此對稱地安置。
第一圖案122a以及第二圖案122b中之線圖案(E)可相對於第一圖案122a以及第二圖案122b之墊(G)來配置，而不在線圖案(E)與墊(G)之間產生短路。為最小化及/或防止線圖案(E)與墊(G)之間的短路，在垂直於第一方向(例如，(A)方向)之方向(例如，(B)方向)上安置於圖案結構之中心處的圖案122a以及122a'中之線圖案(E)以及墊(G)可突出，而並非鄰近之第一圖 案122a以及第二圖案122b中之線圖案(E)以及墊(G)會突出。
與線圖案(E)以及墊(G)相對的第一圖案122a以及第二圖案122b之末端部分亦可經配置而未使第一圖案122a與第二圖案122b之末端部分短路。考慮到第一圖案122a與第二圖案122b之末端部分之間的短路，在垂直於第一方向(例如，(A)方向)之方向(例如，(B)方向)上安置於圖案結構之中心處的圖案122a以及122a'之末端部分可突出，而並非鄰近之第一圖案122a以及第二圖案122b會突出。
在本廣義發明概念之實例實施例中，圖13中所說明之圖案結構陣列可藉由與參看圖4A至圖12B描述之製程實質上相同或類似的製程來形成。舉例而言，具有不同長度之多個犧牲圖案結構可設置於待蝕刻之層上以形成圖13中所說明之圖案結構陣列。
在下文，將參看附圖來描述圖13中所說明之圖案結構陣列的形成方法。
圖14以及圖15是說明圖13中之圖案結構陣列的形成方法的平面圖。
參看圖14，在位於基板上的待蝕刻之物件上形成多個犧牲圖案結構154。所述犧牲圖案結構154可分別具有不同長度。犧牲圖案結構154中之每一者包含犧牲線154a、第一犧牲墊部分154a以及第二犧牲墊部分154c。
在犧牲圖案結構154中，沿垂直於犧牲圖案結構154 延伸之方向(例如，(A)方向)的方向(例如，(B)方向)安置於所述物件之中心上的一個犧牲圖案結構154可具有相比其他犧牲圖案結構154的最長長度。另外，其他犧牲圖案結構154可以安置於物件之中心處的犧牲圖案結構154為中心彼此對稱地配置。
參看圖15，藉由與參看圖4A至圖11B描述之製程實質上相同或類似的製程在所述物件上形成蝕刻遮罩結構180。
在圖15中，參考元件符號160指示在參看圖5A以及圖5B描述之製程中由第二光阻圖案暴露的犧牲圖案結構154之部分。在形成第二光阻圖案(在所暴露部分之下的犧牲圖案結構154之部分)後，使得與墊相對的犧牲圖案結構154之線圖案可分離，藉此在一個犧牲圖案結構154中界定兩個墊遮罩圖案148a以及148b。
可使用犧牲圖案結構154中之線圖案以及突出部分(P)來產生蝕刻遮罩結構180之間隙物158a以及158b。
可使用蝕刻遮罩結構180來圖案化物件(例如，待蝕刻之層)以藉此形成構造與參看圖13描述之圖案結構陣列之構造實質上相同或類似的圖案結構陣列。
根據本廣義發明概念之實例實施例，圖案結構陣列可充當半導體記憶體裝置之閘電極及/或字元線。舉例而言，圖案結構陣列可用作NAND型快閃記憶體裝置之字元線。
圖16是說明NAND型快閃記憶體裝置之單元胞的電路圖。圖17A是說明包含圖1A以及圖1B中之圖案結構 的NAND型快閃記憶體裝置之單元胞的平面圖。圖17B是說明包含圖1A以及圖1B中之圖案結構的NAND快閃記憶體裝置之單元胞的橫截面圖。
參看圖16，NAND型快閃記憶體裝置之單元胞安置於基板上。基板之晶胞區中的每一晶胞串包含多個字元線(WL1、WL2、WL3、......、WLm)。大體上，一個串中可設置32個字元線。晶胞電晶體可設置成分別與字元線(WL1、WL2、WL3、......、WLm)電連接。
晶胞選擇線(cell selection line，SSL)可定位成鄰近於最外字元線中之一者(亦即，字元線(WL1))，且接地選擇線(ground selection line，GSL)可定位成鄰近於最外字元線中之另一者(亦即，字元線(WLm))。晶胞選擇電晶體以及接地選擇電晶體可分別電連接至晶胞選擇線(SSL)以及接地選擇線(GSL)。
晶胞電晶體之雜質區可電連接至位元線，且接地選擇電晶體之雜質區可電連接至共同源極線(common source line，CSL)。共同源極線(CSL)可延伸以使得共同源極線(CSL)電連接沿字元線(WL1、WL2、WL3、......、WLm)延伸之方向安置的串。在本廣義發明概念之實例實施例中，晶胞串可以一個共同源極線(CLS)為中心順次對稱地安置。
控制解碼器電路165可控制NAND型快閃記憶體裝置之單元胞的操作。圖16中所說明的NAND型快閃記憶體裝置之單元胞可設置於半導體基板上，例如，單晶矽基板。
參看圖17A以及圖17B，基板可包含作用區以及隔離區。NAND型快閃記憶體裝置之各個元件可形成於作用區中，且隔離區可將一個作用區中之元件與鄰近作用區中之鄰近元件電隔離。
作用圖案350設置於作用區中。作用圖案350中之每一者可具有線形狀且可沿第二方向(例如，(B)方向)延伸。作用圖案350可交替地安置於作用區中。在本廣義發明概念之實例實施例中，每一作用圖案350可具有與光微影製程之臨界寬度實質上類似或相同之小寬度。渠溝可分別位於鄰近作用圖案350之間，且隔離層圖案352可分別形成於渠溝中。
晶胞電晶體354、字元線360以及選擇電晶體356設置於作用圖案350上。
晶胞電晶體354中之每一者可包含隧道絕緣層圖案360a、浮閘360b、介電層圖案360c以及控制閘360。隧道絕緣層圖案360a形成於作用圖案350上。浮閘360b可與鄰近浮閘隔離。
多個浮閘可彼此相距預定間隔來配置於隧道絕緣層圖案360a上。介電層圖案360c可安置於浮閘360b上。控制閘360可位於介電層圖案360b上。控制閘360可具有線形狀且可沿實質上垂直於第一方向之第二方向延伸。控制閘360與浮閘360b可藉由在其間插入介電層圖案360c而彼此相對。多個控制閘可被稱作快閃記憶體裝置之字元線360。
在本廣義發明概念之實例實施例中，字元線360可具有具如上所述之構造中之一或多者的圖案結構陣列的結構。如圖17A以及圖17B中所說明，字元線360之構造可與參看圖13描述之圖案結構的構造實質上類似或相同。
字元線360中之每一者的寬度可小於光微影製程之臨界寬度。另外，鄰近字元線360之間的距離亦可小於光微影製程之臨界寬度。具有預定寬度之墊361可與每一字元線360之末端部分連接。第一接觸插塞368a可設置於墊361上。因此，接觸插塞368a可電連接至每一字元線360。
選擇電晶體356中之每一者可包含閘絕緣層以及閘電極362。閘絕緣層可形成於作用圖案350上。閘絕緣層可包含諸如二氧化矽之氧化物。閘電極362可具有線形狀且可在第一方向(例如，(A)方向)上延伸。選擇電晶體356中之閘電極362的寬度(例如，在(B)方向上之寬度)可大於晶胞電晶體之控制閘360(亦即，字元線)的寬度。
在選擇電晶體356中之閘電極362的寬度(例如，在(B)方向上之寬度)大於或等於預定寬度時，可在閘電極362上設置第二接觸插塞368b。因此，選擇電晶體356中之閘電極362可能不需要給第二接觸插塞368b提供額外墊。
在本廣義發明概念之實例實施例中，選擇電晶體356之閘電極362與晶胞電晶體之控制閘340之間的距離可與晶胞電晶體之鄰近控制閘360之間的距離實質上相同或類似。亦即，選擇電晶體356與晶胞電晶體之間的距離可小 於或等於預定距離，以使得快閃記憶體裝置之整合度可增加。
在下文，將參看附圖來描述圖17A以及圖17B中之NAND型快閃記憶體裝置的製造方法。
圖18至圖21、圖22A以及圖23A是說明具有圖17A以及圖17B中之圖案結構的NAND型快閃記憶體裝置之單元胞的形成方法的橫截面圖。圖22A以及圖23B是說明具有圖17A以及圖17B中之圖案結構的NAND型快閃記憶體裝置之單元胞的形成方法的平面圖。
參看圖18，可在基板400上形成隧道絕緣層402。隧道絕緣層402可藉由熱氧化基板400而形成。隧道絕緣層402可包含氧化物(例如，二氧化矽)。
可在隧道絕緣層402上形成第一閘電極層404。第一閘電極層404可包含藉由低壓化學氣相沈積(low pressure chemical vapor deposition，LPCVD)製程或任何其他合適製程形成的多晶矽。第一閘電極層404可為經由相繼製程形成之浮閘。
可在第一閘電極層404上形成硬遮罩圖案406。硬遮罩圖案406可使用氧化物(諸如，二氧化矽)來形成。硬遮罩圖案406可為用於形成作用區以及隔離區之至少一部分的蝕刻遮罩。硬遮罩圖案406可具有線形狀且可沿實質上垂直於第一方向(例如，(A)方向)之第二方向(例如，(B)方向)延伸。
在本廣義發明概念之實例實施例中，硬遮罩層可形成 於第一閘電極層404上，且硬遮罩層可藉由光微影製程或任何其他合適製程來蝕刻以形成硬遮罩圖案406。或者，硬遮罩圖案406可藉由包含光微影製程之二次圖案化製程來形成。
參看圖19，可使用硬遮罩圖案406作為蝕刻遮罩來部分地蝕刻第一閘電極層404、隧道絕緣層402以及基板400以在基板400上形成渠溝。在用絕緣材料填充渠溝時，隔離層圖案350分別設置於渠溝中。因此，基板400可劃分成作用區以及隔離區。
參看圖20以及圖21，可在第一閘電極層404以及隔離層圖案350上形成介電層412以及第二閘電極層414。
可在第二閘電極層414上形成硬遮罩形成層416。硬遮罩形成層416可充當待蝕刻之層。
參看圖22A以及圖22B，可在硬遮罩形成層416上形成犧牲圖案結構370。犧牲圖案結構370中之每一者可在實質上垂直於第一方向(例如，(A)方向)之第二方向(例如，(B)方向)上延伸。使用犧牲圖案結構370，蝕刻遮罩以形成晶胞電晶體之控制閘以及選擇電晶體之閘電極。晶胞電晶體之控制閘可充當快閃記憶體裝置之字元線。
犧牲圖案結構370包含第一犧牲圖案結構372以及第二犧牲圖案結構374。第一犧牲圖案結構372可用於形成控制閘，且第二犧牲圖案結構374可用於形成選擇電晶體之閘電極。
閘電極中之每一者之寬度可相對大於每一控制閘之 寬度。第二犧牲圖案結構374可定位成鄰近於最外之第一犧牲圖案結構372。第一犧牲圖案結構372之構造可與參看圖3A至圖3C描述之圖案結構104的構造實質上相同或類似。
每一第二犧牲圖案結構374之寬度可大於每一第一犧牲圖案結構372之寬度。第二犧牲圖案結構374可配置成相對於第一犧牲圖案結構372平行。在本廣義發明概念之實例實施例中，鄰近之第一犧牲圖案結構372之間的距離(d1)可與鄰近之第二犧牲圖案結構374之間的距離(d2)實質上相同或類似。
參看圖23A以及圖23B，藉由經由與參看圖3A至圖12B描述之製程實質上相同或類似之製程來蝕刻硬遮罩形成層416來提供蝕刻遮罩380。在圖23B中，參考元件符號382表示在參看圖5A描述之製程中由第二光阻圖案暴露的蝕刻遮罩380之部分。在移除蝕刻遮罩380之暴露部分時，與墊部分相對之線圖案可彼此分離，且墊部分可得以界定。
如圖23A中所說明，第二犧牲圖案結構374之第一材料膜圖案369由於第二犧牲圖案結構374之寬度而保留於蝕刻遮罩380上。
根據蝕刻遮罩380，可順序地蝕刻第二閘電極層414、介電層412以及第一閘電極層404以形成晶胞電晶體之控制閘圖案360以及形成選擇電晶體之閘電極362。另外，可在控制閘圖案360之下形成介電層圖案360c以及浮閘圖 案360b。控制閘圖案360以及閘電極362可與參看圖17A以及圖17B描述之控制閘圖案以及閘電極實質上相同或類似。
可在基板400上形成絕緣間層以遮蓋控制閘圖案360以及閘電極362。在移除部分絕緣間層後，可經由絕緣間層來形成第一接觸插塞368a以及第二接觸插塞368b。第一接觸插塞368a可與控制閘圖案360之墊部分連接。第二接觸插塞368b可與閘電極362直接接觸。
根據本廣義發明概念之實例實施例，可經由兩個光微影製程來製造微小圖案結構，諸如控制閘圖案360以及閘電極362。此處，每一控制閘圖案360可包含微小圖案以及具有預定大小之墊部分。所述墊部分可與微小圖案之末端部分連接。每一閘電極362之寬度可大於每一控制閘圖案360之寬度。
根據本廣義發明概念之例示性實施例，可同時形成快閃記憶體裝置中之控制閘以及墊圖案而無需使用獨立之光微影製程，以使得可最小化及/或防止控制閘與墊圖案之間的未對準。可藉由最小化及/或防止控制閘與墊之間的對準故障來減少快閃記憶體裝置之故障。
圖24是說明根據本廣義發明概念之例示性實施例的圖案結構陣列之平面圖。圖24中所說明之圖案結構陣列的構造可類似於圖13中之圖案結構陣列的構造。舉例而言，圖24中之圖案結構陣列包含與圖13中之第一圖案以及第二圖案實質上相同或類似之第一圖案以及第二圖案。然 而，圖24中之圖案結構陣列中的第一圖案以及第二圖案之末端部分可不同於圖13中之圖案結構陣列中的第一圖案以及第二圖案之末端部分。
如圖24中所說明，圖案結構陣列包含第一圖案123a以及第二圖案123b。第一圖案123a中之每一者包含第一線圖案(E)、第一延伸線(F)以及第一墊(G)。第一線圖案(E)可沿第一方向延伸且可具有第一寬度。第一延伸線(F)可與第一線圖案(E)之末端部分連接。第一墊(G)可與第一線圖案(E)之末端部分接觸且其寬度可大於第一寬度。
第一圖案123a中之第一墊(G)以及第一延伸線(F)的構造可與圖13中之第一圖案的構造實質上相同。然而，第一圖案123a中之第一線圖案(F)的另一末端部分可能不會相對於第一方向(例如，(A)方向)彎曲。
第二圖案123b可配置成分別鄰近於第一圖案123a且相隔預定距離。第二圖案123b中之每一者可包含第二線圖案(E')、第二延伸線(F')以及第二墊(G')。第二線圖案(E')可相對於第一線圖案(E)平行地延伸且可具有第一寬度。第二延伸線(F')可與第二線圖案(E')之末端部分連接。第二墊(G')可與第二線圖案(E')之末端部分接觸且其寬度可大於第一寬度。第二圖案123b中之第二墊(G')以及第二延伸線(F')的構造亦可與圖13中之第一圖案的構造實質上相同。然而，第二圖案123b中之第二線圖案((F')的另一末端部分可能不會相對於第一方向(例 如，(A)方向)彎曲。
在本廣義發明概念之實例實施例中，第一圖案123a與第二圖案123b可以實質上垂直於第一圖案123a以及第二圖案123b延伸之方向(例如，(A)方向)的第二方向(例如，(B)方向)為中心對稱地配置。
在第二方向(例如，(B)方向)上安置於待蝕刻之物件之中心處的第二圖案123b'可突出，而並非鄰近之第一圖案123a以及第二圖案123b會突出。亦即，在第二方向(例如，(B)方向)上安置於所述物件之中心處的第二圖案123b'之延伸以及墊可突出，而並非鄰近之第一圖案123a以及第二圖案123b之延伸線以及墊會突出。然而，在第二方向(例如，(B)方向)上安置於所述物件之中心處的第二圖案123b'之末端部分可能不會自鄰近之第一圖案123a以及第二圖案123b之末端部分突出。即，第一圖案123a以及第二圖案123b之末端部分可安置成相對於虛設圖案168實質上平行。
在本廣義發明概念之實例實施例中，虛設圖案168可與第一圖案123a以及第二圖案123b之末端部分相隔預定距離(d3)。虛設圖案168之寬度可大於第一圖案123a以及第二圖案123b中之線圖案的寬度。虛設圖案168可沿實質上垂直於第一圖案123a以及第二圖案123b延伸之方向(例如，(A)方向)之方向(例如，(B)方向)延伸。在第一圖案123a以及第二圖案123b之末端部分可擴大時，虛設圖案168可最小化及/或防止第一圖案123a以及第二 圖案123b間的短路。
在虛設圖案168與第一圖案123a以及第二圖案123b之末端部分之間的距離(d3)可高於約100nm，可產生第一圖案123a以及第二圖案123b間之橋接故障。因此，虛設圖案168與第一圖案123a以及第二圖案123b之末端部分之間的距離(d3)可低於約100nm以最小化及/或防止在第一圖案123a以及第二圖案123b間產生橋接故障。
在下文，將參看附圖來描述圖24中所說明之圖案結構陣列的形成方法。
圖25以及圖26是說明圖24中之圖案結構陣列的形成方法的平面圖。除了犧牲圖案結構之構造以及第二光阻圖案中之第二開口的位置外，圖25以及圖26中所說明之方法可與參看圖4A至圖12B描述之形成方法實質上相同或類似。
參看圖25，在位於基板上的待蝕刻之物件上形成多個犧牲圖案結構164。犧牲圖案結構164可彼此實質上平行地配置於所述物件上。所述犧牲圖案結構164可分別具有不同長度。
每一犧牲圖案結構164中之第一犧牲墊部分164b以及第二犧牲墊部分164c的形狀可與參看圖13描述之第一犧牲墊部分以及第二犧牲墊部分的形狀實質上相同或類似。然而，犧牲圖案結構164之犧牲線164a可具有與第一犧牲墊部分164b以及第二犧牲墊部分164c相對的末端部分，所述末端部分配置成彼此平行。
在所述物件上與第一犧牲墊部分164b以及第二犧牲墊部分164c相對的鄰近於犧牲線164a之末端部分形成虛設結構166。
參看圖26，可經由與參看圖4A至圖12B描述之製程實質上相同或類似的製程在所述物件上形成蝕刻遮罩結構200。在圖26中，參考元件符號194表示由與圖5A以及圖5B中之第二光阻圖案類似的第二光阻圖案暴露的間隙物形成層之部分。
可使用所述第二光阻圖案來蝕刻間隙物形成層之暴露部分194，以使得犧牲線164之末端部分可彼此分離。 因此，可在一個犧牲圖案結構164中界定兩個墊遮罩圖案192a以及192b。如圖26中所說明，蝕刻遮罩結構200可更包含第一材料膜圖案158a以及間隙物158b。
在使用蝕刻遮罩結構200來蝕刻物件(例如，待蝕刻之層)時，可在基板上設置圖案結構陣列。所述圖案結構之構造可與圖24中所說明之圖案結構陣列的構造實質上相同或類似。
圖27是說明包含圖24中之圖案結構陣列的NAND型快閃記憶體裝置之單元胞的平面圖。
如圖27中所說明，圖24中之圖案結構陣列可用作NAND型快閃記憶體裝置之字元線360。
在NAND型快閃記憶體裝置之形成過程中，可經由與參看圖18至圖21描述之製程實質上相同或類似之製程來在基板上形成隔離層圖案以及作用圖案。隧道絕緣層、第 一閘電極層、介電層以及第二閘電極層可相繼形成於基板上。可藉由與參看圖25以及圖26描述之製程實質上相同或類似之製程來在第二閘電極層上形成蝕刻遮罩結構。使用蝕刻遮罩結構，可蝕刻第二閘電極層、介電層以及第一閘電極層以形成浮閘、介電層圖案以及控制閘(充當字元線360)。選擇電晶體可設置成鄰近於晶胞串之兩個末端部分。
第一接觸插塞368a可形成於與字元線360連接之墊上，且第二接觸插塞368b可形成於選擇電晶體之閘圖案上。因而，可在基板上製造NAND型快閃記憶體裝置。
圖28是說明根據本廣義發明概念之例示性實施例的圖案結構陣列之平面圖。
參看圖28，圖案結構陣列包含第一圖案222a以及第二圖案222b，其配置於位於基板上之物件上。第一圖案222a與第二圖案222b可安置成彼此平行。
第一圖案222a包含第一線圖案(E)、第一延伸線(F)以及第一墊(G)。第一線圖案(E)可在第一方向(例如，(A)方向)上延長，且可具有第一寬度(例如，其中第一寬度在(B)方向上)。第一延伸線(F)可與第一線圖案(E)之末端部分接觸。第一墊(G)可與第一線圖案(E)之末端部分連接且其寬度(例如，在(B)方向上之寬度)可大於第一寬度。第一墊(G)之寬度可使用於傳送信號之接觸墊相繼形成於第一墊(G)上。第一線圖案(E)之第一寬度(例如，在(B)方向上之寬度)可小於光微影 製程之臨界寬度。第一延伸線(F)之寬度可相對大於第一延伸線(E)之第一寬度。
在本廣義發明概念之實例實施例中，第一延伸線(F)可沿實質上垂直於第一線圖案(E)之第一方向(例如，(A)方向)的方向(例如，(B)方向)彎曲。第一墊(G)可具有自第一墊(G)之側向部分延伸的突出部分125。第一墊(G)之突出部分125可具有線形狀。突出部分125可在相對於第一延伸線(F)之末端部分延伸的方向實質上平行的方向上突出。亦即，突出部分125以及延伸線(F)均在(B)方向上延伸。第一墊(G)之突出部分125可為根據本廣義發明概念之實例實施例的圖案結構陣列之結構特徵。
第二圖案222b可配置成鄰近於第一圖案222a平行，其中第二圖案222b與第一圖案222a相隔預定距離。第二圖案222b包含第二線圖案(E')、第二延伸線(F')以及第二墊(G')。第二線圖案(E')可相對於第一圖案222a之第一線圖案(E)平行地延伸。第二線圖案(E')亦可具有第一寬度(例如，在(B)方向上之寬度)。第二延伸線(F')可與第二線圖案(E')之末端部分連接。第二墊(G')可與第二線圖案(E')之末端部分接觸。第二墊(G')之寬度(例如，在(B)方向上)亦可大於第二線圖案(E')之第一寬度。第二延伸線(F')可在相對於第二線圖案(E')實質上平行之方向上延長。第二延伸線(F')之寬度可大於第二線圖案(E')之第一寬度。第二墊(G')之寬度亦 可使用於傳送信號之接觸墊相繼形成於第二墊(G')。
如圖28中所說明，第一延伸線(F)可垂直於第二延伸線(F')。亦即，第一延伸線(F)可在(B)方向上延伸，且第二延伸線(F')可在(A)方向上延伸。第一墊以及第二墊(G以及G')可分別沿實質上平行於第一延伸線以及第二延伸線(F以及F')之方向來安置。亦即，第一墊(G)可安置於(B)方向上，且第二墊(G')可安置於(A)方向上。因此，第一墊(G)可能不會相對於第二墊(G')平行，此是因為第一墊以及第二墊(G以及G')分別自第一延伸線以及第二延伸線(F以及F')延伸。第一墊(G)可垂直於第二墊(G')。
圖案結構陣列更包含第三圖案222c以及第四圖案222d。第三圖案222c與第四圖案222d可以第一延伸線以及第二延伸線(F以及F')之第一方向為中心相對於第一圖案222a以及第二圖案222b對稱地配置。此處，第三圖案222c之延伸線以及墊的形狀可與第一圖案222a中之第一延伸線(F)以及第一墊(G)之形狀實質上相同或類似。 另外，第四圖案222d之延伸線以及墊的形狀可與第二圖案222b中之第二延伸線(F')以及第二墊(G')之形狀實質上相同或類似。
在圖28中，第一圖案222a以及第三圖案222c之長度可分別不同於第二圖案222b以及第四圖案222d之長度。然而，根據充當各種半導體裝置中之元件的圖案結構陣列的構造，第一圖案222a以及第三圖案222c之長度(例 如，在(A)方向上之長度)可與第二圖案222b以及第四圖案222d之長度實質上相同或類似。
在下文，將參看附圖來描述圖28中之圖案結構陣列的形成方法。
圖29以及圖30是說明圖28中之圖案結構陣列的形成方法的平面圖。除了犧牲圖案結構之構造以及第二光阻圖案中之第二開口的位置外，圖29以及圖30中所說明之方法可與參看圖4A至圖12B描述之形成方法實質上相同或類似。
參看圖29，在位於基板上的待蝕刻之物件上形成犧牲圖案結構234以及236。犧牲圖案結構234與236可彼此實質上平行地配置於所述物件上。犧牲圖案結構234以及236之長度(例如，在(A)方向上之長度)可彼此不同或可彼此實質上相同。犧牲圖案結構234與236可具有實質上相同之構造。犧牲圖案結構234與236可交替地配置於基板上方或可對稱地安置於物件上。
在本廣義發明概念之實例實施例中，犧牲圖案結構234以及236可劃分成上部犧牲圖案236以及下部犧牲圖案234。
下部犧牲圖案234包含第一犧牲線234a、第一初步墊部分234b以及第二初步墊部分234c。第一犧牲線234a可具有第一寬度(例如，在(B)方向上之寬度)。第一初步墊部分234b可自第一犧牲線234a之末端部分延長。第一初步墊部分234b可在實質上垂直於第一犧牲線234a延伸 之方向(例如，(A)方向)之方向(例如，(B)方向)上彎曲。第二初步墊部分234c可自第一犧牲線234a之末端部分沿第一犧牲線234a延伸之方向(例如，(A)方向)延伸。
第一初步墊部分234b以及第二初步墊部分234c中之每一者的寬度(例如，在(B)方向上之寬度)可大於第一犧牲線234a之第一寬度。舉例而言，第一初步墊部分234b以及第二初步墊部分234c中之每一者的寬度(例如，在(B)方向上之寬度)可類似於或大於形成於其上之墊的寬度。
上部犧牲圖案236包含第二犧牲線236a、第三初步墊部分236b以及第四初步墊部分236c。第二犧牲線236a亦可具有第一寬度(例如，在(B)方向上之寬度)。第三初步墊部分236b可自第二犧牲線236a之末端部分延神。第三初步墊部分236b亦可在實質上垂直於第二犧牲線236a延伸之方向(例如，(A)方向)之方向(例如，(B)方向)上彎曲。第四初步墊部分236c可自第二犧牲線236a之末端部分沿第二犧牲線236a延伸之方向(例如，(A)方向)延伸。
在本廣義發明概念之實例實施例中，第三初步墊部分236b以及第四初步墊部分236c可相對於第一初步墊部分234b以及第二初步墊部分234c對稱地配置。或者，第一初步墊部分234b以及第二初步墊部分234c可配置成相對於第三初步墊部分236b以及第四初步墊部分236c平行。
在犧牲圖案結構234以及236具有上述構造時，形成於基板上之圖案結構陣列的構造可與如上文所描述之犧牲圖案結構234以及236的構造類似或相同。
參看圖30，經由與參看圖4A至圖12B描述之製程實質上相同或類似之製程在所述物件上形成蝕刻遮罩結構240。在圖30中，參考元件符號246表示由與圖5A中之第二光阻圖案類似的第二光阻圖案暴露的間隙物形成層之部分。可使用所述第二光阻圖案來蝕刻間隙物形成層之暴露部分246，以使得犧牲線之末端部分可彼此分離。因此，可分別在犧牲圖案結構234以及236中之一者中界定墊區242b、244b、248b以及249b中之兩者。
在使用蝕刻遮罩結構240蝕刻物件(例如，待蝕刻之層)後，可在基板上設置圖案結構陣列242a以及244a。 此處，所述圖案結構之構造可與圖28中所說明之圖案結構陣列的構造實質上相同或類似。
圖31是說明包含圖28中之圖案結構陣列的NAND型快閃記憶體裝置之單元胞的平面圖。
圖28中所說明之圖案結構陣列(例如，第一陣列圖案222a、第二陣列圖案222b、第三陣列圖案222c以及第四陣列圖案222d)可用作NAND型快閃記憶體裝置之字元線390。
在圖31中之NAND型快閃記憶體裝置之形成過程中，可經由與參看圖18至圖21描述之製程實質上相同或類似之製程來在基板上形成隔離層圖案以及作用圖案。隧 道絕緣層、第一閘電極層、介電層以及第二閘電極層可相繼形成於基板上。可藉由與參看圖25以及圖26描述之製程實質上相同或類似之製程來在第二閘電極層上形成蝕刻遮罩結構。使用蝕刻遮罩結構，可蝕刻第二閘電極層、介電層以及第一閘電極層以形成浮閘、介電層圖案以及控制閘(充當字元線390)。選擇電晶體可設置成鄰近於晶胞串之兩個末端部分。
在基板上形成絕緣間層以遮蓋選擇電晶體之字元線390以及閘圖案391，且接著經由絕緣間層在與字元線360連接之墊上形成第一接觸插塞392。另外，可經由絕緣間層在選擇電晶體之閘圖案391上形成第二接觸插塞394。 因此，可在基板上製造NAND型快閃記憶體裝置。
圖32是說明根據本廣義發明概念之例示性實施例的圖案結構陣列之平面圖。
參看圖32，圖案結構陣列包含配置於基板上之第一圖案250a以及第二圖案250b。第一圖案250a與第二圖案250b可安置成彼此平行(例如，第一圖案250a與第二圖案250b可在(A)方向上彼此平行地延伸)。另外，第一圖案250a與第二圖案250b可交替地配置於基板上。
圖案結構陣列之第一圖案250a包含第一線圖案(E)、第一延伸線(F)以及第一墊(G)。第一圖案250a之第一線圖案(E)可在第一方向(例如，(A)方向)上延伸，且可具有第一寬度(例如，其中所述寬度可在(B)方向上)。第一延伸線(F)可與第一線圖案(E)之末端部分 接觸。第一墊(G)可與第一線圖案(E)之末端部分連接且其寬度可大於第一寬度。第一墊(G)之寬度可足以使用於傳送信號之接觸墊相繼形成於第一墊(G)上。第一線圖案(E)之第一寬度(例如，在(B)方向上之寬度)可小於光微影製程之臨界寬度。
在本廣義發明概念之實例實施例中，第一圖案250a之第一延伸線(F)可沿實質上垂直於第一線圖案(E)之第一方向的方向彎曲。第一圖案250a之第一墊(G)可具有自第一墊(G)之側向部分延伸(例如，在(B)方向上)的突出部分253。第一墊(G)之突出部分253可具有線形狀。突出部分253可在相對於第一延伸線(F)之末端部分延伸的方向(例如，(B)方向)平行的方向(例如，(B)方向)上突出。
第二圖案250b可配置成鄰近於第一圖案250a相隔預定距離彼此平行。圖案結構陣列之第二圖案250b包含第二線圖案(E')、第二延伸線(F')以及第二墊(G')。第二線圖案(E')可相對於第一圖案222a之第一線圖案(E)平行地延伸。第二圖案250b之第二線圖案(E')亦可具有第一寬度(例如，在(B)方向上)。第二延伸線(F')可與第二線圖案(E')之末端部分連接。第二墊(G')可與第二線圖案(E')之末端部分接觸。第二圖案250b之第二墊(G')之寬度(例如，在(B)方向上)亦可大於第二線圖案(E')之第一寬度。第二延伸線(F')可至少部分在相對於第二線圖案(E')實質上平行之方向(例如，(B)方 向)上延長。
第二圖案250b之第二延伸線(F')可沿實質上垂直於第二線圖案(E')延伸之方向(例如，(A)方向)的方向(例如，(B)方向)彎曲。第二圖案250b之第二墊(G')可與第一圖案250a之第一墊(G)相對。第二圖案250b之第二墊(G')可具有自第二墊(G')之側部延伸(例如，在(B)方向上)的突出部分253。第二墊(G')之突出部分253可具有線形狀。第二墊(G')之突出部分253可在相對於第二延伸線(F')之末端部分延伸的方向(例如，(B)方向)實質上平行的方向(例如，(B)方向)上突出。第二圖案250b之第二墊(G')之寬度亦可足以使用於傳送信號之接觸墊相繼形成於第二墊(G')上。
如圖32中所說明，第一圖案250a之第一延伸線(F)(例如，在(B)方向上延伸)可垂直於第二圖案250b之第二延伸線(F')之部分(例如，在(A)方向上延伸)。 第一墊以及第二墊(G以及G')可與第一延伸線以及第二延伸線(F以及F')連接且可安置成彼此實質上平行(例如，墊G與G'可安置成在(B)方向上彼此平行)。舉例而言，第一墊與第二墊(G以及G')可沿相對於第一延伸線以及第二延伸線(F以及F')之方向實質上平行之方向來對稱地配置。第一圖案250a之第一墊(G)的形狀可與第二圖案250b之第二墊(G')的形狀實質上相同或類似。
在本廣義發明概念之實例實施例中，多個第一圖案250a以及第二圖案250b可分別相隔預定距離來配置於基 板上。第一圖案250a與第二圖案250b可交替地安置於基板上。另外，第一圖案250a與第二圖案250b的長度(例如，在(A)方向上之長度)可彼此不同。然而，第一圖案250a以及第二圖案250b中之每一者可具有實質上相同或類似之構造。
圖33以及圖34是說明圖32中之圖案結構陣列的形成方法的平面圖。在圖32中所說明之圖案結構陣列的形成過程中，除了犧牲圖案結構以及第二光阻圖案之構造以及位置外，圖案結構之形成方法可與參看圖4A至圖12B描述之形成方法實質上相同或類似。
參看圖33，在位於基板上的待蝕刻之物件上形成犧牲圖案結構260。犧牲圖案結構260可彼此實質上平行地配置於基板上方。雖然犧牲圖案結構260之長度可彼此不同，但犧牲圖案結構260可具有實質上相同或類似之構造。犧牲圖案結構260可交替地配置於基板上方或可以參考線為中心對稱地安置於物件上。
在本廣義發明概念之實例實施例中，犧牲圖案結構260中之每一者包含第一犧牲線260a、第一犧牲墊部分260b以及第二犧牲墊部分260c。第一犧牲線260a可具有第一寬度(例如，在(B)方向上)且可沿第一方向(例如，在(A)方向上)延伸。第一犧牲墊部分260b可自第一犧牲線260a之末端部分沿實質上垂直於第一犧牲線260a之第一方向(例如，(A)方向)的方向(例如，(B)方向)彎曲。第二犧牲墊部分260c可自第一犧牲線260a 之末端部分延伸(例如，在(B)方向上)。第二犧牲墊部分260c可在預定位置處沿實質上垂直於第一犧牲線260a之第一方向(例如，(A)方向)之方向(例如，(B)方向)彎曲。
第一犧牲墊部分260b以及第二犧牲墊部分260c的寬度(例如，在(B)方向上之寬度)可大於第一犧牲線260a之第一寬度(例如，在(B)方向上)。舉例而言，第一犧牲墊部分260b以及第二犧牲墊部分260c的寬度可分別類似於或大於形成於第一犧牲墊部分260b以及第二犧牲墊部分260c上之墊的寬度。
在本廣義發明概念之實例實施例中，多個犧牲圖案結構260可形成於基板上方。犧牲圖案結構260可配置成彼此平行(例如，其中所述犧牲圖案結構在(A)方向上延伸)。犧牲圖案結構260之犧牲線可分別具有不同長度(例如，在(A)方向上之長度)。
如上文所描述，形成於基板上之圖案結構陣列的構造可與犧牲圖案結構260之構造類似或實質上相同。亦即，圖案結構之構造可藉由犧牲圖案結構260之構造確定。
參看圖34，可經由與參看圖4A至圖12B描述之製程實質上相同或類似的製程在所述物件上形成蝕刻遮罩結構270。在圖34中，參考元件符號272表示由與圖5A中之第二光阻圖案實質上類似的第二光阻圖案暴露的間隙物形成層之部分。可使用所述第二光阻圖案來蝕刻間隙物形成層之暴露部分272，以使得犧牲線之末端部分可彼此分 離。因此，可藉由分離墊區274a以及274b中之線圖案的末端部分來在一個犧牲圖案結構260中界定兩個墊區274a以及274b。
使用蝕刻遮罩結構270來蝕刻物件(例如，待蝕刻之層)，可在基板上設置圖案結構陣列。所述圖案結構之構造可與圖32中所說明之圖案結構陣列的構造實質上相同或類似。
圖35是說明包含圖32中之圖案結構陣列的NAND型快閃記憶體裝置之單元胞的平面圖。
圖32中所說明之圖案結構陣列可用作NAND型快閃記憶體裝置之字元線390。
在圖32中之NAND型快閃記憶體裝置之形成過程中，可經由與參看圖18至圖21描述之製程實質上相同或類似之製程來在基板上形成隔離層圖案以及作用圖案。隧道絕緣層、第一閘電極層、介電層以及第二閘電極層可相繼形成於基板上。可藉由與參看圖33以及圖34描述之製程實質上相同或類似之製程來在第二閘電極層上形成蝕刻遮罩結構。使用蝕刻遮罩結構，可蝕刻第二閘電極層、介電層以及第一閘電極層以形成浮閘、介電層圖案以及控制閘(充當字元線390)。另外，選擇電晶體可設置成鄰近於晶胞串之兩個末端部分。
在基板上形成絕緣間層以遮蓋選擇電晶體之字元線390以及閘圖案391，且接著可經由絕緣間層在與字元線360連接之墊上形成第一接觸插塞392。另外，可經由絕緣 間層在選擇電晶體之閘圖案391上形成第二接觸插塞394。因此，可在基板上製造NAND型快閃記憶體裝置。
圖36是說明根據第五實施例之圖案結構陣列的平面圖。
參看圖36，圖案結構陣列280包含配置於基板上之第一圖案280a以及第二圖案280b。第一圖案280a與第二圖案280b可彼此平行地安置於基板上。
圖案結構陣列之第一圖案280a包含第一線圖案(E)、第一延伸線(F)以及第一墊(G)。第一圖案280a之第一線圖案(E)可在第一方向上(例如，在(A)方向)延伸，且可具有第一寬度(例如，所述寬度可在(B)方向上)。 第一延伸線(F)可與第一線圖案(E)之末端部分接觸。 第一圖案280a之第一墊(G)可與第一線圖案(E)之末端部分連接且其寬度(例如，在(B)方向上)可大於第一寬度。第一墊(G)之寬度可足以使用於傳送信號之接觸墊相繼形成於第一圖案280a之第一墊(G)上。第一圖案280a中之第一線圖案(E)之第一寬度(例如，在(B)方向上)可小於光微影製程之臨界寬度。
在本廣義發明概念之實例實施例中，第一圖案280a之第一墊(G)可具有自第一墊(G)之側向部分延伸的突出部分284。第一墊(G)之突出部分253可具有線形狀。 第一墊(G)之突出部分253可在相對於第一延伸線(F)之末端部分延伸的方向(例如，(B)方向)實質上平行的方向(例如，(B)方向)上突出。
第二圖案280b可配置成鄰近於第一圖案280a彼此平行且相隔預定距離。圖案結構陣列之第二圖案280b包含第二線圖案(E')、第二延伸線(F')以及第二墊(G')。第二圖案280b之第二線圖案(E')可相對於第一圖案280a中之第一線圖案(E)的第一方向(例如，(A)方向)平行地延伸。第二圖案280b之第二線圖案(E')亦可具有第一寬度(例如，在(B)方向上)。第二延伸線(F')可與第二線圖案(E')之末端部分連接。
第二墊(G')可與第二線圖案(E')之末端部分接觸。 第二圖案280b之第二墊(G')亦可具有自第二墊(G')之側部延伸(例如，在(A)方向上)的突出部分284。第二墊(G')之突出部分284可具有線形狀。第二墊(G')之突出部分284可在相對於第二延伸線(F')之末端部分延伸的方向(例如，(A)方向)平行的方向(例如，(A)方向)上突出。第二圖案280b之第二墊(G')之寬度亦可足以使用於傳送信號之接觸墊相繼形成於第二墊(G')上。
如圖36中所說明，第一圖案280a之第一墊(G)可配置成實質上平行於第二圖案280b之第二墊(G')。亦即，第一墊(G)與第二墊(G')可均在(A)方向上延伸且彼此平行。另外，第一圖案280a之第一延伸線(F)(例如，在(B)方向上延伸)可垂直於第二圖案280b之第二延伸線(F')(例如，在(A)方向上延伸)。
在本廣義發明概念之實例實施例中，多個第一圖案280a以及第二圖案280b可分別相隔預定距離來配置於基 板上。第一圖案280a與第二圖案280b可交替地安置於基板上。第一圖案280a與第二圖案280b之長度(例如，在(A)方向上之長度)可彼此不同，然而，第一圖案280a以及第二圖案280b中之每一者可具有實質上相同或類似之構造。
在下文，將參看附圖來描述圖36中之圖案結構陣列的形成方法。
圖37以及圖38是說明圖36中之圖案結構陣列的形成方法的平面圖。在圖37以及圖38中，除了犧牲圖案結構以及第二光阻圖案之構造以及位置外，圖案結構之形成方法可與參看圖4A至圖12B描述之形成方法實質上相同或類似。
參看圖37，在基板上形成犧牲圖案結構290。犧牲圖案結構290中之每一者可配置成彼此平行。犧牲圖案結構290可具有不同長度，而犧牲圖案結構290之構造可彼此類似或實質上相同。犧牲圖案結構290可週期性地安置於基板上，或可以預定線為中心對稱地配置於基板上。
犧牲圖案結構290中之每一者包含第一犧牲線290a、第一犧牲墊部分290b以及第二犧牲墊部分290c。犧牲線290a可具有第一寬度(例如，在(B)方向上之寬度)且在第一方向(例如，在(A)方向)上延伸。第一犧牲墊部分290b可包含自犧牲線290a之末端部分沿實質上垂直於第一方向(例如，(A)方向)的方向(例如，在(B)方向上)延伸的一個部分。第一犧牲墊部分290b之另一部 分可沿相對於第一方向(例如，(A)方向)實質上平行之方向(例如，(A)方向)彎曲。第二犧牲墊部分290c可自第一犧牲線290a之末端部分沿第一方向(例如，(A)方向)延伸。
第一犧牲墊部分290b以及第二犧牲墊部分290c中之每一者的寬度(例如，在(B)方向上之寬度)可相對大於犧牲線290a之第一寬度。第一犧牲墊部分290b以及第二犧牲墊部分290b的寬度可實質上類似於或大於形成於其上之墊的寬度。在本廣義發明概念之實例實施例中，多個犧牲圖案結構290可設置於基板上。此處，犧牲圖案結構290之犧牲線可具有彼此不同之長度(例如，在(A)方向上)。
如上文所描述，圖案結構可具有根據犧牲圖案結構290之形狀變化的最終構造。
參看圖38，經由與參看圖4A至圖12B描述之製程類似或實質上相同之製程來基於犧牲圖案結構290在基板上形成蝕刻遮罩300。在圖38中，參考元件符號302指示由藉由參看圖5A描述之製程形成的第二光阻圖案暴露的蝕刻遮罩結構300之部分。參考元件符號362可為藉由第二光阻圖案所暴露之蝕刻遮罩結構300形成的閘電極。可使用第二光阻圖案來蝕刻所述蝕刻遮罩結構300之暴露部分302，以使得墊部分304a與304b之末端部分可分離，藉此自一個犧牲圖案結構290界定兩個墊部分304a以及304b。
使用蝕刻遮罩結構300，可部分地蝕刻待蝕刻之下伏 層以形成構造與參看圖36描述之圖案結構陣列的構造類似或實質上相同的圖案結構陣列。
圖39是說明包含圖36中之圖案結構陣列的NAND型快閃記憶體裝置之單元胞的平面圖。
如圖39中所說明，參看圖36描述之圖案結構陣列可為NAND型快閃記憶體裝置中之字元線390。
在製造NAND型快閃記憶體裝置之過程中，經由與參看圖18以及圖19描述之製程實質上相同或類似之製程，可在基板上形成隧道絕緣層以及第一閘電極層，且接著可在基板上形成隔離層圖案以界定基板之作用區以及隔離區。
可藉由與參看圖20描述之製程實質上相同或類似之製程來在第一閘電極層以及隔離層圖案上形成介電層以及第二閘電極層。可藉由與參看圖37以及圖38描述之製程實質上相同或類似之製程來在第二閘電極層上設置蝕刻遮罩。可使用所述蝕刻遮罩來部分地蝕刻第二閘電極層、介電層以及第一閘電極層，以使得可獲得對應於控制閘之字元線390。選擇電晶體可設置成鄰近於晶胞串之兩個末端部分。
可形成絕緣間層以遮蓋選擇電晶體之字元線390以及閘圖案391。可經由所述絕緣間層來形成第一接觸插塞392以及第二接觸插塞394。第一接觸插塞392可與連接至控制閘之墊接觸，且第二接觸插塞394可與閘圖案391直接接觸。
圖40是說明根據實例實施例的包含圖案結構陣列之記憶體系統的方塊圖。
參看圖40，記憶體系統550包含主機500、記憶體控制器510以及快閃記憶體裝置520。
記憶體控制器510可充當主機500與快閃記憶體裝置520之間的介面。記憶體控制器510包含緩衝記憶體510a。 另外，記憶體控制器510可包含中央處理單元(central processing unit，CPU)、唯讀記憶體(read only memory，ROM)、隨機存取記憶體(random access memory，RAM)、介面區塊等。
快閃記憶體裝置520包含晶胞陣列522、解碼器524、頁面緩衝器526、位元線選擇電路528、資料緩衝器530以及控制單元532。
在本廣義發明概念之實例實施例中，可將資料、位址信號以及寫入命令自主機500傳送至記憶體控制器510中。記憶體控制器510可根據所輸入之命令控制快閃記憶體裝置520將資料寫入至晶胞陣列522中。另外，記憶體控制器510可基於自主機500傳送之讀取命令來控制快閃記憶體裝置520讀取儲存於晶胞陣列522中之資料。資料緩衝器530可臨時儲存在主機500與快閃記憶體裝置520之間傳輸的資料。
快閃記憶體裝置520之晶胞陣列522包含多個記憶胞。解碼器524可經由字元線(WL0、WL1、......、WLn)與晶胞陣列522電連接。解碼器524可自記憶體控制器510 接收位址信號，且解碼器524接著可產生用於選擇字元線(WL0、WL1、......、WLn)或位元線(BL0、BL1、......、BLn)中之一者的選擇信號。頁面緩衝器526可經由位元線(BL0、BL1、......、BLn)而電連接至晶胞陣列522。
在本廣義發明概念之實例實施例中，快閃記憶體裝置520可包含具有微小圖案以及連接至微小圖案之末端部分的墊的圖案結構。快閃記憶體裝置520中之圖案結構中之每一者的構造可與上述圖案結構中之一者的構造類似或實質上相同。舉例而言，快閃記憶體裝置中之每一字元線或每一位元線可包含與上述圖案結構陣列中之一者類似或實質上相同的圖案結構陣列。
在本廣義發明概念之實例實施例中，記憶體系統550可另外包含動態隨機存取記憶體(dynamic random access memory，DRAM)裝置及/或靜態隨機存取記憶體(static random access memory，SRAM)裝置。另外，DRAM裝置及/或SRAM裝置中所包含之圖案結構的構造可與上述圖案結構之構造類似或實質上相同。舉例而言，DRAM裝置及/或SRAM裝置中之每一字元線或每一位元線可包含與上述圖案結構陣列中之一者類似或實質上相同的圖案結構陣列。
根據本廣義發明概念，可經由簡化之製程易於獲得包含具有微小圖案以及連接至微小圖案之末端部分的墊的圖案結構或所述圖案結構之圖案結構陣列。所述圖案結構及/或圖案結構陣列可廣泛用於各種半導體裝置中，諸如揮發 性半導體裝置或非揮發性半導體裝置。
前文說明實例實施例，但不應被理解為限制實例實施例。雖然已描述若干實例實施例，但熟習此項技術者將易於瞭解，在本質上未脫離實例實施例之新穎教示以及優點的情況下對實例實施例之許多修改為可能的。因此，所有 此等修改意欲包含於如申請專利範圍中界定的本發明概念 之範疇內。在申請專利範圍中，手段加功能條款意欲涵蓋本文中描述為執行所述功能的結構，且不僅涵蓋結構等效物亦涵蓋等效結構。因此，應理解，前文說明本發明概念且不應被理解為限於所揭露之具體實施例，且對所揭露之實例實施例的修改以及其他實例實施例意欲包含於所附申請專利範圍之範疇內。本發明概念由以下申請專利範圍界定，申請專利範圍之等效物將包含於其中。
100‧‧‧基板
102‧‧‧待蝕刻之層
104‧‧‧犧牲圖案結構
104a‧‧‧犧牲線
104b‧‧‧第一犧牲墊部分
104c‧‧‧第二犧牲墊部分
105a‧‧‧第一材料膜圖案
105b‧‧‧第二材料膜圖案
105c‧‧‧另一第一材料膜圖案
105d‧‧‧另一第二材料膜圖案
108‧‧‧間隙物形成層
108a‧‧‧第一間隙物
108b‧‧‧第二間隙物
110‧‧‧第二光阻圖案
112‧‧‧第一開口
114‧‧‧第二開口
118a‧‧‧第一墊遮罩圖案
118b‧‧‧第二墊遮罩圖案
120‧‧‧蝕刻遮罩結構
122‧‧‧圖案結構
122a‧‧‧第一圖案
122a'‧‧‧圖案
122b‧‧‧第二圖案
123a‧‧‧第一圖案
123b‧‧‧第二圖案
123b'‧‧‧第二圖案
124‧‧‧突出部分
125‧‧‧第二突出部分
130‧‧‧凹槽或凹處
148a‧‧‧墊遮罩圖案
148b‧‧‧墊遮罩圖案
154‧‧‧犧牲圖案結構
154a‧‧‧犧牲線
154b‧‧‧第一犧牲墊部分
154c‧‧‧第二犧牲墊部分
158a‧‧‧間隙物/第一材料膜圖案
158b‧‧‧間隙物
160‧‧‧犧牲圖案結構之暴露部分
164‧‧‧犧牲圖案結構
164a‧‧‧犧牲線
164b‧‧‧第一犧牲墊部分
164c‧‧‧第二犧牲墊部分
165‧‧‧控制解碼器電路
166‧‧‧虛設結構
168‧‧‧虛設圖案
180‧‧‧蝕刻遮罩結構
194‧‧‧間隙物形成層之暴露部分
200‧‧‧蝕刻遮罩結構
222a‧‧‧第一圖案
222b‧‧‧第二圖案
222c‧‧‧第三圖案
222d‧‧‧第四圖案
234‧‧‧犧牲圖案結構
234a‧‧‧第一犧牲線
234b‧‧‧第一初步墊部分
234c‧‧‧第二初步墊部分
236‧‧‧犧牲圖案結構
236a‧‧‧第二犧牲線
236b‧‧‧第三初步墊部分
236c‧‧‧第四初步墊部分
240‧‧‧蝕刻遮罩結構
242a‧‧‧圖案結構陣列
242b‧‧‧墊區
244a‧‧‧圖案結構陣列
244b‧‧‧墊區
246‧‧‧間隙物形成層之暴露部分
248b‧‧‧墊區
249b‧‧‧墊區
250a‧‧‧第一圖案
250b‧‧‧第二圖案
253‧‧‧突出部分
260‧‧‧犧牲圖案結構
260a‧‧‧第一犧牲線
260b‧‧‧第一犧牲墊部分
260c‧‧‧第二犧牲墊部分
270‧‧‧蝕刻遮罩結構
272‧‧‧間隙物形成層之暴露部分
274a‧‧‧墊區
274b‧‧‧墊區
280‧‧‧圖案結構陣列
280a‧‧‧第一圖案
280b‧‧‧第二圖案
284‧‧‧突出部分
290‧‧‧犧牲圖案結構
290a‧‧‧第一犧牲線
290b‧‧‧第一犧牲墊部分
290c‧‧‧第二犧牲墊部分
300‧‧‧蝕刻遮罩結構
302‧‧‧蝕刻遮罩結構之暴露部分
304a‧‧‧墊部分
304b‧‧‧墊部分
350‧‧‧作用圖案
352‧‧‧隔離層圖案
354‧‧‧晶胞電晶體
356‧‧‧選擇電晶體
360‧‧‧字元線/控制閘
360a‧‧‧隧道絕緣層圖案
360b‧‧‧浮閘
360c‧‧‧介電層圖案
361‧‧‧墊
362‧‧‧閘電極
368a‧‧‧第一接觸插塞
368b‧‧‧第二接觸插塞
369‧‧‧第一材料膜圖案
370‧‧‧犧牲圖案結構
372‧‧‧第一犧牲圖案結構
374‧‧‧第二犧牲圖案結構
380‧‧‧蝕刻遮罩
382‧‧‧蝕刻遮罩之暴露部分
390‧‧‧字元線
391‧‧‧閘圖案
392‧‧‧第一接觸插塞
394‧‧‧第二接觸插
400‧‧‧基板
402‧‧‧介電層
404‧‧‧第一閘電極層
406‧‧‧硬遮罩圖案
412‧‧‧介電層
414‧‧‧第二閘電極層
416‧‧‧硬遮罩形成層
500‧‧‧主機
510‧‧‧記憶體控制器
510a‧‧‧緩衝記憶體
520‧‧‧快閃記憶體裝置
522‧‧‧晶胞陣列
524‧‧‧解碼器
526‧‧‧頁面緩衝器
528‧‧‧位元線選擇電路
530‧‧‧資料緩衝器
532‧‧‧控制單元
550‧‧‧記憶體系統
A‧‧‧第一方向/第一初步延伸部分
A'‧‧‧第二初步延伸部分
B‧‧‧第二方向/第一初步墊部分
B'‧‧‧第二初步墊部分
BL0-BLm‧‧‧位元線
CSL‧‧‧共同源極線
d1‧‧‧犧牲線之第一寬度
d2‧‧‧第一犧牲墊部分之寬度
d3‧‧‧第二犧牲墊部分之寬度
d4‧‧‧寬度
d5‧‧‧第一開口之側壁與犧牲線之末端部分之間的距離
E‧‧‧第一線圖案
E'‧‧‧第二線圖案
F‧‧‧第一延伸線
F'‧‧‧第二延伸線
G‧‧‧第一墊
G'‧‧‧第二墊
GSL‧‧‧接地選擇線
H‧‧‧端子
H1‧‧‧第一線圖案之末端部分
H2‧‧‧第二線圖案之末端部分
P‧‧‧突出部分
P1‧‧‧突出部分
SSL‧‧‧晶胞選擇線
WL1-WLm‧‧‧字元線
圖1A是說明根據本廣義發明概念之例示性實施例的圖案結構之橫截面圖。
圖1B是說明圖1A中之圖案結構的平面圖。
圖2是說明圖1B中之圖案結構的末端部分的放大橫截面圖。
圖3A至圖12B是說明根據本廣義發明概念之例示性實施例的圖1A中之圖案結構的形成方法的橫截面圖以及平面圖。
圖13是說明根據本廣義發明概念之例示性實施例的包含圖1A以及圖1B中之交替配置的第一圖案與第二圖案 的圖案結構陣列的平面圖。
圖14以及圖15是說明根據本廣義發明概念之例示性實施例的圖13中之圖案結構陣列的形成方法的平面圖。
圖16是根據本廣義發明概念之例示性實施例的NAND型快閃記憶體裝置之單元胞的電路圖。
圖17A是說明根據本廣義發明概念之例示性實施例的包含圖1A以及圖1B中之圖案結構的NAND型快閃記憶體裝置之單元胞的平面圖。
圖17B是說明根據本廣義發明概念之例示性實施例的包含圖1A以及圖1B中之圖案結構的NAND快閃記憶體裝置之單元胞的橫截面圖。
圖18至圖21、圖22A以及圖23A是說明根據本廣義發明概念之例示性實施例的具有圖17A以及圖17B中之圖案結構的NAND型快閃記憶體裝置之單元胞的形成方法的橫截面圖。
圖22B以及圖23B是說明根據本廣義發明概念之例示性實施例的具有圖17A以及圖17B中之圖案結構的NAND型快閃記憶體裝置之單元胞的形成方法的平面圖。
圖24是說明根據本廣義發明概念之例示性實施例的圖案結構陣列之平面圖。
圖25以及圖26是說明根據本廣義發明概念之例示性實施例的圖24中之圖案結構陣列的形成方法的平面圖。
圖27是說明根據本廣義發明概念之例示性實施例的包含圖24中之圖案結構陣列的NAND型快閃記憶體裝置 之單元胞的平面圖。
圖28是說明根據例示性實施例之圖案結構陣列的平面圖。
圖29以及圖30是說明根據本廣義發明概念之例示性實施例的圖28中之圖案結構陣列的形成方法的平面圖。
圖31是說明根據本廣義發明概念之例示性實施例的包含圖28中之圖案結構陣列的NAND型快閃記憶體裝置之單元胞的平面圖。
圖32是說明根據本廣義發明概念之例示性實施例的圖案結構陣列之平面圖。
圖33以及圖34是說明根據本廣義發明概念之例示性實施例的圖32中之圖案結構陣列的形成方法的平面圖。
圖35是說明根據本廣義發明概念之例示性實施例的包含圖32中之圖案結構陣列的NAND型快閃記憶體裝置之單元胞的平面圖。
圖36是說明根據本廣義發明概念之例示性實施例的圖案結構陣列之平面圖。
圖37以及圖38是說明根據本廣義發明概念之例示性實施例的圖36中之圖案結構陣列的形成方法的平面圖。
圖39是說明根據本廣義發明概念之例示性實施例的包含圖36中之圖案結構陣列的NAND型快閃記憶體裝置之單元胞的平面圖。
圖40是說明根據本廣義發明概念之實例實施例的包含圖案結構陣列之記憶體系統的方塊圖。
124‧‧‧突出部分
125‧‧‧第二突出部分
E‧‧‧第一線圖案
E'‧‧‧第二線圖案
F‧‧‧第一延伸線
F'‧‧‧第二延伸線
G‧‧‧第一墊
G'‧‧‧第二墊

Claims (29)

  1. 一種半導體裝置之圖案結構，其包括：線圖案單元，其形成於基板上以傳輸資料；以及墊，其形成為連接至所述線圖案單元以接收並輸出所述資料，具有用於界定所述墊之形狀的周邊線，且具有形成於所述周邊線中之凹入部分以及具有突起，其中所述突起由所述凹入部分突出，其中所述線圖案單元包括：線圖案；以及延伸線，其安置於所述線圖案與所述墊之間，且具有不同於所述線圖案以及所述墊中之至少一者的寬度；其中所述凹入部分具有兩種以上寬度，其中所述凹入部分與所述延伸線之一個末端直接連接。
  2. 如申請專利範圍第1項所述之半導體裝置之圖案結構，其中：所述線圖案連接至所述延伸線且相對於所述延伸線與所述墊相對地安置；且所述延伸線安置於與所述線圖案以及所述墊中之至少一者不同的方向上。
  3. 如申請專利範圍第1項所述之半導體裝置之圖案結構，其中：所述延伸線包含連接至所述周邊線之相對末端的兩 個末端；且所述凹入部分直接連接至所述延伸線之所述兩個末端中之一者。
  4. 如申請專利範圍第1項所述之半導體裝置之圖案結構，其中：所述延伸線包含連接至所述周邊線之相對末端的兩個線末端且其寬度與所述墊之所述周邊線的所述相應相對末端的寬度相同。
  5. 如申請專利範圍第1項所述之半導體裝置之圖案結構，其中：所述延伸線具有寬度；且所述墊具有不同於所述延伸線之所述寬度的相對於所述線圖案可變的寬度。
  6. 如申請專利範圍第1項所述之半導體裝置之圖案結構，其中：所述墊之所述凹入部分安置成鄰近於所述延伸線。
  7. 如申請專利範圍第1項所述之半導體裝置之圖案結構，其中：所述周邊線包括連接至所述線圖案單元之相應末端的兩個末端以及連接至所述兩個末端以界定所述墊之所述形狀的線。
  8. 如申請專利範圍第7項所述之半導體裝置之圖案結構，其中：所述凹入部分形成於所述周邊線之所述線上。
  9. 如申請專利範圍第7項所述之半導體裝置之圖案結構，其中：所述凹入部分安置於所述周邊線之所述末端中之一者與所述線之間。
  10. 如申請專利範圍第1項所述之半導體裝置之圖案結構，其中：所述墊之所述周邊線包括連接至所述線圖案單元之一個末端的末端以及連接至所述凹入部分之一個末端的另一末端；且所述凹入部分的另一末端連接至所述線圖案單元之另一末端。
  11. 如申請專利範圍第1項所述之半導體裝置之圖案結構，其中：所述墊包括寬度恆定之第一部分以及寬度在一方向上根據所述凹入部分之位置不同的第二部分。
  12. 如申請專利範圍第1項所述之半導體裝置之圖案結構，其中：所述墊之所述周邊線形成所述墊之區域；且所述墊之所述區域具有在平行於所述線圖案單元之縱向方向的方向上的所述區域之寬度不變化的第一部分，以及平行於所述線圖案單元之縱向方向的方向根據距所述線圖案單元之距離而變化的第二部分。
  13. 如申請專利範圍第1項所述之半導體裝置之圖案結構，其中： 所述墊包括將所述周邊線連接至所述線圖案單元的連接部分；所述連接部分在第一區域中彎曲；且所述凹入部分在大於所述第一區域之第二區域中彎曲。
  14. 如申請專利範圍第1項所述之半導體裝置之圖案結構，其中：所述墊包括連接至所述線圖案單元的連接部分；且所述凹入部分安置於不同於所述連接部分的區域中。
  15. 如申請專利範圍第1項所述之半導體裝置之圖案結構，其中：所述墊包括連接至所述線圖案單元的連接部分；且所述凹入部分連接於所述連接部分之末端之間。
  16. 如申請專利範圍第1項所述之半導體裝置之圖案結構，其中：所述墊包括具有第一末端與第二末端的連接部分，所述第一末端連接於所述線圖案單元與所述墊之一個末端之間且所述第二末端連接於所述線圖案單元與所述凹入部分之一個末端之間。
  17. 如申請專利範圍第1項所述之半導體裝置之圖案結構，其中：所述墊包括至少四個面；所述周邊線界定所述四個面中之三個；且所述凹入部分界定所述四個面中之一個。
  18. 如申請專利範圍第1項所述之半導體裝置之圖案結構，其中：所述突起的長度短於所述凹入部分以及所述周邊線中之一者的長度。
  19. 如申請專利範圍第1項所述之半導體裝置之圖案結構，其中：所述突起的長度短於所述墊之最小寬度。
  20. 如申請專利範圍第1項所述之半導體裝置之圖案結構，其中：所述突起的長度長於所述線圖案單元之寬度。
  21. 如申請專利範圍第1項所述之半導體裝置之圖案結構，其中：所述突起之寬度窄於所述突起的長度。
  22. 如申請專利範圍第1項所述之半導體裝置之圖案結構，其中：所述突起之寬度窄於所述凹入部分之長度。
  23. 如申請專利範圍第1項所述之半導體裝置之圖案結構，其中：所述線圖案單元安置於一方向上；且所述突起安置於另一方向上。
  24. 如申請專利範圍第1項所述之半導體裝置之圖案結構，其中：所述線圖案單元包括在第一方向上形成之線圖案以及在第二方向上形成於所述線圖案與所述墊之間的延伸部 分；且所述突起形成於所述第一方向以及所述第二方向中之一者上。
  25. 一種半導體裝置之圖案結構，其包括：第一圖案結構，其具有第一線圖案單元以及連接至所述第一線圖案單元且具有第一凹入部分以及第一突起的第一墊，其中所述第一突起由所述第一凹入部分突出；以及第二圖案結構，其具有第二線圖案單元以及連接至所述第二線圖案單元且具有第二凹入部分以及安置成面向所述第一突起的第二突起的第二墊，其中所述第二突起由所述第二凹入部分突出，其中所述第一線圖案單元包括：第一線圖案；以及第一延伸線，其安置於所述第一線圖案與所述第一墊之間，且具有不同於所述第一線圖案以及所述第一墊中之至少一者的寬度，其中所述第二線圖案單元包括：第二線圖案；以及第二延伸線，其安置於所述第二線圖案與所述第二墊之間，且具有不同於所述第二線圖案以及所述第二墊中之至少一者的寬度，其中所述第一凹入部分具有兩種以上寬度，且所述第二凹入部分具有兩種以上寬度，其中所述第一凹入部分與所述第一延伸線之一個末 端直接連接，且所述第二凹入部分與所述第二延伸線之一個末端直接連接。
  26. 一種半導體裝置之圖案結構，其包括：第一圖案結構，其具有第一線圖案、自所述第一線圖案延伸之第一延伸線，以及第一墊，所述第一墊連接至所述第一延伸線且具有第一周邊線、第一凹入部分以及安置於所述第一周邊線與所述第一凹入部分之間的第一突起，其中所述第一突起由所述第一凹入部分突出；以及安置成鄰近於所述第一圖案結構之第二圖案，其具有第二線圖案、自所述第二線圖案延伸之第二延伸線以及第二墊，所述第二墊連接至所述第二延伸線且具有第二周邊線、第二凹入部分以及安置於所述第二周邊線與所述第二凹入部分之間的第二突起，其中所述第二突起由所述第二凹入部分突出，其中所述第一凹入部分具有兩種以上寬度，且所述第二凹入部分具有兩種以上寬度，其中所述第一凹入部分與第一延伸線之一個末端直接連接，且所述第二凹入部分與第二延伸線之一個末端直接連接。
  27. 一種半導體裝置之圖案結構，其包括：第一圖案結構，其連接至控制器，所述第一圖案結構包括：第一線圖案，其安置於第一方向上且在與所述第一方向成角度之第二方向上具有第一寬度， 第一延伸線，其自所述第一線圖案在所述第二方向上延伸且在所述第一方向上具有寬於所述第一寬度之第二寬度，第一墊，具有第一凹入部分，其形成於所述第一延伸線之末端部分上且具有寬於所述第二寬度之第三寬度，其中所述第一凹入部分具有兩種以上寬度，其中所述第一凹入部分與所述第一延伸線之一個末端直接連接；第一突出部分，其由所述第一墊的第一部分突出；以及第二圖案結構，其安置成面向所述第一圖案結構且連接至所述控制器，所述第二圖案結構包括：第二線圖案，其形成於基板上且具有第四寬度，第二延伸線，其自所述第二線圖案之末端部分延伸且具有第五寬度，第二墊，具有第二凹入部分，其形成於所述第二延伸線之末端部分上且具有第六寬度以及窄於所述第六寬度之第七寬度，其中所述第二凹入部分具有兩種以上寬度，其中所述第二凹入部分與所述第二延伸線之一個末端直接連接，以及第二突出部分，其自所述第七寬度之所述第二墊的第二部分突出。
  28. 一種半導體裝置之圖案結構之形成方法，所述方法包括：在基板上形成待蝕刻之層；在所述層之預定部分上形成作為光阻膜的犧牲層；在所述犧牲層以及所述層上形成間隙物形成層；在所述間隙物形成層上形成作為第二光阻膜的第二犧牲層，所述第二犧牲層具有用於暴露所述間隙物形成層之部分的第一開口；經由所述第二犧牲層之所述第一開口來蝕刻所述間隙物形成層之部分以形成第二開口，其中所述第二開口之下部寬度大於所述第二開口之上部寬度；蝕刻所述剩餘之第二犧牲層；移除所述間隙物形成層之部分以形成圖案；以及根據所述圖案蝕刻所述層之部分以形成圖案結構。
  29. 如申請專利範圍第28項所述之半導體裝置之圖案結構之形成方法，其中所述圖案結構包括：線圖案單元，其形成於所述基板上以傳輸資料；以及墊，其形成為連接至所述線圖案單元以接收並輸出所述資料，具有用於界定所述墊之形狀的周邊線，且具有形成於所述周邊線上之凹入部分。
TW099131046A 2009-09-15 2010-09-14 半導體裝置中的圖案結構以及半導體裝置中的圖案結構的形成方法 TWI545691B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090086808A KR101645720B1 (ko) 2009-09-15 2009-09-15 패턴 구조물 및 이의 형성 방법.
US12/862,972 US8618679B2 (en) 2009-09-15 2010-08-25 Pattern structures in semiconductor devices

Publications (2)

Publication Number Publication Date
TW201133711A TW201133711A (en) 2011-10-01
TWI545691B true TWI545691B (zh) 2016-08-11

Family

ID=43729691

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099131046A TWI545691B (zh) 2009-09-15 2010-09-14 半導體裝置中的圖案結構以及半導體裝置中的圖案結構的形成方法

Country Status (5)

Country Link
US (2) US8618679B2 (zh)
JP (1) JP5700982B2 (zh)
KR (1) KR101645720B1 (zh)
CN (1) CN102024779B (zh)
TW (1) TWI545691B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8751977B2 (en) * 2010-11-18 2014-06-10 Texas Instruments Incorporated Method for generating ultra-short-run-length dummy poly features
KR101827893B1 (ko) 2012-02-22 2018-02-09 삼성전자주식회사 도전 라인 구조물 및 그 형성 방법
US8953336B2 (en) * 2012-03-06 2015-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Surface metal wiring structure for an IC substrate
US8980762B2 (en) * 2012-08-31 2015-03-17 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
KR20140064458A (ko) * 2012-11-20 2014-05-28 삼성전자주식회사 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치
US9378979B2 (en) 2012-11-20 2016-06-28 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices and devices fabricated thereby
KR102059183B1 (ko) 2013-03-07 2019-12-24 삼성전자주식회사 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치
TW201530726A (zh) * 2014-01-29 2015-08-01 Eorex Corp 記憶體與記憶體儲存裝置
JP2015176573A (ja) * 2014-03-18 2015-10-05 株式会社ジャパンディスプレイ 電極基板、表示装置、入力装置および電極基板の製造方法
KR20160022637A (ko) 2014-08-20 2016-03-02 삼성전자주식회사 플래시 메모리 소자의 제조 방법
KR20160084236A (ko) * 2015-01-05 2016-07-13 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR20160120964A (ko) 2015-04-09 2016-10-19 삼성전자주식회사 반도체 소자
CN106340519B (zh) * 2015-07-07 2019-11-29 旺宏电子股份有限公司 半导体装置及其制造方法
US9911693B2 (en) * 2015-08-28 2018-03-06 Micron Technology, Inc. Semiconductor devices including conductive lines and methods of forming the semiconductor devices
TWI704647B (zh) 2015-10-22 2020-09-11 聯華電子股份有限公司 積體電路及其製程
KR20170091833A (ko) 2016-02-01 2017-08-10 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR20170120895A (ko) 2016-04-22 2017-11-01 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR102467884B1 (ko) * 2018-03-30 2022-11-16 에스케이하이닉스 주식회사 패턴 형성 방법 및 그를 이용한 반도체장치 제조 방법
JP2020047634A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 パターン形成方法、マスタテンプレートおよびテンプレートの製造方法
CN111640658B (zh) * 2019-03-01 2023-04-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN113611702B (zh) * 2021-08-04 2023-07-18 福建省晋华集成电路有限公司 半导体存储装置及半导体装置的形成方法
US20230043973A1 (en) * 2021-08-04 2023-02-09 Fujian Jinhua Integrated Circuit Co., Ltd. Semiconductor memory device and method of forming semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2894254B2 (ja) * 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
JP3706533B2 (ja) 2000-09-20 2005-10-12 三洋電機株式会社 半導体装置および半導体モジュール
US7173336B2 (en) 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
JP4979154B2 (ja) * 2000-06-07 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置
JP2001358215A (ja) * 2000-06-16 2001-12-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6987323B2 (en) * 2002-02-05 2006-01-17 Oki Electric Industry Co., Ltd. Chip-size semiconductor package
JP4103497B2 (ja) * 2002-04-18 2008-06-18 ソニー株式会社 記憶装置とその製造方法および使用方法、半導体装置とその製造方法
US6858944B2 (en) * 2002-10-31 2005-02-22 Taiwan Semiconductor Manufacturing Company Bonding pad metal layer geometry design
KR100584965B1 (ko) 2003-02-24 2006-05-29 삼성전기주식회사 패키지 기판 및 그 제조 방법
KR20060113162A (ko) 2005-04-29 2006-11-02 삼성전자주식회사 반도체 소자의 패턴 형성 방법
KR100850216B1 (ko) 2007-06-29 2008-08-04 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
KR100790998B1 (ko) * 2006-10-02 2008-01-03 삼성전자주식회사 셀프 얼라인 더블 패터닝법을 사용한 패드 패턴 형성 방법 및 셀프 얼라인 더블 패터닝법을 사용한 콘택홀 형성방법
KR100810616B1 (ko) 2006-10-02 2008-03-06 삼성전자주식회사 미세 선폭의 도전성 라인들을 갖는 반도체소자 및 그제조방법
JP2008098271A (ja) * 2006-10-10 2008-04-24 Rohm Co Ltd 検査用パッド
KR100843236B1 (ko) 2007-02-06 2008-07-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
KR100914289B1 (ko) 2007-10-26 2009-08-27 주식회사 하이닉스반도체 스페이서를 이용한 반도체 메모리소자의 패턴 형성방법

Also Published As

Publication number Publication date
JP2011066409A (ja) 2011-03-31
US9558993B2 (en) 2017-01-31
US8618679B2 (en) 2013-12-31
TW201133711A (en) 2011-10-01
JP5700982B2 (ja) 2015-04-15
US20110062595A1 (en) 2011-03-17
KR101645720B1 (ko) 2016-08-05
CN102024779B (zh) 2014-12-31
KR20110029228A (ko) 2011-03-23
US20140065820A1 (en) 2014-03-06
CN102024779A (zh) 2011-04-20

Similar Documents

Publication Publication Date Title
TWI545691B (zh) 半導體裝置中的圖案結構以及半導體裝置中的圖案結構的形成方法
US8951865B2 (en) Memory arrays where a distance between adjacent memory cells at one end of a substantially vertical portion is greater than a distance between adjacent memory cells at an opposing end of the substantially vertical portion and formation thereof
US7554149B2 (en) Flash memory devices comprising pillar patterns and methods of fabricating the same
US9105514B2 (en) Three-dimensional non-volatile memory device, memory system including the same, and method of manufacturing the same
TWI387059B (zh) 整合非揮發性記憶體及周邊電路之製造
US8178928B2 (en) Intermediate structures having reduced width contact holes that are formed during manufacture of memory cells having contact structures
US20120292764A1 (en) Method of manufacturing semiconductor device
JP2009099948A (ja) 不揮発性メモリ素子、その動作方法及びその製造方法
US20060128099A1 (en) Method of fabricating flash memory device including control gate extensions
US7939407B2 (en) Composite charge storage structure formation in non-volatile memory using etch stop technologies
US8921233B2 (en) Microelectronic fabrication methods using composite layers for double patterning
JP2005038884A (ja) 不揮発性半導体記憶装置及びその製造方法
US6974748B2 (en) Semiconductor device with split gate electrode structure and method for manufacturing the semiconductor device
US8546152B2 (en) Enhanced endpoint detection in non-volatile memory fabrication processes
KR20200009345A (ko) 3차원 반도체 메모리 소자
US7807529B2 (en) Lithographically space-defined charge storage regions in non-volatile memory
US9343467B2 (en) Semiconductor device
JP3479010B2 (ja) 不揮発性半導体記憶装置の製造方法
US11889700B2 (en) Semiconductor device including dummy channels and through wiring structure
US7691705B2 (en) Method for manufacturing flash memory cell by rie slope etching reflowed photoresist pattern
CN110556378A (zh) 半导体结构及其形成方法
TW202416804A (zh) 記憶體元件及其製造方法
JP2005294392A (ja) 不揮発性半導体記憶装置
JP2009283865A (ja) 不揮発性半導体記憶装置の製造方法