CN102024779B - 半导体器件中的图案结构及其形成方法 - Google Patents

半导体器件中的图案结构及其形成方法 Download PDF

Info

Publication number
CN102024779B
CN102024779B CN201010282946.3A CN201010282946A CN102024779B CN 102024779 B CN102024779 B CN 102024779B CN 201010282946 A CN201010282946 A CN 201010282946A CN 102024779 B CN102024779 B CN 102024779B
Authority
CN
China
Prior art keywords
pattern
line
weld pad
width
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010282946.3A
Other languages
English (en)
Other versions
CN102024779A (zh
Inventor
沈载煌
李宰翰
闵在豪
金建秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102024779A publication Critical patent/CN102024779A/zh
Application granted granted Critical
Publication of CN102024779B publication Critical patent/CN102024779B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明提供一种半导体器件中的图案结构及其形成方法。该图案结构包括延伸线和与该延伸线的端部连接的焊垫。该焊垫可具有比该延伸线的宽度更大的宽度。该焊垫包括从该焊垫的侧部延伸的突出部分。该图案结构可通过简化的工艺形成且可用于需要微小图案和焊垫的各种半导体器件中。

Description

半导体器件中的图案结构及其形成方法
技术领域
本发明的总的构思的示例实施方式涉及半导体器件中的图案结构以及形成半导体器件中的图案结构的方法。更特别地，本发明的总的构思的示例实施方式涉及包括焊垫的图案结构以及形成包括焊垫的图案结构的方法。
背景技术
在制造半导体器件的常规方法中，非常难以准确地形成具有约40nm以下宽度的微小图案。为了形成这样的微小图案，通常使用二次构图方法。在二次构图方法中，间隔物形成层形成在通过光刻工艺形成的图案上，然后使用间隔物形成层作为蚀刻掩模能够获得微小图案。
然而，通过二次构图方法形成的微小图案可能不具有与通过光刻工艺获得的图案的结构一致的期望结构。因此，通过仅包括一道光刻工艺的二次构图方法，微小图案可能不确保期望的结构和尺寸。通常，会需要超过三道光刻工艺来形成微小图案和在微小焊垫的端部的具有较大宽度的焊垫。结果，形成微小图案和焊垫的工艺会很复杂，工艺的成本和时间会增加。此外，由于复杂的工艺，会频繁发生微小图案和/或焊垫的未对准(mis-alignment)。
发明内容
本发明的总的构思的示例实施方式提供包括焊垫的图案结构。
本发明的总的构思的示例实施方式提供通过简化的工艺制造包括焊垫的图案结构的方法。
本发明的总的构思的其他特征和功用将部分地阐述于下面的描述中，且部分地将从该描述变得显然，或者可通过实践本发明的总的构思而习得。
根据本发明的总的构思的示例实施方式，一种图案结构设置于半导体器件中。该图案结构包括延伸线和与该延伸线的端部相连的焊垫。该焊垫具有比该延伸线的宽度更大的宽度，该焊垫包括从该焊垫的侧部延伸的突出部分。
在示例实施方式中，该突出部分可沿第一延伸线的方向突出。例如，该突出部分可具有线形。
在示例实施方式中，线图案可形成为与该延伸线的另一端部相连。该线图案可沿第一方向延伸。
在示例实施方式中，该第一方向可不同于该延伸线的延伸方向，从而该线图案可以从该延伸线弯曲。
在示例实施方式中，该线图案可具有比该延伸线的宽度更小的宽度。
根据本发明的总的构思的示例实施方式，一种图案结构设置于半导体器件中，该图案结构包括第一图案和第二图案。该第一图案包括第一延伸线和第一焊垫，该第一焊垫具有从该第一焊垫的侧部延伸的第一突出部分。该第一焊垫与该第一延伸线的端部相连且该第一焊垫具有比该第一延伸线的宽度更大的宽度。该第二图案包括第二延伸线和第二焊垫，该第二焊垫具有从该第二焊垫的侧部延伸的第二突出部分。该第二延伸线与该第一延伸线倾斜地分开。该第二焊垫与该第二延伸线的端部相连，该第二焊垫具有比该第二延伸线的宽度更大的宽度。
在示例实施方式中，该第二延伸线可垂直于该第一延伸线。
在示例实施方式中，该第一和第二突出部分可分别沿该第一和第二延伸线的方向延伸。
在示例实施方式中，第一线图案可形成为连接到该第一延伸线的另一端部。该第一线图案可沿第一方向延伸。此外，第二线图案可形成为连接到该第二延伸线的另一端部。该第二线图案可沿与该第一方向平行的方向延伸。
在示例实施方式中，该第一方向可不同于该第一和第二延伸线的延伸方向，从而该第一和第二线图案可分别从该第一和第二延伸线弯曲。
在示例实施方式中，该第一线图案可具有与该第二线图案不同的长度。
在示例实施方式中，该第一和第二线图案可分别具有比该第一和第二延伸线的宽度小的宽度。
在示例实施方式中，该第一和第二线图案的每个可对应于栅电极。
根据本发明的总的构思的示例实施方式，提供一种形成半导体器件中的图案结构的方法。在制造该图案结构的方法中，包括第一材料膜图案和第二材料膜图案的牺牲图案结构形成在待蚀刻的层上。该牺牲图案结构包括具有第一宽度且沿第一方向延伸的牺牲线，倾斜地连接到该牺牲线的端部且具有比该第一宽度更大的宽度的第一牺牲焊垫部分，以及与该牺牲线的端部相连且具有比该第一宽度更大的宽度的第二牺牲焊垫部分。间隔物形成层形成在牺牲图案结构的侧壁上。该第一和第二牺牲焊垫部分之间的该牺牲线和该间隔物形成层的至少一些部分被选择性去除从而将该第一和第二牺牲焊垫部分的下部分分离。该间隔物形成层被各向异性蚀刻以形成间隔物。通过去除该牺牲线且同时保留该间隔物和该第一和第二牺牲焊垫部分而形成蚀刻掩模结构。利用该蚀刻掩模结构蚀刻该待蚀刻层从而形成包括第一线图案、第一延伸线和第一焊垫的第一图案以及形成包括第二线图案，第二延伸线和第二焊垫的第二图案。
在示例实施方式中，该第一材料膜图案可包括聚合物，该第二材料膜图案可包括硅氧氮化物。
在示例实施方式中，包括在该牺牲线中的该第二材料膜图案可具有比包括在该第一和第二牺牲焊垫部分中的该第二材料膜图案的厚度更小的厚度。
在根据示例实施方式的牺牲图案结构的形成中，第一材料膜和第二材料膜可形成在该待蚀刻层上。该第一和第二材料膜可以通过光刻工艺被构图。
在根据示例实施方式的该间隔物形成层和该牺牲线的至少一些部分的选择性去除中，光致抗蚀剂图案可形成在该间隔物形成层上。该光致抗蚀剂图案可选择性暴露该第一和第二牺牲焊垫部分之间的该牺牲线和该间隔物形成层的一些部分。该光致抗蚀剂图案还可选择性暴露与该第一和第二牺牲焊垫部分相反的牺牲线的另一端部和间隔物形成层的另一部分。间隔物形成层和牺牲线的暴露部分可利用光致抗蚀剂图案作为蚀刻掩模被各向异性蚀刻从而形成第一和第二牺牲焊垫部分之间的开口以及形成间隔物。在去除光致抗蚀剂图案之后，通过开口暴露的牺牲线的部分可被蚀刻从而隔离第一和第二牺牲焊垫部分的下部。在去除光致抗蚀剂图案期间，第一材料膜图案可被去除而保留第二材料膜图案。
在示例实施方式中，第一和第二牺牲焊垫部分可分别包括与牺牲线相连的预延伸部分以及其上形成焊垫的预焊垫部分。预延伸部分中的至少一个可相对于牺牲线以预定角设置。预延伸部分中的每个可具有与去除光致抗蚀剂图案期间去除的牺牲线中的第一材料膜图案的宽度基本相同或者比之更大的长度。
在根据示例实施方式的蚀刻掩模结构的形成中，包括在牺牲线中的第二材料膜图案可被蚀刻而保留包括在第一和第二牺牲焊垫部分中的第二材料膜图案。包括在牺牲线中的第一材料膜图案也可被蚀刻。包括在第一和第二牺牲焊垫部分中的第二材料膜图案可被选择性蚀刻而保留包括在第一和第二牺牲焊垫部分中的第一材料膜图案。
在示例实施方式中，蚀刻掩模结构可包括具有沿第一方向延伸的线形的第一间隔物，与第一间隔物的端部接触的第一牺牲焊垫部分的一部分，具有与第一间隔物平行的线形的第二间隔物，以及接触第二间隔物的端部的第二牺牲焊垫部分的一部分。
在示例实施方式中，与第一和第二牺牲焊垫部分相反的牺牲线的另一端部可沿与第一方向不同的方向弯曲。
在示例实施方式中，蚀刻掩模结构可包括沿第一方向延伸的线形部分，以及部分地包围第一和第二牺牲焊垫部分且从第一和第二牺牲焊垫部分突出的突出部分。
在示例实施方式中，由于蚀刻负载效应(etching loading effect)，第一和第二延伸线可分别具有比第一和第二线图案的宽度更大的宽度。
根据本发明的总的构思的示例实施方式，一种图案结构具有微小图案和与该微小图案相连的焊垫，该图案结构可通过仅两道光刻工艺形成，从而用于形成图案结构的成本和时间可显著减小。此外，由于图案结构可具有期望的形状和尺寸，所以相邻微小图案之间的桥接故障可减少。因此，当该图案结构用在半导体器件中时，具有该图案结构的半导体器件可具有增大的集成度且可改善制造半导体器件的工艺产率。例如，当该图案结构用作NAND型闪存器件的控制栅极时，NAND型闪存器件可提供改善的性能和集成度。此外，由于具有较大宽度的焊垫可与微小图案直接相连，所以微小图案和焊垫之间的未对准可被最小化和/或防止，由此改善了包括该图案结构的半导体器件的性能和可靠性。
本发明的总的构思的示例实施方式提供一种半导体器件的图案结构，该图案结构包括形成在基板上以传输数据的线图案单元，以及形成为连接到该线图案单元从而接收和输出数据的焊垫，该焊垫具有一周边线以定义该焊垫的形状，且具有形成在该周边线中的凹部。
该图案结构可包括这样的结构，其中该线图案单元具有线图案和设置于线图案和焊垫之间的延伸单元，该延伸单元具有与该线图案和该焊垫中的至少一个不同的宽度。
该图案结构可包括这样的结构，其中该线图案连接到该延伸单元且设置为关于该延伸单元与该焊垫相对，该延伸单元沿与该线图案和该焊垫中的至少一个不同的方向设置。
该图案结构可包括这样的结构，其中该延伸单元包括连接到周边线的相反末端的两个末端，该凹陷部分连接到该延伸单元的两个末端之一。
该图案结构可包括这样的结构，其中该延伸单元包括连接到周边线的相反末端的两个线末端，该两个线末端具有与该焊垫的该周边线的对应的相反末端的宽度相同的宽度。
该图案结构可包括这样的结构，其中该延伸单元具有一宽度，该焊垫关于该线图案具有与该延伸单元的宽度不同的可变宽度。
该图案结构可包括这样的结构，其中该焊垫的凹陷部分设置为邻近该延伸单元。
该图案结构可包括这样的结构，其中该周边线包括直接连接到该延伸单元的一个末端以及通过该凹陷部分连接到该延伸单元的另一末端。
该图案结构可包括这样的结构，其中该焊垫关于该线图案的纵向具有恒定宽度和可变宽度，该可变宽度对应于该凹陷部分。
该图案结构可包括这样的结构，其中该周边线包括连接到该线图案单元的对应末端的两个末端以及连接到该两个末端以定义该焊垫的形状的线。
该图案结构可包括这样的结构，其中该凹陷部分形成在该周边线的所述线上。
该图案结构可包括这样的结构，其中该凹陷部分设置于该周边线的所述末端之一和所述线之间。
该图案结构可包括这样的结构，其中该焊垫的周边线包括连接到该线图案单元的一个末端的末端和连接到该凹陷部分的一个末端的另一末端，该凹陷部分具有连接到该线图案单元的另一末端的另一末端。
该图案结构可包括这样的结构，其中该焊垫包括具有恒定宽度的第一部分和根据该凹陷部分的位置在一方向上具有可变宽度的第二部分。
该图案结构可包括这样的结构，其中该焊垫的周边线形成该焊垫的区域，该焊垫的区域具有第一部分和第二部分，在该第一部分中，该区域的沿与该线图案单元的纵向平行的方向的宽度不变化，在该第二部分中，该区域的沿与该线图案单元的纵向平行的方向的宽度根据离该线图案单元的距离而改变。
该图案结构可包括这样的结构，其中该焊垫包括将该周边线连接到该线图案单元的连接部分，该连接部分在第一区域中弯曲，该凹陷部分在比该第一区域大的第二区域中弯曲。
该图案结构可包括这样的结构，其中该焊垫包括连接到该线图案单元的连接部分，该凹陷部分设置于与该连接部分不同的区域中。
该图案结构可包括这样的结构，其中该焊垫具有连接到该线图案单元的连接部分，该凹陷部分连接于该连接部分的末端之间。
该图案结构可包括这样的结构，其中该焊垫包括具有第一末端和第二末端的连接部分，该第一末端连接于该线图案单元与该周边线的一个末端之间，该第二末端连接于该线图案单元与该凹陷部分的一个末端之间。
该图案结构可包括这样的结构，其中该焊垫包括至少四侧，该周边线定义该四侧中的三个，该凹陷部分定义该四侧中的一个。
该图案结构可包括设置于该凹陷部分和该周边线之间的突出部。
该图案结构可包括从该凹陷部分和该周边线突出一长度的突出部。
该图案结构可包括这样的结构，其中该长度短于该凹陷部分和该周边线之一的长度。
该图案结构可包括这样的结构，其中该长度短于该焊垫的最小宽度。
该图案结构可包括这样的结构，其中该长度长于该线图案单元的宽度。
该图案结构可包括这样的结构，其中该突出部具有比该长度更窄的宽度。
该图案结构可包括这样的结构，其中该突出部具有比该凹陷部分的长度更窄的宽度。
该图案结构可包括这样的结构，其中该线图案单元沿一方向设置，该突出部沿另一方向设置。
该图案结构可包括这样的结构，其中该线图案单元包括沿第一方向形成的线图案和在该线图案和该焊垫之间沿第二方向形成的延伸部分，且该突出部沿该第一方向和该第二方向之一形成。
本发明的总的构思的示例实施方式还提供一种半导体器件的图案结构，包括：线图案，形成在基板上且具有第一宽度；延伸线，形成在该基板上，从该线图案沿一方向延伸，且具有第二宽度；以及焊垫，形成在形成于该基板上的该延伸线的端部上，具有第三宽度，且具有凹陷部分和突出部。
本发明的总的构思的示例实施方式还提供一种半导体器件的图案结构，包括：线图案，沿第一方向设置且具有第一宽度；延伸线，从该线图案延伸，且具有第二宽度；焊垫，形成在该延伸线的端部上，且具有第三宽度；以及突出部分，从该焊垫的一部分沿该第一方向和与该第一方向具有一角度的第二方向中的一个突出。
本发明的总的构思的示例实施方式还提供一种半导体器件的图案结构，包括：线图案，形成在基板上，从该基板的第一位置沿一方向延伸，且具有第一宽度；延伸线，从该线图案的端部延伸且具有第二宽度；焊垫，形成在该基板的第二位置上，沿另一方向从该延伸线延伸，且具有第三宽度；以及突出部分，从沿所述一方向和另一方向之一从该焊垫突出，其中该基板的第一位置能连接到内部电路，该基板的第二位置能连接到外部电路以驱动该内部电路。
本发明的总的构思的示例实施方式还提供一种半导体器件的图案结构，包括：线图案，形成在基板上且具有第一宽度；延伸线，从该线图案的端部延伸且具有第二宽度；焊垫，形成在该延伸线的端部且具有第三宽度和比该第三宽度更窄的第四宽度；以及突出部，从该焊垫的该第四宽度的部分突出。
本发明的总的构思的示例实施方式还提供一种半导体器件的图案结构，包括：线图案，沿第一方向设置且在与该第一方向有一角度的第二方向上具有第一宽度；延伸线，沿该第二方向从该线图案延伸且在该第一方向上具有比该第一宽度更宽的第二宽度；以及焊垫，形成在该延伸线的端部上，具有比该第二宽度更宽的第三宽度，且具有形成有凹陷部分的周边表面。
本发明的总的构思的示例实施方式提供一种半导体器件的图案结构，包括：第一图案结构，具有第一线图案单元和连接到该第一线图案单元并具有第一凹陷部分的第一焊垫；以及第二图案结构，具有平行于该第一线图案单元设置的第二线图案单元和连接到该第二线图案单元并具有面对该第一凹陷部分的第二凹陷部分的第二焊垫。
本发明的总的构思的示例实施方式提供一种半导体器件的图案结构，包括：第一图案结构，具有第一线图案单元和连接到该第一线图案单元并具有第一突出的第一焊垫；以及第二图案结构，具有第二线图案单元和连接到该第二线图案单元并具有面对该第一突出设置的第二突出的第二焊垫。
本发明的总的构思的示例实施方式还提供一种半导体器件的图案结构，包括：第一图案结构，具有第一线图案、从该第一线图案延伸的第一延伸线、以及第一焊垫，该第一焊垫连接到该第一延伸线并具有周边线、凹陷部分和设置于该周边线和该凹陷部分之间的突出部；以及第二图案结构，设置为邻近该第一图案结构，该第二图案结构具有第二线图案、从该第二线图案延伸的第二延伸线、以及第二焊垫，该第二焊垫连接到该第二延伸线且具有第二周边线、第二凹陷部分和设置于该第二周边线和该第二凹陷部分之间的第二突出部。
本发明的总的构思的示例实施方式还提供一种半导体器件的图案结构，包括：连接到控制器的第一图案结构，该第一图案结构具有沿第一方向设置且具有沿与该第一方向有一角度的第二方向的第一宽度的第一线图案、沿该第二方向从该第一线图案延伸且具有比该第一宽度更大的沿该第一方向的第二宽度的第一延伸线、以及形成在该第一延伸线的端部且具有比该第二宽度更大的第三宽度的第一焊垫；以及设置得面对该第一图案结构且连接到该控制器的第二图案结构，该第二图案结构具有形成在基板上且具有第四宽度的第二线图案、从该第二线图案的端部延伸且具有第五宽度的第二延伸线、形成在该第二延伸线的端部且具有第六宽度和比该第六宽度更窄的第七宽度的第二焊垫、以及从该第二焊垫的该第七宽度的部分突出的突出部。
本发明的总的构思的示例实施方式还提供一种半导体器件的图案结构，包括：形成在基板的第一位置上的第一图案结构，该第一图案结构具有沿第一方向设置且具有沿与该第一方向有一角度的第二方向的第一宽度的第一线图案、沿该第二方向从该第一线图案延伸且具有比该第一宽度更大的沿该第一方向的第二宽度的第一延伸线、以及形成在该第一延伸线的端部且具有比该第二宽度更大的第三宽度的第一焊垫；以及形成在该基板的第二位置上的第二图案结构，该第二图案结构具有沿该第一方向设置且具有沿与该第一方向有一角度的第二方向的第四宽度的第二线图案、沿该第二方向从该第二线图案延伸且具有比该第一宽度更大的沿该第一方向的第五宽度的第二延伸线、以及形成在该第二延伸线的端部且具有比该第五宽度更大的第六宽度的第二焊垫。
本发明的总的构思的示例实施方式还提供一种电子装置，该电子装置包括：半导体器件；进行操作的功能单元；以及控制器，控制该半导体器件以读取和写入数据，且控制该功能单元以根据所述数据进行所述操作，该半导体器件具有：基板，具有存储数据的存储单元；以及连接到该存储单元与驱动器之间以驱动该存储单元的图案结构，该图案结构包括形成在基板上以传输数据的线图案单元和形成为连接到该线图案单元以接收和输出所述数据的焊垫，该焊垫具有定义该焊垫的形状的周边线且具有形成在该周边线中的凹陷部分。
本发明的总的构思的示例实施方式还提供一种形成半导体器件的图案结构的方法，该方法包括：在基板上形成线图案单元以传输数据；以及形成连接到该线图案单元以接收和输出所述数据的焊垫，该焊垫具有定义该焊垫的形状的周边线且具有形成在该周边线中的凹陷部分。
本发明的总的构思的示例实施方式还提供一种形成半导体器件的图案结构的方法，该方法包括：在基板上形成具有第一宽度的线图案；在该基板上形成延伸线，该延伸线沿一方向从该线图案延伸且具有第二宽度；以及在形成于该基板上的该延伸线的端部形成焊垫，该焊垫具有第三宽度且具有凹陷部分和突出部。
本发明的总的构思的示例实施方式还提供一种形成半导体器件的图案结构的方法，该方法包括：形成沿第一方向设置且具有第一宽度的线图案；形成从该线图案延伸且具有第二宽度的延伸线；在该延伸线的端部形成具有第三宽度的焊垫；以及形成沿该第一方向和与该第一方向有一角度的第二方向之一从该焊垫的一部分突出的突出部。
本发明的总的构思的示例实施方式还提供一种形成半导体器件的图案结构的方法，该方法包括：在基板上形成线图案，该线图案沿一方向从该基板的第一位置延伸且具有第一宽度；形成从该线图案的端部延伸且具有第二宽度的延伸线；形成焊垫，该焊垫形成在该基板的第二位置上，沿另一方向从该延伸线延伸，且具有第三宽度；以及形成沿所述一方向和另一方向之一从该焊垫突出的突出部，其中该基板的第一位置能连接到内部电路，该基板的第二位置能连接到外部电路以驱动该内部电路。
本发明的总的构思的示例实施方式还提供一种形成半导体器件的图案结构的方法，该方法包括：在基板上形成具有第一宽度的线图案；形成从该线图案的端部延伸且具有第二宽度的延伸线；在该延伸线的端部形成焊垫，该焊垫具有第三宽度和比该第三宽度更窄的第四宽度；以及形成从该焊垫的该第四宽度的一部分突出的突出部分。
本发明的总的构思的示例实施方式还提供一种形成半导体器件的图案结构的方法，该方法包括：形成线图案，该线图案沿第一方向设置且具有在与该第一方向有一角度的第二方向上的第一宽度；形成延伸线，该延伸线沿该第二方向从该线图案延伸且具有比该第一宽度更宽的在该第一方向上的第二宽度；以及形成焊垫，该焊垫形成在该延伸线的端部，具有比该第二宽度更大的第三宽度，且具有形成有凹陷部分的周边表面。
本发明的总的构思的示例实施方式还提供一种形成半导体器件的图案结构的方法，该方法包括：在基板上形成线图案单元以传输数据；以及形成连接到该线图案单元的焊垫以接收和输出所述数据，该焊垫具有定义该焊垫的至少一部分的形状的周边线，具有形成在该周边线上的凹陷部分和设置于该凹陷部分和该周边线之间的突出部。
本发明的总的构思的示例实施方式还提供一种形成半导体器件的图案结构的方法，该方法包括：在基板上形成待蚀刻层；在该待蚀刻层的预定部分上形成作为光致抗蚀剂膜的牺牲层；在该牺牲层和该待蚀刻层上形成间隔物形成层；在该间隔物形成层上形成作为第二光致抗蚀剂膜的第二牺牲层，该第二牺牲层具有暴露该间隔物形成层的一部分的第一开口；通过该第二牺牲层的该第一开口蚀刻部分该间隔物形成层以形成第二开口；蚀刻残留的第二牺牲层；去除部分该间隔物形成层以形成图案；以及根据该图案蚀刻部分该待蚀刻层以形成图案结构。
在该方法的示例实施方式中，该图案结构包括：线图案单元，形成在基板上以传输数据；以及焊垫，形成为连接到该线图案单元以接收和输出所述数据，所述焊垫具有定义该焊垫的形状的周边线，且具有形成在该周边线上的凹陷部分。
本发明的总的构思的示例实施方式还提供一种形成半导体器件的图案结构的方法，该方法包括：形成第一图案结构，该第一图案结构具有第一线图案单元和连接到该第一线图案单元且具有第一凹陷部分的第一焊垫；以及形成第二图案结构，该第二图案结构具有平行于该第一线图案单元设置的第二线图案单元以及连接到该第二线图案单元且具有面对该第一凹陷部分的第二凹陷部分的第二焊垫。
本发明的总的构思的示例实施方式还提供一种形成半导体器件的图案结构的方法，该方法包括：形成第一图案结构，该第一图案结构具有第一线图案单元和连接到该第一线图案单元且具有第一突出部的第一焊垫；以及形成第二图案结构，该第二图案结构具有第二线图案单元以及连接到该第二线图案单元且具有面对该第一突出部设置的第二突出部的第二焊垫。
本发明的总的构思的示例实施方式还提供一种形成半导体器件的图案结构的方法，该方法包括：形成第一图案结构，该第一图案结构具有第一线图案、从该第一线图案延伸的第一延伸线、以及连接到该第一延伸线的第一焊垫，该第一焊垫具有周边线、凹陷部分、以及设置在该周边线和该凹陷部分之间的突出部；以及形成与该第一图案结构相邻地设置的第二图案结构，该第二图案结构具有第二线图案、从该第二线图案延伸的第二延伸线、以及连接到该第二延伸线的第二焊垫，该第二焊垫具有第二周边线、第二凹陷部分、以及设置在该第二周边线和该第二凹陷部分之间的第二突出部。
附图说明
可以从下面结合附图的描述更详细地理解本发明的总的构思的示例实施方式，附图中：
图1A是横截面图，示出根据本发明的总的构思的示例实施方式的图案结构；
图1B是俯视图，示出图1A的图案结构；
图2是放大横截面图，示出图1B中的图案结构的端部；
图3A至12B是横截面图和俯视图，示出根据本发明的总的构思的示例实施方式的形成图1A的图案结构的方法；
图13是俯视图，示出根据本发明的总的构思的示例实施方式的图案结构阵列，该图案结构阵列包括交替布置的图1A和1B中的第一图案和第二图案；
图14和15是俯视图，示出根据本发明的总的构思的示例实施方式形成图13中的图案结构阵列的方法；
图16是电路图，示出根据本发明的总的构思的示例实施方式的NAND型闪存器件的单位单元；
图17A是俯视图，示出根据本发明的总的构思的示例实施方式的包括图1A和1B中的图案结构的NAND型闪存器件的单位单元；
图17B是横截面图，示出根据本发明的总的构思的示例实施方式的包括图1A和1B中的图案结构的NAND型闪存器件的单位单元；
图18至21、22A和23A是横截面图，示出根据本发明的总的构思的示例实施方式的形成具有图17A和17B中的图案结构的NAND型闪存器件的单位单元的方法；
图22B和23B是俯视图，示出根据本发明的总的构思的示例实施方式的形成具有图17A和17B的图案结构的NAND型闪存器件的单位单元的方法；
图24是俯视图，示出根据本发明的总的构思的示例实施方式的图案结构阵列；
图25和26是俯视图，示出根据本发明的总的构思的示例实施方式的形成图24中的图案结构阵列的方法；
图27是俯视图，示出根据本发明的总的构思的示例实施方式的包括图24的图案结构阵列的NAND型闪存器件的单位单元；
图28是俯视图，示出根据示例实施方式的图案结构阵列；
图29和30是俯视图，示出根据本发明的总的构思的示例实施方式的形成图28的图案结构阵列的方法；
图31是俯视图，示出根据本发明的总的构思的示例实施方式的包括图28中的图案结构阵列的NAND型闪存器件的单位单元；
图32是俯视图，示出根据本发明的总的构思的示例实施方式的图案结构阵列；
图33和34是俯视图，示出根据本发明的总的构思的示例实施方式的形成图32中的图案结构阵列的方法；
图35是俯视图，示出根据本发明的总的构思的示例实施方式的包括图32的图案结构阵列的NAND型闪存器件的单位单元；
图36是俯视图，示出根据本发明的总的构思的示例实施方式的图案结构阵列；
图37和38是俯视图，示出根据本发明的总的构思的示例实施方式的形成图36的图案结构阵列的方法；
图39是俯视图，示出根据本发明的总的构思的示例实施方式的包括图36的图案结构阵列的NAND型闪存器件的单位单元；以及
图40是框图，示出根据本发明的总的构思的示例实施方式的包括图案结构阵列的存储系统。
具体实施方式
下面参照附图更充分地描述本发明构思的示例实施方式。然而，本发明概念可以以许多不同形式体现，不应理解为局限于这里阐述的示例实施方式。附图中，层和区域的尺寸和相对尺寸可为了清楚而被夸大。
现在将详细参考本发明的总的构思的实施方式，实施方式的示例示于附图中，附图中相似的附图标记始终表示相似的元件。下面通过参照附图来描述实施方式以说明本发明的一般概念。
将理解，当元件或层被称为在另一元件或层“上”，“连接到”或“耦接到”另一元件或层时，它可以直接在另一元件或层上，直接连接到或耦接到另一元件或层，或者可以存在居间元件或层。相反，当元件被称为“直接在”另一元件或层“上”，“直接连接到”或“直接耦接到”另一元件或层时，没有居间元件或层存在。相同或相似的附图标记始终表示相同或相似的元件。这里使用时，术语“和/或”包括相关所列项的一个或更多的任意和全部组合。
将理解，尽管术语第一、第二、第三等可在这里用来描述各种元件、部件、区域、层、图案和/或部分，但是这些元件、部件、区域、层、图案和/或部分不应被这些术语限制。这些术语仅用于将一个元件、部件、区域、层、图案或部分与另一区域、层、图案或部分区别开。因此，下面论述的第一元件、部件、区域、层或部分可被称为第二元件、部件、区域、层或部分而不偏离示例实施方式的教导。
空间相关术语诸如“下面”、“之下”、“下”、“之上”、“上”等可为了易于描述而在这里用来描述如图所示的一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。将理解，空间相关术语意在涵盖除了图示取向之外器件在使用或操作中的不同取向。例如，如果图中的器件被倒转，则描述为在另外的元件或特征“之下”或“下面”的元件将取向为在另外的元件或特征“之上”。因此，示例性术语“之下”可涵盖之上和之下两种取向。器件可以另外地取向(旋转90度或在其他取向)，这里使用的空间相关描述语将相应地解释。
这里使用的术语仅用于描述特定的示例实施方式，无意限制发明概念。这里使用时，单数形式“一”、“一个”和“该”意在也包括复数形式，除非上下文清除地另外表明。还将理解，在说明书中使用时，术语“包括”和/或“包含”指明所述特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或更多其他特征、整体、步骤、操作、元件、部件和/或它们的群组的存在或添加。
这里参照横截面图描述本发明的总的构思的示例实施方式，该横截面图是本发明的总的构思的说明性理想化示例实施方式(和中间结构)的示意图。同样地，例如制造技术和/或容差导致的图示形状的变化是可以预期的。因此，本发明的总的构思的示例实施方式不应解释为局限于这里所示区域的特定形状，而是包括例如制造导致的形状偏差。例如，示出为矩形的注入区域将通常在其边缘具有圆化或弯曲的特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的掩埋区可导致该掩埋区和进行注入时所经过的表面之间的区域中的一些注入。因此，图中显示的区域实质上是示意性的，它们的形状不意图示出器件的区域的实际形状并且不意图限定本发明概念的范围。
除非另外定义，这里使用的所有术语(包括科技术语)具有与本发明概念所属技术领域的普通技术人员一般理解的意思相同的意思。还将理解，术语，例如一般使用的字典中定义的那些术语，应被理解为具有与它们在相关技术的背景中的意思一致的意思，且将不会在理想化或过于正式的意义上来理解，除非这里清楚地这样定义。
图1A是横截面图，示出根据本发明的总的构思的示例实施方式的图案结构。图1B是俯视图，示出图1A的图案结构。图1A是沿图1B的I-I′线取得的示出图案结构的横截面图。图2是放大横截面图，示出图1B的图案结构的端部。
参照图1A、1B和2，图案结构122包括第一图案122a和第二图案122b。第一和第二图案122a和122b可彼此平行地布置在基板100上。第一和第二图案122a和122b可将基板100的第一部分连接到基板100的另一部分。例如，基板100的第一部分的第一和第二图案122a和122b可连接到内部电路，基板100的第二部分的第一和第二图案122a和122b可连接到外部电路。也就是说，在本发明的总的构思的示例实施方式中，具有第一和第二图案122a和122b的基板100的第二部分的端子H可连接到外部电路。
第一图案122a包括第一线图案E、第一延伸线F和第一焊垫G。第一线图案E可具有第一宽度(例如沿B方向的宽度)且沿第一方向A在基板100上延伸。第一延伸线F可连接到第一线图案E的端部。第一焊垫G可接触第一延伸线F的端部。第一焊垫G可具有比第一宽度更大的宽度。第一线图案E的第一宽度可小于光刻工艺的临界宽度。
第一延伸线F可沿与第一线图案E的第一方向不同的方向设置。例如，第一延伸线F可垂直于第一线图案E。也就是说，第一延伸线F可从第一线图案E的端部垂直地弯曲。
第一延伸线F可具有比该第一线图案E的沿B方向的宽度更大的宽度(例如在B方向上)，而第一延伸线F的在B方向上的宽度可小于第一焊垫G在B方向上的宽度。当第一延伸线F和第一线图案E通过蚀刻工艺形成在基板100上时，蚀刻工艺的负载效应(loading effect)可发生在具有较大图案密度的第一延伸线F处。因此，第一延伸线F在B方向上的宽度可大于第一线图案E在B方向上的第一宽度。
第一焊垫G包括从第一焊垫G的一部分延伸的突出部分124。突出部分124可沿与第一延伸线F的方向基本相同的方向延伸。例如，突出部分124可相对于沿B方向的第一延伸线F平行延伸。突出部分124可具有线形，该线形具有一宽度(例如在B方向上的宽度)，该宽度与第一延伸线F的宽度基本相同或相近似。图案结构122可以通过第一焊垫G的突出部分124容易地识别。也就是说，图案结构122可具有包括第一焊垫G的突出部分124的结构特征。
第二图案122b可通过预定距离与第一图案122a相邻。也就是说，第二图案122b可以与第一图案122a间隔开预定距离。第二图案122b包括第二线图案E′、第二延伸线F′和第二焊垫G′。第二线图案E′可相对于第一线图案E平行延伸，第一线图案E和第二线图案E′沿A方向延伸。
第二线图案E′可具有与第一线图案E的第一宽度(例如B方向的宽度)基本相同或相近似的第二宽度。第二延伸线F′可连接到第二线图案E′的端部。第二焊垫G′可接触第二延伸线F′的端部。第二焊垫G′可具有在B方向上比第一宽度更大的宽度。第二焊垫G′的宽度尺寸可被调节以接收传送信号的插塞。
在本发明的总的构思的示例实施方式中，第二延伸线F′可沿相对于第一线图案E延伸的第一方向基本平行的方向延伸。也就是说，第二延伸线F′可沿A方向延伸。第二延伸线F′可具有比第二线图案E′的宽度更大的宽度(例如沿B方向的宽度)，而第二延伸线F′的宽度(例如沿B方向的宽度)可小于第二焊垫G′的宽度。
第二焊垫G′可沿相对于第二延伸线F′延伸的方向(例如A方向)基本垂直的方向(例如B方向)弯曲。第二焊垫G′可包括从第二焊垫G′的一部分沿例如A方向突出的第二突出部分125。第二突出部分125可相对于第二延伸线F′平行布置。也就是说，第二突出部分125和第二延伸线F′可都沿A方向延伸且彼此平行。第二突出部分125可以与第二延伸线F′(例如在B方向上)间隔开预定距离。
在本发明的总的构思的示例实施方式中，第一图案122a的第一线图案E的另一端部和第二图案122b的第二线图案E′的另一端部可分别沿与第一方向(例如A方向)不同的一个或更多方向延伸。例如，第一线图案E的另一端部和第二线图案E′的另一端部可沿垂直于第一方向的方向弯曲。也就是说，第一线图案E和第二线图案E′可沿A方向延伸，且可具有部分H，部分H可沿B方向垂直地延伸。
当第一线图案E和第二线图案E′具有弯曲端部时，桥接图案可不形成在第一和第二线图案E和E′的弯曲端部(例如H部分)处。这样，第一图案122a和第二图案122b之间的短路可被最小化和/或被防止。
第一图案122a可具有与第二图案122b的长度不同的长度(例如沿A方向延伸的长度)。例如，第一图案122a的长度可以小于第二图案122b的长度。
图3A至12B是横截面图和俯视图，示出根据本发明的总的构思的示例实施方式的形成图1A的图案结构的方法。图3A、4A、5A、6A、7A、8A、9A、10A、11A和12A是示出图案结构的横截面图，图3B、4B、5B、6B、7B、8B、9B、10B、11B和12B是俯视图，示出根据本发明的总的构思的示例实施方式的图案结构。图3A、4A、5A、6A、7A、8A、9A、10A、11A和12A分别是沿图3B、4B、5B、6B、7B、8B、9B、10B、11B和12B的线I-I′取得的横截面图。图3C是放大横截面图，示出牺牲图案结构。
参照图3A至3C，待蚀刻层102形成在基板100上。待蚀刻层102可包括用于在后续工艺中蚀刻下面的层(例如与层102的表面相邻的层)的掩模图案。待蚀刻层102可利用氧化物例如硅氧化物形成。例如，待蚀刻层102可包括硼磷硅酸盐玻璃(BPSG)、tonensilazane(TOSZ)、高密度等离子体化学气相沉积(HDP-CVD)氧化物、等离子体增强原硅酸四乙酯(PE-TEOS)等。
牺牲层(未示出)可形成在待蚀刻层102上。牺牲层可以是形成蚀刻掩模的缓冲层，蚀刻掩模在其不同部分具有第一宽度和第二宽度，第二宽度大于第一宽度。牺牲层可包括第一材料膜和第二材料膜。
在本发明的总的构思的示例实施方式中，第一材料膜可形成在待蚀刻层102上。第一材料膜可利用第一材料形成，第一材料可通过灰化工艺和/或剥离工艺容易地去除。第一材料膜可包括聚合物。例如，第一材料膜可利用旋涂硬掩模(SOH)材料或碳旋涂硬掩模(C-SOH)材料形成。第一材料膜的一部分可以是蚀刻掩模。第一材料膜可具有预定厚度，该预定厚度包括蚀刻掩模的厚度。
第二材料膜可以形成在第一材料膜上。第二材料膜可包括第二材料，第二材料包括氮化物或氧氮化物。例如，第二材料膜可利用硅氮化物(SiNx)或硅氧氮化物(SiOxNy)形成。第二材料膜可在蚀刻待蚀刻层102之前被完全去除。因此，第二材料膜可具有比第一材料膜的厚度更小的厚度。
牺牲层可通过光刻工艺被构图从而提供牺牲图案结构104。在本发明的总的构思的示例实施方式中，两个图案可与一个牺牲图案结构104的两侧相邻地形成在基板100上，从而牺牲图案结构的数量可以是基板100上的图案的数量的一半。
因为蚀刻掩模的结构可根据牺牲图案结构104的形状而改变，所以牺牲图案结构104的形状可根据图案结构的形状而改变。
如图3A至3C所示，牺牲图案结构104可包括在待蚀刻层102的第一部分上的一个第一材料膜图案105a和一个第二材料膜图案105b，或者/以及可包括在待蚀刻层102的第二部分上的另一第一材料膜图案105c和另一第二材料膜图案105d。第二材料膜图案105b和105d可根据牺牲图案结构104的宽度(例如沿B方向的宽度)而具有不同厚度(例如沿C方向的厚度)。此外，第一材料膜图案105a和105c可根据牺牲图案结构104的宽度(例如沿B方向)而具有不同的宽度(例如沿B方向的宽度)。
在本发明的总的构思的示例实施方式中，第一光致抗蚀剂膜可涂覆在第二材料膜上。第一光致抗蚀剂膜可通过曝光工艺和显影工艺被构图以形成第一光致抗蚀剂图案。第一光致抗蚀剂图案可包括中心部分和端部。第一光致抗蚀剂图案的中心部分可具有线形，第一光致抗蚀剂图案的端部可具有比第一光致抗蚀剂图案的中心部分的宽度更大的宽度(例如沿B方向的宽度)。
第二材料膜可利用第一光致抗蚀剂图案作为蚀刻掩模被蚀刻从而形成第二材料膜图案105b和105d。第二材料膜可被各向异性蚀刻。使用第二材料膜图案105b和105d作为蚀刻掩模，第一材料膜可被蚀刻以形成在第二材料膜图案105b和105d下面的第一材料膜图案105a和105c。一个牺牲图案结构104可包括第一和第二材料膜图案105a和105b，其具有比另一牺牲图案结构104的第一和第二材料膜图案105c和105d的宽度更小的宽度(例如沿B方向的宽度)。
当牺牲图案结构104通过各向异性蚀刻工艺形成时，由于宽度差异和三维蚀刻效果，具有比第二材料膜图案105d的宽度(例如沿B方向)更小的宽度(例如沿B方向)的第二材料膜图案105b可具有比第二材料膜图案105d更大的蚀刻损伤。因此，具有较小宽度(例如沿B方向)的第二材料膜图案105b可在形成牺牲图案结构104之后减小，如图3A所示。即，第二材料膜图案105b可具有减小的沿B方向的宽度，从而材料层图案105b和105d之间的沿B方向的宽度差异会更加增大。因此，图案结构可具有根据包括材料膜图案105a、105c、105b和105d的牺牲图案结构104的形状而改变的形状。
在本发明的总的构思的示例实施方式中，牺牲图案结构104可包括牺牲线104a以及第一牺牲焊垫部分104b和第二牺牲焊垫部分104c。牺牲线104a可沿第一方向(例如A方向)延伸且可具有第一宽度d1。第一牺牲焊垫部分104b可连接到牺牲线104a的端部。第一牺牲焊垫部分104b可沿基本垂直于第一方向的方向延伸(例如第一牺牲焊垫部分104b可沿B方向延伸)。第一牺牲焊垫部分104b可具有宽度d2，宽度d2大于牺牲线104a的第一宽度d1。第二牺牲焊垫部分104c可接触第一牺牲焊垫部分104b的端部。第二牺牲焊垫部分104c可具有比第一宽度d1更大的宽度d3。第二牺牲焊垫部分104c可与第一牺牲焊垫部分104b间隔开预定距离。
在本发明的总的构思的示例实施方式中，两个蚀刻掩模可形成为相邻于牺牲图案结构104的侧壁。这里，蚀刻掩模可通过去除牺牲线104a而彼此间隔开。为了减小蚀刻掩模之间的距离，牺牲线104a的第一宽度可以是光刻工艺的临界宽度。例如，牺牲线104a的第一宽度可以在约40nm到约60nm的范围。
在本发明的总的构思的示例实施方式中，第一牺牲焊垫部分104b可包括线形蚀刻掩模图案和焊垫形蚀刻掩模图案。此外，第二牺牲焊垫部分104c可包括另一线形蚀刻掩模图案和另一焊垫形蚀刻掩模图案。
现在参照图3C，第一牺牲焊垫部分104b包括第一预延伸部分A和第一预焊垫部分B。第一预延伸部分A可沿基本垂直于第一方向的方向与牺牲线104a的端部相连。也就是说，第一预延伸部分A可沿B方向与牺牲线104a的端部相连。第一预焊垫部分B可从第一预延伸部分A延伸。
焊垫可位于第一预焊垫部分B上。第二牺牲焊垫部分104c包括第二预延伸部分A′和第二预焊垫部分B′。第二预延伸部分A’可沿与第一方向基本平行的方向从第一牺牲焊垫部分104b的端部延伸。也就是说，第二预延伸部分A′可沿A方向从从第一牺牲焊垫部分104b端部延伸。第二预焊垫部分B′可从第二预延伸部分A′延伸。例如，第二预焊垫部分B′可从第二预延伸部分A′沿B方向延伸。另一焊垫可位于第二预焊垫部分B′上。
在本发明的总的构思的示例实施方式中，第一预焊垫部分B可具有与第二预焊垫部分B′的尺寸基本相同或相近似的尺寸。此外，第一和第二预焊垫部分B和B′中的每个可具有与设置在其上的焊垫的宽度基本相同或基本相近似的宽度。第一和第二预延伸部分A和A′中的至少一个可相对于第一方向(例如A方向)垂直地弯曲或者可以相对于第一方向以预定角弯曲。
第一和第二牺牲焊垫部分104b和104c的另一端部可沿基本垂直于第一方向(例如沿A方向)的方向(例如沿B方向)弯曲。此外，牺牲线104a的另一端部可相对于第一方向(例如A方向)以预定角沿一方向弯曲。也就是说，牺牲线104a的两端部可分别沿不同方向延伸。
在本发明的总的构思的示例实施方式中，第一预焊垫部分104b的端部的宽度(第一预延伸部分A)可对应于与牺牲图案结构104的两侧壁相邻地形成的两个蚀刻掩模之间的距离。也就是说，宽度d2与第一宽度d1之间的差可以是第一预延伸部分A沿B方向的宽度。因此，第一预焊垫部分104b的端部可具有一宽度以最小化和/或防止蚀刻掩模的端部之间的短接。例如，牺牲线104a的端部可具有比第一宽度d1更大的宽度(例如图3B所示的宽度d4)。
参照图4A和4B，沿待蚀刻层102和牺牲图案结构104的轮廓形成间隔物形成层108。也就是说，间隔物形成层108可共形地形成在牺牲图案结构104和待蚀刻层102上。
间隔物形成层108可利用氧化物形成，例如硅氧化物。间隔物形成层108可具有与后续形成的蚀刻掩模的厚度基本相同或相近似的厚度(例如沿C方向的厚度)。例如，间隔物形成层108可具有比光刻工艺的临界宽度更小的厚度。
参照图5A和5B，第二光致抗蚀剂膜涂覆在间隔物形成层108上，第二光致抗蚀剂膜可通过曝光工艺和显影工艺被处理。于是，第二光致抗蚀剂图案110设置在间隔物形成层108上。在示例实施方式中，两道光刻工艺可形成图案结构而没有任何额外的光刻工艺。
第二光致抗蚀剂图案110具有第一开口112，第一开口112选择性暴露间隔物形成层108的位于牺牲图案结构104之间的一部分。例如，第一开口112可暴露间隔物形成层108的在第一和第二牺牲焊垫部分104b和104c之间的部分。这里，第一和第二牺牲焊垫部分104b和104c的弯曲部分位于其下的间隔物形成层108的一部分可通过经第二光致抗蚀剂图案110形成的第一开口112暴露。
在本发明的总的构思的示例实施方式中，第一开口112的侧壁和牺牲线104a的端部之间的距离d5可为约30nm以上到约100nm。当第一开口112与牺牲图案结构104的侧壁之间的距离小于或等于预定距离时，由于该预定距离，会发生由于未对准引起的蚀刻掩模的失效。当第一开口112与牺牲图案结构104的侧壁之间的距离大于或等于另一预定距离时，微小图案可被连接，这可使相邻的微小图案短路。
第二光致抗蚀剂图案110还暴露与牺牲线104a的端部的侧壁相邻设置的间隔物形成层108的另一部分，所述牺牲线104a的该端部是与第一和第二牺牲焊垫部分104b和104c相反的端部。
参照图6A和6B，间隔物形成层108的暴露部分和部分牺牲图案结构104利用第二光致抗蚀剂图案110作为蚀刻掩模而被蚀刻。
在利用第二光致抗蚀剂图案110的蚀刻工艺中，间隔物形成层108可通过蚀刻在与牺牲线104a相反的第一和第二牺牲焊垫部分104b和104c的端部上的间隔物形成层108的一部分而被分成至少两个部分。此外，可从第一和第二牺牲焊垫部分104b和104c之间的第一开口112形成第二开口114。这里，被部分蚀刻的牺牲图案结构104的侧壁可通过第二开口114被暴露。由于牺牲图案结构104的其他部分被间隔物形成层108所覆盖，所以牺牲图案结构104的其他部分可不被暴露。
参照图7A和7B，从间隔物形成层108去除第二光致抗蚀剂图案110。第二光致抗蚀剂图案110可通过灰化工艺和/或剥离工艺被去除。
在第二光致抗蚀剂图案110的去除中，在第二开口114的侧壁和牺牲线104a的端部被暴露的牺牲图案结构104的第一材料膜图案105a的部分与第二光致抗蚀剂图案110一起被去除。
由于第一材料膜图案105a包括与第二光致抗蚀剂图案110类似的有机材料，所以在各向同性地蚀刻第二光致抗蚀剂图案110时第一材料膜图案105a的所述部分可与第二光致抗蚀剂图案110一起被去除。
当部分第一材料膜图案105a被去除时，槽或凹陷130产生在第二开口114的下侧，从而第二开口114可具有比其上宽度更大的下宽度。然而，当去除第二光致抗蚀剂图案110时，第二材料膜图案105b和105d不会被蚀刻。
在去除第二光致抗蚀剂图案110之后，第一和第二牺牲焊垫部分104b和104c的下部可彼此分隔开。也就是说，在第一和第二牺牲焊垫部分104b和104c之间的第一材料膜图案105a的部分可被去除从而由此通过第二开口114的下侧壁暴露与牺牲线104a的两端部相邻的部分间隔物形成层108。
当去除部分第一材料膜图案105a时，分别在第一和第二牺牲焊垫部分104b和104c中的第一和第二预延伸部分A和A′的下部可被去除。然而，第一和第二预焊垫部分B和B′不会被蚀刻，因为焊垫可形成在其上。
因为当第二光致抗蚀剂图案110被去除时第二材料膜图案105d未被蚀刻，所以第一和第二牺牲焊垫部分104b和104c的上部可保留。
参照图8A和8B，通过蚀刻间隔物形成层108(示于图7B)而形成第一和第二间隔物108a和108b。第一和第二间隔物108a和108b可通过各向异性蚀刻工艺来获得。第一和第二间隔物108a和108b可位于牺牲图案结构104的两个侧壁上。
由于之前在第二开口114处去除了部分间隔物形成层108，所以第一和第二间隔物108a和108b没有形成在第二开口114(如图7B所示)的侧壁处。因此，两个间隔物108a和108b可形成在一个牺牲图案结构104的两个侧壁处。这里，第一和第二间隔物108a和108b的端部可分开。此外，间隔物108a和108b中的一个(例如第一间隔物108a)可围绕第一牺牲焊垫部分104b的侧壁，而间隔物108a和108b中的另一个(例如第二间隔物108b)可围绕第二牺牲焊垫部分104c的侧壁(例如，第一和第二牺牲焊垫部分104b和104c示于图3B中)。
参照图9A和9B，包括在具有第一宽度的牺牲线104a中的第二材料膜图案105b被去除，同时保留包括在第一和第二牺牲焊垫部分104b和104c中(例如，其中第一和第二牺牲焊垫部分104b和104c示于图3B中)的第二材料膜图案105d。
如上所述，具有第一宽度的牺牲线104a(见图3B)中的第二材料膜图案105b可具有较小厚度，而第一和第二牺牲焊垫部分104b和104c(见图3B)中的第二材料膜图案105d可具有较大厚度。因此，可通过控制蚀刻时间去除牺牲线104a中的第二材料膜图案105b而没有形成任何额外的蚀刻掩模，同时保留第一和第二牺牲焊垫部分104b和104c中的第二材料膜图案105d。
参照图10A和10B，去除第二材料膜图案105b之后暴露的第一材料膜图案105a被去除。然而，残留的第二材料膜图案105d下面的第一材料膜图案105c未被暴露，从而第一和第二牺牲焊垫部分104b和104c中的第一材料膜图案105c未被蚀刻。第一材料膜图案105a可通过各向异性蚀刻工艺被去除。
在本发明的总的构思的示例实施方式中，包括在牺牲线104a中的第一材料膜图案105a可被去除，从而可在第一和第二间隔物108a和108b之间提供间隙。第一和第二牺牲焊垫部分104b和104c中的第一材料膜图案105c可不被去除，因为保留的第二材料膜图案105d覆盖第一材料膜图案105c。
在本发明的总的构思的示例实施方式中，与预延伸部分A和A′对应的第二材料膜图案105d可保留在第一和第二牺牲焊垫部分104b和104c中。因此，第一和第二牺牲焊垫部分104b和104c的下部可彼此分隔开。第一和第二牺牲焊垫部分104b和104c的预焊垫部分B和B′可被覆盖以第一和第二材料膜图案105c和105d，从而第一和第二间隔物108a和108b可保留以围绕预焊垫部分B和B′的侧壁。
参照图11A和11B，保留的第二材料膜图案105d被去除。当第二材料膜图案105d被蚀刻完成时，蚀刻掩模结构120提供在形成于基板100上的待蚀刻层102上。
蚀刻掩模结构120可包括第一间隔物108a、第二间隔物108b、第一焊垫掩模图案118a和第二焊垫掩模图案118b。第一和第二焊垫掩模图案118a和118b可接触第一和第二间隔物108a和108b的端部。
在本发明的总的构思的示例实施方式中，蚀刻掩模结构120可具有与牺牲图案结构对应的构造。对于蚀刻掩模结构120，第一和第二间隔物108a和108b可彼此平行设置。
第一和第二间隔物108a和108b的每个可具有线和/或矩形形状。第一和第二间隔物108a和108b可间隔开预定距离。第一和第二焊垫掩模图案118a和118b可包括保留的第一材料膜图案105c。焊垫将设置在第一和第二焊垫图案118a和118b上。
如图11B所示，第一间隔物108a可围绕第一焊垫掩模图案118a的侧壁，第一间隔物108a可从第一焊垫掩模图案118a的侧面突出。第二间隔物108b也可围绕第二焊垫掩模图案118b的侧壁，且可从第二焊垫掩模图案118b的侧面延伸。
在去除第二光致抗蚀剂110期间，可从通过第二开口114暴露的第一材料膜图案105a形成第一和第二间隔物108a和108b的突出部分P，同时保留第一和第二间隔物108a和108b。也就是说，第一和第二间隔物108a和108b的突出部分P可突出有与去除的第一材料膜图案105a的厚度深度相对应的B方向高度。
在本发明的总的构思的示例实施方式中，当去除第二光致抗蚀剂图案110时，与第一和第二牺牲焊垫部分104b和104c中的预延伸部分A和A′对应的第一材料膜图案105a的部分可被去除。因此，突出部分P可分别平行于预延伸部分A和A′(如图3C所示)。此外，预延伸部分A和A′的每个可具有与在第二光致抗蚀剂图案110的去除中去除的牺牲线104a中的第一材料膜图案105a的宽度(沿B方向)基本相同或更大的长度(沿A方向)。
在本发明的总的构思的一些示例实施方式中，与第一和第二间隔物108a和108b相反的第一和第二焊垫掩模图案118a和118b的端部可沿基本垂直于第一方向(例如A方向)的方向(例如B方向)弯曲，或者可相对于第一方向以预定角弯曲。
在第一和第二间隔物108a和108b的端部可以没有图案，从而蚀刻负载效果可不发生在第一和第二间隔物108a和108b的端部处。在后续蚀刻工艺中，蚀刻负载效果可在位于第一和第二间隔物108a和108b的端部下面的部分待蚀刻层102处增大。换言之，在第一和第二间隔物108a和108b的端部处的部分待蚀刻层102可由于增大的蚀刻负载效果而具有增大的宽度(例如沿B方向)。
当部分待蚀刻层102具有增大的宽度时，桥接故障会发生在待蚀刻层102的扩大部分处。然而，如上所述，与第一和第二焊垫掩模图案118a和118b相反的第一和第二间隔物108a和108b的端部可具有从第一方向(例如A方向)弯曲的形状(例如沿B方向弯曲)，从而可减少从待蚀刻层102形成的图案结构中的桥接故障。
参照图12A和12B，利用蚀刻掩模结构120蚀刻待蚀刻层102从而在基板100上形成期望的图案结构。该图案结构包括第一图案122a和第二图案122b。第一图案122a可平行于第二图案122b布置。
在本发明的总的构思的示例实施方式中，图案结构的第一图案122a包括第一线图案E、第一延伸线F和第一焊垫G。第一线图案E可沿第一方向(例如A方向)延伸。第一线图案E可具有第一宽度(例如沿B方向的宽度)。第一延伸线F可与第一线图案E的端部连接。
第一焊垫G可接触第一线图案E的端部。第一焊垫G可具有比第一宽度更大的宽度(例如沿B方向)。第一焊垫G可包括从第一焊垫G的侧部延伸的突出部分P1。与第一焊垫G相反的第一线部分E的另一端部H1可沿基本垂直于第一方向(例如A方向)的方向(例如B方向)弯曲。
第一焊垫G的突出部分可通过用第一和第二间隔物108a和108b遮盖部分待蚀刻层102而形成。此外，第一延伸线F也可通过用第一和第二间隔物108a和108b遮盖部分待蚀刻层102而形成。因此，第一焊垫G的突出部分P1可具有与第一延伸线F的宽度基本相同或相近似的宽度(例如沿B方向)。此外，由于蚀刻负载效应，第一焊垫G的突出部分和第一延伸线F每个的宽度(例如沿B方向)可分别具有比第一和第二间隔物108a和108b的宽度更大的宽度(例如沿B方向)。
图案结构的第二图案122b包括第二线图案E′、第二延伸线F′和第二焊垫G′。第二图案122b的第二线图案E′可与第一图案122a的第一线图案E相邻。第二线图案E′可相对于第一线图案E平行延伸。第二线图案E′也可具有第一宽度(例如沿B方向的宽度)。
第二延伸线F′可与第二线图案E′的端部连接。第二焊垫G′可接触第二延伸线图案F′的端部。第二焊垫G′可具有比第一宽度更大的宽度(例如沿B方向)。第二焊垫G′可包括从第二焊垫G′的侧部延伸的突出部分。与第二焊垫G′相反的第二线图案E′的另一端部H2也可沿基本垂直于第一方向(例如A方向)的方向(例如B方向)弯曲。
尽管第一延伸线F和第一线图案E可以通过用间隔物108a和108b遮盖部分待蚀刻层102来形成，但是由于蚀刻负载效应，第一延伸线F可具有与第一线图案E的宽度不同的宽度(例如沿B方向)。当利用蚀刻掩模结构120蚀刻待蚀刻层102时，第二线图案E′可接近第一线图案E，从而蚀刻负载效应会由于第一和第二线图案E和E′之间增大的图案密度而减小。然而，第一延伸线F可与第二延伸线F′间隔开预定距离，从而蚀刻负载效应会由于第一和第二延伸线F和F′之间的较低图案密度而增大。因此，第一延伸线F可具有比第一线图案E的宽度更大的宽度(例如沿B方向)。蚀刻负载效应可不影响图案的宽度，从而第一延伸线F的宽度(例如沿B方向)可小于第一焊垫G的宽度。
在上述蚀刻负载效应中，第二延伸线F′可具有比第二线图案E′的宽度大的宽度(例如，沿B方向)。另外，第二延伸线F′的宽度可小于第二焊垫G′的宽度。
如参照图7A至12B所述，多个层可以被顺序蚀刻而没有额外的光刻工艺。因此，参照图7A至12B描述的工艺可原位进行而没有中断真空。
因为可以不进行额外的光刻工艺来形成半导体器件中的图案结构，所以形成图案结构的成本和时间可减小，而且也可以减小图案结构的故障。
根据本发明的总的构思的示例实施方式，可通过采用两道光刻工艺获得具有增大的可靠性的包括微小图案和焊垫的图案结构。例如，图案结构可包括微小图案和具有比该微小图案的宽度更大的宽度的焊垫。因为微小图案和焊垫可同时形成，所以微小图案和焊垫之间的未对准可被最小化和/或被防止。
下面，将参照附图描述包括多个微小图案的图案结构阵列。图案结构阵列中的每个微小图案可具有与上述与图1A-12B相关的第一图案和/或第二图案基本相同或相似的构造。
图13是俯视图，示出根据本发明的总的构思的示例实施方式的包括交替布置的图1A和1B中的第一图案和第二图案的图案结构阵列。
如图13所示，图案结构阵列包括多个第一图案122a和多个第二图案122b。每个第一图案122a可具有与参照图1A和1B描述的第一图案的结构基本相同或相似的结构，每个第二图案122b也可具有与参照图1A和1B描述的第一图案的结构基本相同或相似的结构。
第一和第二图案122a和122b可彼此平行布置。第一和第二图案122a和122b可具有不同长度，而第一和第二图案122a和122b可分别具有相同形状。例如，第一和第二图案122a和122b的线图案E可具有不同长度。
在本发明的总的构思的示例实施方式中，第一图案122a可位于奇数线处，而第二图案122b可位于偶数线处。然而，第一和第二图案122a和122b的位置可根据图案结构阵列的构造而变化。
在图案结构阵列中，设置在基本垂直于第一方向(例如A方向)的方向(例如B方向)上的图案结构的中心处的第一和第二图案122a和122b可具有较大长度。其他的第一和第二图案122a和122b从图案结构阵列的中心朝向图案结构阵列的边界可具有逐步减小的长度。
第一和第二图案122a和122b能以设置在图案结构的中心处的图案122a和122a′为中心在与第一方向(例如A方向)垂直的方向上(例如B方向)彼此对称设置。
第一和第二图案122a和122b中的线图案E可以相对第一和第二图案122a和122b的焊垫G布置而没有产生线图案E之间和焊垫之间的短路。为了最小化和/或防止线图案E之间和焊垫G之间的短路，设置在沿与第一方向(例如A方向)垂直的方向(例如B方向)上的图案结构的中心处的图案122a和122a′中的线图案E和焊垫G可以突出得超过相邻的第一和第二图案122b和122b′中的线图案E和焊垫G。
与线图案E和焊垫G相反的第一和第二图案122a和122b的端部也可被布置而没有使第一和第二图案122a和122b的端部短路。考虑到第一和第二图案122a和122b的端部之间的短路，设置在沿与第一方向(例如A方向)垂直的方向(例如B方向)上的图案结构的中心处的图案122a和122a′的端部可突出得超过相邻的第一和第二图案122b和122b′中的线图案E和焊垫G。
在本发明的总的构思的示例实施方式中，图13所示的图案结构阵列可通过与参照图4A至12B描述的工艺基本相同或相似的工艺形成。例如，具有不同长度的多个牺牲图案结构可设置在待蚀刻层上以形成图13所示的图案结构阵列。
下面将参照附图描述形成图13所示的图案结构阵列的方法。
图14和15是俯视图，示出形成图13的图案结构阵列的方法。
参照图14，多个牺牲图案结构154形成在位于基板上的待蚀刻目标上。牺牲图案结构154可分别具有不同的长度。每个牺牲图案结构154包括牺牲线154a、第一牺牲焊垫部分154b和第二牺牲焊垫部分154c。
牺牲图案结构154中，设置在目标的与牺牲图案结构154延伸的方向(例如A方向)垂直的方向(例如B方向)上的中心上的牺牲图案结构154与其他牺牲图案结构154相比可具有最大长度。此外，其他牺牲图案结构154能以设置在目标的所述中心处的牺牲图案结构154为中心彼此对称布置。
参照图15，通过与参照图4A至11B描述的工艺基本相同或相似的工艺，在目标上形成蚀刻掩模结构180。
在图15中，附图标记160表示在参照图5A和5B描述的工艺中被第二光致抗蚀剂图案暴露的部分牺牲图案结构154。在形成第二光致抗蚀剂图案之后，暴露部分下的部分牺牲图案结构154被蚀刻，从而与焊垫相反的牺牲图案结构的线图案可被分开，由此在一个牺牲图案结构154中定义两个焊垫掩模图案148a和148b。
可利用牺牲图案结构154中的线图案和突出部分P产生蚀刻掩模结构180的间隔物158a和158b。
目标，例如待蚀刻层，可利用蚀刻掩模结构180被构图，从而由此形成具有与参照图13描述的图案结构阵列的构造基本相同或相似的构造的图案结构阵列。
根据本发明的总的构思的示例实施方式，图案结构阵列可用于半导体存储器件的栅电极和/或字线。例如，图案结构阵列可用作NAND型闪存器件的字线。
图16是电路图，示出NAND型闪存器件的单位单元。图17A是俯视图，示出包括图1A和1B的图案结构的NAND型闪存器件的单位单元。图17B是横截面图，示出包括图1A和1B的图案结构的NAND闪存器件的单位单元。
参照图16，NAND型闪存器件的单位单元设置在基板上。基板的单元区域中的每个单元串(cell string)包括多条字线WL1、WL2、WL3、...、WLm。通常，32条字线可设置在一个串中。单元晶体管可设置得分别电连接字线WL1、WL2、WL3、...、WLm。
单元选择线SSL可定位得与最外的字线之一(即字线WL1)相邻，接地选择线GSL可定位得与最外的字线中的另一条(即字线WLm)相邻。单元选择晶体管和接地选择晶体管可分别电连接到单元选择线SSL和接地选择线GSL。
单元晶体管的杂质区可电连接到位线，接地选择晶体管的杂质区可电连接到公共源极线CSL。公共源极线CSL可延伸从而公共源极线CSL电连接沿字线WL1、WL2、WL3、...、WLm延伸的方向设置的串。在本发明的总的构思的示例实施方式中，单元串能以一条公共源极线CLS为中心接连地对称设置。
控制解码器电路165可控制NAND型闪存器件的单位单元的操作。图16所示的NAND型闪存器件的单位单元可设置在半导体基板例如单晶硅基板上。
参照图17A和17B，基板可包括有源区和隔离区。NAND型闪存器件的各种元件可形成在有源区中，隔离区可将一个有源区中的元件与相邻有源区中的相邻元件电隔离。
有源图案350设置在有源区中。每个有源图案350可具有线形且可沿第二方向(例如B方向)延伸。有源图案350可交替设置在有源区中。在本发明的总的构思的示例实施方式中，每个有源图案350可具有与光刻工艺的临界宽度基本相近似或相同的小宽度。沟槽可位于相邻有源图案350之间，隔离层图案352分别形成在沟槽中。
单元晶体管354、字线360和选择晶体管356设置在有源图案350上。
每个单元晶体管354可包括隧道绝缘层图案360a、浮置栅极360b、电介质层图案360c和控制栅极360。隧道绝缘层图案360a形成在有源图案350上。浮置栅极360b可与相邻浮置栅极隔离。
多个浮置栅极可彼此以预定间隔布置在隧道绝缘层图案360a上。电介质层图案360c可设置在浮置栅极360b上。控制栅极360可位于电介质层图案360c上。控制栅极360可具有线形且可沿基本垂直于第一方向的第二方向延伸。控制栅极360与浮置栅极360b可通过在其间插入电介质层图案360c而相对。多个控制栅极可被称为闪存器件的字线360。
在本发明的总的构思的示例实施方式中，字线360可具有图案结构阵列的结构，图案结构阵列具有一个或更多如上所述的构造。如图17A和17B所示，字线360可具有与参照图13描述的图案结构的构造基本相似或相同的结构。
每条字线360可具有比光刻工艺的临界宽度更小的宽度。此外，相邻字线360之间的距离也可以小于光刻工艺的临界宽度。具有预定宽度的焊垫361可与每条字线360的端部连接。第一接触插塞368a可设置在焊垫361上。因此，接触插塞368a可电连接到每条字线360。
每个选择晶体管356可包括栅绝缘层和栅极电极362。栅绝缘层可形成在有源图案350上。栅绝缘层可包括氧化物例如硅氧化物。栅极电极362可具有线形且可沿第一方向(例如A方向)延伸。选择晶体管356中的栅极电极362可具有比单元晶体管的控制栅极360(即字线)更大的宽度(例如沿B方向的宽度)。
当选择晶体管356中的栅极电极362具有比预定宽度更大或相等的宽度(例如沿B方向的宽度)时，第二接触插塞368b可设置在栅极电极362上。因此，选择晶体管356中的栅极电极362可以不需要用于第二接触插塞368b的额外的焊垫。
在本发明的总的构思的示例实施方式中，选择晶体管356的栅极电极362与单元晶体管的控制栅极340之间的距离可以与单元晶体管的相邻控制栅极360之间的距离基本相同或相近似。也就是说，选择晶体管356和单元晶体管之间的距离可以小于或等于预定距离，从而闪存器件可具有增大的集成度。
下面将参照附图描述制造图17A和17B中的NAND型闪存器件的方法。
图18至21、22A和23A是横截面图，示出形成具有图17A和17B中的图案结构的NAND型闪存器件的单位单元的方法。图22B和23B是俯视图，示出形成具有图17A和17B中的图案结构的NAND型闪存器件的单位单元的方法。
参照图18，隧道绝缘层402可形成在基板400上。隧道绝缘层402可通过热氧化基板400而形成。隧道绝缘层402可包括氧化物，例如硅氧化物。
第一栅极电极层404可形成在隧道绝缘层402上。第一栅极电极层404可包括通过低压化学气相沉积(LPCVD)工艺或任何其他合适的工艺形成的多晶硅。第一栅极电极层404可以是通过后续工艺而形成的浮置栅极。
硬掩模图案406可形成在第一栅极电极层404上。硬掩模图案406可利用氧化物例如硅氧化物形成。硬掩模图案406可以是形成隔离区和有源区的至少一部分的蚀刻掩模。硬掩模图案406可具有线形且可沿基本垂直于第一方向(例如A方向)的第二方向(例如B方向)延伸。
在本发明的总的构思的示例实施方式中，硬掩模层可形成在第一栅极电极层404上，硬掩模层可通过光刻工艺或者任何其他合适的工艺被蚀刻从而形成硬掩模图案406。或者，硬掩模图案406可以通过包括光刻工艺的二次构图(doubling patterning)工艺来形成。
参照图19，第一栅极电极层404、隧道绝缘层402和基板400可利用硬掩模图案406作为蚀刻掩模被部分蚀刻从而在基板400上形成沟槽。当沟槽被填充绝缘材料时，隔离层图案350分别设置于沟槽中。因此，基板400可分成有源区和隔离区。
参照图20和21，电介质层412和第二栅极电极层414可形成在第一栅极电极层404和隔离层图案350上。
硬掩模形成层416可形成在第二栅极电极层414上。硬掩模形成层416可用作待蚀刻层。
参照图22A和22B，牺牲图案结构370可形成在硬掩模形成层416上。每个牺牲图案结构370可沿基本垂直于第一方向(例如A方向)的第二方向(例如B方向)延伸。利用牺牲图案结构370-蚀刻掩模来形成单元晶体管的控制栅极和选择晶体管的栅极电极。单元晶体管的控制栅极可用作闪存器件的字线。
牺牲图案结构370包括第一牺牲图案结构372和第二牺牲图案结构374。第一牺牲图案结构372可用来形成控制栅极，第二牺牲图案结构374可用来形成选择晶体管的栅极电极。
每个栅极电极可具有比每个控制栅极的宽度相对更大的宽度。第二牺牲图案结构374可定位为与最外面的第一牺牲图案结构372相邻。第一牺牲图案结构372可具有与参照图3A至3C描述的图案结构104的构造基本相同或相似的构造。
每个第二牺牲图案结构374可具有比每个第一牺牲图案结构372的宽度更大的宽度。第二牺牲图案结构374可相对于第一牺牲图案结构372平行布置。在本发明的总的构思的示例实施方式中，相邻的第一牺牲图案结构372之间的距离d1可以与相邻的第一牺牲图案结构372和第二牺牲图案结构374之间的距离d2基本相同。
参照图23A和23B，通过用与参照图3A至12B描述的工艺基本相同或相似的工艺蚀刻硬掩模形成层416来提供蚀刻掩模380。在图23B中，附图标记382表示通过参照图5A描述的工艺中的第二光致抗蚀剂图案暴露的部分蚀刻掩模380。当蚀刻掩模380的暴露部分被去除时，与焊垫部分相反的线图案可彼此分开，且焊垫部分可被定义。
如图23A所示，由于第二牺牲图案结构374的宽度，第二牺牲图案结构374的第一材料膜图案369保留在蚀刻掩模380上。
采用蚀刻掩模380，第二栅极电极层414、电介质层412和第一栅极电极层404可被顺序蚀刻从而形成单元晶体管的控制栅极图案360且形成选择晶体管的栅极电极362。此外，电介质层图案360c和浮置栅极图案360b可形成在控制栅极图案360下面。控制栅极图案360和栅极电极362可与参照图17A和17B描述的那些基本相同或相似。
绝缘中间层可形成在基板400上以覆盖控制栅极图案360和栅极电极362。在部分去除绝缘中间层之后，第一接触插塞368a和第二接触插塞368b可穿过绝缘中间层形成。第一接触插塞368a可与控制栅极图案360的焊垫部分连接。第二接触插塞368b可直接接触栅极电极362。
根据本发明的总的构思的示例实施方式，微小图案结构例如控制栅极图案360和栅极电极362可通过两道光刻工艺制造。这里，每个控制栅极图案360可包括具有预定尺寸的焊垫部分和微小图案。焊垫部分可与微小图案的端部连接。每个栅极电极362可具有比每个控制栅极图案360的宽度更大的宽度。
根据本发明的总的构思的示例实施方式，闪存器件中的控制栅极和焊垫图案可同时形成而不需分开的光刻工艺，从而控制栅极和焊垫图案之间的未对准可被最小化和/或被防止。闪存器件的故障可通过最小化和/或防止控制栅极和焊垫之间的对准故障而减少。
图24是俯视图，示出根据本发明的总的构思的示例实施方式的图案结构阵列。图24所示的图案结构阵列可具有与图13中的图案结构阵列的构造相似的构造。例如，图24中的图案结构阵列包括与图13中的第一和第二图案基本相同或相似的第一和第二图案。然而，图24的图案阵列结构中的第一和第二图案的端部可不同于图13中的图案结构阵列中的第一和第二图案的端部。
如图24所示，图案结构阵列包括第一图案123a和第二图案123b。每个第一图案123a包括第一线图案E、第一延伸线F和第一焊垫G。第一线图案E可沿第一方向延伸且可具有第一宽度。第一延伸线F可与第一线图案E的端部连接。第一焊垫G可接触第一延伸线F的端部且可具有比第一宽度更大的宽度。
第一图案123a中的第一焊垫G和第一延伸线F可具有与图13中的第一图案的那些基本相同的构造。然而，第一图案123a中的第一线图案E的另一端部可以不相对于第一方向(例如A方向)弯曲。
第二图案123b可分别布置得通过预定距离与第一图案123a相邻。每个第二图案123b可包括第二线图案E′、第二延伸线F′和第二焊垫G′。第二线图案E′可相对于第一线图案E平行延伸且可具有第一宽度。第二延伸线F′可与第二线图案E′的端部连接。第二焊垫G′可接触第二延伸线F′的端部且可具有比第一宽度更大的宽度。第二图案123b中的第二焊垫G′和第二延伸线F′也可具有与图13中的第一图案的那些基本相同的构造。然而，第二图案123b中的第二线图案E′的另一端部可以不相对于第一方向(例如A方向)弯曲。
在本发明的总的构思的示例实施方式中，第一和第二图案123a和123b可以在与第一和第二图案123a和123b延伸的方向(例如A方向)基本垂直的方向(例如B方向)上对称地布置。
设置在待蚀刻目标的第二方向(例如B方向)上的中心处的第二图案123b′可突出得超过相邻的第一和第二图案123a和123′a。也就是说，设置在目标的第二方向(例如B方向)上的中心处的第二图案123b′的延伸线和焊垫可以突出得超过相邻的第一和第二图案123a和123b的延伸线和焊垫。然而，设置在第二方向(例如B方向)上的目标的中心处的第二图案123b′的端部可以不从相邻的第一和第二图案123a和123b的端部突出。即，第一和第二图案123a和123b的端部可以设置得相对于虚设图案168基本平行。
在本发明的总的构思的示例实施方式中，虚设图案168可与第一和第二图案123a和123b的端部间隔开预定距离d3。虚设图案168可具有比第一和第二图案123a和123b中的线图案的宽度更大的宽度。虚设图案168可沿基本垂直于第一和第二图案123a和123b延伸的方向(例如A方向)的方向(例如B方向)延伸。当第一和第二图案123a和123b的端部可被放大时，虚设图案168可最小化和/或防止第一和第二图案123a和123b之间的短路。
当虚设图案168与第一和第二图案123a和123b的端部之间的距离d3可为约100nm以上时，可能产生第一和第二图案123a和123b之间的桥接故障。因此，虚设图案168与第一和第二图案123a和123b的端部之间的距离d3可为约100nm以下从而最小化和/或防止第一和第二图案123a和123b之间产生桥接故障。
下面参照附图描述形成图24所示的图案结构阵列的方法。
图25和26是俯视图，示出形成图24的图案结构阵列的方法。图25和26所示的方法可与参照图4A至12B描述的方法基本相同或相似，除了牺牲图案结构的构造和第二光致抗蚀剂图案中的第二开口的位置以外。
参照图25，多个牺牲图案结构164形成在位于基板上的待蚀刻目标上。牺牲图案结构164可以基本彼此平行地布置在目标上。牺牲图案结构164可分别具有不同的长度。
每个牺牲图案结构164中的第一牺牲焊垫部分164b和第二牺牲焊垫部分164c可具有与参照图13描述的第一和第二牺牲焊垫部分的形状基本相同或相似的形状。然而，牺牲图案结构164的牺牲线164a可具有与第一和第二牺牲焊垫部分164b和164c相反的彼此平行布置的端部。
虚设结构166形成在目标上，与牺牲线164的与第一和第二牺牲焊垫部分164b和164c相反的端部相邻。
参照图26，蚀刻掩模结构200可通过与参照图4A至12B描述的工艺基本相同或相似的工艺形成在目标上。在图26中，附图标记194表示通过与图5A和5B中的第二光致抗蚀剂图案类似的第二光致抗蚀剂图案暴露的间隔物形成层的部分。
间隔物形成层的暴露部分194可利用第二光致抗蚀剂图案被蚀刻，从而牺牲线164的端部可以彼此分隔开。这里，两个焊垫掩模图案192a和192b可以定义在一个牺牲图案结构164中。蚀刻掩模结构200还可包括第一材料膜图案158a和间隔物158b，如图26所示。
当目标(例如待蚀刻层)利用蚀刻掩模结构200被蚀刻时，可在基板上提供图案结构阵列。图案结构阵列可具有与图24所示的图案结构阵列的构造基本相同或相似的构造。
图27是俯视图，示出包括图24的图案结构阵列的NAND型闪存器件的单位单元。
如图27所示，图24的图案结构阵列可用作NAND型闪存器件的字线360。
在NAND型闪存器件的形成中，隔离层图案和有源图案可通过与参照图18至21描述的工艺基本相同或相似的工艺形成在基板上。隧道绝缘层、第一栅极电极层、电介质层和第二栅极电极层可接续地形成在基板上。蚀刻掩模结构可通过与参照图25和26描述的工艺基本相同或相似的工艺形成在第二栅极电极层上。利用蚀刻掩模结构，第二栅极电极层、电介质层和第一栅极电极层可被蚀刻，从而形成浮置栅极、电介质层图案和作为字线360的控制栅极。选择晶体管可设置得邻近单元串的两个端部。
第一接触插塞368a可形成在与字线360相连的焊垫上，第二接触插塞368b可形成在选择晶体管的栅极图案上。这样，NAND型闪存器件可制造在基板上。
图28是俯视图，示出根据本发明的总的构思的示例实施方式的图案结构阵列。
参照图28，图案结构阵列包括第一图案222a和第二图案222b，其布置在位于基板上的目标上。第一和第二图案222a和222b可彼此平行设置。
第一图案222a包括第一线图案E、第一延伸线F和第一焊垫G。第一线图案E可沿第一方向(例如A方向)延长且可具有第一宽度(例如第一宽度是沿B方向)。第一延伸线F可接触第一线图案E的端部。第一焊垫G可连接第一延伸线F的端部且可具有比第一宽度更大的宽度(例如沿B方向的宽度)。第一焊垫G可具有随后形成在第一焊垫G上用于传输信号的接触焊垫的宽度。第一线图案E的第一宽度(例如沿B方向的宽度)可以小于光刻工艺的临界宽度。第一延伸线F可具有比第一延伸线E的第一宽度相对更大的宽度。
在本发明的总的构思的示例实施方式中，第一延伸线F可沿基本垂直于第一线图案E的第一方向(例如A方向)的方向(例如B方向)弯曲。第一焊垫G可具有从第一焊垫G的侧部延伸的突出部分125。第一焊垫G的突出部分125可具有线形。突出部分125可沿与第一延伸线F的端部延伸的方向基本平行的方向突出。也就是说，突出部分125和延伸线F两者可都沿B方向延伸。第一焊垫G的突出部分125可以是根据本发明的总的构思的示例实施方式的图案结构阵列的结构特征。
第二图案222b可邻近第一图案222a平行布置，第二图案222b和第一图案222a间隔开预定距离。第二图案222b包括第二线图案E′、第二延伸线F′和第二焊垫G′。第二线图案E′可相对于第一图案222a的第一线图案E平行延伸。第二线图案E′也可具有第一宽度(例如沿B方向的宽度)。第二延伸线F′可与第二线图案E′的端部连接。第二焊垫G′可接触第二延伸线F′的端部。第二焊垫G′也可具有比第二线图案E′的第一宽度更大的宽度(例如沿B方向的宽度)。第二延伸线F′可以沿相对于第二线图案E′基本平行的方向延伸。第二延伸线F′可具有比第二线图案E′的第一宽度更大的宽度。第二焊垫G′也可具有随后形成在第二焊垫G′上用于传输信号的接触焊垫的宽度。
如图28所示，第一延伸线F可垂直于第二延伸线F′。也就是说，第一延伸线F可沿B方向延伸，第二延伸线F′可沿A方向延伸。第一和第二焊垫G和G′可以分别沿基本平行于第一和第二延伸线F和F′的方向设置。也就是说，第一焊垫G可以沿B方向设置，第二焊垫G′可沿A方向设置。因此，第一焊垫G可以不平行于第二焊垫G′，因为第一和第二焊垫G和G′分别从第一和第二延伸线F和F′延伸。第一焊垫G可以垂直于第二焊垫G′。
图案结构阵列还包括第三图案222c和第四图案222d。第三图案222c可相对于第一图案222a以A方向为中心对称布置，第四图案222d可相对于第二图案222b以B方向为中心对称地布置。这里，第三图案222c的延伸线和焊垫可具有与第一图案222a中的第一延伸线F和第一焊垫G的形状基本相同或相似的形状。此外，第四图案222d的延伸线和焊垫可具有与第二图案222b中的第二延伸线F′和第二焊垫G′的形状基本相同或相似的形状。
在图28中，第一和第三图案222a和222c可分别具有与第二和第四图案222b和222d的长度不同的长度。然而，根据用作各种半导体器件中的元件的图案结构阵列的构造，第一和第三图案222a和222c可分别具有与第二和第四图案222b和222d的长度基本相同或相似的长度(例如沿A方向的长度)。
下面将参照附图描述形成图28的图案结构阵列的方法。
图29和30是俯视图，示出形成图28的图案结构阵列的方法。图29和30所示的方法可与参照图4A至12B描述的方法基本相同或相似，除了牺牲图案结构的构造和第二光致抗蚀剂图案中的第二开口的位置以外。
参照图29，牺牲图案结构234和236形成在位于基板上的待蚀刻目标上。牺牲图案结构234和236可基本彼此平行地布置在目标上。牺牲图案结构234和236的长度(例如沿A方向的长度)可彼此不同或者可彼此基本相同。牺牲图案结构234和236可具有基本相同的构造。牺牲图案结构234和236可交替布置于基板之上或者可以对称设置于目标上。
在本发明的总的构思的示例实施方式中，牺牲图案结构234和236可分成上牺牲图案236和下牺牲图案234。
下牺牲图案234包括第一牺牲线234a、第一预焊垫部分234b和第二预焊垫部分234c。第一牺牲线234a可具有第一宽度(例如沿B方向的宽度)。第一预焊垫部分234b可从第一牺牲线234a的端部延伸。第一预焊垫部分234b可沿与第一牺牲线234a延伸的方向(例如A方向)基本垂直的方向(例如B方向)弯曲。第二预焊垫部分234c可沿第一牺牲线234a延伸的方向(例如A方向)从第一牺牲线234a的端部延伸。
第一和第二预焊垫部分234b和234c每个可具有比第一牺牲线234a的第一宽度更大的宽度(例如沿B方向的宽度)。例如，第一和第二预焊垫部分234b和234c每个可具有与形成在其上的焊垫的宽度相似或者比之更大的宽度(例如沿B方向的宽度)。
上牺牲图案236包括第二牺牲线236a、第三预焊垫部分236b和第四预焊垫部分236c。第二牺牲线236a也可具有第一宽度(例如沿B方向的宽度)。第三预焊垫部分236b可从第二牺牲线236a的端部延伸。第三预焊垫部分236b也可沿与第二牺牲线236a延伸的方向(例如A方向)基本垂直的方向(例如B方向)弯曲。第四预焊垫部分236c可沿第二牺牲线236a延伸的方向(例如A方向)从第二牺牲线236a的端部延伸。
在本发明的总的构思的示例实施方式中，第三和第四预焊垫部分236b和236c可以与第一和第二预焊垫部分234b和234c对称地布置。或者，第一和第二预焊垫部分234b和234c可与第三和第四预焊垫部分236b和236c平行布置。
当牺牲图案结构234和236具有上述构造时，形成在基板上的图案结构阵列可具有与如上所述的牺牲图案结构234和236的构造相似或相同的构造。
参照图30，蚀刻掩模结构240通过与参照图4A至12B描述的工艺基本相同或相似的工艺形成在目标上。在图30中，附图标记246表示被与图5A中的第二光致抗蚀剂图案相似的第二光致抗蚀剂图案暴露的间隔物形成层的一部分。间隔物形成层的暴露部分246可利用第二光致抗蚀剂图案被蚀刻，从而牺牲线的端部可彼此分隔开。这样，可分别在牺牲图案结构234和236之一中定义焊垫区域242b、244b、248b和249b中的两个。
在目标(例如待蚀刻层)利用蚀刻掩模结构240被蚀刻之后，可在基板上提供图案结构阵列242a和244a。这里，图案结构阵列具有与图28所示的图案结构阵列的构造基板相同或相似的构造。
图31是俯视图，示出包括图28中的图案结构阵列的NAND型闪存器件的单位单元。
图28所示的图案结构阵列(例如第一阵列图案222a、第二阵列图案222b、第三阵列图案222c和第四阵列图案222d)可用作NAND型闪存器件的字线390。
在图31中的NAND型闪存器件的形成中，隔离层图案和有源图案可通过与参照图18至21描述的工艺基本相同或相似的工艺形成在基板上。隧道绝缘层、第一栅极电极层、电介质层和第二栅极电极层可顺序形成在基板上。蚀刻掩模结构可通过与参照图25和26描述的工艺基本相同或相似的工艺形成在第二栅极电极层上。使用蚀刻掩模结构，第二栅极电极层、电介质层和第一栅极电极层可被蚀刻，从而形成浮置栅极、电介质层图案和用作字线390的控制栅极。选择晶体管可设置得邻近于单元串的两个端部。
绝缘中间层形成在基板上以覆盖字线390和选择晶体管的栅极图案391，然后第一接触插塞392可穿过绝缘中间层形成在与字线390连接的焊垫上。此外，第二接触插塞394可穿过绝缘中间层形成在选择晶体管的栅极图案391上。因此，NAND型闪存器件可制造在基板上。
图32是平面图，示出根据本发明的总的构思的示例实施方式的图案结构阵列。
参照图32，图案结构阵列包括布置在基板上的第一图案250a和第二图案250b。第一和第二图案250a和250b可彼此平行设置(例如第一和第二图案250a和250b可彼此平行地沿A方向延伸)。此外，第一和第二图案250a和250b可交替布置在基板上。
图案结构阵列的第一图案250a包括第一线图案E、第一延伸线F和第一焊垫G。第一图案250a的第一线图案E可沿第一方向(例如A方向)延伸且可具有第一宽度(例如宽度可以在B方向上)。第一延伸线F可接触第一线图案E的端部。第一焊垫G可与第一线图案E的端部连接且可具有比第一宽度更大的宽度。第一焊垫G可具有随后形成在第一焊垫G上的用于传输信号的接触焊垫的足够的宽度。第一线图案E的第一宽度(例如沿B方向的宽度)可小于光刻工艺的临界宽度。
在本发明的总的构思的示例实施方式中，第一图案250a的第一延伸线F可沿与第一线图案E的第一方向基本垂直的方向弯曲。第一图案250a的第一焊垫G可具有从第一焊垫G的侧部延伸(例如沿B方向)的突出部分253。第一焊垫G的突出部分253可为线形。突出部分253可沿相对于第一延伸线F的端部延伸的方向(例如B方向)平行的方向(例如B方向)突出。
第二图案250b可通过预定距离与第一图案250a相邻地平行布置。图案结构阵列的第二图案250b包括第二线图案E′、第二延伸线F′和第二焊垫G′。第二线图案E′可相对于第一图案250a的第一线图案E平行延伸。第二图案250b的第二线图案E′也可具有第一宽度(例如沿B方向)。第二延伸线F′可与第二线图案E′的端部连接。第二焊垫G′可接触第二线图案E′的端部。第二图案250b的第二焊垫G′也可具有比第二线图案E′的第一宽度更大的宽度(例如沿B方向)。第二延伸线F′可至少部分地沿相对于第二线图案E′基本平行的方向(例如B方向)延伸。
第二图案250b的第二延伸线F′可沿与第二线图案E′延伸的方向(例如A方向)基本垂直的方向(例如B方向)弯曲。第二图案250b的第二焊垫G′可以与第一图案250a的第一焊垫G相对。第二图案250b的第二焊垫G′可具有从第二焊垫G′的侧部延伸(例如沿B方向)的突出部分253。第二焊垫G′的突出部分253可具有线形。第二焊垫G′的突出部分253可沿相对于第二延伸线F′的端部延伸的方向(例如B方向)基本平行的方向(例如B方向)突出。第二图案250b的第二焊垫G′也可具有随后形成在第二焊垫G′上的用于传输信号的接触焊垫的足够的宽度。
如图32所示，第一图案250a的第一延伸线F(例如沿B方向延伸)可垂直于第二图案250b的第二延伸线F′的一部分(例如沿A方向延伸)。第一和第二焊垫G和G′可与第一和第二延伸线F和F′连接且可基本彼此平行地设置(例如，焊垫G和G′可以沿B方向彼此平行设置)。例如，第一和第二焊垫G和G′可沿相对于第一和第二延伸线F和F′的方向基本平行的方向对称布置。第一图案250a的第一焊垫G可具有与第二图案250b的第二焊垫G′的形状基本相同或相似的形状。
在本发明的总的构思的示例实施方式中，多个第一和第二图案250a和250b可分别间隔开预定距离地布置在基板上。第一和第二图案250a和250b可交替设置在基板上。此外，第一和第二图案250a和250b可具有彼此不同的长度(例如，沿A方向的长度)。然而，第一和第二图案250a和250b的每个可具有基本相同或相似的构造。
图33和34是俯视图，示出形成图32的图案结构阵列的方法。在图32所示的图案结构阵列的形成中，形成图案结构的方法可与参照图4A至12B描述的方法基本相同或相似，除了牺牲图案结构和第二光致抗蚀剂图案的构造和位置以外。
参照图33，牺牲图案结构260形成在位于基板上的待蚀刻目标上。牺牲图案结构260可彼此基本平行地布置于基板之上。尽管牺牲图案结构260的长度可彼此不同，但是牺牲图案结构260可具有基本相同或相似的构造。牺牲图案结构260可交替布置于基板之上或者可以以参考线为中心对称设置在目标上。
在本发明的总的构思的示例实施方式中，每个牺牲图案结构260包括第一牺牲线260a、第一牺牲焊垫部分260b和第二牺牲焊垫部分260c。第一牺牲线260a可具有第一宽度(例如沿B方向)且可沿第一方向(例如沿A方向)延伸。第一牺牲焊垫部分260b可沿与第一牺牲线260a的第一方向(例如A方向)基本垂直的方向(例如B方向)从第一牺牲线260a的端部弯曲。第二牺牲焊垫部分260c可从第一牺牲线260a的端部延伸(例如沿B方向)。第二牺牲焊垫部分260c可在预定位置沿与第一牺牲线260a的第一方向(例如A方向)基本垂直的方向(例如B方向)弯曲。
第一和第二牺牲焊垫部分260b和260c可具有比第一牺牲线260a的第一宽度(例如沿B方向)更大的宽度(例如沿B方向的宽度)。例如，第一和第二牺牲焊垫部分260b和260c可分别具有与形成在第一和第二牺牲焊垫部分260b和260c上的焊垫的宽度相似或更大的宽度。
在本发明的总的构思的示例实施方式中，多个牺牲图案结构260可形成于基板之上。牺牲图案结构260可彼此平行布置(例如，牺牲图案结构沿A方向延伸)。牺牲图案结构260的牺牲线可分别具有不同的长度(例如，沿A方向的长度)。
如上所述，形成在基板上的图案结构阵列可具有与牺牲图案结构260基本相同或相似的构造。也就是说，图案结构可具有由牺牲图案结构260的构造确定的构造。
参照图34，蚀刻掩模结构270可通过与参照图4A至12B描述的工艺基本相同或相似的工艺形成在目标上。在图34中，附图标记272表示被与图5A中的第二光致抗蚀剂图案基本相似的第二光致抗蚀剂图案暴露的间隔物形成层的一部分。间隔物形成层的暴露部分272可以利用第二光致抗蚀剂图案被蚀刻，从而牺牲线的端部可以彼此分隔开。因此，两个焊垫区域274a和274b可通过将焊垫区域274a和274b中的线图案的端部分分开而定义在一个牺牲图案结构260中。
目标(例如待蚀刻层)利用蚀刻掩模结构270被蚀刻，从而可在基板上提供图案结构阵列。图案结构阵列可具有与图32所示的图案结构阵列的构造基本相同或相似的构造。
图35是俯视图，示出包括图32的图案结构阵列的NAND型闪存器件的单位单元。
图32所示的图案结构阵列可用作NAND型闪存器件的字线390。
在图32的NAND型闪存器件的形成中，隔离层图案和有源图案可通过与参照图18至21描述的工艺基本相同或相似的工艺形成在基板上。隧道绝缘层、第一栅极电极层、电介质层和第二栅极电极层可以顺序形成在基板上。蚀刻掩模结构可通过与参照图33和34描述的工艺基本相同或相似的工艺形成在第二栅极电极层上。利用蚀刻掩模结构，第二栅极电极层、电介质层和第一栅极电极层可被蚀刻，从而形成浮置栅极、电介质层图案和用作字线390的控制栅极。此外，选择晶体管可设置得与单元串的两端部相邻。
绝缘中间层形成在基板上以覆盖字线390和选择晶体管的栅极图案391，然后第一接触插塞392可穿过绝缘中间层形成在与字线360连接的焊垫上。此外，第二接触插塞394可穿过绝缘中间层形成在选择晶体管的栅极图案391上。这样，NAND型闪存器件可制造在基板上。
图36是俯视图，示出根据第五实施例的图案结构阵列。
参照图36，图案结构阵列280包括布置在基板上的第一图案280a和第二图案280b。第一和第二图案280a和280b可彼此平行地设置在基板上。
图案结构阵列的第一图案280a包括第一线图案E、第一延伸线F和第一焊垫G。第一图案280a的第一线图案E可沿第一方向(例如沿A方向)延伸且可具有第一宽度(例如该宽度可以在B方向上)。第一延伸线F可接触第一线图案E的端部。第一图案280a的第一焊垫G可连接第一线图案E的端部且可具有比第一宽度更大的宽度(例如沿B方向)。第一焊垫G可具有随后形成在第一图案280a的第一焊垫G上的用于传输信号的接触焊垫的足够的宽度。第一图案280a中的第一线图案E的第一宽度(例如沿B方向)可以小于光刻工艺的临界宽度。
在本发明的总的构思的示例实施方式中，第一图案280a的第一焊垫G可具有从第一焊垫G的侧部延伸的突出部分253。第一焊垫G的突出部分253可具有线形。第一焊垫G的突出部分253可沿相对于第一延伸线F的端部延伸的方向(例如B方向)基本平行的方向(例如B方向)突出。
第二图案280b可与第一图案280a相邻且间隔开预定距离地平行布置。图案结构阵列的第二图案280b包括第二线图案E′、第二延伸线F′和第二焊垫G′。第二图案280b的第二线图案E′可相对于第一图案280a中的第一线图案E的第一方向(例如A方向)平行延伸。第二图案280b的第二线图案E′也可具有第一宽度(例如沿B方向)。第二延伸线F′可连接第二线图案E′的端部。
第二焊垫G′可接触第二延伸线F′的端部。第二图案280b的第二焊垫G′也可具有从第二焊垫G′的侧部延伸(例如沿A方向)的突出部分284。第二焊垫G′的突出部分284可具有线形。第二焊垫G′的突出部分284可沿相对于第二延伸线F′的端部延伸的方向(例如A方向)平行的方向(例如A方向)突出。第二图案280b的第二焊垫G′也可具有随后形成在第二焊垫G′上的用于传输信号的接触焊垫的足够的宽度。
如图36所示，第一图案280a的第一焊垫G可布置得基本平行于第二图案280b的第二焊垫G′。也就是说，第一焊垫G和第二焊垫G′两者可都沿A方向延伸且彼此平行。此外，第一图案280a的第一延伸线F(例如沿B方向延伸)可垂直于第二图案280b的第二延伸线F′(例如沿A方向延伸)。
在本发明的总的构思的示例实施方式中，多个第一和第二图案280a和280b可分别以预定距离布置在基板上。第一和第二图案280a和280b可交替设置在基板上。第一和第二图案280a和280b可具有彼此不同的长度(例如沿A方向的长度)，然而，第一和第二图案280a和280b的每个可具有基本相同或相似的构造。
下面将参照附图描述形成图36的图案结构阵列的方法。
图37和38是俯视图，示出形成图36的图案结构阵列的方法。在图37和38中，形成图案结构的方法可与参照图4A至12B描述的方法基本相同或相似，除了牺牲图案结构和第二光致抗蚀剂图案的构造和位置之外。
参照图37，牺牲图案结构290形成在基板上。各牺牲图案结构290可彼此平行布置。牺牲图案结构290可具有不同的长度，而牺牲图案结构290的构造可彼此相似或基本相同。牺牲图案结构290可周期性设置于基板上，或者可以预定线为中心对称布置于基板上。
每个牺牲图案结构290包括第一牺牲线290a、第一牺牲焊垫部分290b和第二牺牲焊垫部分290c。牺牲线290a可具有第一宽度(例如沿B方向的宽度)且沿第一方向(例如A方向)延伸。第一牺牲焊垫部分290b可包括沿与第一方向(例如A方向)基本垂直的方向(例如B方向)从牺牲线290a的端部延伸的一个部分。第一牺牲焊垫部分290b的另一部分可沿相对于第一方向(例如A方向)基本平行的方向(例如A方向)弯曲。第二牺牲焊垫部分290c可沿第一方向(例如A方向)从第一牺牲线290a的端部延伸。
每个第一和第二牺牲焊垫部分290b和290c可具有比牺牲线290a的第一宽度相对更大的宽度(例如沿B方向)。第一和第二牺牲焊垫部分290b和290c可具有与形成在其上的焊垫的宽度基本相似或比之更大的宽度。在本发明的总的构思的示例实施方式中，多个牺牲图案结构290可设置于基板上。这里，牺牲图案结构290的牺牲线可具有彼此不同的长度(例如沿A方向)。
如上所述，图案结构可具有根据牺牲图案结构290的形状而改变的最终构造。
参照图38，通过与参照图4A至12B描述的工艺相似或基本相同的工艺，基于牺牲图案结构290，在基板上形成蚀刻掩模300。在图38中，附图标记302表示表示被通过参照图5A描述的工艺形成的第二光致抗蚀剂图案暴露的蚀刻掩模结构300的一部分。附图标记362可以是通过被第二光致抗蚀剂图案暴露的蚀刻掩模结构300形成的栅极电极。蚀刻掩模结构300的暴露部分302可利用第二光致抗蚀剂图案被蚀刻，从而焊垫部分304a和304b的端部可分隔开，由此从一个牺牲图案结构290定义两个焊垫部分304a和304b。
利用蚀刻掩模结构300，下面的待蚀刻层可被部分蚀刻从而形成具有与参照图36描述的图案结构阵列的构造相似或基本相同的构造的图案结构阵列。
图39是俯视图，示出包括图36的图案结构阵列的NAND型闪存器件的单位单元。
如图39所示，参照图36描述的图案结构阵列可以是NAND型闪存器件的字线390。
在NAND型闪存器件的制造中，通过与参照图18和19描述的工艺基本相同或相似的工艺，隧道绝缘层和第一栅极电极层可形成在基板上，然后隔离层图案可形成在基板上以定义基板的有源区和隔离区。
电介质层和第二栅极电极层可通过与参照图20描述的工艺基本相同或相似的工艺形成在第一栅极电极层和隔离层图案上。蚀刻掩模可通过与参照图37和38描述的工艺基本相同或相似的工艺设置在第二栅极电极层上。第二栅极电极层、电介质层和第一栅极电极层可利用蚀刻掩模被部分蚀刻，从而可以获得对应于控制栅极的字线390。选择晶体管可设置得临界单元串的两个端部。
绝缘中间层可形成得覆盖字线390和选择晶体管的栅极图案391。第一接触插塞392和第二接触插塞394可以形成得穿过绝缘中间层。第一接触插塞392可接触连接到控制栅极的焊垫，第二接触插塞394可直接接触栅极图案391。
图40是框图，示出包括根据示例实施方式的图案结构阵列的存储系统。
参照图40，存储系统550包括主机500、存储控制器510和闪存器件520。
存储控制器510可用作主机500与闪存器件520之间的接口。存储控制器510包括缓冲存储器510a。此外，存储控制器510可包括中央处理单元(CPU)、只读存储器(ROM)、随机存取存储器(RAM)、接口块等。
闪存器件520包括单元阵列522、解码器524、页缓冲526、位线选择电路528、数据缓冲530和控制单元532。
在本发明的总的构思的示例实施方式中，数据、地址信号和写指令可从主机500传输到存储控制器510中。存储控制器510可控制闪存器件520以根据输入指令写数据到单元阵列522中。此外，存储控制器510可控制闪存器件520以用于基于从主机500传输的读指令读取存储于单元阵列522中的数据。数据缓冲530可临时存储主机500和闪存器件520之间传输的数据。
闪存器件520的单元阵列522包括多个存储单元。解码器524可通过字线WL0、WL1、...、WLn与单元阵列522电连接。解码器524可接收来自存储控制器510的地址信号，然后解码器524可产生选择信号用于选择字线WL0、WL1、...、WLn或位线BL0、BL1、...、BLn之一。页缓冲526可通过位线BL0、BL1、...、BLn电连接到单元阵列522。
在本发明的总的构思的示例实施方式中，闪存器件520可包括具有微小图案和连接到微小图案的端部的焊垫的图案结构。闪存器件520中的每个图案结构可具有与上述图案结构之一的构造相似或基本相同的构造。例如，闪存器件中的每条字线或每条位线可包括与上述图案结构阵列之一相似或基本相同的图案结构阵列。
在本发明的总的构思的示例实施方式中，存储系统550可额外包括动态随机存取存储器(DRAM)和/或静态随机存取存储器(SRAM)器件。此外，包括在DRAM器件和/或SRAM器件中的图案结构可具有与上述图案结构的构造相似或基本相同的构造。例如，DRAM器件和/或SRAM器件中的每条字线或每条位线可包括与上述图案结构阵列之一相似或基本相同的图案结构阵列。
根据本一般发明概念，具有微小图案和连接到微小图案的端部的焊垫的图案结构，或者所述图案结构的图案结构阵列可通过简化的工艺容易地获得。图案结构和/或图案结构阵列可广泛用于各种半导体器件例如易失性半导体器件或非易失性半导体器件中。
前面是对示例实施方式的举例说明，不应理解为对示例实施方式的限制。尽管已经描述了数个示例实施方式，但是本领域技术人员将容易地意识到，在示例实施方式中许多修改是可行的而本质上没有偏离示例实施方式的新颖教导和优点。因此，所有这样的修改意在包括在权利要求书定义的本发明概念的范围内。在权利要求书中，装置加功能条款意在覆盖这里描述为进行所述功能的结构以及结构上的等价物和等效的结构。因此，将理解，前面是对发明概念的举例说明，不应理解为局限于这里公开的具体实施方式，对所公开的示例实施方式以及其他示例实施方式的修改意在包括于所附权利要求的范围内。发明概念由所附权利要求和权利要求书中包括的权利要求的等价物定义。
本申请要求2009年9月15日向韩国知识产权局提交的韩国专利申请No.2009-0086808的权益，在此通过引用而全部引入其公开内容。

Claims (28)

1.一种半导体器件的图案结构，包括：
线图案单元，形成在基板上以传输数据；以及
焊垫，形成为连接到该线图案单元以接收和输出所述数据，所述焊垫具有定义该焊垫的形状的周边线，且具有形成在该周边线中的凹陷部分，
其中该线图案单元包括：
线图案；以及
延伸单元，设置在该线图案和该焊垫之间且具有与该线图案和该焊垫中的至少一个不同的宽度，
其中该焊垫的周边线形成该焊垫的区域；且该焊垫的区域具有第一部分和第二部分，在该第一部分中，该区域的宽度沿与该线图案单元的纵向平行的方向不变化，在该第二部分中，该区域的宽度沿与该线图案单元的纵向平行的方向根据距该线图案单元的距离而改变。
2.如权利要求1所述的图案结构，其中：
该线图案连接到该延伸单元且关于该延伸单元与该焊垫相反地设置；且
该延伸单元沿与该线图案和该焊垫中的至少一个不同的方向设置。
3.如权利要求1所述的图案结构，其中：
该延伸单元包括两个末端，所述两个末端连接到周边线的相反末端；以及
该凹陷部分连接到该延伸单元的所述两个末端之一。
4.如权利要求1所述的图案结构，其中：
该延伸单元包括两个线末端，所述两个线末端连接到周边线的相反末端，且该延伸单元具有与该焊垫的该周边线的对应相反末端的宽度相同的宽度。
5.如权利要求1所述的图案结构，其中：
该延伸单元具有一宽度；且
该焊垫具有关于该线图案与该延伸单元的宽度不同的可变宽度。
6.如权利要求1所述的图案结构，其中：
该焊垫的凹陷部分与该延伸单元相邻设置。
7.如权利要求1所述的图案结构，其中：
该周边线包括直接连接到该延伸单元的一个末端和通过该凹陷部分连接到该延伸单元的另一末端。
8.如权利要求1所述的图案结构，其中：
该焊垫关于该线图案的纵向具有恒定宽度和可变宽度；且
该可变宽度对应于该凹陷部分。
9.如权利要求1所述的图案结构，其中：
该周边线包括连接到该线图案单元的对应末端的两个末端以及连接到该两个末端以定义该焊垫的形状的线。
10.如权利要求9所述的图案结构，其中：
该凹陷部分形成在该周边线的所述线上。
11.如权利要求9所述的图案结构，其中：
该凹陷部分设置于该周边线的所述末端之一和所述线之间。
12.如权利要求1所述的图案结构，其中：
该焊垫的周边线包括连接到该线图案单元的一个末端的末端和连接到该凹陷部分的一个末端的另一末端；且
该凹陷部分具有连接到该线图案单元的另一末端的另一末端。
13.如权利要求1所述的图案结构，其中：
该焊垫包括具有恒定宽度的第一部分和根据该凹陷部分的位置在一方向上具有可变宽度的第二部分。
14.如权利要求1所述的图案结构，其中：
该焊垫包括将该周边线连接到该线图案单元的连接部分；
该连接部分在第一区域中弯曲；且
该凹陷部分在比该第一区域大的第二区域中弯曲。
15.如权利要求1所述的图案结构，其中：
该焊垫包括连接到该线图案单元的连接部分；且
该凹陷部分设置于与该连接部分不同的区域中。
16.如权利要求1所述的图案结构，其中：
该焊垫具有连接到该线图案单元的连接部分；且
该凹陷部分连接于该连接部分的末端之间。
17.如权利要求1所述的图案结构，其中：
该焊垫包括具有第一末端和第二末端的连接部分，该第一末端连接于该线图案单元与该周边线的一个末端之间，该第二末端连接于该线图案单元与该凹陷部分的一个末端之间。
18.如权利要求1所述的图案结构，其中：
该焊垫包括至少四个侧面；
该周边线定义该四个侧面中的三个；且该凹陷部分定义该四个侧面中的剩余一个。
19.如权利要求1所述的图案结构，还包括：
突出部，设置于该凹陷部分和该周边线之间。
20.如权利要求1所述的图案结构，还包括：
突出部，从该凹陷部分和该周边线突出一长度。
21.如权利要求20所述的图案结构，其中：
该长度短于该凹陷部分和该周边线之一的长度。
22.如权利要求20所述的图案结构，其中：
该长度短于该焊垫的最小宽度。
23.如权利要求20所述的图案结构，其中：
该长度长于该线图案单元的宽度。
24.如权利要求20所述的图案结构，其中：
该突出部具有比该长度更窄的宽度。
25.如权利要求20所述的图案结构，其中：
该突出部具有比该凹陷部分的长度更窄的宽度。
26.如权利要求20所述的图案结构，其中：
该线图案单元沿一方向设置；且
该突出部沿另一方向设置。
27.如权利要求20所述的图案结构，其中：
该线图案单元包括沿第一方向形成的线图案和在该线图案和该焊垫之间沿第二方向形成的延伸部分；且
该突出部沿该第一方向和该第二方向之一形成。
28.一种形成半导体器件的图案结构的方法，该方法包括：
在基板上形成待蚀刻层；
在该待蚀刻层的预定部分上形成作为光致抗蚀剂膜的牺牲层；
在该牺牲层和该待蚀刻层上形成间隔物形成层；
在该间隔物形成层上形成作为第二光致抗蚀剂膜的第二牺牲层，该第二牺牲层具有暴露该间隔物形成层的一部分的第一开口；
通过该间隔物形成层的该第一开口蚀刻部分该第二牺牲层以形成第二开口；
蚀刻残留的第二牺牲层；
去除部分该间隔物形成层以形成图案；以及
根据该图案蚀刻部分该待蚀刻层以形成图案结构，
其中该图案结构包括：
线图案单元，形成在基板上以传输数据；以及
焊垫，形成为连接到该线图案单元以接收和输出所述数据，所述焊垫具有定义该焊垫的形状的周边线，且具有形成在该周边线上的凹陷部分。
CN201010282946.3A 2009-09-15 2010-09-15 半导体器件中的图案结构及其形成方法 Active CN102024779B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR86808/09 2009-09-15
KR1020090086808A KR101645720B1 (ko) 2009-09-15 2009-09-15 패턴 구조물 및 이의 형성 방법.
US12/862,972 2010-08-25
US12/862,972 US8618679B2 (en) 2009-09-15 2010-08-25 Pattern structures in semiconductor devices

Publications (2)

Publication Number Publication Date
CN102024779A CN102024779A (zh) 2011-04-20
CN102024779B true CN102024779B (zh) 2014-12-31

Family

ID=43729691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010282946.3A Active CN102024779B (zh) 2009-09-15 2010-09-15 半导体器件中的图案结构及其形成方法

Country Status (5)

Country Link
US (2) US8618679B2 (zh)
JP (1) JP5700982B2 (zh)
KR (1) KR101645720B1 (zh)
CN (1) CN102024779B (zh)
TW (1) TWI545691B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8751977B2 (en) * 2010-11-18 2014-06-10 Texas Instruments Incorporated Method for generating ultra-short-run-length dummy poly features
KR101827893B1 (ko) 2012-02-22 2018-02-09 삼성전자주식회사 도전 라인 구조물 및 그 형성 방법
US8953336B2 (en) * 2012-03-06 2015-02-10 Taiwan Semiconductor Manufacturing Co., Ltd. Surface metal wiring structure for an IC substrate
US8980762B2 (en) * 2012-08-31 2015-03-17 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
US9378979B2 (en) 2012-11-20 2016-06-28 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices and devices fabricated thereby
KR20140064458A (ko) * 2012-11-20 2014-05-28 삼성전자주식회사 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치
KR102059183B1 (ko) 2013-03-07 2019-12-24 삼성전자주식회사 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치
TW201530726A (zh) * 2014-01-29 2015-08-01 Eorex Corp 記憶體與記憶體儲存裝置
JP2015176573A (ja) * 2014-03-18 2015-10-05 株式会社ジャパンディスプレイ 電極基板、表示装置、入力装置および電極基板の製造方法
KR20160022637A (ko) 2014-08-20 2016-03-02 삼성전자주식회사 플래시 메모리 소자의 제조 방법
KR20160084236A (ko) * 2015-01-05 2016-07-13 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR20160120964A (ko) * 2015-04-09 2016-10-19 삼성전자주식회사 반도체 소자
CN106340519B (zh) * 2015-07-07 2019-11-29 旺宏电子股份有限公司 半导体装置及其制造方法
US9911693B2 (en) * 2015-08-28 2018-03-06 Micron Technology, Inc. Semiconductor devices including conductive lines and methods of forming the semiconductor devices
TWI704647B (zh) * 2015-10-22 2020-09-11 聯華電子股份有限公司 積體電路及其製程
KR20170091833A (ko) 2016-02-01 2017-08-10 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR20170120895A (ko) 2016-04-22 2017-11-01 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR102467884B1 (ko) * 2018-03-30 2022-11-16 에스케이하이닉스 주식회사 패턴 형성 방법 및 그를 이용한 반도체장치 제조 방법
JP2020047634A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 パターン形成方法、マスタテンプレートおよびテンプレートの製造方法
CN111640658B (zh) * 2019-03-01 2023-04-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN113611702B (zh) * 2021-08-04 2023-07-18 福建省晋华集成电路有限公司 半导体存储装置及半导体装置的形成方法
US20230043973A1 (en) * 2021-08-04 2023-02-09 Fujian Jinhua Integrated Circuit Co., Ltd. Semiconductor memory device and method of forming semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1525544A (zh) * 2003-02-24 2004-09-01 三星电机株式会社 利用无引线电镀工艺制造的封装基片及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2894254B2 (ja) * 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
US7173336B2 (en) 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
JP3706533B2 (ja) 2000-09-20 2005-10-12 三洋電機株式会社 半導体装置および半導体モジュール
JP4979154B2 (ja) * 2000-06-07 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置
JP2001358215A (ja) * 2000-06-16 2001-12-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6987323B2 (en) * 2002-02-05 2006-01-17 Oki Electric Industry Co., Ltd. Chip-size semiconductor package
JP4103497B2 (ja) * 2002-04-18 2008-06-18 ソニー株式会社 記憶装置とその製造方法および使用方法、半導体装置とその製造方法
US6858944B2 (en) * 2002-10-31 2005-02-22 Taiwan Semiconductor Manufacturing Company Bonding pad metal layer geometry design
KR20060113162A (ko) 2005-04-29 2006-11-02 삼성전자주식회사 반도체 소자의 패턴 형성 방법
KR100850216B1 (ko) 2007-06-29 2008-08-04 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
KR100810616B1 (ko) 2006-10-02 2008-03-06 삼성전자주식회사 미세 선폭의 도전성 라인들을 갖는 반도체소자 및 그제조방법
KR100790998B1 (ko) * 2006-10-02 2008-01-03 삼성전자주식회사 셀프 얼라인 더블 패터닝법을 사용한 패드 패턴 형성 방법 및 셀프 얼라인 더블 패터닝법을 사용한 콘택홀 형성방법
JP2008098271A (ja) 2006-10-10 2008-04-24 Rohm Co Ltd 検査用パッド
KR100843236B1 (ko) 2007-02-06 2008-07-03 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
KR100914289B1 (ko) 2007-10-26 2009-08-27 주식회사 하이닉스반도체 스페이서를 이용한 반도체 메모리소자의 패턴 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1525544A (zh) * 2003-02-24 2004-09-01 三星电机株式会社 利用无引线电镀工艺制造的封装基片及其制造方法

Also Published As

Publication number Publication date
US9558993B2 (en) 2017-01-31
TWI545691B (zh) 2016-08-11
JP2011066409A (ja) 2011-03-31
KR20110029228A (ko) 2011-03-23
KR101645720B1 (ko) 2016-08-05
US8618679B2 (en) 2013-12-31
JP5700982B2 (ja) 2015-04-15
TW201133711A (en) 2011-10-01
CN102024779A (zh) 2011-04-20
US20110062595A1 (en) 2011-03-17
US20140065820A1 (en) 2014-03-06

Similar Documents

Publication Publication Date Title
CN102024779B (zh) 半导体器件中的图案结构及其形成方法
US8378412B2 (en) Memory arrays where a distance between adjacent memory cells at one end of a substantially vertical portion is greater than a distance between adjacent memory cells at an opposing end of the substantially vertical portion and formation thereof
US8178928B2 (en) Intermediate structures having reduced width contact holes that are formed during manufacture of memory cells having contact structures
US9305830B2 (en) Methods of fabricating semiconductor devices
US6643186B2 (en) Nonvolatile memory structures and fabrication methods
KR101652873B1 (ko) 3차원 반도체 장치 및 그 동작 방법
US11164886B2 (en) Three-dimensional semiconductor memory device
US7388784B2 (en) Nonvolatile semiconductor memory device including memory cell units each having a given number of memory cell transistors
KR20180066383A (ko) 반도체 장치 및 그 제조 방법
US7960844B2 (en) 3-dimensional flash memory device, method of fabrication and method of operation
JP2005038884A (ja) 不揮発性半導体記憶装置及びその製造方法
US8921233B2 (en) Microelectronic fabrication methods using composite layers for double patterning
US6479348B1 (en) Method of making memory wordline hard mask extension
US20200227434A1 (en) Three-dimensional semiconductor memory device and method of manufacturing the same
JPWO2006070474A1 (ja) 半導体装置の製造方法
US7148104B2 (en) Fabrication of conductive lines interconnecting first conductive gates in nonvolatile memories having second conductive gates provided by conductive gate lines, wherein the adjacent conductive gate lines for the adjacent columns are spaced from each other, and non-volatile memory structures
US7977731B2 (en) NOR flash memory and method of manufacturing the same
US20140061772A1 (en) Non-volatile memory devices having charge storage layers at intersecting locations of word lines and active region
US11889700B2 (en) Semiconductor device including dummy channels and through wiring structure
US20220310642A1 (en) Integrated Assemblies and Methods of Forming Integrated Assemblies
US20080081413A1 (en) Semiconductor memory devices and methods for forming the same
KR20230016648A (ko) 집적 어셈블리 및 집적 어셈블리 형성 방법
CN110556378A (zh) 半导体结构及其形成方法
KR20010036335A (ko) 반도체 디바이스의 메모리 셀 제조 방법
JPH0360071A (ja) 不揮発性半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant