CN102222646A - 分栅式存储器制造方法以及分栅式存储器 - Google Patents

分栅式存储器制造方法以及分栅式存储器 Download PDF

Info

Publication number
CN102222646A
CN102222646A CN2011101031569A CN201110103156A CN102222646A CN 102222646 A CN102222646 A CN 102222646A CN 2011101031569 A CN2011101031569 A CN 2011101031569A CN 201110103156 A CN201110103156 A CN 201110103156A CN 102222646 A CN102222646 A CN 102222646A
Authority
CN
China
Prior art keywords
grid formula
formula memory
manufacturing
minute
word line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101031569A
Other languages
English (en)
Other versions
CN102222646B (zh
Inventor
李冰寒
孔蔚然
江红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110103156.9A priority Critical patent/CN102222646B/zh
Publication of CN102222646A publication Critical patent/CN102222646A/zh
Application granted granted Critical
Publication of CN102222646B publication Critical patent/CN102222646B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种分栅式存储器制造方法以及分栅式存储器。根据本发明的分栅式存储器制造方法包括：光刻步骤，用于定义浅沟槽隔离区域；浅沟槽隔离区域刻蚀步骤，其中降低了分栅式存储器的单元阵列的字线区域的浅沟槽隔离的高度；阻挡层去除步骤，用于去除未被光阻覆盖的区域上的阻挡层；浮栅多晶硅刻蚀步骤，用于对未被光阻覆盖的浮栅多晶硅进行刻蚀；以及浮栅和字线刻蚀步骤，用于刻蚀浮栅和字线。根据本发明的分栅式存储器制造方法所制造而成的分栅式存储器单元的浮栅顶端的高度降低，浮栅和字线之间的电容也就减小，而浮栅FG和选择线路之间的电容保持不变，因此电容耦合率也相应减小，这有助于提高编程的效率，也有助于降低擦除电压。

Description

分栅式存储器制造方法以及分栅式存储器
技术领域
本发明涉及一种分栅式存储器的制造方法，以及利用该方法获得的分栅式存储器。
背景技术
随着半导体制造技术的发展，已经开发出了具有控制栅极及浮动栅极的分栅式结构的闪存存储器。在闪存存储器中，为了节省电路布局的空间以降低存储器器件的尺寸，通常例如每两个比特共用一个源极/漏极以进行写入、读取及擦除等动作。
在制作快闪存储器时，已经提出采用浅沟槽隔离(shallow trenchisolation，STI)的隔离技术取代传统的区域氧化法(local oxidation ofsilicon，LOCOS)来隔离有源区以实现缩小存储装置尺寸的目的，进而有效的提升半导体装置积集度。
但是，随着存储装置尺寸缩小化，浮动栅极的表面积也会随着器件的缩小而降低浮动栅极与控制栅极之间的有效电容，导致电容耦合率(coupling ratio)的下降。电容耦合率是指施加于控制栅极上的电压藕合至浮动栅极的参数。当电容耦合率较低时，存储器的存取效率也会较低。电容耦合率(Cp)的定义如下：
Cp＝Ccf/(Ccf+Cfs)
其中Ccf代表控制栅极与浮动栅极之间的电容，且Cfs代表浮动栅极与衬底之间的电容。因此，为了提高闪存存储器的程序化与存取效率，一方面，可通过增加控制栅极与浮动栅极之间的电容Ccf使电容藕合率Cp增加。因此，增加控制栅极与浮动栅极之间电容的表面积以增加Ccf电容值来提高电容藕合率Cp。另一方面，可通过减小浮动栅极与衬底之间的电容Cfs来提高电容藕合率Cp。
并且，在分栅式存储器的制造过程中，除了电容耦合率之外，还需要考虑栅极多晶硅残留问题。实际上，在根据现有技术的方法制造存储器时，会产生多晶硅纵梁(poly stringer)形式的多晶硅残留。
在现有技术的分栅式存储器的制造方法中，首先通过光刻步骤定义哪些区域需打开，即定义浅沟槽隔离区域STI；随后进行浅沟槽隔离区域的刻蚀，其中为了防止浮栅刻蚀以及字线刻蚀期间出现多晶硅纵梁而降低了单元阵列的字线区域的浅沟槽隔离的高度；随后去除作为阻挡层的氮化硅层；并且之后进行后续的浮栅刻蚀以及字线刻蚀等工艺。
但是，上述方法并不能在避免栅极多晶硅残留的同时提高电容藕合率。
因此，希望提出一种新的制造分栅式存储器的方法，使得不仅能够在制造分栅式存储器的同时提高电容藕合率，并且能够避免栅极多晶硅残留。
发明内容
为此，本发明提供了一种制造分栅式存储器的方法以及分栅式存储器，其不仅能够在制造分栅式存储器的同时提高电容藕合率，并且能够避免栅极多晶硅残留。
根据本发明的第一方面，提供了一种分栅式存储器制造方法。根据本发明第一方面的分栅式存储器制造方法包括：光刻步骤，用于定义浅沟槽隔离区域；浅沟槽隔离区域刻蚀步骤，其中降低了分栅式存储器的单元阵列的字线区域的浅沟槽隔离的高度；阻挡层去除步骤，用于去除未被光阻覆盖的区域上的阻挡层；浮栅多晶硅刻蚀步骤，用于对未被光阻覆盖的浮栅多晶硅进行刻蚀；以及浮栅和字线刻蚀步骤，用于刻蚀浮栅和字线。
优选地，在上述分栅式存储器制造方法中，所述阻挡层为氮化硅。
优选地，所述分栅式存储器制造方法被用于0.12um的闪存工艺。或者优选地，所述分栅式存储器制造方法被用于0.18um的嵌入式闪存工艺。
根据本发明的第一方面，通过利用用于去除未被光阻覆盖的区域上的阻挡层的阻挡层去除步骤、以及用于对未被光阻覆盖的浮栅多晶硅进行刻蚀的浮栅多晶硅刻蚀步骤，根据本发明第一方面的分栅式存储器制造方法所制造而成的分栅式存储器单元的浮栅顶端的高度降低，浮栅和字线WL之间的电容Ccf也就减小，而浮栅FG和选择线路SL(或者说衬底)之间的电容Cfs保持不变，因此电容耦合率(＝Ccf/(Ccf+Cfs))也相应减小，这有助于提高编程的效率，也有助于降低擦除电压。由此，本发明所提供了的制造分栅式存储器的方法不仅能够在制造分栅式存储器的同时提高电容藕合率，并且能够避免栅极多晶硅残留。并且，根据本发明的第一方面的制造分栅式存储器的方法无需使用附加的掩膜，不会增加工艺成本及存储器生产成本。
根据本发明的第二方面，提供了一种根据本发明第一方面的制造分栅式存储器的方法而制成的分栅式存储器，例如闪存。
由于采用了根据本发明第一方面所述的分栅式存储器制造方法，因此，本领域技术人员可以理解的是，根据本发明第二方面的分栅式存储器同样能够实现根据本发明的第一方面的分栅式存储器制造方法所能实现的有益技术效果。即，根据本发明第二方面的分栅式存储器不仅具有改善的电容藕合率，并且没有栅极多晶硅残留。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明实施例的分栅式存储器制造方法的流程图。
图2示意性地示出了根据本发明实施例的分栅式存储器制造方法制成的分栅式存储器单元的剖视图。
图3示意性地示出了根据现有技术的分栅式存储器制造方法制成的分栅式存储器单元的剖视图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
图1示意性地示出了根据本发明实施例的分栅式存储器制造方法的流程图。
如图1所示，根据本发明的分栅式存储器制造方法包括：
首先执行光刻步骤S1，用于定义浅沟槽隔离区域。对于光刻步骤S1，可以采用本领域公知的任何合适的方法，本发明并不对此进行具体限定。
随后执行浅沟槽隔离区域刻蚀步骤S2，其中降低了分栅式存储器的单元阵列的字线区域的浅沟槽隔离的高度，从而防止浮栅刻蚀以及字线刻蚀期间出现多晶硅纵梁。该浅沟槽隔离区域刻蚀步骤S2与现有技术中的步骤相同，可以采用本领域公知的任何合适的方法实现该步骤，因此不再赘述。
之后执行阻挡层去除步骤S3，用于去除未被光阻覆盖的区域上的阻挡层，该阻挡层例如是氮化硅SiN。
此后执行浮栅多晶硅刻蚀步骤S4，用于对未被光阻覆盖的浮栅多晶硅进行刻蚀。
浮栅和字线刻蚀步骤S5，用于刻蚀浮栅和字线。对于刻蚀浮栅和字线，可以采用本领域公知的任何合适的方法，本发明并不对此进行具体限定。
其中，现有技术中的分栅式存储器制造方法并没有引入用于去除未被光阻覆盖的区域上的阻挡层的阻挡层去除步骤S3、以及用于对未被光阻覆盖的浮栅多晶硅进行刻蚀的浮栅多晶硅刻蚀步骤S4；而在本发明实施例中，阻挡层去除步骤S3与浮栅多晶硅刻蚀步骤S4的结合可以降低浮栅FG顶端(参见图2的标号1)。
图2示意性地示出了根据本发明实施例的分栅式存储器制造方法制成的分栅式存储器单元的剖视图。为了便于比较，在图3中示意性地示出了根据现有技术的分栅式存储器制造方法制成的分栅式存储器单元的剖视图。
对上述两附图中椭圆线圈示出的区域进行比较可以看出，通过利用用于去除未被光阻覆盖的区域上的阻挡层的阻挡层去除步骤、以及用于对未被光阻覆盖的浮栅多晶硅进行刻蚀的浮栅多晶硅刻蚀步骤，根据本发明实施例所制造而成的分栅式存储器单元的浮栅FG顶端1的高度降低，浮栅FG和字线WL之间的电容Ccf也就减小，而浮栅FG和选择线路SL(或者说衬底)之间的电容Cfs保持不变，因此电容耦合率(＝Ccf/(Ccf+Cfs))也相应减小，这有助于提高编程的效率，也有助于降低擦除电压。
上述实施例的分栅式存储器制造方法的另一优点在于，上述分栅式存储器制造方法无需使用附加的掩膜(不会增加工艺成本及存储器生产成本)即可实现上述有利的技术效果。
上述分栅式存储器制造方法特别适用于0.18um的嵌入式闪存(eFLASH)或者0.12um的普通闪存。
根据本发明的另一实施例，本发明还涉及根据上述分栅式存储器制造方法制成的分栅式存储器单元。图2示意性地示出了根据本发明实施例的分栅式存储器制造方法制成的分栅式存储器单元的剖视图。
此外，本领域技术人员来说可以理解的是，虽然以上述流程中的各个步骤说明了本发明，但是本发明并不排除除了上述步骤之外其它步骤的存在。本领域技术人员来说可以理解的是，可在不脱离本发明的范围的情况下，可以在所描述的步骤中加入其它步骤以形成其它结构或者实现其它目的。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (6)

1.一种分栅式存储器制造方法，其特征在于包括：
光刻步骤，用于定义浅沟槽隔离区域；
浅沟槽隔离区域刻蚀步骤，其中降低了分栅式存储器的单元阵列的字线区域的浅沟槽隔离的高度；
阻挡层去除步骤，用于去除未被光阻覆盖的区域上的阻挡层；
浮栅多晶硅刻蚀步骤，用于对未被光阻覆盖的浮栅多晶硅进行刻蚀；以及
浮栅和字线刻蚀步骤，用于刻蚀浮栅和字线。
2.根据权利要求1所述的分栅式存储器制造方法，其特征在于，其中所述阻挡层为氮化硅。
3.根据权利要求1或2所述的分栅式存储器制造方法，其特征在于，其中所述分栅式存储器制造方法被用于0.12um的闪存工艺。
4.根据权利要求1或2所述的分栅式存储器制造方法，其特征在于，其中所述分栅式存储器制造方法被用于0.18um的嵌入式闪存工艺。
5.一种分栅式存储器，其特征在于，所述分栅式存储器是通过权利要求1至4之一所述的分栅式存储器制造方法制成的。
6.根据权利要求5所述的分栅式存储器，其特征在于，其中所述分栅式存储器是闪存存储器。
CN201110103156.9A 2011-04-25 2011-04-25 分栅式存储器制造方法以及分栅式存储器 Active CN102222646B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110103156.9A CN102222646B (zh) 2011-04-25 2011-04-25 分栅式存储器制造方法以及分栅式存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110103156.9A CN102222646B (zh) 2011-04-25 2011-04-25 分栅式存储器制造方法以及分栅式存储器

Publications (2)

Publication Number Publication Date
CN102222646A true CN102222646A (zh) 2011-10-19
CN102222646B CN102222646B (zh) 2015-08-19

Family

ID=44779160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110103156.9A Active CN102222646B (zh) 2011-04-25 2011-04-25 分栅式存储器制造方法以及分栅式存储器

Country Status (1)

Country Link
CN (1) CN102222646B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1866499A (zh) * 2005-04-11 2006-11-22 英飞凌科技股份公司 存储器阵列的接触方案及其制造方法
CN101136375A (zh) * 2006-08-31 2008-03-05 富士通株式会社 半导体器件及其制造方法
CN101154666A (zh) * 2006-09-28 2008-04-02 中芯国际集成电路制造(上海)有限公司 半导体存储器件及其制造方法
CN101217146A (zh) * 2007-12-28 2008-07-09 上海宏力半导体制造有限公司 可编程非挥发存储器的单元布图结构及其制造方法
CN101276842A (zh) * 2007-03-26 2008-10-01 三星电子株式会社 半导体存储器件、其制造方法以及采用该半导体存储器件的装置
CN101312159A (zh) * 2007-05-21 2008-11-26 中芯国际集成电路制造(上海)有限公司 闪存器件的制造方法
CN101471383A (zh) * 2007-12-26 2009-07-01 三洋电机株式会社 非易失性半导体存储装置,其制造方法以及非易失性存储器阵列
CN101853814A (zh) * 2009-03-31 2010-10-06 中芯国际集成电路制造(上海)有限公司 闪存中制作外围电路器件栅极的方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1866499A (zh) * 2005-04-11 2006-11-22 英飞凌科技股份公司 存储器阵列的接触方案及其制造方法
CN101136375A (zh) * 2006-08-31 2008-03-05 富士通株式会社 半导体器件及其制造方法
CN101154666A (zh) * 2006-09-28 2008-04-02 中芯国际集成电路制造(上海)有限公司 半导体存储器件及其制造方法
CN101276842A (zh) * 2007-03-26 2008-10-01 三星电子株式会社 半导体存储器件、其制造方法以及采用该半导体存储器件的装置
CN101312159A (zh) * 2007-05-21 2008-11-26 中芯国际集成电路制造(上海)有限公司 闪存器件的制造方法
CN101471383A (zh) * 2007-12-26 2009-07-01 三洋电机株式会社 非易失性半导体存储装置,其制造方法以及非易失性存储器阵列
CN101217146A (zh) * 2007-12-28 2008-07-09 上海宏力半导体制造有限公司 可编程非挥发存储器的单元布图结构及其制造方法
CN101853814A (zh) * 2009-03-31 2010-10-06 中芯国际集成电路制造(上海)有限公司 闪存中制作外围电路器件栅极的方法

Also Published As

Publication number Publication date
CN102222646B (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
CN103426826B (zh) 闪存单元及其形成方法
CN102956554B (zh) 嵌入逻辑电路的分离栅极式快闪存储器及其制作方法
CN101295678B (zh) 制造快闪存储器件的方法
CN102956563B (zh) 嵌入逻辑电路的分离栅极式存储器及存储器组的制作方法
CN103021951B (zh) 闪存存储器及其制作方法、不同厚度栅极的形成方法
US7951670B2 (en) Flash memory cell with split gate structure and method for forming the same
CN104091803A (zh) 分离栅极式存储器、半导体器件及其制作方法
CN104425366A (zh) 半导体结构的形成方法
JP4250616B2 (ja) 半導体集積回路装置及びその製造方法
CN103107138A (zh) 带外围电路的分离栅极式快闪存储器的制作方法
CN107946370A (zh) 一种具有高耦合率的闪存单元结构及制备方法
CN104538363B (zh) Sonos闪存存储器的结构及制造方法
CN103258860A (zh) 半导体存储器及其制造方法
KR100953050B1 (ko) 비휘발성 메모리 소자 및 그의 제조 방법
US20070023823A1 (en) Nonvolatile semiconductor memory device and related method
CN102956553B (zh) 嵌入逻辑电路的分离栅极式存储器及存储器组的制作方法
CN103165613A (zh) 半导体存储器及其制造方法
CN104952803A (zh) 半导体结构的形成方法
CN103107076B (zh) 分离栅极式快闪存储器及存储器组的制作方法
CN102364689A (zh) 一种闪存器件的浮栅结构及其制备方法
CN103943625B (zh) 一种nand闪存器件及其制造方法
JP2006032489A (ja) 不揮発性半導体記憶装置及びその製造方法
CN104465525A (zh) 嵌入式闪存的形成方法
CN104517849A (zh) 快闪存储器的形成方法
CN102222646A (zh) 分栅式存储器制造方法以及分栅式存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140428

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140428

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant