CN101459109A - 制作浅沟槽隔离结构的方法 - Google Patents
制作浅沟槽隔离结构的方法 Download PDFInfo
- Publication number
- CN101459109A CN101459109A CN 200710094488 CN200710094488A CN101459109A CN 101459109 A CN101459109 A CN 101459109A CN 200710094488 CN200710094488 CN 200710094488 CN 200710094488 A CN200710094488 A CN 200710094488A CN 101459109 A CN101459109 A CN 101459109A
- Authority
- CN
- China
- Prior art keywords
- shallow trench
- bonding coat
- high density
- plasma cvd
- density plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
一种制作浅沟槽隔离结构的方法，包括，形成浅沟槽的步骤；在所述浅沟槽内壁形成黏接层，所述黏接层通过具有高蚀刻/沉积比的高密度等离子体化学气相沉积方法形成；在所述黏接层上形成浅沟槽隔离氧化结构的步骤。所述制作浅沟槽隔离结构的方法能够提高浅沟槽隔离氧化结构和浅沟槽的粘合性，从而避免由于浅沟槽隔离氧化结构与浅沟槽的粘合能力较弱，而较易被后续工艺损坏的问题。
Description
技术领域
本发明涉及制作浅沟槽隔离结构的方法。
背景技术
形成隔离区域的方法主要有局部氧化隔离工艺(LOCOS)或浅沟槽隔离工艺(STI)。LOCOS工艺是在晶片表面淀积一层氮化硅，然后再进行刻蚀，对部分凹进区域进行氧化生长氧化硅，有源器件在氮化硅所确定的区域生成。但是，局部氧化隔离存在氮化硅边缘生长的“鸟嘴”(bird’s beak)现象，如图1所示，这个“鸟嘴”占用了实际的空间，增大了电路的体积。因此LOCOS工艺只适用于大尺寸器件的设计和制造。
随着半导体工艺进入深亚微米时代，0.18μm以下的器件的有源区隔离层已大多采用浅沟槽隔离工艺(STI)来制作。浅沟槽隔离工艺是在MOS电路中解决局部氧化隔离造成的“鸟嘴”问题的有效方法。
由于高密度等离子体化学气相沉积(HDPCVD，High Density PlasmaChemical Vapor Deposition)法具备有“蚀刻”与“沉积”两个功能，因此在进行沉积的同时，也会进行将沉积物剥落的蚀刻反应，使得高密度等离子体化学气相沉积法具有良好的填沟(Gap filling)能力，因此，应用在形成浅沟槽隔离结构的方法中，用于将绝缘物质氧化硅填入浅沟槽中。
例如申请号为01120411.7的中国专利申请文件提供的形成浅沟槽隔离结构的方法。首先，参考图2a，在半导体衬底100上形成垫氧化层110和腐蚀阻挡层120，在腐蚀阻挡层120上形成图案化的光刻胶，并以图案化的光刻胶为掩模，蚀刻垫氧化层110和腐蚀阻挡层120至半导体衬底100；参考图2b，以腐蚀阻挡层120为掩模，蚀刻半导体衬底100至一设定深度，形成浅沟槽130。
接着，参考图2c，在沟槽130的表面以高密度等离子体化学气相沉积工艺形成覆盖沟槽130内壁以及覆盖腐蚀阻挡层120的第一氧化硅层140；参考图2d，以蚀刻/沉积比为0.02至0.15的高密度等离子体化学气相沉积工艺在第一氧化硅层140上形成第二绝缘层150以覆盖第一氧化硅层140，并填满沟槽130，形成隔离氧化结构。
然后，参考图2e，对填入的第二绝缘层150进行平坦化处理，如采用化学机械抛光工艺清除腐蚀阻挡层120上的第二绝缘层150。
最后，去除腐蚀阻挡层120和垫氧化层110。
为了保证良好的填沟能力，上述的高密度等离子体化学气相沉积工艺的蚀刻/沉积比通常都较小，例如目前通常的蚀刻/沉积比为0.003。所述蚀刻/沉积比为在进行高密度等离子体化学气相沉积工艺时，蚀刻的材料层的厚度与沉积的材料层厚度的比。较小的蚀刻/沉积比可能使得隔离氧化结构与沟槽的粘合能力较弱。而在去除腐蚀阻挡层的过程中通常都会采用酸性蚀刻液的湿法蚀刻工艺，由于隔离氧化结构与沟槽的粘合能力较弱，所述酸性蚀刻液就会导致隔离氧化结构剥落，从而损坏隔离氧化结构。
发明内容
本发明提供一种制作浅沟槽隔离结构的方法，解决现有技术浅沟槽隔离工艺浅沟槽隔离氧化结构与浅沟槽的粘合能力较弱，而较易被后续工艺损坏的问题。
为解决上述问题，本发明提供一种制作浅沟槽隔离结构的方法，包括，
形成浅沟槽的步骤；
在所述浅沟槽内壁形成黏接层，所述黏接层通过具有高蚀刻/沉积比的高密度等离子体化学气相沉积方法形成；
在所述黏接层上形成浅沟槽隔离氧化结构的步骤。
所述蚀刻/沉积比为0.08-0.11。
所述具有高蚀刻/沉积比的高密度等离子体化学气相沉积方法采用功率为6000-7000W的射频功率源功率。
所述在浅沟槽内壁形成黏接层的方法包括下列步骤，
通入稳定气体来稳定高密度等离子体化学气相沉积过程；
通入缓冲气体来缓冲高密度等离子体化学气相沉积过程；
通入反应气体，形成覆盖基底表面及浅沟槽内壁的黏接层；
平坦化所述黏接层形成覆盖所述浅沟槽内壁的黏接层。
所述黏接层的厚度为100埃-200埃，所述黏接层为氧化硅。
所述稳定气体为氦气，所述氦气的流量为200sccm-400sccm/min。
所述缓冲气体为氢气，所述氢气的流量为100sccm-150sccm/min。
所述反应气体为氧气和硅烷，所述氧气的流量为100sccm-120sccm/min，所述硅烷的流量为50sccm-80sccm/min。
在所述高密度等离子体化学气相沉积过程中采用冷却氛围来稳定高密度等离子体化学气相沉积过程。
与现有技术相比，上述所公开的制作浅沟槽隔离结构的方法具有以下优点：上述所公开的制作浅沟槽隔离结构的方法，在形成浅沟槽后、形成浅沟槽隔离氧化结构前，制作一层覆盖浅沟槽内壁的黏接层。所述黏接层由于通过具有高蚀刻/沉积比的高密度等离子体化学气相沉积方法形成，具有与浅沟槽良好的粘合性。并且能够提高隔离氧化结构和浅沟槽的粘合性，从而避免由于浅沟槽隔离氧化结构与浅沟槽的粘合能力较弱，而较易被后续工艺损坏的问题。
附图说明
图1是现有技术局部氧化隔离工艺产生“鸟嘴”示意图；
图2a至图2e是现有技术浅沟槽隔离工艺示意图；
图3是本发明制作浅沟槽隔离结构的方法的一种实施方式流程图；
图4是本发明制作浅沟槽隔离结构的方法的另一种实施方式流程图；
图5a至图5f是图3所示制作浅沟槽隔离结构的方法示意图；
图6a至图6g是图4所示制作浅沟槽隔离结构的方法示意图。
具体实施方式
本发明所公开的制作浅沟槽隔离结构的方法，在形成浅沟槽后、形成浅沟槽隔离氧化结构前，制作一层覆盖浅沟槽内壁的黏接层。所述黏接层由于通过具有高蚀刻/沉积比的高密度等离子体化学气相沉积方法形成，具有与浅沟槽良好的粘合性。并且能够提高隔离氧化结构和浅沟槽的粘合性，从而避免由于浅沟槽隔离氧化结构与浅沟槽的粘合能力较弱，而较易被后续工艺损坏的问题。
参照图3所示，本发明制作浅沟槽隔离结构的方法的一种实施方式包括下列步骤：
步骤s1，在半导体衬底上依次形成垫氧化层和腐蚀阻挡层；
步骤s2，蚀刻腐蚀阻挡层、垫氧化层和半导体衬底形成具有浅沟槽的基底；
步骤s3，形成覆盖腐蚀阻挡层表面及浅沟槽内壁的黏接层；
步骤s4，形成覆盖黏接层，并填满浅沟槽的绝缘层；
步骤s5，平坦化绝缘层和黏接层至曝露出腐蚀阻挡层；
步骤s6，去除腐蚀阻挡层和垫氧化层。
所述高密度等离子体化学气相沉积方法的蚀刻/沉积比为0.08-0.11。
所述黏接层的厚度为100埃-200埃，所述黏接层为氧化硅。
所述稳定气体为氦气，所述氦气的流量为200sccm-400sccm/min。
所述缓冲气体为氢气，所述氢气的流量为100sccm-150sccm/min。
所述反应气体为氧气和硅烷，所述氧气的流量为100sccm-120sccm/min，所述硅烷的流量为50sccm-80sccm/min。
在所述高密度等离子体化学气相沉积过程中采用冷却氛围来稳定高密度等离子体化学气相沉积过程。
参照图4所示，本发明制作浅沟槽隔离结构的方法的另一种实施方式包括下列步骤：
步骤s10，在半导体衬底上依次形成垫氧化层和腐蚀阻挡层；
步骤s20，蚀刻腐蚀阻挡层、垫氧化层和半导体衬底形成具有浅沟槽的基底；
步骤s30，形成覆盖腐蚀阻挡层表面及浅沟槽内壁的第一绝缘层；
步骤s40，形成覆盖第一绝缘层的黏接层；
步骤s50，形成覆盖黏接层，并填满浅沟槽的第二绝缘层；
步骤s60，平坦化第二绝缘层、黏接层和第一绝缘层至曝露出腐蚀阻挡层；
步骤s70，去除腐蚀阻挡层和垫氧化层。
所述高密度等离子体化学气相沉积方法的蚀刻/沉积比为0.08-0.11。
所述黏接层的厚度为100埃-200埃，所述黏接层为氧化硅。
所述稳定气体为氦气，所述氦气的流量为200sccm-400sccm/min。
所述缓冲气体为氢气，所述氢气的流量为100sccm-150sccm/min。
所述反应气体为氧气和硅烷，所述氧气的流量为100sccm-120sccm/min，所述硅烷的流量为50sccm-80sccm/min。
在所述高密度等离子体化学气相沉积过程中采用冷却氛围来稳定高密度等离子体化学气相沉积过程。
下面首先对于图3所示的制作浅沟槽隔离结构的方法进行进一步说明，以使得所述的方法更加清楚。
结合图3和图5a所示，在半导体衬底10上依次形成垫氧化层11和腐蚀阻挡层12。所述垫氧化层11的材料可以为氧化硅。形成所述垫氧化层11的方法可以是热氧化法。在形成垫氧化层11后，在垫氧化层11上形成腐蚀阻挡层12。所述腐蚀阻挡层12的材料可以为氮化硅。形成所述腐蚀阻挡层12的方法可以是化学气相沉积法。
结合图3和图5b所示，蚀刻腐蚀阻挡层12、垫氧化层11和半导体衬底10形成具有浅沟槽13的基底。所述形成沟槽13的方法包括：在腐蚀阻挡层12上形成图案化的光阻层(图未示)，以所述图案化的光阻层为掩模，依次蚀刻腐蚀阻挡层12、垫氧化层11和半导体衬底10以形成浅沟槽13。
结合图3和图5c所示，形成覆盖基底的腐蚀阻挡层12表面及浅沟槽13内壁的黏接层15′。所述黏接层15′的厚度为100埃-200埃，例如100埃、120埃、140埃、160埃、180埃、200埃。所述黏接层15′的材料为氧化硅。形成所述黏接层15′的方法为高密度等离子体化学气相沉积法，并且所述高密度等离子体化学气相沉积法具有较高的蚀刻/沉积比，所述蚀刻/沉积比为0.08-0.11，例如0.08、0.085、0.09、0.095、0.10、0.105、0.11等。达到较高蚀刻/沉积比可以通过提高用于产生等离子体的射频功率源的功率或降低反应气体的流量比来实现。以所述黏接层15′为氧化硅为例，为达到所述较高的蚀刻/沉积比，采用提高射频功率源功率的方法。所述射频功率源的功率为6000W-7000W，例如6100W、6200W、6300W、6400W、6500W、6600W、6700W、6800W、6900W、7000W等。所述高密度等离子体化学气相沉积采用氦气、氢气、氧气和硅烷的混合气体。下面对于应用所述高密度等离子体化学气相沉积方法形成黏接层15′的过程详细说明如下：
首先，通入氦气以使得高密度等离子体化学气相沉积的过程稳定，所述氦气的流量为200sccm-400sccm/min，例如220sccm/min、240sccm/min、260sccm/min、280sccm/min、300sccm/min、320sccm/min、340sccm/min、360sccm/min、380sccm/min、400sccm/min等。
然后，通入氢气来缓冲高密度等离子体化学气相沉积过程，缓冲的目的是使高密度等离子体化学气相沉积速度变得更加稳定，易于控制。所述氢气的流量为100sccm-150sccm/min，例如105sccm/min、110sccm/min、115sccm/min、120sccm/min、125sccm/min、130sccm/min、135sccm/min、140sccm/min、145sccm/min、150sccm/min等。
接下来开启射频功率源，使得射频功率源的功率维持在上述的6000W-7000W功率范围内，并且先通入氧气使氧气在射频功率源的作用下变成等离子体，所述氧气的流量为100sccm-120sccm/min，例如104sccm/min、108sccm/min、112sccm/min、114sccm/min、120sccm/min等；在氧气变成等离子体后，再通入硅烷使得硅烷也在射频功率源的作用下变成等离子体，所述硅烷的流量为50sccm-80sccm/min，例如53sccm/min、56sccm/min、59sccm/min、62sccm/min、65sccm/min、68sccm/min、71sccm/min、74sccm/min、77sccm/min、80sccm/min等。并且，使得等离子化后的硅烷和氧气反应在所述浅沟槽内形成氧化硅作为覆盖浅沟槽13的黏接层15′。所述反应式为：SiH4+O2＝SiO2+H2。另外，在所述高密度等离子体化学气相沉积过程中还可以采用冷却氛围来稳定高密度等离子体化学气相沉积过程，所述采用冷却氛围即使得高密度等离子体化学气相沉积的过程维持在一个较低的温度上，所述温度应保证高密度等离子体化学气相沉积正常进行，并且也能防止反应气体过热而发生爆炸。例如，设定能够保证高密度等离子体化学气相沉积正常进行，并且也能防止反应气体过热而发生爆炸的温度范围为80-100℃，当高密度等离子体化学气相沉积过程中温度超过100℃时，就可以通过通入冷却气体来使得温度下降到100℃以下。而当温度下降到80℃以下时，则会停止通入冷却气体，直到温度重新上升到100℃以上时，才重新通入冷却气体。如此，就能够保证高密度等离子体化学气相沉积过程的温度维持在所述的温度范围内。上述举例仅为使说明更加清楚，并非用以限定采用冷却氛围的方式。
由前述对具有较高蚀刻/沉积比的高密度等离子体化学气相沉积工艺的分析，所形成的黏接层15′与浅沟槽13也具有良好的粘合性。
结合图3和图5d所示，形成覆盖黏接层15′，并填满浅沟槽13的绝缘层16″，以形成浅沟槽隔离氧化结构。所述绝缘层16″的材料可以为氧化硅。形成所述绝缘层16″的方法为高密度等离子体化学气相沉积法。形成所述绝缘层16″采用的高密度等离子体化学气相沉积法可以具有较低的蚀刻/沉积比，例如蚀刻/沉积比为0.0028-0.004，例如0.0028、0.0029、0.003、0.0032、0.0034、0.0036、0.0038、0.004等。达到较低蚀刻/沉积比可以通过降低用于产生等离子体的射频功率源的功率来实现。而由于黏接层15′的存在，也增加了绝缘层16″与浅沟槽13的粘合性。
结合图3和图5e所示，平坦化绝缘层16″和黏接层15′至曝露出腐蚀阻挡层12。所述平坦化的方法可以采用化学机械研磨的方法。
结合图3和图5f所示，去除腐蚀阻挡层12和垫氧化层11。所述去除腐蚀阻挡层12的方法可以采用热磷酸浸蚀的湿法蚀刻方法。所述去除垫氧化层11的方法可以采用氢氟酸浸蚀的湿法蚀刻方法。
相对于图3所示的制作浅沟槽隔离结构的方法，图4所示的制作浅沟槽隔离结构的方法，其区别在于所述形成黏接层的工艺是在形成第一绝缘层之后，形成第二绝缘层之前。下面对于图4所示的制作浅沟槽隔离结构的方法进行进一步说明。
结合图4和图6a所示，在半导体衬底10上依次形成垫氧化层11和腐蚀阻挡层12。所述垫氧化层11的材料可以为氧化硅。形成所述垫氧化层11的方法可以是热氧化法。在形成垫氧化层11后，在垫氧化层11上形成腐蚀阻挡层12。所述腐蚀阻挡层12的材料可以为氮化硅。形成所述腐蚀阻挡层12额方法可以是化学气相沉积法。
结合图4和图6b所示，蚀刻腐蚀阻挡层12、垫氧化层11和半导体衬底10形成具有浅沟槽13的基底。所述形成沟槽13的方法可以包括：在腐蚀阻挡层12上形成图案化的光阻层(图未示)，以所述图案化的光阻层为掩模，依次蚀刻腐蚀阻挡层12、垫氧化层11和半导体衬底10以形成浅沟槽13。
结合图4和图6c所示，形成覆盖基底的腐蚀阻挡层12表面及浅沟槽13内壁的第一绝缘层14。所述第一绝缘层14的材料可以为氧化硅。形成所述第一绝缘层14的方法为高密度等离子体化学气相沉积法，并且所述高密度等离子体化学气相沉积法具有较高的蚀刻/沉积比，所述蚀刻/沉积比为0.08-0.15，例如0.08、0.09、0.10、0.11、0.12、0.13、0.14、0.15等。达到较高蚀刻/沉积比可以通过提高用于产生等离子体的射频功率源的功率或降低反应气体的流量比来实现。由于具有较高的蚀刻/沉积比，因而在沉积第一绝缘层14的过程中，能够将形成在浅沟槽13侧壁顶端的绝缘沉积物去除，而不会因侧壁沉积物的存在而妨碍绝缘物质的沉积。并且，高蚀刻/沉积比能够使得绝缘物质有效填入腐蚀阻挡层12下方的小空洞，避免缺陷点的产生。并且，所述第一绝缘层14与浅沟槽13具有良好的粘合性。
结合图4和图6d所示，形成覆盖第一绝缘层14的黏接层15。所述黏接层15的厚度为100埃-200埃，例如100埃、120埃、140埃、160埃、180埃、200埃等。所述黏接层15的材料为氧化硅。形成所述黏接层15的方法为高密度等离子体化学气相沉积法，并且所述高密度等离子体化学气相沉积法具有较高的蚀刻/沉积比，所述蚀刻/沉积比为0.08-0.11，例如0.08、0.085、0.09、0.095、0.10、0.105、0.11等。达到较高蚀刻/沉积比可以通过提高用于产生等离子体的射频功率源的功率或降低反应气体的流量比来实现。以所述黏接层15为氧化硅为例，为达到所述较高的蚀刻/沉积比，采用提高射频功率源功率的方法。所述射频功率远的功率为6000W-7000W，例如6100W、6200W、6300W、6400W、6500W、6600W、6700W、6800W、6900W、7000W等。所述高密度等离子体化学气相沉积采用氦气、氢气、氧气和硅烷的混合气体。下面对于应用所述高密度等离子体化学气相沉积形成黏接层15的过程详细说明如下：
首先通入氦气以使得高密度等离子体化学气相沉积的过程稳定，所述氦气的流量为200sccm-400sccm/min，例如220sccm/min、240sccm/min、260sccm/min、280sccm/min、300sccm/min、320sccm/min、340sccm/min、360sccm/min、380sccm/min、400sccm/min等；
接下来通入氢气来缓冲高密度等离子体化学气相沉积过程，缓冲的目的是使高密度等离子体化学气相沉积速度变得更加稳定，易于控制。所述氢气的流量为100sccm-150sccm/min，例如105sccm/min、110sccm/min、115sccm/min、120sccm/min、125sccm/min、130sccm/min、135sccm/min、140sccm/min、145sccm/min、150sccm/min等；
接下来开启射频功率源，使得射频功率源的功率维持在上述的6000W-7000W功率范围内，并且先通入氧气使氧气在射频功率源的作用下变成等离子体，所述氧气的流量为100sccm-120sccm/min，例如104sccm/min、108sccm/min、112sccm/min、114sccm/min、120sccm/min等；在氧气变成等离子体后，再通入硅烷使得硅烷也在射频功率源的作用下变成等离子体，所述硅烷的流量为50sccm-80sccm/min，例如53sccm/min、56sccm/min、59sccm/min、62sccm/min、65sccm/min、68sccm/min、71sccm/min、74sccm/min、77sccm/min、80sccm/min等。并且使得等离子化后的硅烷和氧气反应在所述浅沟槽内形成氧化硅作为覆盖第一绝缘层的黏接层。所述反应式为：SiH4+O2＝SiO2+H2。
另外，在所述高密度等离子体化学气相沉积过程中还可以采用冷却氛围来稳定高密度等离子体化学气相沉积过程，所述采用冷却氛围即使得高密度等离子体化学气相沉积的过程维持在一个较低的温度上，所述温度应保证高密度等离子体化学气相沉积正常进行，并且也能防止反应气体过热而发生爆炸。
由前述对具有较高蚀刻/沉积比的高密度等离子体化学气相沉积工艺的分析，所形成的黏接层15与第一绝缘层14也具有良好的粘合性。
结合图4和图6e所示，形成覆盖黏接层15，并填满浅沟槽13的第二绝缘层16，形成浅沟槽隔离氧化结构。所述第二绝缘层16的材料可以为氧化硅。形成所述第二绝缘层16的方法为高密度等离子体化学气相沉积法。并且前述形成第一绝缘层14时已解决了缺陷点的问题，因而形成第二绝缘层16所使用的高密度等离子体化学气相沉积法可以具有较低的蚀刻/沉积比以进一步提高填沟能力，所述蚀刻/沉积比为0.0028-0.004，例如0.0028、0.0029、0.003、0.0032、0.0034、0.0036、0.0038、0.004等。达到较低蚀刻/沉积比可以通过降低用于产生等离子体的射频功率源的功率来实现。由于上述的第一绝缘层14与浅沟槽13具有良好的粘合性，而黏接层15与第一绝缘层14也具有良好的粘合性，因而第二绝缘层16与浅沟槽13的粘合性也较好。
结合图4和图6f所示，平坦化第二绝缘层16、黏接层15和第一绝缘层14至曝露出腐蚀阻挡层12。所述平坦化的方法可以采用化学机械研磨的方法。
结合图4和图6g所示，去除腐蚀阻挡层12和垫氧化层11。所述去除腐蚀阻挡层12的方法可以采用热磷酸浸蚀的湿法蚀刻方法。所述去除垫氧化层11的方法可以采用氢氟酸浸蚀的湿法蚀刻方法。
综上所述，上述所公开的制作浅沟槽隔离结构的方法，在形成浅沟槽后、形成浅沟槽隔离氧化结构前，制作一层覆盖浅沟槽内壁的黏接层。所述黏接层由于通过具有高蚀刻/沉积比的高密度等离子体化学气相沉积方法形成，具有与浅沟槽良好的粘合性。并且能够提高隔离氧化结构和浅沟槽的粘合性，从而避免由于浅沟槽隔离氧化结构与浅沟槽的粘合能力较弱，而较易被后续工艺损坏的问题。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (9)
1.一种制作浅沟槽隔离结构的方法，其特征在于，包括，
形成浅沟槽的步骤；
在所述浅沟槽内壁形成黏接层，所述黏接层通过具有高蚀刻/沉积比的高密度等离子体化学气相沉积方法形成；
在所述黏接层上形成浅沟槽隔离氧化结构的步骤。
2.如权利要求1所述的制作浅沟槽隔离结构的方法，其特征在于，所述蚀刻/沉积比为0.08-0.11。
3.如权利要求2所述的制作浅沟槽隔离结构的方法，其特征在于，所述具有高蚀刻/沉积比的高密度等离子体化学气相沉积方法采用功率为6000-7000W的射频功率源。
4.如权利要求3所述的制作浅沟槽隔离结构的方法，其特征在于，所述黏接层的厚度为100埃-200埃，所述黏接层为氧化硅。
5.如权利要求1或4所述的制作浅沟槽隔离结构的方法，其特征在于，所述在浅沟槽内壁形成黏接层的方法包括下列步骤，
通入稳定气体来稳定高密度等离子体化学气相沉积过程；
通入缓冲气体来缓冲高密度等离子体化学气相沉积过程；
通入反应气体，形成覆盖基底表面及浅沟槽内壁的黏接层；
平坦化所述黏接层形成覆盖所述浅沟槽内壁的黏接层。
6.如权利要求5所述的制作浅沟槽隔离结构的方法，其特征在于，所述稳定气体为氦气，所述氦气的流量为200sccm-400sccm/min。
7.如权利要求5所述的制作浅沟槽隔离结构的方法，其特征在于，所述缓冲气体为氢气，所述氢气的流量为100sccm-150sccm/min。
8.如权利要求5所述的制作浅沟槽隔离结构的方法，其特征在于，所述反应气体为氧气和硅烷，所述氧气的流量为100sccm-120sccm/min，所述硅烷的流量为50sccm-80sccm/min。
9.如权利要求5所述的制作浅沟槽隔离结构的方法，其特征在于，在所述高密度等离子体化学气相沉积过程中采用冷却氛围来稳定高密度等离子体化学气相沉积过程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710094488 CN101459109B (zh) | 2007-12-13 | 2007-12-13 | 制作浅沟槽隔离结构的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710094488 CN101459109B (zh) | 2007-12-13 | 2007-12-13 | 制作浅沟槽隔离结构的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101459109A true CN101459109A (zh) | 2009-06-17 |
| CN101459109B CN101459109B (zh) | 2013-01-23 |
Family
ID=40769872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200710094488 Expired - Fee Related CN101459109B (zh) | 2007-12-13 | 2007-12-13 | 制作浅沟槽隔离结构的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101459109B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102509711A (zh) * | 2011-11-10 | 2012-06-20 | 上海华力微电子有限公司 | 一种检测浅沟槽隔离缺陷的方法 |
| WO2016074581A1 (zh) * | 2014-11-13 | 2016-05-19 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 高深宽比的浅沟槽隔离刻蚀方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1200455C (zh) * | 2001-07-12 | 2005-05-04 | 旺宏电子股份有限公司 | 浅沟渠隔离结构的制造方法 |
| US7205240B2 (en) * | 2003-06-04 | 2007-04-17 | Applied Materials, Inc. | HDP-CVD multistep gapfill process |
| CN1320158C (zh) * | 2003-09-18 | 2007-06-06 | 中芯国际集成电路制造(上海)有限公司 | 多沉积步骤的高浓度等离子化学气相沉积方法 |
-
2007
- 2007-12-13 CN CN 200710094488 patent/CN101459109B/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102509711A (zh) * | 2011-11-10 | 2012-06-20 | 上海华力微电子有限公司 | 一种检测浅沟槽隔离缺陷的方法 |
| WO2016074581A1 (zh) * | 2014-11-13 | 2016-05-19 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 高深宽比的浅沟槽隔离刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101459109B (zh) | 2013-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7700455B2 (en) | Method for forming isolation structure in semiconductor device | |
| US6750117B1 (en) | Shallow trench isolation process | |
| CN100483669C (zh) | 浅沟槽隔离结构的制造方法 | |
| US7442620B2 (en) | Methods for forming a trench isolation structure with rounded corners in a silicon substrate | |
| US7238586B2 (en) | Seamless trench fill method utilizing sub-atmospheric pressure chemical vapor deposition technique | |
| CN105047660B (zh) | 浅沟槽隔离结构 | |
| US20030057184A1 (en) | Method for pull back SiN to increase rounding effect in a shallow trench isolation process | |
| JP3880466B2 (ja) | 薄いシリコン・オン・インシュレータ基板用の浅いトレンチ分離を形成する方法 | |
| CN101459108B (zh) | 形成浅沟槽隔离结构的方法和形成浅沟槽的刻蚀方法 | |
| CN100449729C (zh) | 浅沟槽隔离结构的形成方法 | |
| CN100483670C (zh) | 浅沟槽隔离结构的形成方法 | |
| CN101459109B (zh) | 制作浅沟槽隔离结构的方法 | |
| US6794266B2 (en) | Method for forming a trench isolation structure | |
| CN102376621A (zh) | 浅槽隔离结构的制作方法 | |
| CN101673702A (zh) | 浅槽隔离结构的制作方法 | |
| CN111354675B (zh) | 浅沟槽隔离结构的形成方法及浅沟槽隔离结构 | |
| US6503815B1 (en) | Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation | |
| CN102201360A (zh) | 沟槽隔离结构及其形成方法 | |
| US6653204B1 (en) | Method of forming a shallow trench isolation structure | |
| CN101459106B (zh) | 浅沟槽隔离结构的形成方法 | |
| US6861333B2 (en) | Method of reducing trench aspect ratio | |
| US8765575B2 (en) | Shallow trench forming method | |
| CN102054739A (zh) | 一种形成浅沟槽隔离的方法 | |
| KR100619395B1 (ko) | 반도체 소자 제조 방법 | |
| KR20090063656A (ko) | 소자 분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121108 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121108 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130123 Termination date: 20181213 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |