KR20090063656A - 소자 분리막 형성 방법 - Google Patents

소자 분리막 형성 방법 Download PDF

Info

Publication number
KR20090063656A
KR20090063656A KR1020070131106A KR20070131106A KR20090063656A KR 20090063656 A KR20090063656 A KR 20090063656A KR 1020070131106 A KR1020070131106 A KR 1020070131106A KR 20070131106 A KR20070131106 A KR 20070131106A KR 20090063656 A KR20090063656 A KR 20090063656A
Authority
KR
South Korea
Prior art keywords
forming
trench
pad nitride
spacer
pad
Prior art date
Application number
KR1020070131106A
Other languages
English (en)
Inventor
이동준
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070131106A priority Critical patent/KR20090063656A/ko
Publication of KR20090063656A publication Critical patent/KR20090063656A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명에 따른 소자 분리막 형성 방법은, 반도체 기판 상에 패드 산화막 및 패드 질화막을 순차적으로 형성한 후 패드 질화막을 선택적으로 식각하여 패드 질화막 패턴을 형성하는 단계와, 패드 질화막 패턴의 내부 측벽에 스페이서를 형성하는 단계와, 패드 질화막 패턴을 식각 마스크로 하여 스페이서의 일부가 남도록 하면서 패드 산화막 및 반도체 기판을 식각하여 트렌치를 형성하는 단계와, 남아 있는 스페이서를 제거한 후 트렌치의 내측벽에 라이너 산화막을 형성하는 단계 및 라이너 산화막이 형성된 트렌치에 절연막을 갭필하여 소자 분리막을 형성하는 단계를 포함한다.
이와 같이, 본 발명은 본 발명은 패드 질화막 패턴의 내부 측벽에 스페이서를 형성한 후 이를 통해 트렌치 형성함으로서, 스페이서를 이용하여 트렌치 측벽 기울기를 좀 더 다양하게 조절할 수 있을 뿐만 아니라 두 개의 서로 다른 기울기를 갖는 트렌치 구현이 가능하다.
기울기, STI, 반도체, 스페이서

Description

소자 분리막 형성 방법{METHOD FOR FABRICATING A SHALLOW TRENCH ISOLATION}
본 발명은 소자 분리막의 측벽 기울기의 조정이 가능한 소자 분리막 형성 방법에 관한 것이다.
일반적으로 반도체 기판 상에는 트랜지스터 및 캐패시터 등을 형성하기 위하여, 반도체 기판에 전기적으로 통전이 가능한 활성영역과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자분리영역을 형성한다.
이와 같이 소자를 분리시키기 위한 공정에는 열 산화 방법을 사용하여 반도체 기판 상에 형성된 두꺼운 산화막을 선택적으로 성장시켜 소자분리영역을 형성하는 로코스(Local Oxidation of Silicon; LOCOS) 공정이 있다.
그러나 반도체 소자가 고집적화 됨에 따라 로코스 공정으로는 소자의 크기 축소와 소자간의 전기적 절연이 어렵기 때문에, 이를 개선하기 위하여 제안된 방법의 하나가 STI(Shallow Trench Isolation, 이하 'STI'라고한다.) 공정이다.
상기한 STI 공정은 반도체 기판에 일정한 깊이를 갖는 트렌치를 형성하고, 이 트렌치 내에 절연물질인 산화막을 증착시킨 다음, 화학적 기계적 연마(Chemical Mechanical Polishing; 이하 "CMP"라고 한다.) 공정으로 상기 산화막의 불필요한 부분을 식각함으로써 반도체 기판에 소자분리영역을 형성시키는 것이다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 STI형 소자분리막의 형성방법을 도시하는 공정 단면도이다.
도 1a를 참조하면, 열 산화(thermal oxidation) 공정을 수행하여 반도체 기판(10) 상부에 패드 산화막(12)을 형성한 다음, 패드 산화막(12) 상부에 트렌치 식각시 하드 마스크로 사용되는 패드 질화막(14)을 형성한다.
다음, 소자분리마스크(미도시)를 이용한 사진식각공정으로 패드 질화막(14)을 선택적으로 식각하여 패드 질화막(14) 패턴을 형성한 다음, 이 패턴을 하드마스크로 패드 산화막(12) 및 반도체 기판(10)을 식각하여 소자분리영역으로 예정된 부위에 트렌치를 형성한다.
다음으로, 열 산화 공정을 수행하여 상기 트렌치 표면에 라이너 산화막(16)을 형성하는 것에 의해 라운딩(rounding) 처리한다.
도 1b를 참조하면, 상기 결과물 전면에 고밀도 플라즈마 산화막을 증착하여 매립 산화막(18)을 형성한다.
도 1c를 참조하면, 상기 패드 질화막(14) 패턴을 연마방지막으로 상기 매립 산화막(16)에 CMP 공정을 수행하여 소자 분리막(20)을 형성한다.
도 1d를 참조하면, 인산(H3PO4) 용액을 사용하여 패드 질화막(14) 패턴 및 패드 산화막(12) 패턴을 제거한다.
종래의 STI 공정은 트렌치를 형성하기 위한 식각 공정을 조절하여 STI 측벽의 기울기를 70∼80°로 조절하기 때문에 측벽의 기울기를 컨트롤할 수 있는 범위가 크지 않는 문제점이 있으며, 특히 이러한 문제점으로 인하여 그 폭이 작은 트렌치를 형성할 경우 트렌치에 매립 산화막을 갭필하는데 문제점이 있다.
본 발명은 스페이서를 이용하여 STI 측벽의 기울기를 좀 더 다양하게 조절할 수 있다.
본 발명은 트렌치 형성 시 스페이서를 전부 식각하지 않고 조금 남김으로서, 패드 질화막이 리세스(reccess)된 형태로 만들 수 있어 후속 라이너 산화막 형성 공정에서 코너 프로파일을 개선할 수 있다.
본 발명에 따른 소자 분리막 형성 방법은, 반도체 기판 상에 패드 산화막 및 패드 질화막을 순차적으로 형성한 후 상기 패드 질화막을 선택적으로 식각하여 패드 질화막 패턴을 형성하는 단계와, 상기 패드 질화막 패턴의 내부 측벽에 스페이서를 형성하는 단계와, 상기 패드 질화막 패턴을 식각 마스크로 하여 상기 스페이서의 일부가 남도록 하면서 상기 패드 산화막 및 반도체 기판을 식각하여 트렌치를 형성하는 단계와, 상기 남아 있는 스페이서를 제거한 후 상기 트렌치의 내측벽에 라이너 산화막을 형성하는 단계 및 상기 라이너 산화막이 형성된 트렌치에 절연막 을 갭필하여 소자 분리막을 형성하는 단계를 포함한다.
본 발명에서의 상기 스페이서를 형성하는 단계는, 상기 패드 질화막 패턴이 완전히 매립되도록 스페이서용 산화막을 형성하는 단계 및 상기 스페이서용 산화막을 식각하여 상기 패드 질화막의 내부 측벽에 스페이서를 형성하는 단계를 포함한다.
상기 스페이서용 산화막은, LPCVD 방식으로 형성되는 것이 바람직한다.
또한, 본 발명에 따른 상기 소자 분리막 형성 방법은, 상기 스페이서의 높이와 폭을 조절하여 상기 트렌치의 기울기를 조절하는 것이 바람직하다.
본 발명에서 상기 남아 있는 스페이서는, HF을 이용한 세정 공정을 통해 제거되는 것이 바람직하다.
본 발명은 패드 질화막 패턴의 내부 측벽에 스페이서를 형성한 후 이를 통해 트렌치 형성함으로서, 스페이서를 이용하여 트렌치 측벽 기울기를 좀 더 다양하게 조절할 수 있을 뿐만 아니라 두 개의 서로 다른 기울기를 갖는 트렌치 구현이 가능하다.
또한, 본 발명은 트렌치 형성 시 스페이서를 전부 식각하지 않고 조금 남김으로서, 패드 질화막이 리세스(reccess)된 형태로 만들 수 있어 후속 라이너 산화막 형성 공정에서 코너 프로파일을 개선할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 아울러 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
본 발명의 바람직한 실시 예에서는 패드 질화막 패턴의 내부 측벽에 스페이서를 형성한 후 이를 통해 트렌치 형성함으로서, 스페이서를 이용하여 트렌치 측벽 기울기를 좀 더 다양하게 조절할 수 있을 뿐만 아니라 두 개의 서로 다른 기울기를 갖는 트렌치 구현이 가능한 STI형 소자 분리막을 형성하는 공정에 대해 설명한다.
도 2a 내지 도 2g는 본 발명의 바람직한 실시 예에 따른 STI형 소자 분리막 형성 과정을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(200) 상에 패드 산화막(202) 및 패드 질화막(204)을 순차적으로 형성하는데, 패드 산화막(202)은 식각 마스크로 사용될 패드 질화막(202)과 반도체 기판(200)간의 스트레스 완화를 위한 것이며, 열 산화 공정을 통해 형성될 수 있으며, 그 두께는 100∼200Å 정도이다.
패드 질화막(204)은 STI 형성을 위해 반도체 기판(200)을 식각할 때 사용될 식각 마스크로 사용되며, 1000∼3000Å의 두께로 형성된다.
이후, 도 2b에 도시된 바와 같이, 패드 질화막(204)의 상부에 포토레지스트 를 도포한 후 사진 및 현상 공정을 실시하여 패드 질화막(204)의 소정 영역이 오픈된 포토레지스트 패턴(206)을 형성하고, 포토레지스트 패턴(206)을 식각 마스크로 패드 질화막(204)을 선택적으로 식각하여 패드 질화막(204) 패턴을 형성한다.
그런 다음, 도 2c에 도시된 바와 같이, 스트립 공정을 통해 포토레지스트 패턴(206)을 제거한 후 패드 질화막(204) 패턴이 충분히 매립될 수 있도록 스페이서용 절연막(208)을 형성한다. 이때, 스페이서용 절연막(208)은 LPCVD(Low Pressure Chemical Vaporized Deposition) 방식으로 산화막을 이용하여 형성되며, 그 두께는 이후 형성될 스페이서의 높이와 폭을 고려하여 결정되는데, 그 예로 500∼2000Å 정도가 바람직하다.
그리고 나서, 도 2d에 도시된 바와 같이, 건식 식각 공정을 실시하여 패드 질화막(204) 패턴의 내부 측벽에 스페이서(208)를 형성한다. 이때, 패드 질화막(204) 패턴 측벽에 형성되는 스페이서(208)의 높이와 폭은 이후 형성될 트렌치 측벽의 기울기에 맞게 조정한다.
이후, 도 2e에 도시된 바와 같이, 패드 질화막(204)을 식각 마스크로 한 식각 공정을 실시하여 패드 산화막(202) 및 반도체 기판(200)을 식각하여 트렌치(T)를 형성하는데, 이때 스페이서(208)로 사용된 산화막은 반도체 기판(200) 간의 선택 비에 의거하여 트렌치(T) 측벽의 기울기에 맞게 조정한다.
또한, 트렌치(T) 형성을 위한 식각 공정 시 스페이서(208)를 모두 식각하지 않고 일부 남게 함으로서, 패드 질화막(204)이 리세스(recess)된 형태의 트렌치(T)를 형성할 수 있다.
그리고 나서, 도 2f에 도시된 바와 같이, 트렌치(T) 형성 시 남겨진 스페이서(208)를 제거하기 위한 세정 공정을 실시한 후 열 산화 공정을 수행하여 상기 트렌치(T) 표면에 라이너 산화막(210)을 형성하는 것에 의해 라운딩(rounding) 처리한다. 이때, 세정 공정은 HF를 이용하는 것이 바람직하다.
그런 다음, 도 2g에 도시된 바와 같이, 결과물 전면에 고밀도 플라즈마 산화막을 증착하여 매립 산화막을 형성한 후 패드 질화막(204) 패턴을 연마방지막으로 매립 산화막에 CMP 공정을 수행하여 소자 분리막(212)을 형성한다.
그런 다음, 인산(H3PO4) 용액을 사용하여 패드 질화막(204) 패턴 및 패드 산화막(202)을 제거한다.
본 발명의 바람직한 실시 예에 따르면, 패드 질화막(204) 패턴의 내부 측벽에 스페이서(208)를 형성한 후 이를 통해 트렌치(T)를 형성함으로서, 트렌치(T) 측벽 기울기를 스페이서(208)를 이용하여 좀더 다양하게 조절할 수 있을 뿐만 아니라 두 개의 서로 다른 기울기를 갖는 트렌치(T)의 구현이 가능하다.
지금까지 본 발명의 일 실시예에 국한하여 설명하였으나 본 발명의 기술이 당업자에 의하여 용이하게 변형 실시될 가능성이 자명하다. 이러한 변형된 실시 예들은 본 발명의 특허청구범위에 기재된 기술사상에 포함된다고 하여야 할 것이다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 STI형 소자분리막의 형성방법을 도시하는 공정 단면도이며,
도 2a 내지 도 2h는 본 발명의 바람직한 실시 예에 따른 STI형 소자 분리막 형성 과정을 도시한 공정 단면도이다.
＜도면의 주요부분에 대한 부호의 설명＞
200 : 반도체 기판 202 : 패드 산화막
204 : 패드 질화막 206 : 포토레지스트 패턴
208 : 스페이서 210 : 라이너 산화막
212 : 소자 분리막

Claims (5)

  1. 반도체 기판 상에 패드 산화막 및 패드 질화막을 순차적으로 형성한 후 상기 패드 질화막을 선택적으로 식각하여 패드 질화막 패턴을 형성하는 단계;
    상기 패드 질화막 패턴의 내부 측벽에 스페이서를 형성하는 단계;
    상기 패드 질화막 패턴을 식각 마스크로 하여 상기 스페이서의 일부가 남도록 하면서 상기 패드 산화막 및 반도체 기판을 식각하여 트렌치를 형성하는 단계;
    상기 남아 있는 스페이서를 제거한 후 상기 트렌치의 내측벽에 라이너 산화막을 형성하는 단계; 및
    상기 라이너 산화막이 형성된 트렌치에 절연막을 갭필하여 소자 분리막을 형성하는 단계
    를 포함하는 소자 분리막 형성 방법.
  2. 제 1 항에 있어서,
    상기 스페이서를 형성하는 단계는,
    상기 패드 질화막 패턴이 완전히 매립되도록 스페이서용 산화막을 형성하는 단계; 및
    상기 스페이서용 산화막을 식각하여 상기 패드 질화막의 내부 측벽에 스페이서를 형성하는 단계
    를 포함하는 소자 분리막 형성 방법.
  3. 제 2 항에 있어서,
    상기 스페이서용 산화막은, LPCVD 방식으로 형성되는 것을 특징으로 하는 소자 분리막 형성 방법.
  4. 제 1 항에 있어서,
    상기 소자 분리막 형성 방법은, 상기 스페이서의 높이와 폭을 조절하여 상기 트렌치의 기울기를 조절하는 것을 특징으로 하는 소자 분리막 형성 방법.
  5. 제 1 항에 있어서,
    상기 남아 있는 스페이서는, HF을 이용한 세정 공정을 통해 제거되는 것을 특징으로 하는 소자 분리막 형성 방법.
KR1020070131106A 2007-12-14 2007-12-14 소자 분리막 형성 방법 KR20090063656A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070131106A KR20090063656A (ko) 2007-12-14 2007-12-14 소자 분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070131106A KR20090063656A (ko) 2007-12-14 2007-12-14 소자 분리막 형성 방법

Publications (1)

Publication Number Publication Date
KR20090063656A true KR20090063656A (ko) 2009-06-18

Family

ID=40992570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070131106A KR20090063656A (ko) 2007-12-14 2007-12-14 소자 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR20090063656A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247569A (zh) * 2012-02-14 2013-08-14 联华电子股份有限公司 穿硅导通体的制法及结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247569A (zh) * 2012-02-14 2013-08-14 联华电子股份有限公司 穿硅导通体的制法及结构
CN103247569B (zh) * 2012-02-14 2018-04-10 联华电子股份有限公司 穿硅导通体的制法及结构

Similar Documents

Publication Publication Date Title
US7238586B2 (en) Seamless trench fill method utilizing sub-atmospheric pressure chemical vapor deposition technique
KR100672155B1 (ko) 반도체 소자의 소자분리막 형성방법
US6893940B2 (en) Method of manufacturing semiconductor device
KR20040069515A (ko) 리세스 채널 ｍｏｓｆｅｔ 및 그 제조방법
KR20060078908A (ko) 반도체 소자의 ｓｔｉ 형성 방법
KR20090063656A (ko) 소자 분리막 형성 방법
KR100680948B1 (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
JP4756926B2 (ja) 素子分離構造部の製造方法
KR20010107707A (ko) Ｓｔｉ 구조를 갖는 반도체 장치를 제조하기 위한 방법
KR100895810B1 (ko) 반도체 소자의 소자분리막 형성방법
JP2009158916A (ja) 半導体素子のトレンチ形成方法
US7067390B2 (en) Method for forming isolation layer of semiconductor device
JP2006108423A (ja) 素子分離構造部の製造方法
KR100942077B1 (ko) 반도체 소자의 제조방법
TW492072B (en) Method to produce a planar mask at a topology-containing surface
KR100561974B1 (ko) 반도체 소자의 제조방법
KR100575616B1 (ko) 반도체소자의 무경계 콘택홀 형성방법
KR100455095B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR101046376B1 (ko) 반도체 소자의 소자분리막 형성방법
US6780774B2 (en) Method of semiconductor device isolation
KR20050118489A (ko) 반도체 소자의 소자분리 방법
JP2007142156A (ja) 半導体装置およびその製造方法
KR20070060341A (ko) 반도체 소자의 소자분리막 형성방법
KR20050002512A (ko) 반도체 소자의 소자분리막 형성방법
KR20020050911A (ko) 반도체 소자의 소자 격리층 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application