CN100375264C - 形成浅沟槽隔离结构的方法 - Google Patents

形成浅沟槽隔离结构的方法 Download PDF

Info

Publication number
CN100375264C
CN100375264C CNB2005101095315A CN200510109531A CN100375264C CN 100375264 C CN100375264 C CN 100375264C CN B2005101095315 A CNB2005101095315 A CN B2005101095315A CN 200510109531 A CN200510109531 A CN 200510109531A CN 100375264 C CN100375264 C CN 100375264C
Authority
CN
China
Prior art keywords
groove
mask layer
rigid mask
isolation structure
laying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005101095315A
Other languages
English (en)
Other versions
CN1779944A (zh
Inventor
陈建豪
张世勋
杨知一
陈佳麟
李资良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1779944A publication Critical patent/CN1779944A/zh
Application granted granted Critical
Publication of CN100375264C publication Critical patent/CN100375264C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种浅沟槽隔离结构及形成浅沟槽隔离结构的方法，具体为形成一包括氮衬垫层的无孔穴浅沟槽隔离结构的方法，包括提供一基底，此基底包括一延伸穿过一上部的硬式掩膜层至基底一厚度的STI沟槽，而暴露部分基底。其后，选择性的形成第一绝缘层，当作STI沟槽的位于暴露基底上方的部分的衬垫。接下来，将STI沟槽回填以一第二绝缘层，并平坦化第二绝缘层。后续，进行一湿蚀刻制程以移除上部的硬式掩膜层。本发明所述浅沟槽隔离结构及形成浅沟槽隔离结构的方法，可避免在STI沟槽边缘或角落形成孔穴，改善元件的性能和可靠度。

Description

形成浅沟槽隔离结构的方法
技术领域
本发明是有关于一种集成电路制造制程，特别是有关于一种于浅沟槽结构(STI)中选择性形成一种氮化硅衬垫层方法，以避免湿蚀刻在氮化硅衬垫层中形成凹陷，因此可改进元件表现和可靠度。
背景技术
在现今的集成电路工业，数以千万的半导体元件是可形成在单一晶片中。每一晶片上的元件必须彼此电性绝缘，以不影响其它的元件。半导体元件的绝缘已成为一新颖金属氧化物半导体晶体管及双极集成电路技术的重要部分，以电性隔离元件的主动区域。随着半导体元件的高度整合，在元件中不良的电性隔离是导致例如漏电流、耗能及影响元件的功能。以下列出一些因为隔离不良影响元件效能的例子，其可暂时性或永久性地损坏电路，例如闭锁(latch-up)，例如噪声限度减少、造成起始电压飘移和干扰起始电压。
浅沟槽隔离(STI)是一较佳的电性隔离技术，特别是应用于具有高整合度的半导体晶片。STI结构一般包括以例如氧化硅，填充蚀刻的沟槽于半导体基底(例如硅)中，而填入的氧化硅是在后续制程步骤以化学机械研磨制程(CMP)平坦化，其是停止在氮化硅层(例如Si3N4)上，而得到一平坦的表面。
具有次微米尺寸的沟槽的浅沟槽隔离结构是可有效防止闭锁(latch-up)和穿透(punch-through)现象。广泛的来说，形成浅沟槽隔离结构图样的传统方法包括：形成一氮化硅的硬式掩膜(其亦可以称为垫氮化层)于一位于硅基底的垫氧化层上。之后，以微影技术和蚀刻方法图形化垫氮化层，以形成一定义沟槽结构的硬式掩膜。后续，蚀刻基底以形成一浅沟槽，接下来，将浅沟槽回填以介电材料(例如CVD技术形成的氧化硅，而其亦可以称为STI氧化硅)。之后，进行CMP制程平坦化，以移除位于氮化硅平面上多余的氧化物。接着，以湿蚀刻制程(例如浸泡热磷酸)，以移除氮化硅硬式掩膜层。
随着元件的微缩，回填STI氧化物而于STI结构中残留的应力已成为一问题，而其常常导致相邻接区域的电荷载流子移动率的降低。现有技术是提出以CVD制程沉积氮化层，以抵消形成STI氧化物所造成的应力，且其是供作氧化物扩散阻障层。
现有包括沉积氮化硅衬垫层于STI沟槽中的STI的制作技术具有以下问题：在STI氧化物回填和平坦化步骤之后，垫氮化层和垫氧化层必须以湿蚀刻技术移除。一般来说，湿蚀刻技术包括使用磷酸，以移除垫氮化层，和使用氢氟酸以移除垫氧化层。
蚀刻垫氮化层和垫氧化层的问题为，磷酸可能在垫氧化层蚀刻制程中侵蚀CVD氮化硅衬垫层，而在STI沟槽边缘形成一凹穴，且HF蚀刻溶液更进一步侵蚀STI氧化物和沿着沟槽边缘所形成的氧化衬垫层，而更加的扩大凹洞。因此，在元件运作时，位于沟槽边缘(或边角)的凹洞是为高电场集中之处，而导致元件效能缩减，包括接面漏电和反短沟道效应。在沟槽边缘(或边角)形成凹洞的另一缺点为：凹洞可能成为在后续制程残留多晶硅和/或金属的收集处，而增加短路的可能性。
因此需要改进STI形成的制程，以避免沟槽边缘(或边角)形成凹洞，而改善元件效能和可靠度。
发明内容
为解决上述问题，本发明将会在以下大略的说明。本发明提供一种大约不包含蚀刻凹穴的浅沟槽隔离结构，和其制造方法。
本发明提供一种形成浅沟槽隔离结构的方法。首先，提供包括STI沟槽的基底。一垫氧化层形成于该基底上，一硬式掩膜层形成于该垫氧化层上。STI沟槽延伸穿过该垫氧化层和该硬式掩膜层，而进入基底的一厚度，并暴露部分基底。其后，选择性的形成衬垫层，使该衬垫层仅形成于该浅沟槽结构沟槽中，以作为该浅沟槽结构沟槽的衬垫，其中该衬垫层和该硬式掩膜层为相同材料所组成。接下来，将STI沟槽回填以一绝缘层，其中该硬式掩膜层和该绝缘层为不同材料所组成，并平坦化绝缘层。后续，进行一湿蚀刻制程以移除该硬式掩膜层。
本发明所述的形成浅沟槽隔离结构的方法，该浅沟槽结构沟槽是具有圆形化的底部边角和上部边角。
本发明所述的形成浅沟槽隔离结构的方法，该圆形化的底部边角和上部边角是通过一等离子辅助蚀刻制程所形成，或是包括下列步骤的制程：热成长一氧化层，以当作浅沟槽结构沟槽的衬垫；及以一湿蚀刻制程，移除该氧化层。
本发明所述的形成浅沟槽隔离结构的方法，该衬垫层是通过一热氮化制程选择性的形成，该热氮化制程包括加热一含NH3的气体至大体上为600℃至900℃的温度，或该选择性的形成衬垫层是采用一等离子辅助氮化制程，该等离子辅助氮化制程包括提供一选择自下列族群的等离子源气体：NH3、N2、NO、N2O和上述的组合。
本发明所述的形成浅沟槽隔离结构的方法，该衬垫层包括一氮化硅层，且该绝缘层包括一氧化硅层。
本发明所述的形成浅沟槽隔离结构的方法，更包括一第二湿蚀刻制程，该第二湿蚀刻制程包括一HF溶液，以移除该氧化硅层。
本发明所述的形成浅沟槽隔离结构的方法，该衬垫层和该硬式掩膜层皆由氮化硅所组成。
本发明所述的形成浅沟槽隔离结构的方法，该湿蚀刻制程为将制程晶圆浸泡在热磷酸中，该热磷酸的温度介于150℃～175℃。
本发明提供一种形成浅沟槽隔离(STI)结构的方法。首先，提供一硅基底，此硅基底包括一垫氧化层和一上部的氮化掩膜层位于其上。其后，形成一STI沟槽，延伸穿过上部的氮化掩膜层和垫氧化层，并进入硅基底的一厚度，圆形化该浅沟槽结构沟槽，使该浅沟槽结构沟槽形成上部和下部圆型化边角。接下来，进行一氮化制程，此氮化制程是择自下列族群：热氮化制程和等离子辅助氮化制程，以形成一氮化硅层，当作STI沟槽的暴露的硅基底的部分的衬垫。后续，将STI沟槽回填以一氧化硅层。接着，以化学机械研磨平坦化氧化硅层，至停止在上部的氮化硬式掩膜层。其后，进行一例如浸泡加热的磷酸的第一湿蚀刻制程，以移除上部的氮化硬式掩膜层。后续，进行一例如浸泡HF的第二湿蚀刻制程，以移除垫氧化层。
本发明所述的形成浅沟槽隔离结构的方法，该圆形化的底部边角和上部边角是通过一等离子辅助蚀刻制程所形成，或该圆形化的底部边角和上部边角是通过以下步骤所形成；热成长一氧化层，以于该浅沟槽结构沟槽形成衬垫；及以一湿蚀刻制程，移除该氧化层。
本发明提供一种浅沟槽隔离结构。一浅沟槽隔离结构，延伸入基底的一厚度。浅沟槽结构沟槽侧壁形成有一氮化硅所组成的第一绝缘层。一第二绝缘层位于第一绝缘层上，回填浅沟槽隔离结构至延伸于基底表面上，其中该浅沟槽结构沟槽的上部边角大体上不具有凹陷。
本发明所述的浅沟槽隔离结构，该浅沟槽结构沟槽是具有圆形化的底部边角和上部边角。
本发明所述的浅沟槽隔离结构，该第一绝缘层包括一氮化硅层，该氮化硅层的厚度是介于5埃～50埃，且该氮化硅层是以张应力方式形成。
本发明提供一种浅沟槽隔离结构。一硬式掩膜层位于基底上，此硬式掩膜层依序包括一第一垫层和一第二垫层。一STI沟槽穿过硬式掩膜层，并延伸入基底的一厚度部分。一衬垫层仅位于STI沟槽的底部和侧壁上。一绝缘层填入沟槽，且隔绝第二垫层和衬垫层，其中第一垫层可以为一氧化硅层，而第二垫层可以为一氮化硅层，另外绝缘层可以为一氧化硅。
本发明提供一种浅沟槽隔离结构的制造方法。首先，提供一基底，形成一垫氧化层于该基底上，形成一硬式掩膜层于垫氧化层上。其后，形成一STI沟槽，穿过该垫氧化层和硬式掩膜层，并延伸入基底的一厚度部分。接着，仅于STI沟槽的底部和侧壁上形成一衬垫层，其中该衬垫层和该硬式掩膜层为相同材料所组成。后续，形成一绝缘层填入STI沟槽，且隔离硬式掩膜层和衬垫层，其中该硬式掩膜层和该绝缘层为不同材料所组成。其后，移除硬式掩膜层，其中因绝缘层隔绝衬垫层和硬式掩膜层，移除硬式掩膜层时并不损伤衬垫层。
本发明所述的形成浅沟槽隔离结构的方法，该垫氧化层是为一氧化硅层，该硬式掩膜层是为一氮化硅层，且该绝缘层是为一氧化硅层。
本发明所述的形成浅沟槽隔离结构的方法，该衬垫层和该硬式掩膜层皆由氮化硅所组成。
本发明所述的形成浅沟槽隔离结构的方法，移除该硬式掩膜层的步骤是将制程晶圆浸泡在热磷酸中，该热磷酸的温度介于150℃～175℃。
本发明所述浅沟槽隔离结构及形成浅沟槽隔离结构的方法，可避免在STI沟槽边缘或角落形成孔穴，且可补偿在氧化物回填制程中形成在STI氧化物中的压应力，故，可改善元件的性能，包括增加邻近主动区域载流子移动率，而其主动区域会在之后形成完整的MOSFET元件。更甚者，于STI沟槽边缘孔洞的减少避免了在后续制程残留多晶硅或是金属残留物收集区的形成，而减少元件短路或是漏电的机会。此外，可避免孔洞和漏电流所加重的反短沟道效应，因此改善元件的性能和可靠度。
附图说明
图1A至图1H是揭示本发明一实施例的浅沟槽隔离结构图样的制程；
图2是揭示本发明实施例的制程流程图。
具体实施方式
以下将揭示本发明较佳实施例的制造方法和使用方法。本发明是提供一实施概念，而其可应用在广泛的实施范例。以下所揭示的仅为制造和使用本发明特定实施范例的方法，其并不用以限定本发明。
请参照图1A至图1H，其是为本发明一实施例的浅沟槽隔离结构图样的制程。本方法特别适用于线宽为0.13μm或是以下的元件制程。请参照图1A，其是揭示一硅基底12(例如一P掺杂的单晶硅基底，或是现有的P+基底上形成有P-外延)。在硅基底12上是形成有热氧化的氧化硅层14(其亦可以称之为形成于硅基底12表面上方的垫氧化层14)。垫氧化层14较佳是以传统的热氧化制程形成，而其厚度约为25埃～150埃。举例来说，垫氧化层14是以快速热氧化法形成(RTO)，或是传统的包含氧的炉管热氧化法形成，其制程温度约介于800℃～1150℃。
形成在垫氧化层14上是为一硬式掩膜(hard mask)金属氮化层16(其亦称为垫氮化层，较佳为以化学气相沉积法形成的氮化硅)。此外，硬式掩膜金属氮化层16亦可以为氮氧化硅层。硬式掩膜层16例如可包括一顶层，以改进在后续沟槽蚀刻制程线宽的控制，而顶层可以例如为化学气相沉积法形成的氮氧化硅或是氧化硅。举例来说，硬式掩膜层16的形成厚度是介于500埃～3000埃。此外，一有机或是无机的抗反射层(例如氮氧化硅(SiON)16B)较佳是形成在硬式掩膜层16上，以减少后续黄光制程光线的反射。
请参照图1B，在形成硬式掩膜层16之后，首先，微影图形化和蚀刻硬式掩膜层16，以形成一蚀刻STI沟槽例如在硅基底12中的18的蚀刻掩膜。之后，以传统的硅蚀刻化学物蚀刻入基底，以形成深度约介于600埃～5000埃的STI沟槽图样18。较佳者，其是形成倾斜的侧壁，而倾斜侧壁部分基底的表面的角度θ约为85～89度。沟槽上部的部分是较下部的部分为宽。传统的蚀刻化学物例如包括：Cl、HBr和O2，以干蚀刻沟槽18。在沟槽蚀刻制程中或是之后，沟槽底部和上部的角落(例如18A和18B)最好为具有圆形边角(例如具有一曲率半径)以最小化应力和改善元件效能。在该蚀刻制程中可移除抗反射层16B。
另外，请参照图1C，上部边角18A和下部边角18B可圆形化，或是在干蚀刻之后以下列方法进一步圆形化，例如：通过传统的快速热退火RTO或是炉管加热成长一氧化硅衬垫层(例如20)于STI沟槽18中暴露的基底上，以增加上部边角和下部边角相对的正或是负的曲率半径。之后，以干蚀刻方法或是湿蚀刻方法移除衬垫层。较佳者，是采用例如浸泡HF水溶液，以形成圆形化的上部和下部边角，如图1D所示的18A和18B。
请参照图1E，其是为本发明的重要部分，在移除视需要形成的氧化硅衬垫层20之后，使具有露出硅部分的STI沟槽18进行等离子和/或是热氮化制程，以形成薄的氮化硅衬垫层22，选择性的镶衬于STI沟槽18中，而氮化硅衬垫层22的厚度较佳为大于5埃，例如介于10埃～50埃之间。
在一示范性的热氮化方法，STI沟槽是在含NH3(可视需要含N2)进行一热回火处理(回火氮化)。此热回火制程较佳的制程温度是介于600℃～900℃。气体含量例如为NH3的体积百分率为1Vol％～50Vol％，而剩余的部分为N2。其制程时间可为5min～30min。在热回火制程之后，制程晶圆可选择性地在含N2和/或NH3的环境下冷却。在一实施例中，N2/NH3的混合比例较佳是介于1∶1～3∶1(体积百分比)。
在一示范性的等离子氮化制程，利用等离子辅助氮化处理STI沟槽，而其等离子源气体包括NH3、N2、NO、N2O或是上述的组合。在一示范性的制程中，气体可以分开使用或是混合。例如，NH3和N2的混和气体的混合比例约为NH3/N2介于1∶1～3∶1(体积百分比)。此外，例如He或Ar的惰性气体可以在等离子形成中，加在上述混合气体，以作为辅助。等离子最好形成高密度等离子。例如，等离子可以是传统等离子源例如：螺旋波等离子源(helicon)、螺旋共振(helical-resonator)、电子回旋共振(electron-cyclotron resonance)或是感应式耦合等离子(inductively coupled)。举例来说，使用感应式耦合等离子源(ICP)，RF功率可介于100瓦～1000瓦。交流或是直流偏压可需要的施加于制程晶圆表面，以增加氮化层成长的速率。较佳者，等离子辅助表面处理是在压力约1mTorr～10Torr的范围进行。更加者，其制程压力是介于100mTorr～5Torr，且制程温度约介于0℃～400℃，而制程时间约为30秒～300秒。在形成氮化硅衬垫层22之后，最好进行一回火处理，而其回火处理的制程温度可介于700℃～900℃，进行制程时间约为1min～10min。可供选择的，回火处理可使用与氮化处理相同的NH3和/或N2的环境气体以及条件，以更增加氮化硅衬垫层22的厚度。
请参照图1F，在形成氮化硅衬垫层22之后，进行CVD制程(包括例如：PECVD或是HDP-CVD制程)，以毯覆性的沉积氧化硅层24(例如四乙氧基硅烷TEOS氧化硅)，其亦可以称作STI氧化物以回填STI沟槽18，氧化层24也覆盖氮化硅层16。举例来说，STI氧化物的沉积厚度约介于3000～9000埃。在沉积STI氧化层24之后，可进行一传统的回火制程(例如一传统的快速热回火制程)，而其制程温度可介于800℃～1150℃，以增加氧化物的密度和改善其品质。之后，进行一化学机械研磨平坦化制程(CMP)，以平坦化STI氧化层24，而停留在垫氮化层16(硬式掩膜层)上。
请参照图1G，在STI氧化物CMP制程之后，通过传统的湿蚀刻制程移除硬式掩膜层16，而其可以使用加热的磷酸溶液。举例来说，硬式掩膜层湿蚀刻制程包括以加热的磷酸溶液接触硬式掩膜层。例如，制程晶圆可浸泡在一种或是多种热磷酸蚀刻液的蚀刻浴中，而其溶液的温度可介于150℃～175℃，较佳者可约为165℃。之后，如图1H所示，使用传统的氢氟酸溶液移除垫氧化层14以露出硅基底12。此制程相较于现有技术，在STI沟槽边缘不会形成蚀刻孔穴。
有益处的是，根据本发明，垫氮化层(硬式掩膜层)16湿蚀刻制程不会侵蚀选择性形成的氮化硅衬垫层22，因此可避免在STI沟槽边缘或角落形成孔穴。此外，因垫氮化层14部分覆盖且保护成长于STI沟槽表面的氮化硅衬垫层22，可避免在垫氧化层14蚀刻过程中形成孔穴。有益处的是，根据较佳实施例，所形成的氮化硅衬垫层22是在张应力下形成于暴露的硅基底表面(STI沟槽表面)，因此可补偿在氧化物回填制程中形成在STI氧化物中的压应力。也因此，可改善元件的性能，包括增加邻近主动区域载流子移动率，而其主动区域会在之后形成完整的MOSFET元件。更甚者，于STI沟槽边缘孔洞的减少避免了在后续制程残留多晶硅或是金属残留物收集区的形成，而减少元件短路或是漏电的机会。此外，可避免孔洞和漏电流所加重的反短沟道效应(reverse short channeleffect)，因此改善元件的性能和可靠度。
图2是揭示本发明实施例的制程流程图。请参照图2，在制程201中，提供一硅基底，而一垫氧化层和一氮化硬式掩膜层是位于其上。在制程203中，一蚀刻掩膜是形成掩膜层和一蚀刻的STI沟槽。在制程205中，根据本发明的一实施例，一氧化层是热成长在沟槽中，且其是被移除，以形成圆形化的上部和下部沟槽边角。在制程207中，一氮化硅衬垫层是通过氮化制程形成，以选择性的轮廓化STI沟槽。在制程209中，STI沟槽是回填以氧化物，且以CMP制程平坦化。在制程211中，是进行湿蚀刻制程，以移除氮化掩膜层和位于其下的垫氧化层，用以避免沟槽边缘孔洞的形成。
虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下：
12：硅基底
14：垫氧化层
16：掩膜金属氮化层
18：STI沟槽图样
18A：沟槽底部角落
18B：沟槽上部角落
20：氧化硅衬垫层
22：氮化硅衬垫层
24：STI氧化层

Claims (12)

1.一种形成浅沟槽隔离结构的方法，其特征在于，所述形成浅沟槽隔离结构的方法包括：
提供一包括一浅沟槽结构沟槽的基底，一垫氧化层形成于该基底上，一硬式掩膜层形成于该垫氧化层上，该浅沟槽结构沟槽延伸穿过该垫氧化层和该硬式掩膜层，并进入该基底的一厚度，且暴露部分该基底；
选择性的形成一衬垫层，使该衬垫层仅形成于该浅沟槽结构沟槽中，以作为该浅沟槽结构沟槽的衬垫，其中该衬垫层和该硬式掩膜层为相同材料所组成；
以一绝缘层回填该浅沟槽结构沟槽，其中该硬式掩膜层和该绝缘层为不同材料所组成；
平坦化该绝缘层；及
进行一湿蚀刻制程以移除该硬式掩膜层。
2.根据权利要求1所述的形成浅沟槽隔离结构的方法，其特征在于，该浅沟槽结构沟槽是具有圆形化的底部边角和上部边角。
3.根据权利要求2所述的形成浅沟槽隔离结构的方法，其特征在于，该圆形化的底部边角和上部边角是通过一等离子辅助蚀刻制程所形成，或是包括下列步骤的制程：
热成长一氧化层，以当作浅沟槽结构沟槽的衬垫；及
以一湿蚀刻制程，移除该氧化层。
4.根据权利要求1所述的形成浅沟槽隔离结构的方法，其特征在于，该衬垫层是通过一热氮化制程选择性的形成，该热氮化制程包括加热一含NH3的气体至为600℃至900℃的温度，或该选择性的形成衬垫层是采用一等离子辅助氮化制程，该等离子辅助氮化制程包括提供一选择自下列族群的等离子源气体：NH3、N2、NO、N2O和上述的组合。
5.根据权利要求1所述的形成浅沟槽隔离结构的方法，其特征在于，该衬垫层包括一氮化硅层，且该绝缘层包括一氧化硅层。
6.根据权利要求5所述的形成浅沟槽隔离结构的方法，其特征在于，更包括一第二湿蚀刻制程，该第二湿蚀刻制程包括一HF溶液，以移除该氧化硅层。
7.根据权利要求1所述的形成浅沟槽隔离结构的方法，其特征在于，该衬垫层和该硬式掩膜层皆由氮化硅所组成。
8.根据权利要求1所述的形成浅沟槽隔离结构的方法，其特征在于，该湿蚀刻制程为将制程晶圆浸泡在热磷酸中，该热磷酸的温度介于150℃～175℃。
9.一种形成浅沟槽隔离结构的方法，其特征在于，所述形成浅沟槽隔离结构的方法包括：
提供一基底；
形成一垫氧化层于该基底上；
形成一硬式掩膜层，于该垫氧化层上；
形成一浅沟槽结构沟槽，穿过该垫氧化层和该硬式掩膜层，沿伸入该基底的一厚度部分；
于该浅沟槽结构沟槽的底部和侧壁上形成一衬垫层，其中该衬垫层和该硬式掩膜层为相同材料所组成；
形成一绝缘层填入该浅沟槽结构沟槽，且隔绝该硬式掩膜层和该衬垫层，其中该硬式掩膜层和该绝缘层为不同材料所组成；及
移除该硬式掩膜层，其中因该绝缘层隔绝该衬垫层和该硬式掩膜层，移除该硬式掩膜层时并不损伤该衬垫层。
10.根据权利要求9所述的形成浅沟槽隔离结构的方法，其特征在于，该垫氧化层是为一氧化硅层，该硬式掩膜层是为一氮化硅层，且该绝缘层是为一氧化硅层。
11.根据权利要求9所述的形成浅沟槽隔离结构的方法，其特征在于，该衬垫层和该硬式掩膜层皆由氮化硅所组成。
12.根据权利要求9所述的形成浅沟槽隔离结构的方法，其特征在于，移除该硬式掩膜层的步骤是将制程晶圆浸泡在热磷酸中，该热磷酸的温度介于150℃～175℃。
CNB2005101095315A 2004-10-21 2005-10-21 形成浅沟槽隔离结构的方法 Active CN100375264C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/970,090 2004-10-21
US10/970,090 US7176138B2 (en) 2004-10-21 2004-10-21 Selective nitride liner formation for shallow trench isolation

Publications (2)

Publication Number Publication Date
CN1779944A CN1779944A (zh) 2006-05-31
CN100375264C true CN100375264C (zh) 2008-03-12

Family

ID=36316865

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101095315A Active CN100375264C (zh) 2004-10-21 2005-10-21 形成浅沟槽隔离结构的方法

Country Status (3)

Country Link
US (2) US7176138B2 (zh)
CN (1) CN100375264C (zh)
TW (1) TWI286347B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937862A (zh) * 2010-09-10 2011-01-05 上海集成电路研发中心有限公司 浅沟槽隔离结构形成方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100369204C (zh) * 2004-05-19 2008-02-13 上海宏力半导体制造有限公司 利用双镶嵌工艺来制造t型多晶硅栅极的方法
TW200633121A (en) * 2005-03-03 2006-09-16 Powerchip Semiconductor Corp Method for manufacturing shallow trench isolation structure
KR100729923B1 (ko) * 2005-03-31 2007-06-18 주식회사 하이닉스반도체 스텝 ｓｔｉ 프로파일을 이용한 낸드 플래쉬 메모리 소자의트랜지스터 형성방법
US8501632B2 (en) * 2005-12-20 2013-08-06 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
KR100725350B1 (ko) * 2005-12-28 2007-06-07 동부일렉트로닉스 주식회사 반도체 제조공정에서 에스티아이 형성방법 및 그에스티아이를 포함하는 반도체 소자
KR100698085B1 (ko) * 2005-12-29 2007-03-23 동부일렉트로닉스 주식회사 트랜치 형성방법
US7442589B2 (en) * 2006-01-17 2008-10-28 Honeywell International Inc. System and method for uniform multi-plane silicon oxide layer formation for optical applications
US8936995B2 (en) * 2006-03-01 2015-01-20 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
US7981800B1 (en) * 2006-08-25 2011-07-19 Cypress Semiconductor Corporation Shallow trench isolation structures and methods for forming the same
TW200816508A (en) * 2006-09-18 2008-04-01 Univ Nat Central Fabrication methods of patterned sapphire substrate and light emitting diode
US20080227266A1 (en) * 2007-03-14 2008-09-18 Texas Instruments Inc. Method of STI corner rounding using nitridation and high temperature thermal processing
KR20080084166A (ko) * 2007-03-15 2008-09-19 주식회사 하이닉스반도체 반도체 메모리 소자의 소자 분리막 형성 방법
TW200901368A (en) * 2007-06-23 2009-01-01 Promos Technologies Inc Shallow trench isolation structure and method for forming thereof
KR20090050899A (ko) * 2007-11-16 2009-05-20 주식회사 동부하이텍 반도체 소자의 제조 방법
US20090230438A1 (en) * 2008-03-13 2009-09-17 International Business Machines Corporation Selective nitridation of trench isolation sidewall
US20100244181A1 (en) * 2009-03-26 2010-09-30 Carlo Demuro Filling Gaps in Integrated Circuit Fabrication
US8440540B2 (en) * 2009-10-02 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for doping a selected portion of a device
CN101710575B (zh) * 2009-12-04 2015-05-20 上海集成电路研发中心有限公司 一种防止深沟绝缘工艺中产生空洞的方法
CN102148182B (zh) * 2010-02-10 2014-11-05 上海华虹宏力半导体制造有限公司 浅沟槽隔离结构形成方法
CN102222636B (zh) * 2010-04-14 2014-03-12 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的制作方法
US8216905B2 (en) 2010-04-27 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Stress engineering to reduce dark current of CMOS image sensors
CN102249180A (zh) * 2010-05-20 2011-11-23 上海华虹Nec电子有限公司 微机电系统中压阻式压力传感器多晶硅横隔膜及形成方法
US8269307B2 (en) 2010-11-19 2012-09-18 Institute of Microelectronics, Chinese Academy of Sciences Shallow trench isolation structure and method for forming the same
CN102468215B (zh) * 2010-11-19 2015-06-10 中国科学院微电子研究所 沟槽隔离结构及其形成方法
CN102655111A (zh) * 2011-03-04 2012-09-05 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离的制造方法
JP6022785B2 (ja) * 2012-03-26 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、及びプログラム
CN103515286B (zh) * 2012-06-29 2017-03-01 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
KR20140094722A (ko) * 2013-01-21 2014-07-31 삼성전자주식회사 반도체 소자 제조 방법
TWI492401B (zh) * 2013-04-02 2015-07-11 Motech Ind Inc 太陽能電池、其製造方法及其模組
CN105097491B (zh) * 2014-04-30 2018-09-21 无锡华润上华科技有限公司 一种基于氮氧化硅抗反射层的化学机械平坦化工艺
CN107221511B (zh) * 2016-03-22 2020-09-29 世界先进积体电路股份有限公司 沟槽隔离结构的制造方法
US11848197B2 (en) * 2020-11-30 2023-12-19 Thinsic Inc. Integrated method for low-cost wide band gap semiconductor device manufacturing

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1223469A (zh) * 1997-12-30 1999-07-21 西门子公司 凹进的浅沟槽隔离结构氮化物衬垫及其制造方法
US5989975A (en) * 1997-10-04 1999-11-23 United Microelectronics Corp. Method for manufacturing shallow trench isolation
US6001706A (en) * 1997-12-08 1999-12-14 Chartered Semiconductor Manufacturing, Ltd. Method for making improved shallow trench isolation for semiconductor integrated circuits
US6261921B1 (en) * 1999-07-31 2001-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming shallow trench isolation structure
CN1392603A (zh) * 2001-06-18 2003-01-22 矽统科技股份有限公司 改善浅沟槽隔离区的漏电流和崩溃电压的方法
US6541382B1 (en) * 2000-04-17 2003-04-01 Taiwan Semiconductor Manufacturing Company Lining and corner rounding method for shallow trench isolation
CN1464530A (zh) * 2002-06-14 2003-12-31 台湾积体电路制造股份有限公司 超薄氮化硅/氧化硅栅极介电层的制造方法
CN1501470A (zh) * 2002-11-15 2004-06-02 矽统科技股份有限公司 在半导体基底之中形成浅沟槽隔离物的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719085A (en) * 1995-09-29 1998-02-17 Intel Corporation Shallow trench isolation technique
KR100253079B1 (ko) * 1997-12-01 2000-04-15 윤종용 반도체 장치의 트렌치 격리 형성 방법
KR100275730B1 (ko) * 1998-05-11 2000-12-15 윤종용 트렌치 소자분리 방법
TW374947B (en) 1998-06-06 1999-11-21 United Microelectronics Corp Shallow trench isolation structure and the manufacturing method
US6080637A (en) * 1998-12-07 2000-06-27 Taiwan Semiconductor Manufacturing Company Shallow trench isolation technology to eliminate a kink effect
US6140206A (en) * 1999-06-14 2000-10-31 Chartered Semiconductor Manufacturing Ltd. Method to form shallow trench isolation structures
TW508725B (en) 2001-06-21 2002-11-01 Macronix Int Co Ltd Manufacturing method of shallow trench isolation structure
US6746933B1 (en) * 2001-10-26 2004-06-08 International Business Machines Corporation Pitcher-shaped active area for field effect transistor and method of forming same
JP3719202B2 (ja) * 2001-11-30 2005-11-24 株式会社村田製作所 レーダの特性調整方法
US6689665B1 (en) * 2002-10-11 2004-02-10 Taiwan Semiconductor Manufacturing, Co., Ltd Method of forming an STI feature while avoiding or reducing divot formation

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989975A (en) * 1997-10-04 1999-11-23 United Microelectronics Corp. Method for manufacturing shallow trench isolation
US6001706A (en) * 1997-12-08 1999-12-14 Chartered Semiconductor Manufacturing, Ltd. Method for making improved shallow trench isolation for semiconductor integrated circuits
CN1223469A (zh) * 1997-12-30 1999-07-21 西门子公司 凹进的浅沟槽隔离结构氮化物衬垫及其制造方法
US6261921B1 (en) * 1999-07-31 2001-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming shallow trench isolation structure
US6541382B1 (en) * 2000-04-17 2003-04-01 Taiwan Semiconductor Manufacturing Company Lining and corner rounding method for shallow trench isolation
CN1392603A (zh) * 2001-06-18 2003-01-22 矽统科技股份有限公司 改善浅沟槽隔离区的漏电流和崩溃电压的方法
CN1464530A (zh) * 2002-06-14 2003-12-31 台湾积体电路制造股份有限公司 超薄氮化硅/氧化硅栅极介电层的制造方法
CN1501470A (zh) * 2002-11-15 2004-06-02 矽统科技股份有限公司 在半导体基底之中形成浅沟槽隔离物的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937862A (zh) * 2010-09-10 2011-01-05 上海集成电路研发中心有限公司 浅沟槽隔离结构形成方法

Also Published As

Publication number Publication date
US20070105337A1 (en) 2007-05-10
TW200614348A (en) 2006-05-01
CN1779944A (zh) 2006-05-31
US7327009B2 (en) 2008-02-05
US20060099771A1 (en) 2006-05-11
US7176138B2 (en) 2007-02-13
TWI286347B (en) 2007-09-01

Similar Documents

Publication Publication Date Title
CN100375264C (zh) 形成浅沟槽隔离结构的方法
US6261921B1 (en) Method of forming shallow trench isolation structure
KR100878015B1 (ko) 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법
US5937308A (en) Semiconductor trench isolation structure formed substantially within a single chamber
US6750117B1 (en) Shallow trench isolation process
KR100248888B1 (ko) 트랜치 격리의 형성 방법
US7176104B1 (en) Method for forming shallow trench isolation structure with deep oxide region
US6331472B1 (en) Method for forming shallow trench isolation
US6809004B2 (en) Method of forming a shallow trench isolation
KR100567022B1 (ko) 반도체소자의 트렌치를 이용한 소자분리막 형성방법
US6777336B2 (en) Method of forming a shallow trench isolation structure
US6544861B2 (en) Method for forming isolation trench
US6589854B2 (en) Method of forming shallow trench isolation
US6013559A (en) Method of forming trench isolation
KR100895825B1 (ko) 반도체 소자의 소자분리막 형성방법
US20030143817A1 (en) Method of forming shallow trench isolation
US6281063B1 (en) Method for manufacturing trench isolation
US20070155187A1 (en) Method for preparing a gate oxide layer
TW533473B (en) Manufacturing method of shallow trench isolation
JP2004235429A (ja) 半導体装置の製造方法
US20020197821A1 (en) Method of forming shallow trench isolation
KR100492790B1 (ko) 반도체소자의소자분리절연막형성방법
KR20000044881A (ko) 반도체 소자의 쉘로우 트랜치 소자분리막 형성방법
US20030186555A1 (en) Utilizing chemical dry etching for forming rounded corner in shallow trench isolation process
KR100623876B1 (ko) 얕은 트렌치 소자분리막 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant