CN1223469A - 凹进的浅沟槽隔离结构氮化物衬垫及其制造方法 - Google Patents

凹进的浅沟槽隔离结构氮化物衬垫及其制造方法 Download PDF

Info

Publication number
CN1223469A
CN1223469A CN98124099A CN98124099A CN1223469A CN 1223469 A CN1223469 A CN 1223469A CN 98124099 A CN98124099 A CN 98124099A CN 98124099 A CN98124099 A CN 98124099A CN 1223469 A CN1223469 A CN 1223469A
Authority
CN
China
Prior art keywords
nitride liner
groove
substrate
isolation structure
fleet plough
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98124099A
Other languages
English (en)
Other versions
CN1129178C (zh
Inventor
拉耶什·伦加拉简
文卡塔查拉姆·C·贾普拉卡什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1223469A publication Critical patent/CN1223469A/zh
Application granted granted Critical
Publication of CN1129178C publication Critical patent/CN1129178C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种减少集成电路器件中热载流子可靠性问题的方法。该方法包括,通过用光刻胶柱塞填充沟槽,去除部分光刻胶柱塞,达到低于与器件合为一体的沟道的深度的平面,由此形成与器件合为一体的沟浅槽隔离结构。然后使位于沟槽内光刻胶柱塞之下的氮化物衬垫凹进至基本上与光刻胶材料的平面持平的平面,然后去除。该方法还包括在沟槽内淀积氧化填充物,从而封闭凹进的氮化物衬垫。

Description

凹进的浅沟槽隔离结构 氮化物衬垫及其 制造方法
本发明涉及半导体器件的制造。特别是，本发明涉及浅沟槽隔离结构的制造，其在保证DRAM的阵列区域中的长保存时间的同时，有利于减少动态随机存取存储器(DRAM)的支持电路区域中的热载流子可靠性问题。
动态随机存取存储器在已有技术中是公知的。一般来讲，动态随机存取存储器包括通常具有晶体管和电容器的阵列区域。电容器一般构成为用于存储电荷，利用与DRAM相关的适当支持电路可以存取该电荷。通常，DRAM的阵列电路和支持电路位于集成电路(IC)的不同区域。虽然晶体管存在于DRAM的阵列区域和支持区域两者，但是在阵列区域一般采用N-FET(N-沟道效应晶体管)，而在支持电路区域一般采用P-FET(P-沟道场效应晶体管)。
晶体管一般形成在集成电路管芯的衬底中产生的阱中。在某些电路中，这些阱被浅沟槽隔离结构所分隔。为了便于讨论，图1展示了在硅衬底102中产生的浅沟槽隔离结构100。在硅衬底102表面110之上，淀积氧化衬层106。在氧化衬层106上淀积氮化衬层108。在硅衬底102表面110上淀积氧化衬层106和氮化衬层108之后，在氮化衬层108上形成光刻胶层(未示出)，用于腐蚀沟槽104。腐蚀剂将腐蚀穿透氮化衬层108、氧化衬层106并进入硅衬底102。被腐蚀的沟槽深度可随特定的DRAM设计而变化，但是沟槽深度一般是硅表面之下的约2000～3000埃。之后，在沟槽104的垂直表面上形成有源区氧化层112。形成有源区氧化层112之后，在沟槽104中和氮化衬层108上整合地淀积氮化物衬垫114。
图2中，把通常包括原硅酸乙酯(TEOS)的氧化填充物202淀积进沟槽104并使之平面化，以使氧化填充物202顶表面与氮化物衬垫114的顶表面基本成一平面。之后，把位于氮化衬层108之上的氮化物衬垫114部分和氮化衬层108去除。
为了完全去除厚的氮化衬层108，氮化物衬垫114的剩余部分可能发生某些过腐蚀，这会引起氮化物衬垫114的剩余部分向沟槽104内侧凹进。凹进的氮化物衬垫114如图3A所示，其中氮化衬层108已经被去除，氮化物衬垫114已经凹进，因而氮化物衬垫114的顶表面现在位于沟槽104内。因此，氮化物衬垫114的凹进在沟槽内产生了“草皮区”(divot)302，如图所示。在这种过腐蚀的一个例子中可能导致氮化物衬垫114的凹进，因而形成深度约为200埃的“草皮区”(divot)302。
之后，进行后续的栅极形成工艺，其中在氧化填充物202平面化之后，淀积栅氧化层304和栅多晶硅306，形成如图3B所示的晶体管栅极。正如本领域技术人员所熟知的，一些栅极多晶硅材料将淀积进“草皮区”(divot)302，从而围绕被STI隔离的硅部分。
对由去除氮化衬层108所采用的腐蚀工艺而产生的“草皮区”(divot)(如图3A中302所示)的深度难以进行控制。由于栅多晶硅随后淀积进此“草皮区”，“草皮区”302的深度可变导致围绕栅极的多晶硅量可变。这影响了对待形成的栅极的阈值电压的控制，从而降低了晶体管(例如DRAM阵列区中的N-FET晶体管)的性能。
虽然图1-3未示出，但是浅沟槽隔离结构100通常设置在位于DRAM阵列区的电容器旁边。该电容器一般延伸于衬底表面之下深度达约5000纳米(nm)以上。该电容器一般包括隔离氧化区，也通称为环状氧化物，一般延伸于衬底表面以下的1500nm的深度。STI的底表面部分成为与环状氧化物并置。淀积氧化填充物202之后，进行随后的高温处理工序，例如使浅沟槽TEOS填充物致密化。氮化物衬垫114的存在有助于防止电容器的环状氧化物在这种高温工序中发生不希望的氧化。正如在已有技术中熟知的，这种不希望的氧化在硅中引起位错，从而影响保存时间，亦即阵列区域中的电容器保持电荷的能力。
但是，氮化物衬垫114与晶体管沟道的接近对于支持电路中的P-FET晶体管不利地加重了热载流子可靠性问题。当氮化物衬垫114俘获或收集将横渡位于靠近浅沟槽隔离结构的P-FET沟道的电荷时，会引起热载流子可靠性问题。当氮化物衬垫114位于小于P-FET沟道深度Dc的深度时，如图3A所示，会发生这种俘获或收集。举例说，凹进的氮化物衬垫与P-FET沟道搭接约800埃，如图3A所示。正如本领域技术人员可以了解的，热载流子可靠性问题增加了P-FET晶体管的功耗，在某些情况，会导致电路的不正确计时。
从以上来看，希望改善浅沟槽隔离结构，在保证DRAM的阵列区域中的长保存时间的同时，有利于减少动态随机存取存储器(DRAM)的支持电路区域中的热载流子可靠性问题。
本发明涉及衬底上的集成电路的浅沟槽隔离结构。该浅沟槽隔离结构包括衬底中的沟槽和凹进沟槽的氮化物衬垫。该氮化物衬垫凹进以使氮化物衬垫的最上部分低于P-FET沟道深度，其中P-FET沟道深度代表设置在沟浅沟槽隔离结构旁的阱中的P-FET晶体管的宽度。
本发明还涉及减少衬底上的集成电路器件的热载流子可靠性问题的方法。与本发明的此方法相关，该器件包括沟道和具有衬底中的沟槽的浅沟槽隔离结构。而且，该沟槽具有叠置在沟槽中的氧化层上的氮化物衬垫。该方法包括在沟槽中的氮化物衬垫上淀积光刻胶材料层，使光刻胶材料凹进低于沟道深度。该方法还包括把氮化物衬垫腐蚀至基本等于光刻胶层的程度，然后去除其余光刻胶材料。此外，在沟槽内淀积氧化填充物，封闭氮化物衬垫。
以下将结合附图在本发明的具体说明中详细叙述本发明的这些和其它特征。
通过以下结合附图的具体说明将可以容易地了解本发明，其中相同的附图标号代表相同的结构部分。
图1是形成在电容器(未示出)附近衬底中的沟槽剖面图，具有叠置氧化层和氮化层，以及氮化物衬垫。
图2是图1的沟槽剖面图，其中氧化填充物已经填充了沟槽。
图3A是图2的沟槽剖面图，其中氧化层和氮化层已被去除，并且氮化物衬垫已凹进沟槽，导致“草皮区”的形成。
图3B是图3A的沟槽剖面图，其中栅极多晶硅已淀积在沟槽上，填充“草皮区”。
图4是根据本发明一个实施例用光刻胶材料填充的沟槽剖面图。
图5是图4的沟槽剖面图，其中根据本发明的一个实施例光刻胶材料已凹进。
图6是图5的沟槽剖面图，其中根据本发明一个实施例，氮化物衬垫已经凹进至基本等于光刻胶材料深度的深度。
图7是图6的沟槽剖面图，其中根据本发明的一个实施例，氧化填充物已填充在沟槽内并进行平面化。
图8是图7的沟槽剖面图，其中根据本发明的一个实施例，已经去除氮化层。
图9是根据本发明一个实施例用于形成浅沟槽隔离结构的工艺流程图。
以下将参考如附图所示的几个示意性实施例，具体说明本发明。在以下说明中，为了彻底了解本发明提出了许多特定细节。但是，应该知道对于本领域的技术人员，本发明的实施无需这些特定细节中的某些或全部。在其它一些例子，为了不使本发明产生不必要的含混，没有详细地说明一些公知的工艺工序。
本发明涉及半导体集成电路(IC)，特别是涉及IC所用的隔离结构。IC例如是存储电路，如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或者只读存储器(ROM)。而且，IC可以是逻辑器件，如可编程逻辑阵列(PLA)、专用IC(ASIC)、合并DRAM逻辑IC(埋置的DRAM)、或者任何其它电路器件。IC芯片用于例如用户电子产品，如计算机系统、包括复印机和打印机的办公设备、蜂窝电话、个人数字辅助设备(PDA)、和其它电子产品。
根据本发明的一个实施例，提供一种改进的浅沟槽隔离结构设计，有利于使氮化物衬垫凹进至低于沟道深度的深度。由于浅沟槽隔离结构的沟槽中的氮化物衬垫凹进低于沟道深度，在俘获或收集那些横渡P-FET沟道的电荷的沟道深度上，几乎不存在氮化物衬垫材料。按此方式，有利于减少热载流子可靠性问题。
根据本发明的另一方案，改进的浅沟槽隔离结构有利于封闭凹进的氮化物衬垫，从而防止氮化物衬垫暴露于剥除氮化衬层所用的腐蚀工艺中。因此，更精确地控制氮化物衬垫凹进达到的深度，改进了对后续形成的栅极的阈值电压的控制。
为了有助于讨论本发明的特征和效果，图4展示了改进的浅沟槽隔离结构200，包括位于浅沟槽隔离结构200内的沟槽的光刻胶柱塞402。图2的情形是在氮化物腐蚀工序之后用氧化填充物202填充沟槽104，与此相反，图4的工艺是首先用光刻胶材料填充沟槽104，从而形成光刻胶柱塞402。之后，光刻胶柱塞402凹进沟槽104之内，达到低于衬底表面的特定预定深度，如图5所示。此特定预定深度最好大于之后将在浅沟槽隔离结构200旁形成的P-FET晶体管的沟道深度Dc。沟道深度Dc一般约是1000埃，因此光刻胶柱塞最好凹进至大于约1000埃的深度。光刻胶的凹进可以按几种方式完成。可以采用传统的干腐蚀技术和顺流等离子体腐蚀反应器，控制光刻胶的腐蚀深度，从而确定光刻胶的凹进，页流等离子体腐蚀是优选的工艺。可以采用本领域技术人员熟知的几种气体混合物，但是一般采用例如CF4/O2的混合气体。而且，由于光刻胶是光敏的，并且通过曝光来显影，对曝光的控制可以用于确定光刻胶的显影，于是确定了光刻胶凹进的深度。
之后，利用氮化物衬垫腐蚀工艺去除氮化衬层108之上的氮化物衬垫114的部分，使氮化物衬垫114在沟槽104内的凹进部分基本达到预先凹进的光刻胶柱塞402的深度，形成凹进的氮化物衬垫704。参见图6，凹进的氮化物衬垫704凹进至虚线602表示的深度，最好也低于沟道的深度Dc(并且在一个实施例中大于约1000埃)。但是，如果需要，凹进的氮化物衬垫704的顶部可以高于或低于预先凹进的光刻胶柱塞402的深度(只要衬垫顶部低于沟道深度Dc)。
在一个实施例中，采用热磷酸腐蚀图5的氮化物衬垫114。另外，也可以采用HF-甘油腐蚀。也可以采用例如顺流等离子体腐蚀反应器的干腐蚀技术，此工艺对氧化物的选择性一般较高。在图6和后续的图7之间，采用传统的光刻胶剥除工艺去除凹进的光刻胶柱塞。最好在其中光刻胶被化学氧化的氧气等离子体中剥除光刻胶，但是也可以采用其它适用的工艺。
图7中，氧化填充物702淀积进在先由光刻胶柱塞402占据的沟槽，封闭凹进的氮化物衬垫704，从而保护凹进的氮化物衬垫704不受以后进行的氮化物衬层剥除处理的影响。正如以下将具体讨论的，封闭凹进的氮化物衬垫704有利于防止在氮化衬层剥除过程中形成“草皮区”以及栅多晶硅材料在沟槽104边缘周围的淀积，于是降低了对后续形成的栅极的阈值电压控制的影响。虽然在优选实施例中，氧化填充物702由基于二氧化硅的任何绝缘体形成，例如TEOS，但是氧化填充物702也可以由任何适当的介电材料形成。而且，可以采用任何传统的淀积工艺淀积氧化填充物702，例如包括化学汽相淀积(CVD)、低压CVD(LPCVD)、亚大气压CVD(SACVD)、和使用低或高强度等离子体源的等离子体增强CVD(PECVD)技术。
图8中，采用氮化衬层剥除工艺去除图7的氮化衬层108。正如图8所示，在凹进的氮化物衬垫704之外未形成“草皮区”(正如图3A所示)。由于无“草皮区”，在氧化填充物702与氧化衬层106或者与有源区氧化层112之间不存在后续淀积的多晶硅栅极材料。在氮化衬层去除之后，对氧化填充物702进行平面化。之后，可以采用附加的传统处理工序，完成浅沟槽隔离结构200的形成以及DRAM的制造。
图9的流程图给出了根据本发明一个实施例形成浅沟槽隔离结构所用的工艺900。在步骤902提供衬底，该衬底具有以有源区氧化层排列的沟槽，除了位于沟槽内并且横跨衬底表面的氮化物衬垫之外，还具有位于衬底表面之上的氧化衬层和氮化衬层。在步骤904和906中，在沟槽内和氮化物衬垫上淀积光刻胶柱塞，然后凹进至大于P-FET的沟道深度的深度。在步骤908中，氮化物衬垫凹进至沟槽内的一个深度。氮化物衬垫在步骤908中的凹进使氮化物衬垫的最上部落在P-FET沟道深度以下。
然后在步骤910中去除凹进的光刻胶柱塞。在步骤912中，在包括以前用光刻胶柱塞填充的区域的STI沟槽内淀积氧化填充物。淀积氧化填充物以使凹进的氮化物衬垫被氧化填充物完全封闭。虽然氧化填充物最好由TEOS组成，但是也可以使用本领域技术人员公知的任何适合的氧化填充物材料。在步骤914对氧化填充物进行平面化之后，在步骤916去除氮化衬层。可以采用传统方法例如已有技术公知的干腐蚀方法，完成氮化衬层的去除。之后，进行传统的后处理，构成集成电路器件例如DRAM。这种器件则可装入商用和非商用电子产品，包括计算机。
正如从上述可知，本发明有利地使氮化物衬垫在浅沟槽隔离结构内凹进至低于P-FET晶体管的沟道深度的深度(P-FET晶体管的沟道深度在图8中表示为Dc)。有利的是，凹进的衬垫704不会俘获或收集横渡P-FET晶体管沟道的电荷。正如本领域技术人员熟知的，这样有利地使热载流子可靠性问题减至最小，从而防止过度的功耗和/或产品电路的不正确计时。
此外，氮化衬层去除步骤之后不存在“草皮区”，有利于防止多晶硅淀积进“草皮区”，从而防止栅多晶硅材料存在于难以控制的“草皮区”。按此方式，可以更正确地控制随后形成的栅极的阈值电压。正如图8可见，氮化物衬垫仍旧位于浅沟槽隔离结构200的底部。这种氮化物衬垫的存在有利于避免电容器的下环状氧化物的不希望的氧化，如以上所述。因此，虽然氮化物衬垫114凹进程度大于已有技术的，但是这种凹进可以高度控制，不会影响在浅沟槽隔离结构之下形成电容器的保存时间。
从以上说明可知本发明的许多特征和优点，本发明的全部特征和优点应由权利要求书覆盖。而且，由于本领域技术人员可以容易地作出各种改进和变化，所以并不希望把本发明限制在如上所展示和说明的详细结构和操作。因此，所有适合的改进、置换和等同均应归入本发明的范围内。

Claims (23)

1．一种衬底中的浅沟槽隔离结构，所述浅沟槽隔离结构包括：
所述衬底中的沟槽；和
在所述沟槽内凹进的氮化物衬垫，使所述氮化物衬垫的最上表面位于晶体管沟道深度之下，所述晶体管沟道深度代表设置在所述浅沟槽隔离结构旁的阱中的晶体管宽度。
2．根据权利要求1的衬底中的浅沟槽隔离结构，其中，所述晶体管是P-FET晶体管。
3．根据权利要求1的衬底中的浅沟槽隔离结构，其中，所述氮化物衬垫的最上表面位于所述衬底顶表面之下的大于1000埃处。
4．根据权利要求1的衬底中的浅沟槽隔离结构，还包括：
设置在沟槽内的氧化层，所述氧化层位于所述氮化物衬垫之下；
设置在所述氮化物衬垫之上的氧化填充物，以使氮化物衬垫被氧化填充物和氧化层封闭。
5．根据权利要求4的衬底中的浅沟槽隔离结构，其中，氧化填充物在所述氮化物衬垫的所述最上表面延伸，基本达到所述衬底的顶表面，以使所述氮化物衬垫的所述最上表面上基本不存在空隙。
6．根据权利要求2的衬底中的浅沟槽隔离结构，还包括：
设置在所述氮化物衬垫上氧化填充物，以使所述氧化填充物延伸于所述氮化物衬垫的最上表面上，基本达到所述衬底的顶表面，从而使沟槽内基本上没有多晶硅材料。
7．根据权利要求6的衬底中的浅沟槽隔离结构，其中，氧化填充物是原硅酸乙酯。
8．一种衬底中的浅沟槽隔离结构，所述浅沟槽隔离结构包括：
衬垫中的沟槽；
设置在所述沟槽内的氮化物衬垫；
设置在所述氮化物衬垫上的氧化填充物，以使所述氧化填充物在所述氮化物衬垫的最上表面延伸基本达到所述衬底的顶表面。
9．根据权利要求8的衬底中的浅沟槽隔离结构，其中，氮化物衬垫在所述沟槽内凹进，使所述氮化物衬垫的所述最上表面位于沟道深度之下，所述沟道深度代表设置在所述沟槽旁的器件所相关的沟道宽度。
10．根据权利要求9的衬底中的浅沟槽隔离结构，其中，所述器件是P-FET晶体管，所述沟道深度约是在所述衬底顶表面之下的1000埃，以使所述氮化物衬垫基本上不俘获横渡所述P-FET晶体管的所述沟道的电荷。
11．根据权利要求8的衬底中的浅沟槽隔离结构，其中，氧化填充物设置在所述氮化物衬垫之上，以使沟槽内基本上没有多晶硅材料。
12．一种减少衬底上的集成电路器件中热载流子可靠性问题的方法，所述器件包括具有沟道的晶体管，所述沟道具有沟道深度，所述器件还包括具有形成在所述衬底内的沟槽的浅沟槽隔离结构，氧化层设置在所述沟槽内，氮化物衬垫设置在所述沟槽内的所述氧化层之上，所述方法包括：
在所述沟槽内淀积光刻胶层于所述氮化物衬垫之上；
腐蚀所述氮化物衬垫至第一平面，所述第一平面低于所述沟道深度；以及
去除所述光刻胶柱塞。
13．根据权利要求12的方法，还包括：
在所述腐蚀之后淀积氧化填充物，以使所述氮化物衬垫在所述氧化填充物和所述氧化层之间完全被封闭。
14．根据权利要求13的方法，其中，氧化填充层设置在所述氮化物衬垫的最上表面上，基本上到达所述衬底的顶表面。
15．根据权利要求12的方法，还包括：
使所述光刻胶柱塞凹进至深于所述沟道深度的平面，所述凹进在所述氮化物衬垫的所述腐蚀之前进行。
16．根据权利要求15的方法，其中，所述第一平面在所述凹进之后，与所述光刻胶柱塞的上表面基本持平。
17．根据权利要求13的方法，其中，采用化学汽相淀积工艺进行所述氧化填充物的所述淀积。
18．根据权利要求15的方法，其中，采用顺流等离子体腐蚀工艺实现所述凹进。
19．根据权利要求12的方法，其中，采用各向异性腐蚀工艺实现所述腐蚀。
20．根据权利要求19的方法，其中，所述各向异性腐蚀工艺是等离子体腐蚀工艺。
21．一种减少衬底上的集成电路器件中热载流子可靠性问题的方法，所述器件包括具有沟道的晶体管，所述沟道具有沟道深度，所述器件还包括具有形成在所述衬底内的沟槽的浅沟槽隔离结构，氧化层设置在所述沟槽内，氮化物衬垫设置在所述沟槽内的所述氧化层之上，所述方法包括：
在所述沟槽内淀积光刻胶层于所述氮化物衬垫之上；
使所述光刻胶柱塞凹进至深于所述沟道深度的第一平面；
腐蚀所述氮化物衬垫至第二平面，所述第二平面低于所述沟道深度；
去除凹进的光刻胶柱塞；
淀积氧化填充层，以使所述氮化物衬垫在所述氧化填充物和所述氧化层之间被完全封闭。
22．根据权利要求21的方法，其中，所述第二平面在所述凹进之后与所述光刻胶柱塞的上表面基本上持平。
23．一种减少衬底上的集成电路器件中热载流子可靠性问题的方法，具有叠置在氧化层上的氮化衬层，氧化层叠置在所述衬底的上表面上，所述器件包括具有沟道的晶体管，所述沟道具有沟道深度，所述器件还包括具有形成在所述衬底内的沟槽的浅沟槽隔离结构，氧化层设置在所述沟槽内，氮化物衬垫设置在所述沟槽内的所述氧化层之上，所述方法包括：
在所述沟槽内淀积光刻胶层于所述氮化物衬垫之上；
腐蚀所述氮化物衬垫至低于所述沟道深度的平面；
去除所述的光刻胶柱塞；
在所述沟槽内淀积氧化填充层于所述氮化物衬垫上，以使所述氮化物衬垫在所述氧化层和所述氧化填充物之间被完全封闭，从而使所述氧化填充物在所述氮化物衬垫的最上表面上基本完全填充所述沟槽；
去除叠置在所述衬底的所述上表面上的氮化衬层；以及
在所述浅沟槽隔离结构上淀积多晶硅，所述氧化填充物的淀积应使所述沟槽内基本不淀积多晶硅。
CN98124099A 1997-12-30 1998-12-30 凹进的浅沟槽隔离结构氮化物衬垫及其制造方法 Expired - Fee Related CN1129178C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/000,626 US6960818B1 (en) 1997-12-30 1997-12-30 Recessed shallow trench isolation structure nitride liner and method for making same
US000,626 1997-12-30
US000626 1997-12-30

Publications (2)

Publication Number Publication Date
CN1223469A true CN1223469A (zh) 1999-07-21
CN1129178C CN1129178C (zh) 2003-11-26

Family

ID=21692325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98124099A Expired - Fee Related CN1129178C (zh) 1997-12-30 1998-12-30 凹进的浅沟槽隔离结构氮化物衬垫及其制造方法

Country Status (6)

Country Link
US (2) US6960818B1 (zh)
EP (1) EP0928023A1 (zh)
JP (1) JPH11284063A (zh)
KR (1) KR100562214B1 (zh)
CN (1) CN1129178C (zh)
TW (1) TW406351B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1332434C (zh) * 2001-05-23 2007-08-15 国际商业机器公司 氮氧化合物浅沟槽隔离及其形成方法
US7327009B2 (en) 2004-10-21 2008-02-05 Taiwan Semiconductor Manufacturing Co., Ltd. Selective nitride liner formation for shallow trench isolation
CN101452873B (zh) * 2007-12-06 2010-08-11 上海华虹Nec电子有限公司 浅沟槽隔离工艺方法
CN101432892B (zh) * 2004-09-21 2010-08-25 国际商业机器公司 双极型互补金属氧化物半导体技术中形成集电极的方法
CN101471305B (zh) * 2007-12-28 2010-12-22 海力士半导体有限公司 半导体存储器件隔离层的形成方法
CN102479741A (zh) * 2010-11-23 2012-05-30 旺宏电子股份有限公司 浅沟渠隔离结构的制造方法
CN102723277A (zh) * 2009-08-31 2012-10-10 万国半导体股份有限公司 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备
CN104319257A (zh) * 2014-10-29 2015-01-28 上海华力微电子有限公司 一种浅沟槽隔离结构的制造方法
CN112885770A (zh) * 2019-11-29 2021-06-01 长鑫存储技术有限公司 浅沟槽隔离结构、半导体结构及其制备方法

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH118295A (ja) * 1997-06-16 1999-01-12 Nec Corp 半導体装置及びその製造方法
US6479368B1 (en) * 1998-03-02 2002-11-12 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device having a shallow trench isolating region
TW410423B (en) * 1998-10-21 2000-11-01 United Microelectronics Corp Manufacture method of shallow trench isolation
US6204146B1 (en) * 1998-12-10 2001-03-20 United Microelectronics Corp. Method of fabricating shallow trench isolation
US6180467B1 (en) * 1998-12-15 2001-01-30 United Microelectronics Corp. Method of fabricating shallow trench isolation
US6184091B1 (en) * 1999-02-01 2001-02-06 Infineon Technologies North America Corp. Formation of controlled trench top isolation layers for vertical transistors
US6159821A (en) * 1999-02-12 2000-12-12 Vanguard International Semiconductor Corporation Methods for shallow trench isolation
US6291298B1 (en) * 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
US6255194B1 (en) * 1999-06-03 2001-07-03 Samsung Electronics Co., Ltd. Trench isolation method
US6265292B1 (en) * 1999-07-12 2001-07-24 Intel Corporation Method of fabrication of a novel flash integrated circuit
JP4649006B2 (ja) 1999-07-16 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US6200881B1 (en) * 1999-07-23 2001-03-13 Worldwide Semiconductor Manufacturing Corp. Method of forming a shallow trench isolation
KR100567022B1 (ko) * 1999-12-29 2006-04-04 매그나칩 반도체 유한회사 반도체소자의 트렌치를 이용한 소자분리막 형성방법
KR100361764B1 (ko) * 1999-12-30 2002-11-23 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법
KR100419754B1 (ko) * 1999-12-31 2004-02-21 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법
US6348394B1 (en) * 2000-05-18 2002-02-19 International Business Machines Corporation Method and device for array threshold voltage control by trapped charge in trench isolation
US6468853B1 (en) 2000-08-18 2002-10-22 Chartered Semiconductor Manufacturing Ltd. Method of fabricating a shallow trench isolation structure with reduced local oxide recess near corner
US6706634B1 (en) * 2000-09-19 2004-03-16 Infineon Technologies Ag Control of separation between transfer gate and storage node in vertical DRAM
KR100354439B1 (ko) 2000-12-08 2002-09-28 삼성전자 주식회사 트렌치 소자 분리막 형성 방법
KR100382728B1 (ko) * 2000-12-09 2003-05-09 삼성전자주식회사 얕은 트렌치 아이솔레이션 구조를 갖는 반도체 디바이스및 그 제조방법
US6809368B2 (en) 2001-04-11 2004-10-26 International Business Machines Corporation TTO nitride liner for improved collar protection and TTO reliability
US7267037B2 (en) 2001-05-05 2007-09-11 David Walter Smith Bidirectional singulation saw and method
US6645867B2 (en) * 2001-05-24 2003-11-11 International Business Machines Corporation Structure and method to preserve STI during etching
US7385751B2 (en) * 2001-06-11 2008-06-10 Sipix Imaging, Inc. Process for imagewise opening and filling color display components and color displays manufactured thereof
KR100759258B1 (ko) * 2001-06-29 2007-09-17 매그나칩 반도체 유한회사 반도체소자의 제조방법
KR100428768B1 (ko) * 2001-08-29 2004-04-30 삼성전자주식회사 트렌치 소자 분리형 반도체 장치 및 그 형성 방법
TW536775B (en) * 2002-04-18 2003-06-11 Nanya Technology Corp Manufacturing method of shallow trench isolation structure
TW567560B (en) * 2002-07-02 2003-12-21 Mosel Vitelic Inc Method of forming bottom oxide layer in trench
US20040040105A1 (en) * 2002-09-03 2004-03-04 Hillenbrand Stephen John Scuff remover device
US6743675B2 (en) 2002-10-01 2004-06-01 Mosel Vitelic, Inc. Floating gate memory fabrication methods comprising a field dielectric etch with a horizontal etch component
US20040065937A1 (en) * 2002-10-07 2004-04-08 Chia-Shun Hsiao Floating gate memory structures and fabrication methods
KR100500443B1 (ko) * 2002-12-13 2005-07-12 삼성전자주식회사 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법
US6750117B1 (en) * 2002-12-23 2004-06-15 Macronix International Co., Ltd. Shallow trench isolation process
JP2004207564A (ja) * 2002-12-26 2004-07-22 Fujitsu Ltd 半導体装置の製造方法と半導体装置
US6867472B2 (en) 2003-01-08 2005-03-15 Infineon Technologies Ag Reduced hot carrier induced parasitic sidewall device activation in isolated buried channel devices by conductive buried channel depth optimization
JP4483179B2 (ja) * 2003-03-03 2010-06-16 株式会社デンソー 半導体装置の製造方法
US6887798B2 (en) * 2003-05-30 2005-05-03 International Business Machines Corporation STI stress modification by nitrogen plasma treatment for improving performance in small width devices
US6838342B1 (en) * 2003-10-03 2005-01-04 Promos Technologies, Inc. Nonvolatile memory fabrication methods comprising lateral recessing of dielectric sidewalls at substrate isolation regions
JP2005142481A (ja) 2003-11-10 2005-06-02 Nec Electronics Corp 半導体装置の製造方法
KR100677766B1 (ko) * 2003-11-28 2007-02-05 주식회사 하이닉스반도체 트렌치형 소자분리막을 갖는 반도체 소자 및 그의 제조 방법
US7344992B2 (en) * 2003-12-31 2008-03-18 Dongbu Electronics Co., Ltd. Method for forming via hole and trench for dual damascene interconnection
US7067377B1 (en) * 2004-03-30 2006-06-27 Fasl Llc Recessed channel with separated ONO memory device
US7374634B2 (en) * 2004-05-12 2008-05-20 Sipix Imaging, Inc. Process for the manufacture of electrophoretic displays
US7091091B2 (en) * 2004-06-28 2006-08-15 Promos Technologies Inc. Nonvolatile memory fabrication methods in which a dielectric layer underlying a floating gate layer is spaced from an edge of an isolation trench and/or an edge of the floating gate layer
KR100631999B1 (ko) 2004-06-30 2006-10-04 매그나칩 반도체 유한회사 반도체 소자의 소자분리막 형성방법
KR100596800B1 (ko) * 2005-04-29 2006-07-04 주식회사 하이닉스반도체 트랜지스터 및 그 제조방법
KR100647397B1 (ko) 2005-08-11 2006-11-23 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 제조 방법
DE102005039667A1 (de) * 2005-08-22 2007-03-01 Infineon Technologies Ag Verfahren zum Herstellen einer Struktur mit geringem Aspektverhältnis
JP2007103864A (ja) * 2005-10-07 2007-04-19 Sharp Corp 半導体装置及びその製造方法
US7811935B2 (en) 2006-03-07 2010-10-12 Micron Technology, Inc. Isolation regions and their formation
US7358145B2 (en) * 2006-06-15 2008-04-15 Macronix International Co., Ltd. Method of fabricating shallow trench isolation structure
US20070298583A1 (en) * 2006-06-27 2007-12-27 Macronix International Co., Ltd. Method for forming a shallow trench isolation region
US8058161B2 (en) * 2006-09-29 2011-11-15 Texas Instruments Incorporated Recessed STI for wide transistors
US7642144B2 (en) * 2006-12-22 2010-01-05 Texas Instruments Incorporated Transistors with recessed active trenches for increased effective gate width
US7691693B2 (en) * 2007-06-01 2010-04-06 Synopsys, Inc. Method for suppressing layout sensitivity of threshold voltage in a transistor array
US7691751B2 (en) 2007-10-26 2010-04-06 Spansion Llc Selective silicide formation using resist etchback
US7902611B1 (en) 2007-11-27 2011-03-08 Altera Corporation Integrated circuit well isolation structures
US8642423B2 (en) 2011-11-30 2014-02-04 International Business Machines Corporation Polysilicon/metal contact resistance in deep trench
CN103872096B (zh) * 2012-12-18 2017-11-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9607878B2 (en) * 2013-11-04 2017-03-28 Taiwan Semiconductor Manufacturing Company Limited Shallow trench isolation and formation thereof
KR102130056B1 (ko) 2013-11-15 2020-07-03 삼성전자주식회사 핀 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
US9490143B1 (en) * 2015-11-25 2016-11-08 Texas Instruments Incorporated Method of fabricating semiconductors
US11069774B2 (en) * 2019-09-26 2021-07-20 Fujian Jinhua Integrated Circuit Co., Ltd. Shallow trench isolation structure and semiconductor device with the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57159038A (en) * 1981-03-25 1982-10-01 Fujitsu Ltd Forming method for v-shaped isolation region
US4847214A (en) * 1988-04-18 1989-07-11 Motorola Inc. Method for filling trenches from a seed layer
JPH01282836A (ja) * 1988-05-09 1989-11-14 Fujitsu Ltd 半導体装置の製造方法
US5061653A (en) * 1989-02-22 1991-10-29 Texas Instruments Incorporated Trench isolation process
JPH03112148A (ja) * 1989-09-27 1991-05-13 Fujitsu Ltd 半導体装置およびその製造方法
US5248894A (en) * 1989-10-03 1993-09-28 Harris Corporation Self-aligned channel stop for trench-isolated island
JPH03185856A (ja) * 1989-12-15 1991-08-13 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5096849A (en) * 1991-04-29 1992-03-17 International Business Machines Corporation Process for positioning a mask within a concave semiconductor structure
JPH0521591A (ja) * 1991-07-12 1993-01-29 Fujitsu Ltd 半導体装置の製造方法
US5434109A (en) 1993-04-27 1995-07-18 International Business Machines Corporation Oxidation of silicon nitride in semiconductor devices
US5387540A (en) * 1993-09-30 1995-02-07 Motorola Inc. Method of forming trench isolation structure in an integrated circuit
US5604159A (en) 1994-01-31 1997-02-18 Motorola, Inc. Method of making a contact structure
JPH0817813A (ja) * 1994-06-24 1996-01-19 Nec Corp 半導体装置の製造方法
US5447884A (en) * 1994-06-29 1995-09-05 International Business Machines Corporation Shallow trench isolation with thin nitride liner
US5395786A (en) 1994-06-30 1995-03-07 International Business Machines Corporation Method of making a DRAM cell with trench capacitor
US5573633A (en) 1995-11-14 1996-11-12 International Business Machines Corporation Method of chemically mechanically polishing an electronic component
US5717628A (en) * 1996-03-04 1998-02-10 Siemens Aktiengesellschaft Nitride cap formation in a DRAM trench capacitor
US5618751A (en) * 1996-05-23 1997-04-08 International Business Machines Corporation Method of making single-step trenches using resist fill and recess
US5763315A (en) * 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
US5872045A (en) * 1997-07-14 1999-02-16 Industrial Technology Research Institute Method for making an improved global planarization surface by using a gradient-doped polysilicon trench--fill in shallow trench isolation

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1332434C (zh) * 2001-05-23 2007-08-15 国际商业机器公司 氮氧化合物浅沟槽隔离及其形成方法
CN101432892B (zh) * 2004-09-21 2010-08-25 国际商业机器公司 双极型互补金属氧化物半导体技术中形成集电极的方法
US7327009B2 (en) 2004-10-21 2008-02-05 Taiwan Semiconductor Manufacturing Co., Ltd. Selective nitride liner formation for shallow trench isolation
CN100375264C (zh) * 2004-10-21 2008-03-12 台湾积体电路制造股份有限公司 形成浅沟槽隔离结构的方法
CN101452873B (zh) * 2007-12-06 2010-08-11 上海华虹Nec电子有限公司 浅沟槽隔离工艺方法
CN101471305B (zh) * 2007-12-28 2010-12-22 海力士半导体有限公司 半导体存储器件隔离层的形成方法
CN102723277A (zh) * 2009-08-31 2012-10-10 万国半导体股份有限公司 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备
CN102723277B (zh) * 2009-08-31 2015-05-20 万国半导体股份有限公司 具有厚底部屏蔽氧化物的沟槽双扩散金属氧化物半导体器件的制备
CN102479741A (zh) * 2010-11-23 2012-05-30 旺宏电子股份有限公司 浅沟渠隔离结构的制造方法
CN104319257A (zh) * 2014-10-29 2015-01-28 上海华力微电子有限公司 一种浅沟槽隔离结构的制造方法
CN104319257B (zh) * 2014-10-29 2017-04-05 上海华力微电子有限公司 一种浅沟槽隔离结构的制造方法
CN112885770A (zh) * 2019-11-29 2021-06-01 长鑫存储技术有限公司 浅沟槽隔离结构、半导体结构及其制备方法

Also Published As

Publication number Publication date
JPH11284063A (ja) 1999-10-15
KR100562214B1 (ko) 2006-05-25
KR19990063567A (ko) 1999-07-26
TW406351B (en) 2000-09-21
US6960818B1 (en) 2005-11-01
CN1129178C (zh) 2003-11-26
US5940717A (en) 1999-08-17
EP0928023A1 (en) 1999-07-07

Similar Documents

Publication Publication Date Title
CN1129178C (zh) 凹进的浅沟槽隔离结构氮化物衬垫及其制造方法
CN1162903C (zh) 用选择性外延淀积制造应变硅cmos结构的方法
CN1277300C (zh) 集成电路及其形成方法
CN1168741A (zh) 引入堆叠箱式电容单元的数兆位动态存储器的劈开—多晶硅cmos工艺
JP2002222855A (ja) 浅いトレンチ分離構造を有する半導体デバイス及びその製造方法
US6204125B1 (en) Method of forming a gate in a stack gate flash EEPROM cell
EP0570090A1 (en) Image sensor and manufacturing method thereof
EP0070426B1 (en) Dense dynamic memory cell structure and manufacturing process
CN1197142C (zh) 具有浅隔离槽的半导体器件
US5966618A (en) Method of forming dual field isolation structures
CN100468635C (zh) 金属氧化物半导体器件的制造方法
US6114218A (en) Texturized polycrystalline silicon to aid field oxide formation
US5668031A (en) Method of fabricating high density flat cell mask ROM
US6348394B1 (en) Method and device for array threshold voltage control by trapped charge in trench isolation
CN1285618A (zh) 自对准于深存储沟槽的掩埋条的改进工艺
CN101207028A (zh) 金属氧化物半导体器件的制造方法和半导体器件
US6057197A (en) Isolation scheme to prevent field oxide edge from oxide loss
CN108417527A (zh) 自对准接触孔的形成方法
JPH0370381B2 (zh)
CN1254852C (zh) 制作电绝缘层的方法
JPS62293667A (ja) 半導体記憶装置
KR19980027089A (ko) 불휘발성 반도체 장치의 제조 방법
JPS6239053A (ja) 半導体メモリセル及びその製造方法
CN1323434C (zh) 整合闪存与高电压组件的制造方法
CN114864587A (zh) 嵌入式闪存及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT

Effective date: 20130225

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130225

Address after: German Neubiberg

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: Siemens AG

Effective date of registration: 20130225

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: German Neubiberg

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160111

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031126

Termination date: 20151230

EXPY Termination of patent right or utility model